JP3870013B2 - ウェハレベルｃｓｐの端子形成方法 - Google Patents
ウェハレベルｃｓｐの端子形成方法 Download PDFInfo
- Publication number
- JP3870013B2 JP3870013B2 JP2000215535A JP2000215535A JP3870013B2 JP 3870013 B2 JP3870013 B2 JP 3870013B2 JP 2000215535 A JP2000215535 A JP 2000215535A JP 2000215535 A JP2000215535 A JP 2000215535A JP 3870013 B2 JP3870013 B2 JP 3870013B2
- Authority
- JP
- Japan
- Prior art keywords
- gold
- electrode
- copper foil
- plating
- gold bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体ウェハレベルＣＳＰ（チップサイズパッケージ）の製造方法に係り、端子形成方法に関するものである。
【０００２】
【従来の技術】
電子機器の高性能化、高機能化、小型化が進むなかで、半導体部品はウェハレベルでの配線幅、配線長短縮化と高集積化、パッケージレベルでの配線長短縮化と小型化が図られ、ウェハレベルとパッケージレベルの双方で急速に半導体部品の高速化、小型化が進んでいる。
半導体パッケージレベルの進化には、チップ電極とインタポーザまたは実装基板の電極との接続を目的とした各種バンプ製造方法および該バンプによる接続方法の発明、改善が貢献している。このバンプ製造方法の一つにワイヤボンディングによる方法が広く知られている。
従来のワイヤボンディングによるバンプ製造方法の一例を図３に示す。図３において、ワイヤボンダのキャピラリ先端９から金線１０を所定長だけ出し、該金線１０先端をトーチ１１からの放電で球状に丸め、その後キャピラリを下降して前記金線１０先端球状部を電極１２に接触させ、加熱と超音波振動により電極１２に接合する。キャピラリを引き上げながら金線１０をクランパ１３で固定することで金線１０を引きちぎり、先端が尖った金バンプ１４が形成される。
図では省略するが、通常、前記で形成された先端が尖った金バンプ１４は、レベリングツールによって上面を平坦にし、同様に形成した複数の金バンプの高さを揃えるレベリングを行なう。
【０００３】
【発明が解決しようとする課題】
しかしながら、図３に示した従来のバンプ製造方法は、金線を引きちぎった時の先端形状の長さにばらつきが生じることと、尖った先端をレベリングする時にバンプ形状に歪みが生ずるという欠点がある。また、レベリングを終えた金バンプはそのままパッケージ電極にせず、インタポーザ等を介してパッケージ電極に接続されるのが一般的である。
本発明は、上記課題を解決するためになされたもので、前記の引きちぎってできた尖った先端の金バンプをレベリングせずにそのままし使用し、さらに、該バンプに直接パッケージ電極を形成することでウェハレベルＣＳＰの端子を形成する方法を提供する。
【０００６】
請求項１のウェハレベルＣＳＰの端子形成方法は、ウェハレベルでの端子形成とダイシングによる個体分断で完成するウェハレベルＣＳＰにおいて、次の工程によることを特徴とする。
イ）半導体ウェハ上の電極にワイヤボンディングで先端の尖った金バンプを形成し、
ロ）樹脂付き銅箔の樹脂層を前記金バンプ側にして積層することで前記金バンプが前記樹脂層を突き破り、さらに該銅箔により前記金バンプ先端を押し潰しながら圧接し、
ハ）前記銅箔を全面エッチングにより除去し、残った前記樹脂付き銅箔の樹脂層の表面をエッチバックして前記先端を押し潰された金バンプ頭部を露出させ、
ニ）表面全面に無電解銅めっきおよび電解銅めっきを施し前記金バンプ頭部と接続をとり、
ホ）前記金バンプ上の前記銅めっきに電極をエッチングで形成し、
ヘ）前記形成された電極に無電解ニッケルめっきと無電解金めっきを施す。
【０００７】
請求項１のウェハレベルＣＳＰの端子形成方法によれば、先端の尖った金バンプを銅箔で押し潰すので、複数の金バンプは均一な高さに形成される。また、樹脂付き銅箔の銅箔を除去後、残った前記樹脂付き銅箔の樹脂層の表面をエッチバックして前記先端を押し潰された金バンプ頭部を露出させるので、電極となる銅めっきと金バンプは広い面積でめっき接続される。また、電極はエッチングにより形成するので、複数の電極整列精度がバンプ二段重ね方式よりも安定する。
【０００８】
【発明の実施の形態】
図面を基に本発明を詳細に説明する。図１は本発明の一実施形態であるＣＳＰ電極形成工程を側面模式図で示す。図１（ａ）は、半導体ウェハ１表面のアルミ電極または銅電極２上に、ワイヤボンダを使用して従来方法により先端の尖った金バンプ３を形成した状態を示す。
図１（ｂ）は、前記状態のものに、樹脂付き銅箔（銅箔にエポキシ半硬化樹脂を塗布したもの）を加熱加圧して積層した状態のものである。銅箔厚は約７５μｍ、樹脂厚は５０〜６０μｍとし、金バンプ３の尖った先端部が銅箔５で押し潰され、金バンプ３と銅箔５が圧接により電気的に接続された状態でエポキシ樹脂４により固着されるようにする。ここで、使用する銅箔厚と樹脂厚は、バンプの大きさすなわち電極ピッチにより上記値から適宜変更して最適値を選定するものとする。
【０００９】
次に銅箔５表面にレジストフィルムを貼付し、電極パターンのマスクフィルムを重ねて露光、現像、エッチングして図１（ｃ）に示すように銅電極６を形成する。
上記銅電極６に無電解ニッケルめっきおよび無電解金めっき７を施し、図１（ｄ）に示すように電極として完成させる。その後、図では省略するが、ダイシングにより個々のＩＣに切断分離してウェハレベルＣＳＰを完成する。
【００１０】
上記のように金バンプと銅箔を圧接接続する方法に対し、金バンプに銅めっきすることで電極を形成する方法を図２で説明する。図２の（ａ）と（ｂ）は、図１（ａ）、（ｂ）と同じ工程を採るので説明を省略する。図２（ｃ）に示すように、積層後銅箔をエッチングにより全て除去し、図２（ｄ）に示すように、エポキシ樹脂の一部を粗化、エッチングするエッチバックを行なう。エッチバックには過マンガン酸などを用いる化学的方法が容易である。該エッチバックにより、図２（ｄ）で示すように、先端が潰れた金バンプ頭部が樹脂から突起して露出するので、後で行なう銅めっきとの接続面積を増加することができる。
図２（ｄ）は、無電解銅めっき後電解銅めっき８により約７５μｍの銅を付けた状態を示す。ここで、電極ピッチにより銅めっきの厚みを減らす方が電極の仕上がり形状が良好になるので、チップサイズによって最適値を選定することが好ましい。
【００１１】
前記銅めっき後は、図１（ｃ）、（ｄ）の工程と同様に、レジストフィルム貼付、電極パターン露光、現像、エッチング、無電解ニッケルめっき、無電解金めっきを経て電極を形成し、最後にダイシングにより個々のＩＣに切断分離してウェハレベルＣＳＰを完成する。
【００１２】
【発明の効果】
本発明によれば、ウェハ上の電極に形成した金バンプが、ＣＳＰを基板へ実装した後の熱ストレスに対するストレスリリーフとなるので、接続信頼性の高い長寿命が保証される。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＣＳＰ電極形成工程を側面模式図で示す。
【図２】本発明の二番目の実施例であるＣＳＰ電極形成工程を側面模式図で示す。
【図３】従来のワイヤボンディングによるバンプ製造方法の例を側面模式図で示す。
【符号の説明】
１ 半導体ウェハ
２ アルミ電極または銅電極
３ 金バンプ
４ エポキシ樹脂
５ 銅箔
６ 銅電極
７ 無電解ニッケルめっきおよび無電解金めっき
８ 無電解銅めっき後電解銅めっき
９ キャピラリ先端
１０ 金線
１１ トーチ
１２ 電極
１３ クランパ
１４ 金バンプ
【発明の属する技術分野】
本発明は半導体ウェハレベルＣＳＰ（チップサイズパッケージ）の製造方法に係り、端子形成方法に関するものである。
【０００２】
【従来の技術】
電子機器の高性能化、高機能化、小型化が進むなかで、半導体部品はウェハレベルでの配線幅、配線長短縮化と高集積化、パッケージレベルでの配線長短縮化と小型化が図られ、ウェハレベルとパッケージレベルの双方で急速に半導体部品の高速化、小型化が進んでいる。
半導体パッケージレベルの進化には、チップ電極とインタポーザまたは実装基板の電極との接続を目的とした各種バンプ製造方法および該バンプによる接続方法の発明、改善が貢献している。このバンプ製造方法の一つにワイヤボンディングによる方法が広く知られている。
従来のワイヤボンディングによるバンプ製造方法の一例を図３に示す。図３において、ワイヤボンダのキャピラリ先端９から金線１０を所定長だけ出し、該金線１０先端をトーチ１１からの放電で球状に丸め、その後キャピラリを下降して前記金線１０先端球状部を電極１２に接触させ、加熱と超音波振動により電極１２に接合する。キャピラリを引き上げながら金線１０をクランパ１３で固定することで金線１０を引きちぎり、先端が尖った金バンプ１４が形成される。
図では省略するが、通常、前記で形成された先端が尖った金バンプ１４は、レベリングツールによって上面を平坦にし、同様に形成した複数の金バンプの高さを揃えるレベリングを行なう。
【０００３】
【発明が解決しようとする課題】
しかしながら、図３に示した従来のバンプ製造方法は、金線を引きちぎった時の先端形状の長さにばらつきが生じることと、尖った先端をレベリングする時にバンプ形状に歪みが生ずるという欠点がある。また、レベリングを終えた金バンプはそのままパッケージ電極にせず、インタポーザ等を介してパッケージ電極に接続されるのが一般的である。
本発明は、上記課題を解決するためになされたもので、前記の引きちぎってできた尖った先端の金バンプをレベリングせずにそのままし使用し、さらに、該バンプに直接パッケージ電極を形成することでウェハレベルＣＳＰの端子を形成する方法を提供する。
【０００６】
請求項１のウェハレベルＣＳＰの端子形成方法は、ウェハレベルでの端子形成とダイシングによる個体分断で完成するウェハレベルＣＳＰにおいて、次の工程によることを特徴とする。
イ）半導体ウェハ上の電極にワイヤボンディングで先端の尖った金バンプを形成し、
ロ）樹脂付き銅箔の樹脂層を前記金バンプ側にして積層することで前記金バンプが前記樹脂層を突き破り、さらに該銅箔により前記金バンプ先端を押し潰しながら圧接し、
ハ）前記銅箔を全面エッチングにより除去し、残った前記樹脂付き銅箔の樹脂層の表面をエッチバックして前記先端を押し潰された金バンプ頭部を露出させ、
ニ）表面全面に無電解銅めっきおよび電解銅めっきを施し前記金バンプ頭部と接続をとり、
ホ）前記金バンプ上の前記銅めっきに電極をエッチングで形成し、
ヘ）前記形成された電極に無電解ニッケルめっきと無電解金めっきを施す。
【０００７】
請求項１のウェハレベルＣＳＰの端子形成方法によれば、先端の尖った金バンプを銅箔で押し潰すので、複数の金バンプは均一な高さに形成される。また、樹脂付き銅箔の銅箔を除去後、残った前記樹脂付き銅箔の樹脂層の表面をエッチバックして前記先端を押し潰された金バンプ頭部を露出させるので、電極となる銅めっきと金バンプは広い面積でめっき接続される。また、電極はエッチングにより形成するので、複数の電極整列精度がバンプ二段重ね方式よりも安定する。
【０００８】
【発明の実施の形態】
図面を基に本発明を詳細に説明する。図１は本発明の一実施形態であるＣＳＰ電極形成工程を側面模式図で示す。図１（ａ）は、半導体ウェハ１表面のアルミ電極または銅電極２上に、ワイヤボンダを使用して従来方法により先端の尖った金バンプ３を形成した状態を示す。
図１（ｂ）は、前記状態のものに、樹脂付き銅箔（銅箔にエポキシ半硬化樹脂を塗布したもの）を加熱加圧して積層した状態のものである。銅箔厚は約７５μｍ、樹脂厚は５０〜６０μｍとし、金バンプ３の尖った先端部が銅箔５で押し潰され、金バンプ３と銅箔５が圧接により電気的に接続された状態でエポキシ樹脂４により固着されるようにする。ここで、使用する銅箔厚と樹脂厚は、バンプの大きさすなわち電極ピッチにより上記値から適宜変更して最適値を選定するものとする。
【０００９】
次に銅箔５表面にレジストフィルムを貼付し、電極パターンのマスクフィルムを重ねて露光、現像、エッチングして図１（ｃ）に示すように銅電極６を形成する。
上記銅電極６に無電解ニッケルめっきおよび無電解金めっき７を施し、図１（ｄ）に示すように電極として完成させる。その後、図では省略するが、ダイシングにより個々のＩＣに切断分離してウェハレベルＣＳＰを完成する。
【００１０】
上記のように金バンプと銅箔を圧接接続する方法に対し、金バンプに銅めっきすることで電極を形成する方法を図２で説明する。図２の（ａ）と（ｂ）は、図１（ａ）、（ｂ）と同じ工程を採るので説明を省略する。図２（ｃ）に示すように、積層後銅箔をエッチングにより全て除去し、図２（ｄ）に示すように、エポキシ樹脂の一部を粗化、エッチングするエッチバックを行なう。エッチバックには過マンガン酸などを用いる化学的方法が容易である。該エッチバックにより、図２（ｄ）で示すように、先端が潰れた金バンプ頭部が樹脂から突起して露出するので、後で行なう銅めっきとの接続面積を増加することができる。
図２（ｄ）は、無電解銅めっき後電解銅めっき８により約７５μｍの銅を付けた状態を示す。ここで、電極ピッチにより銅めっきの厚みを減らす方が電極の仕上がり形状が良好になるので、チップサイズによって最適値を選定することが好ましい。
【００１１】
前記銅めっき後は、図１（ｃ）、（ｄ）の工程と同様に、レジストフィルム貼付、電極パターン露光、現像、エッチング、無電解ニッケルめっき、無電解金めっきを経て電極を形成し、最後にダイシングにより個々のＩＣに切断分離してウェハレベルＣＳＰを完成する。
【００１２】
【発明の効果】
本発明によれば、ウェハ上の電極に形成した金バンプが、ＣＳＰを基板へ実装した後の熱ストレスに対するストレスリリーフとなるので、接続信頼性の高い長寿命が保証される。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＣＳＰ電極形成工程を側面模式図で示す。
【図２】本発明の二番目の実施例であるＣＳＰ電極形成工程を側面模式図で示す。
【図３】従来のワイヤボンディングによるバンプ製造方法の例を側面模式図で示す。
【符号の説明】
１ 半導体ウェハ
２ アルミ電極または銅電極
３ 金バンプ
４ エポキシ樹脂
５ 銅箔
６ 銅電極
７ 無電解ニッケルめっきおよび無電解金めっき
８ 無電解銅めっき後電解銅めっき
９ キャピラリ先端
１０ 金線
１１ トーチ
１２ 電極
１３ クランパ
１４ 金バンプ
Claims (1)
- ウェハレベルでの端子形成とダイシングによる個体分断で完成するウェハレベルＣＳＰにおいて、次の工程によることを特徴とするウェハレベルＣＳＰの端子形成方法。
イ）半導体ウェハ上の電極にワイヤボンディングで先端の尖った金バンプを形成し、
ロ）樹脂付き銅箔の樹脂層を前記金バンプ側にして積層することで前記金バンプが前記樹脂層を突き破り、さらに該銅箔により前記金バンプ先端を押し潰しながら圧接し、
ハ）前記銅箔を全面エッチングにより除去し、残った前記樹脂付き銅箔の樹脂層の表面をエッチバックして前記先端を押し潰された金バンプ頭部を露出させ、
ニ）表面全面に無電解銅めっきおよび電解銅めっきを施し前記金バンプ頭部と接続をとり、
ホ）前記金バンプ上の前記銅めっきに電極をエッチングで形成し、
ヘ）前記形成された電極に無電解ニッケルめっきと無電解金めっきを施す。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215535A JP3870013B2 (ja) | 2000-07-17 | 2000-07-17 | ウェハレベルｃｓｐの端子形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000215535A JP3870013B2 (ja) | 2000-07-17 | 2000-07-17 | ウェハレベルｃｓｐの端子形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002033414A JP2002033414A (ja) | 2002-01-31 |
| JP3870013B2 true JP3870013B2 (ja) | 2007-01-17 |
Family
ID=18710944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000215535A Expired - Fee Related JP3870013B2 (ja) | 2000-07-17 | 2000-07-17 | ウェハレベルｃｓｐの端子形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3870013B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002357592A1 (en) * | 2002-12-18 | 2004-07-09 | K-Tech Devices Corp. | Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package |
| JP4828515B2 (ja) | 2007-12-27 | 2011-11-30 | 新光電気工業株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-07-17 JP JP2000215535A patent/JP3870013B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002033414A (ja) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4400802B2 (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
| JP3788268B2 (ja) | 半導体装置の製造方法 | |
| JPH11312749A (ja) | 半導体装置及びその製造方法及びリードフレームの製造方法 | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| JP6770853B2 (ja) | リードフレーム及び電子部品装置とそれらの製造方法 | |
| TW200537672A (en) | Land grid array packaged device and method of forming same | |
| JP2005531137A (ja) | 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法 | |
| CN101383301B (zh) | 形成倒装芯片突起载体式封装的方法 | |
| US8384205B2 (en) | Electronic device package and method of manufacture | |
| US6534874B1 (en) | Semiconductor device and method of producing the same | |
| JP2003324120A (ja) | 接続端子及びその製造方法並びに半導体装置及びその製造方法 | |
| JPH11238763A (ja) | 半導体素子実装用配線基板の製造方法 | |
| WO1999004424A1 (fr) | Dispositif a semi-conducteur, et structure de montage et procede de fabrication associes | |
| JP5264640B2 (ja) | 積層型半導体装置及びその製造方法 | |
| JP3870013B2 (ja) | ウェハレベルｃｓｐの端子形成方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1197471A (ja) | 半導体デバイスおよびその実装構造体並びにその製造方法 | |
| JP2004014854A (ja) | 半導体装置 | |
| JP3352084B2 (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
| JP2010161222A (ja) | 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ | |
| JP2001230270A (ja) | 半導体装置及びその製造方法 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004079923A (ja) | 半導体装置及びその製造方法 | |
| JPH06236887A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061016 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |