JP3896576B2 - 不揮発性メモリおよびその製造方法 - Google Patents

不揮発性メモリおよびその製造方法 Download PDF

Info

Publication number
JP3896576B2
JP3896576B2 JP2004521141A JP2004521141A JP3896576B2 JP 3896576 B2 JP3896576 B2 JP 3896576B2 JP 2004521141 A JP2004521141 A JP 2004521141A JP 2004521141 A JP2004521141 A JP 2004521141A JP 3896576 B2 JP3896576 B2 JP 3896576B2
Authority
JP
Japan
Prior art keywords
electrode
phase change
forming
oxide layer
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004521141A
Other languages
English (en)
Other versions
JPWO2004008535A1 (ja
Inventor
廉 森本
英行 田中
隆 大塚
明人 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2004008535A1 publication Critical patent/JPWO2004008535A1/ja
Application granted granted Critical
Publication of JP3896576B2 publication Critical patent/JP3896576B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、不揮発性メモリおよびその製造方法に関し、より詳しくは、通電による抵抗値の変化を制御してデータの記録（書き込み）や消去を行うことができる不揮発性メモリおよびその製造方法に関する。
近年、携帯電話や情報情報端末（ＰＤＡ）においても、大量の画像情報を扱うニーズが多くなり、高速・低消費電力で小型大容量である不揮発性メモリが切望されている。不揮発性メモリとして、例えば、米国特許出願公開第２００２／０１７６７５号明細書（特開２００１−２９８１６２号公報）に開示されているような強誘電体メモリが知られているが、最近では、結晶状態によってバルクの抵抗値が変化する特性を利用したメモリ（いわゆる相変化メモリ）が、超高集積でかつ不揮発性動作が可能なメモリとして注目を集めている。相変化メモリについては、例えば米国特許第５２９６７１６号明細書や、国際公開第９７／４０４９９号パンフレット（特表２０００−５０９２０４号公報）に開示されている。
相変化メモリは、複数のカルコゲン元素で構成される相変化膜を、２つの電極で挟持することにより構成され、２極間に電流を流して相変化膜にジュール熱を加え、結晶状態を非晶質相と結晶相との間で変化させることにより、電気的スイッチングを実現している。例えば、ＧｅＳｂＴｅ系の相変化材料などでは複数の結晶相が混在しており、原理的に２極間の抵抗値をアナログ的に変化させることも可能であるため、デジタル回路のメモリ以外に、アナログ（多値）メモリとしても期待されている。メモリ活性領域の結晶状態は室温で極めて安定であるため、１０年を超える記憶保持も十分可能であると考えられている。
このような相変化メモリにおいては、低抵抗状態から高抵抗状態にセットする際に、メモリ活性領域の温度が局所的に高温となり、その温度は約６００℃に達すると予測される。ところが、ＧｅＳｂＴｅからなる相変化膜を、例えばＬＳＩ製造工程において通常用いられるアルミ薄膜により挟持してデバイスを構成した場合、１００℃程度の熱処理でも相変化膜とアルミ膜との相互反応が生じ、デバイス性能が著しく損なわれてしまう。従って、相変化材料を挟持する電極の材料としては、高い熱的安定性が要求され、電極構成元素が相変化材料へ混入するのを防ぐための高い不純物拡散抑制能力が求められる。
本発明は、このような問題を解決すべくなされたものであって、通電による特性劣化を防止して、耐久性および信頼性を高めることができる不揮発性メモリおよびその製造方法の提供を目的とする。
本発明の前記目的は、第１の電極および第２の電極と、前記第１の電極と第２の電極との間に挟持され、前記第１の電極および第２の電極間に電気的パルスを印加することにより抵抗値が変化する相変化記録体とを備え、前記第１の電極および第２の電極のいずれもが、ルテニウムを主成分として含んでおり、前記相変化記録体は、カルコゲン元素を含む相変化材料からなり、前記カルコゲン元素は、ＧｅＳｂＴｅからなる不揮発性メモリにより達成される。
また、本発明の前記目的は、基板上に絶縁層を介して、ルテニウムを主成分とする第１の電極を形成するステップと、前記第１の電極上に絶縁層を形成するステップと、フォトリソグラフィ工程により前記絶縁層に貫通孔を形成するステップと、ＧｅＳｂＴｅからなるカルコゲン元素を含んだ相変化材料を前記絶縁層上及び前記貫通孔内の前記第１の電極上に堆積することにより、前記貫通孔に充填された起立部と、前記絶縁層の表面に形成された層状部とを含む相変化記録体を形成するステップと、前記相変化記録体上に、ルテニウムを主成分とする第２の電極を形成するステップとを備える不揮発性メモリの製造方法により達成される。
或いは、本発明の前記目的は、基板上に絶縁体を介して金属配線膜を形成するステップと、前記金属配線膜上に絶縁層を形成するステップと、フォトリソグラフィ工程により前記絶縁層に貫通孔を形成するステップと、前記絶縁層上にルテニウムを主成分とする高融点金属材料を堆積し、前記貫通孔に前記高融点金属材料を選択的に残存させることにより、前記貫通孔に充填された第１の電極を形成するステップと、ＧｅＳｂＴｅからなるカルコゲン元素を含んだ相変化材料を前記絶縁層上及び前記貫通孔内の前記第１の電極上に堆積することにより、前記絶縁層の表面に層状の相変化記録体を形成するステップと、前記相変化記録体上に、ルテニウムを主成分とする第２の電極を形成するステップとを備える不揮発性メモリの製造方法によっても達成される。

以下、本発明の実態形態について添付図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る不揮発性メモリの要部断面図である。図１に示すように、不揮発性メモリ１は、下部電極１１と上部電極１２との間に、絶縁層１３および相変化記録体１４を挟持した構成を有している。
下部電極１１は、ルテニウム（Ｒｕ）を主成分として含む高融点金属薄膜であり、シリコン等からなる基板１５上に、酸化シリコン、窒化シリコン、ガラスなどからなる絶縁体１６を介して形成されている。上部電極１２は、下部電極１１と同様に、ルテニウム（Ｒｕ）を主成分として含む高融点金属薄膜である。
絶縁層１３は、上記絶縁体１６と同様の材料からなり、下部電極１１上に形成され、表裏面を貫通する貫通孔１３１を有している。相変化記録体１４は、ＧｅＳｂＴｅ化合物などのカルコゲン元素を含んだ相変化材料からなり、上部電極１２と絶縁層１３との間に挟持される層状部１４１と、貫通孔１３１に充填され層状部１４１と下部電極１１とを電気的に接続する起立部１４２とを備えている。起立部１４２は、層状部１４１に対して略垂直に延びるように直筒状に形成されており、断面外縁が１０ｎｍ□（一辺が１０ｎｍの正方形、以下同様）以上１０μm□以下の領域内に存在する大きさであることが好ましく、５０ｎｍ□以上１μm□以下の領域内に存在する大きさであることがより好ましい。
このように構成された不揮発性メモリ１によれば、下部電極１１と上部電極１２との間に電圧を印加し、ジュール熱を発生させることにより、起立部１４２を構成する相変化材料の結晶状態が変化して、抵抗値が変化する。即ち、結晶状態（セット状態）では抵抗値が小さい一方、非晶質状態（リセット状態）では抵抗値が大きくなり、通常は約２桁の抵抗値変化が得られる。
セット状態からリセット状態にするには、起立部１４２の相変化材料を融点まで加熱してから急冷して非晶質状態にする必要があるが、この場合において、起立部１４２の温度が約６００℃まで上昇する。本実施形態によれば、下部電極１１および上部電極１２として、高融点金属であるＲｕ（融点：２３１０℃）を主成分として含むので、高い耐熱特性および不純物相互拡散抑制能力が得られ、下部電極１１および上部電極１２が熱により相変化記録体１４と相互拡散して、特性劣化が生じるのを防止することができる。
図２は、オージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により、ＧｅＳｂＴｅからなる相変化記録体とＲｕからなる電極との界面近傍を元素分析した結果を示し、図３は、同様の方法により、ＧｅＳｂＴｅからなる相変化記録体とＡｌからなる電極との界面近傍を元素分析した結果を示す。図２および図３において、（ａ）は加熱処理前の状態を示し、（ｂ）は加熱処理後の状態を、それぞれ示している。加熱処理は、大気中で３００℃、２ｍｉｎの条件下で行った。
図２（ａ）および（ｂ）を比較すると、加熱処理の前後で界面付近の構造はほとんど変化しておらず、電極材料としてＲｕを用いることにより、電極と相変化記録体との不純物相互拡散が抑制されていることがわかる。これに対し、図３（ａ）および（ｂ）を比較すると、加熱処理前のＧｅＳｂＴｅの領域が加熱処理後において拡がると共に界面急峻性が低下しており、電極材料としてＡｌを用いた場合には、電極と相変化記録体との不純物相互拡散が著しいことがわかる。
下部電極１１および上部電極１２は、耐熱性および不純物相互拡散抑制能力に加えて加工性などを考慮すると、上述したように、ルテニウム（Ｒｕ）を主成分として含むことが特に好ましい。また、下部電極１１および上部電極１２の一方を、上述したルテニウムを主成分として含む構成にして、他方を従来の電極材料により構成することも可能である。尚、参考までにルテニウムの融点は２３１０℃である。
（第２の実施形態）
図４は、本発明の第２の実施形態に係る不揮発性メモリの要部断面図である。図４に示す不揮発性メモリは、図１に示す不揮発性メモリの構成において、下部電極１１と相変化記録体１４との間、および、相変化記録体１４と上部電極１２との間に、それぞれ下部金属酸化物層２２および上部金属酸化物層２４を設けて構成したものであり、その他の構成部分については図１と同様である。したがって、図１と同様の構成部分に同一の符号を付して、説明を省略する。
下部金属酸化物層２２および上部金属酸化物層２４は、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）およびオスミウム（Ｏｓ）から選ばれた少なくとも１種以上の高融点金属酸化物からなる。このような金属酸化物は、正方晶ルチル型構造の導電型酸化物であり、３０〜１００μΩ・ｃｍと金属並みの低い抵抗率に加えて、極めて高い熱安定性および不純物拡散能力を有する（Journal of electrochemical society, solid-state science and technology第１３５巻１０号２６１０頁参照）。
図４において、下部金属酸化物層２２は、下部電極１１と相変化記録体１４の起立部１４２とが平面視において重なり合う領域にのみ形成されているが、図５に示すように、下部電極１１の上面全体に下部金属酸化物層２２を形成し、起立部１４２が下部金属酸化物層２２の一部と接触するように構成してもよい。また、下部金属酸化物層２２又は上部金属酸化物層２４のいずれか一方のみを形成した構成にすることも可能である。
下部金属酸化物層２２および上部金属酸化物層２４を構成する酸化物導電材料は、下部電極１１および上部電極１２を構成する高融点金属材料に比べて熱伝導率が低いので、下部金属酸化物層２２および上部金属酸化物層２４を設けることによって起立部１４２からの放熱を抑制することができる。これにより、少ない電流で起立部１４２の温度を溶融温度まで昇温することができ、リセット時の消費電力を低減することができる。
また、図４に示す構成においては、下部金属酸化物層２２が平滑な表面を有しているが、図６に示すように、下部金属酸化物層２２における相変化記録体１４との接触面に、意図的に表面荒れを施してもよい。これにより、下部金属酸化物層２２と相変化記録体１４とがフラットな面を介して接触する場合に比べて、局所的な電界集中により低抵抗のフィラメント状結晶層を形成し易くなり、セット時の書き込み電力を低減することができる。更に、下部金属酸化物層２２と相変化記録体１４との接触面積が大きくなることによりコンタクト抵抗を低減することができるので、リセット時に少ない電力で相変化記録体１４を非晶質化させることができる。
下部金属酸化物層２２の表面粗さは、下部金属酸化物層２２の成膜時における基板温度を調整することにより、制御することができる。即ち、基板温度を高くすると、下部金属酸化物層２２の表面粒子の粒径が大きくなって表面粗さが増加する一方、基板温度を低くすると、表面粗さは低下する。セット時およびリセット時における消費電力を低減する観点からは、下部金属酸化物層２２の表面粗さは大きいことが好ましいが、下部金属酸化物層２２の粒径が大きくなりすぎると、不純物が粒界を伝って拡散し易くなり不純物拡散抑制能力が低下するおそれがある。したがって、下部金属酸化物層２２の表面粗さは、日本工業規格（ＪＩＳ Ｂ０６０１）に規定する平均粗さ（Ｒａ）が、１０ｎｍ以上１００ｎｍ以下であることが好ましく、この場合、基板温度を例えば３５０℃程度とすればよい。
図６に示す下部金属酸化物層２２は、図７に示すように、酸化物導電膜の２層構造にすることもできる。図７において、下部金属酸化物層２２は、第１の酸化物導電膜２２１と第２の酸化物導電膜２２２とを積層したものであり、第１の酸化物導電膜２２１は、平均粒径が小さいか又は非晶質である一方、第２の酸化物導電膜２２２は、第１の酸化物導電膜２２１よりも大きい平均粒径を有している。このような構成により、酸化物導電膜２２２における相変化記録体１４との接触面の表面粗さを大きくしても、不純物拡散抑制能力を良好にすることができる。
また、図６においては、下部金属酸化物層２２が相変化記録体１４と接触する面に表面荒れを生じさせるようにしているが、更に上部金属酸化物層２４が相変化記録体１４と接触する面に表面荒れを生じさせてもよい。この場合は、相変化記録体１４の層状部１４１の上面に表面荒れを生じさせることで、上部金属酸化物層２４の裏面側である層状部１４１との接触面に表面荒れを生じさせることができ、セット時およびリセット時における消費電力の更なる低減を図ることができる。
また、本実施形態においては、下部金属酸化物層２２および上部金属酸化物層２４が、優れた耐熱性および不純物拡散抑制能力に加えて高い断熱性を有しているので、下部電極１１および上部電極１２は、必ずしも高融点金属薄膜から構成する必要はない。例えばアルミ薄膜などの金属膜のように、融点が低い材料であっても下部電極１１および上部電極１２として使用することができる。下部電極１１および上部電極１２は、下部金属酸化物層２２および上部金属酸化物層２４よりも低抵抗率であることが好ましい。
次に、図４に示す本実施形態に係る不揮発性メモリの製造方法について、図８および図９を参照しながら説明する。まず、図８（ａ）に示すように、基板１５上に絶縁体１６および下部電極１１を堆積し、フォトリソグラフィ工程により、下部電極１１の表面にレジストパターン３０を形成しドライエッチングを行うことにより、下部電極１１のパターン形成を行う。
ついで、図８（ｂ）に示すように、酸素プラズマの照射などによりアッシング工程を行いレジストパターン３０を除去した後、絶縁層１３を形成し、フォトリソグラフィ工程により、レジストパターン３１を形成してドライエッチングを行うことにより、絶縁層１３に貫通孔１３１を形成する。これにより、下部電極１１の表面の一部が露出する。なお、貫通孔１３１の断面形状は円筒状に限らず、角筒状であってもよい。
次に、図８（ｃ）に示すように、アッシング工程によりレジストパターン３１を除去した後、酸素雰囲気中で４００℃の熱処理を行い、下部電極１１の露出部分を酸化することにより、下部電極１１の表面に下部金属酸化物層２２を形成する。さらに、ＧｅＳｂＴｅなどのカルコゲン元素を含んだ相変化材料をスパッタ法により堆積し、貫通孔１３１の内部に起立部１４２を形成すると共に、絶縁層１３の表面に層状部１４１を形成することにより、相変化記録体１４を形成する。この後、Ｒｕなどの高融点金属のターゲットを備えたスパッタ装置を用いて、初期段階では酸素ガスを導入して反応性スパッタ法により上部金属酸化物層２４を形成し、次に、Ａｒガスを導入した通常のスパッタ法により上部電極１２を形成する。このように、上部金属酸化物層２４および上部電極１２は、同一のスパッタ装置内で形成することができる。Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓの金属ターゲットを複数備えたスパッタ装置を用いれば、例えば、ＩｒＯ２からなる上部金属酸化物層２４と、Ｒｕからなる上部電極１２との組み合わせのように、上部金属酸化物層２４および上部電極１２に含まれる金属を容易に異ならせることができる。
そして、図９（ａ）に示すように、フォトリソグラフィ工程により、上部電極１２上にレジストパターン３３を形成してドライエッチングを行い、層状部１４１、上部金属酸化物層２４および上部電極１２をパターニングする。そして、アッシング工程によりレジストパターン３３を除去して、図９（ｂ）に示す相変化メモリが完成する。このように、本製造方法によれば、耐久性および信頼性が良好な不揮発性メモリを、従来と同様のプロセスにより容易に製造することができる。
以上の説明は、図４に示す本発明の第２の実施形態に係る不揮発性メモリの製造方法についてであるが、上述した他の不揮発性メモリについても、ほぼ同様のプロセスにて製造することができる。例えば、図１に示す本発明の第１の実施形態に係る不揮発性メモリを製造する場合には、上記製造方法において、下部金属酸化物層２２および上部金属酸化物層２４を製造する工程を削除すればよい。また、図５に示す不揮発性メモリを製造する場合には、下部電極１１に対して酸化処理を施さずに、下部電極１１および下部金属酸化物層２２を、上部金属酸化物層２４および上部電極１２を形成する場合と同様に、同一のスパッタ装置内で順次形成することができる。
また、上記製造方法においては、エッチングマスクとしてレジストマスクを使用しているが、この代わりにシリコン酸化膜などからなるハードマスクを使用することも可能であり、ドライエッチング時に十分な選択性が得られずレジストマスクが先にエッチングされてしまうような場合に効果的である。
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る不揮発性メモリの要部断面図である。図１０に示す不揮発性メモリは、図１に示す不揮発性メモリの構成において、相変化記録体１４の一部を構成する起立部１４２を下部電極１１に置き換えることにより、貫通孔１３１に充填された下部電極１１と上部電極１２との間に層状部１４１を挟持して構成したものである。下部電極１１の下端は、基板１５上に絶縁体１６を介して形成されたアルミ膜などからなる金属配線層４０に接続されている。図１０において、図１と同様の構成部分に同一の符号を付して、説明を省略する。
図１０に示す構成の不揮発性メモリは、図１に示す不揮発性メモリと同様の効果を奏し、更に、絶縁層１３の貫通孔１３１に充填されるのが、起立部１４２を形成する相変化材料ではなく下部電極１１を形成する高融点金属であるので、貫通孔１３１への材料充填を容易に行うことができるという利点を有する。
即ち、図１に示す構成において、層状部１４１および起立部１４２からなる相変化記録体１４の形成は、通常はスパッタ法により行われるが、スパッタ法により形成される膜は一般に段差被覆性が良好でないので、貫通孔１３１の内部に相変化材料を均一に充填することは難しい。これに対し、図１０に示す構成においては、有機金属材料を用いたＣＶＤ法やメッキ法などにより絶縁層１３に金属膜を形成した後、化学機械的研磨（ＣＭＰ）法を用いて表面の金属膜を研磨することにより、貫通孔１３１の内部に材料を均一に充填することができる。したがって、層状部１４１の薄膜化によるセット／リセット時の印加電圧の低減や、貫通孔１３１に充填される下部電極１１のアスペクト比（深さ／径）の増大化によるセット／リセット時の印加電流低減を図ることができ、不揮発性メモリの低消費電力化が可能になる。
図１０に示す不揮発性メモリについても、相変化記録体１４と下部電極１１および上部電極１２との間に、それぞれ酸化物層を介在させることが可能である。図１１に示す不揮発性メモリは、図１０に示す構成において、下部電極１１と相変化記録体１４との間、および、相変化記録体１４と上部電極１２との間に、それぞれ下部金属酸化物層２２および上部金属酸化物層２４を設けて構成したものであり、その他の構成部分については図１０と同様である。
図１１に示す構成において、下部金属酸化物層２２は、下部電極１１と相変化記録体１４とが平面視において重なり合う領域にのみ形成されているが、図１２に示すように、絶縁層１３の上面全体に下部金属酸化物層２２を形成し、下部電極１１が下部金属酸化物層２２の一部と接触するように構成してもよい。これにより、図４および図５に示す構成と同様、セット時およびリセット時における消費電力を低減することができる。
また、図１１および図１２に示す構成においては、下部金属酸化物層２２が平滑な表面を有しているが、図１３および図１４に示すように、下部金属酸化物層２２における相変化記録体１４との接触面に、意図的に表面荒れを施してもよい。これにより、図６に示す構成と同様、セット時およびリセット時における消費電力の更なる低減を図ることができる。下部金属酸化物層２２の表面粗さは、上述したように、日本工業規格（ＪＩＳ Ｂ０６０１）に規定する平均粗さ（Ｒａ）が、１０ｎｍ以上１００ｎｍ以下であることが好ましい。下部金属酸化物層２２は、上述した図７に示す構成と同様、第１の酸化物導電膜２２１と第２の酸化物導電膜２２２とを積層した構成にすることもできる。
また、図１３および図１４においては、下部金属酸化物層２２が相変化記録体１４と接触する面に表面荒れを生じさせるようにしているが、更に上部金属酸化物層２４が相変化記録体１４と接触する面に表面荒れを生じさせてもよい。この場合は、相変化記録体１４に表面荒れを生じさせることで、上部金属酸化物層２４の裏面側である相変化記録体１４との接触面に表面荒れを生じさせることができ、セット時およびリセット時における消費電力の更なる低減を図ることができる。
また、本実施形態においては、下部金属酸化物層２２および上部金属酸化物層２４が、優れた耐熱性および不純物拡散抑制能力に加えて高い断熱性を有しているので、下部電極１１および上部電極１２は、必ずしも高融点金属薄膜から構成する必要はない。例えばアルミ薄膜などの金属膜のように、融点が低い材料であっても下部電極１１および上部電極１２として使用することができる。下部電極１１および上部電極１２は、下部金属酸化物層２２および上部金属酸化物層２４よりも低抵抗率であることが好ましい。
次に、図１１に示す本実施形態に係る不揮発性メモリの製造方法について、図１５および図１６を参照しながら説明する。まず、図１５（ａ）に示すように、基板１５上に絶縁体１６および金属配線膜１０を堆積し、フォトリソグラフィ工程により、下部電極１１の表面にレジストパターン３０を形成しドライエッチングを行うことにより、金属配線膜４０のパターン形成を行う。
ついで、図１５（ｂ）に示すように、酸素プラズマの照射などによりアッシング工程を行いレジストパターン３０を除去した後、絶縁層１３を形成する。そして、フォトリソグラフィ工程によりレジストパターン３１を堆積して、ドライエッチングにより絶縁層１３に貫通孔１３１を形成する。これにより、金属配線膜４０の一部が露出する。
次に、図１５（ｃ）に示すように、アッシング工程によりレジストパターン３１を除去した後、ＣＶＤ法によりＲｕ、ＲｈおよびＯｓの少なくとも一種類以上を主成分として含む高融点金属材料を絶縁層１３に堆積し、化学機械的研磨（ＣＭＰ）法により絶縁層１３表面の金属薄膜を研磨することにより、貫通孔１３１の内部に高融点金属材料を選択的に残し、下部電極１１を形成する。そして、酸素雰囲気中で４００℃の熱処理を行い、下部電極１１の表面を酸化することにより、貫通孔１３１の上部に下部金属酸化物層２２を形成する。
さらに、図１６（ａ）に示すように、ＧｅＳｂＴｅなどのカルコゲン元素を含んだ相変化材料をスパッタ法により絶縁層１３の表面に堆積し、層状の相変化記録体１４を形成した後、Ｒｕなどの高融点金属のターゲットを備えたスパッタ装置を用いて、初期段階では酸素ガスを導入して反応性スパッタ法により上部金属酸化物層２４を形成し、次に、Ａｒガスを導入した通常のスパッタ法により上部電極１２を形成する。このように、上部金属酸化物層２４および上部電極１２は、同一のスパッタ装置内で形成することができる。Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓの金属ターゲットを複数備えたスパッタ装置を用いれば、例えば、ＩｒＯ２からなる上部金属酸化物層２４と、Ｒｕからなる上部電極１２との組み合わせのように、上部金属酸化物層２４および上部電極１２に含まれる金属を容易に異ならせることができる。
そして、フォトリソグラフィ工程により、上部電極１２上にレジストパターン３３を形成し、ドライエッチングを行うことにより、相変化記録体１４、上部金属酸化物層２４および上部電極１２をパターニングする。そして、アッシング工程によりレジストパターン３３を除去して、図１６（ｂ）に示す相変化メモリが完成する。このように、本製造方法によれば、耐久性および信頼性が良好な不揮発性メモリを、従来と同様のプロセスにより容易に製造することができる。
以上の説明は、図１１に示す本発明の第３の実施形態に係る不揮発性メモリの製造方法についてであるが、本実施形態に係る他の不揮発性メモリについても、ほぼ同様のプロセスにて製造することができる。例えば、図１０に示す構成の不揮発性メモリを製造する場合には、上記製造方法の説明において、下部金属酸化物層２２および上部金属酸化物層２４を製造する工程を削除すればよい。また、図１２に示す不揮発性メモリを製造する場合には、下部電極１１の上部を酸化処理する代わりに、絶縁層１３の表面全体に反応性スパッタ法により下部金属酸化物層２２を形成すればよい。
また、上記製造方法においては、エッチングマスクとしてレジストマスクを使用しているが、この代わりにシリコン酸化膜などからなるハードマスクを使用することも可能であり、ドライエッチング時に十分な選択性が得られずレジストマスクが先にエッチングされてしまうような場合に効果的である。
（第４の実施形態）
図１７は、本発明の第４の実施形態に係る不揮発性メモリの要部断面図である。 第４の実施形態に係る不揮発性メモリは、貫通孔１３１の内壁面に沿って形成された絶縁筒５１を設けることにより貫通孔１３１の径を狭小化する以外は、図４に示す第２の実施形態に係る不揮発性メモリと同様である。この不揮発性メモリの製造方法について、図１８および図１９を参照して説明する。
まず、図１８（ａ）に示すように、基板１５上に絶縁体１６および下部電極１１を堆積し、フォトリソグラフィ工程により下部電極１１の表面にレジストパターン３０を形成した後、ドライエッチングを行い、下部電極１１のパターン形成を行う。
ついで、図１８（ｂ）に示すように、酸素プラズマの照射などによりアッシング工程を行いレジストパターン３０を除去した後、絶縁層１３を形成する。そして、フォトリソグラフィ工程により、レジストパターン３１を堆積してドライエッチングを行い、絶縁層１３に貫通孔１３１を形成することにより、下部電極１１の一部を露出させる。
次に、図１８（ｃ）に示すように、アッシング工程によりレジストパターン３１を除去した後、段差被覆性の良好なＣＶＤ法により、絶縁層１３の表面に、シリコン窒化膜などからなる絶縁塗布膜５０を形成する。絶縁塗布膜５０の断面積は、貫通孔１３１の内部空間を確保するため、貫通孔１３１の断面積の１／２未満にする必要がある。
そして、絶縁層１３と絶縁塗布膜５０とを高選択比でエッチング可能なドライエッチング法により、絶縁塗布膜５０の全面エッチバックを行うと、図１９（ａ）に示すように、貫通孔１３１の内壁面に密着する絶縁筒５１が形成される。この後、酸素雰囲気中で４００℃の熱処理を行い、下部電極１１が露出する部分を酸化することにより、貫通孔１３１の底部に下部金属酸化物層２２を形成する。
さらに、図１９（ｂ）に示すように、ＧｅＳｂＴｅなどのカルコゲン元素を含んだ相変化材料をスパッタ法により堆積し、貫通孔１３１の内部に起立部１４２を形成すると共に、絶縁層１３の表面に層状部１４１を形成する。こうして、相変化記録体１４を形成した後、Ｒｕなどの高融点金属のターゲットを備えたスパッタ装置を用いて、初期段階では酸素ガスを導入して反応性スパッタ法により上部金属酸化物層２４を形成し、次に、Ａｒガスを導入した通常のスパッタ法により上部電極１２を形成する。このように、上部金属酸化物層２４および上部電極１２は、同一のスパッタ装置内で形成することができる。Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓの金属ターゲットを複数備えたスパッタ装置を用いれば、例えば、ＩｒＯ２からなる上部金属酸化物層２４と、Ｒｕからなる上部電極１２との組み合わせのように、上部金属酸化物層２４および上部電極１２に含まれる金属を容易に異ならせることができる。そして、上部電極１２上にレジストパターン３３を形成する。
次に、ドライエッチングにより、層状部１４１、上部金属酸化物層２４および上部電極１２をパターニングし、上部配線（図示せず）を形成した後に、アッシング工程によりレジストパターン３３を除去して、図１９（ｃ）に示す相変化メモリが完成する。
このように、本製造方法によれば、耐久性および信頼性が良好な不揮発性メモリを、従来と同様のプロセスにより容易に製造することができる。特に、本実施形態においては、貫通孔１３１の内壁面に沿って絶縁筒５１を形成することにより、起立部１４２の微細化を図ることができ、セット時およびリセット時における投入電力の低減が可能になる。また、絶縁層１３よりも絶縁筒５１の熱伝導率を低くすることにより、通電時の放熱ロスを低減することができるので、これによってもセット時およびリセット時における消費電力の低減が可能になる。本実施形態の製造方法についても種々のバリエーションが可能であり、例えば、上述した下部酸化物層２２および上部酸化物層２４を製造する工程を削除することも可能である。
図１７に示す構成は、絶縁筒５１を形成した貫通孔１３１の内部に相変化材料が充填されているが、図２０に示すように、絶縁筒５１を形成した貫通孔１３１の内部に高融点金属材料を充填した構成にすることもできる。この場合は、図１１に示す本発明の第３の実施形態に係る不揮発性メモリの製造方法において、貫通孔１３１を形成した後に、本実施形態と同様のプロセスにより絶縁筒５１を形成すればよい。
以上のように、本発明によれば、通電による特性劣化（すなわち、電極と相変化記録体との不純物相互拡散）を抑制して、耐久性および信頼性を高めることができる不揮発性メモリおよびその製造方法を提供することができる。
図１は、本発明の第１の実施形態に係る不揮発性メモリの要部断面図である。 図２（ａ）および（ｂ）は、ＧｅＳｂＴｅからなる相変化記録体とＲｕからなる電極との界面近傍を元素分析した結果を示す図である。 図３（ａ）および（ｂ）は、ＧｅＳｂＴｅからなる相変化記録体とＡｌからなる電極との界面近傍を元素分析した結果を示す図である。 図４は、本発明の第２の実施形態に係る不揮発性メモリの要部断面図である。 図５は、本発明の第２の実施形態に係る不揮発性メモリの変形例を示す要部断面図である。 図６は、本発明の第２の実施形態に係る不揮発性メモリの他の変形例を示す要部断面図である。 図７は、本発明の第２の実施形態に係る不揮発性メモリの更に他の変形例を示す要部断面図である。 図８は、図４に示す不揮発性メモリの製造方法を説明するための工程図である。 図９は、図４に示す不揮発性メモリの製造方法を説明するための工程図である。 図１０は、本発明の第３の実施形態に係る不揮発性メモリの要部断面図である。 図１１は、本発明の第３の実施形態に係る不揮発性メモリの変形例を示す要部断面図である。 図１２は、本発明の第３の実施形態に係る不揮発性メモリの他の変形例を示す要部断面図である。 図１３は、本発明の第３の実施形態に係る不揮発性メモリの更に他の変形例を示す要部断面図である。 図１４は、本発明の第３の実施形態に係る不揮発性メモリの更に他の変形例を示す要部断面図である。 図１５は、図１１に示す不揮発性メモリの製造方法を説明するための工程図である。 図１６は、図１１に示す不揮発性メモリの製造方法を説明するための工程図である。 図１７は、本発明の第４の実施形態に係る不揮発性メモリの要部断面図である。 図１８は、図１７に示す不揮発性メモリの製造方法を説明するための工程図である。 図１９は、図１７に示す不揮発性メモリの製造方法を説明するための工程図である。 図２０は、本発明の第４の実施形態に係る不揮発性メモリの変形例を示す要部断面図である。

Claims (24)

  1. 第１の電極および第２の電極と、
    前記第１の電極と第２の電極との間に挟持され、前記第１の電極および第２の電極間に電気的パルスを印加することにより抵抗値が変化する相変化記録体とを備え、
    前記第１の電極および第２の電極のいずれもが、ルテニウムを主成分として含んでおり、
    前記相変化記録体は、カルコゲン元素を含む相変化材料からなり、
    前記カルコゲン元素は、ＧｅＳｂＴｅからなる不揮発性メモリ。
  2. 前記第１の電極と第２の電極との間に絶縁層が介在され、
    前記絶縁層は、貫通孔を有しており、
    前記相変化記録体は、前記貫通孔に充填された起立部を有する請求項１に記載の不揮発性メモリ。
  3. 前記起立部は、直筒状である請求項２に記載の不揮発性メモリ。
  4. 前記相変化記録体は、前記第１の電極又は第２の電極の一方と前記絶縁層との間に挟持された層状部を更に備え、
    前記起立部は、前記層状部から略垂直に延びるように形成されている請求項２に記載の不揮発性メモリ。
  5. 前記貫通孔の内壁面に沿って形成され、前記絶縁層よりも熱伝導率が低い絶縁筒を更に備える請求項２に記載の不揮発性メモリ。
  6. 前記第１の電極と相変化記録体との間、および、前記相変化記録体と第２の電極との間の少なくとも一方に、ルテニウム、ロジウム、イリジウムおよびオスミウムから選ばれた少なくとも一種以上の金属酸化物層が介在された請求項１に記載の不揮発性メモリ。
  7. 前記金属酸化物層の前記相変化記録体との接触面の平均粗さ（Ｒａ）が１０ｎｍ以上１００ｎｍ以下である請求項６に記載の不揮発性メモリ。
  8. 前記金属酸化物層は、平均粒径が小さいか又は非晶質である第１の酸化物導電膜と、該第１の酸化物導電膜よりも大きな平均粒径を有する第２の酸化物導電膜との積層構造を有しており、
    前記第２の酸化物導電膜の表面が、前記相変化記録体と接触するように構成された請求項６に記載の不揮発性メモリ。
  9. 前記金属酸化物層は、正方晶ルチル型構造の導電型酸化物層である請求項６に記載の不揮発性メモリ。
  10. 基板と、前記基板上に絶縁体を介して形成された金属配線膜と、前記金属配線膜上に形成された絶縁層とを更に備え、
    前記絶縁層は、貫通孔を有し、
    前記第１の電極は、前記貫通孔に充填されており、
    前記相変化記録体は、前記絶縁層の表面に層状に形成されている請求項１に記載の不揮発性メモリ。
  11. 前記第１の電極と相変化記録体との間、および、前記相変化記録体と第２の電極との間の少なくとも一方に、ルテニウム、ロジウム、イリジウムおよびオスミウムから選ばれた少なくとも一種以上の金属酸化物層が介在された請求項１０に記載の不揮発性メモリ。
  12. 前記金属酸化物層の前記相変化記録体との接触面の平均粗さ（Ｒａ）が１０ｎｍ以上１００ｎｍ以下である請求項１１に記載の不揮発性メモリ。
  13. 前記金属酸化物層は、平均粒径が小さいか又は非晶質である第１の酸化物導電膜と、該第１の酸化物導電膜よりも大きな平均粒径を有する第２の酸化物導電膜との積層構造を有しており、
    前記第２の酸化物導電膜の表面が、前記相変化記録体と接触するように構成された請求項１１に記載の不揮発性メモリ。
  14. 前記貫通孔の内壁面に沿って形成され、前記絶縁層よりも熱伝導率が低い絶縁筒を更に備える請求項１０に記載の不揮発性メモリ。
  15. 基板上に絶縁層を介して、ルテニウムを主成分とする第１の電極を形成するステップと、
    前記第１の電極上に絶縁層を形成するステップと、
    フォトリソグラフィ工程により前記絶縁層に貫通孔を形成するステップと、
    ＧｅＳｂＴｅからなるカルコゲン元素を含んだ相変化材料を前記絶縁層上及び前記貫通孔内の前記第１の電極上に堆積することにより、前記貫通孔に充填された起立部と、前記絶縁層の表面に形成された層状部とを含む相変化記録体を形成するステップと、
    前記相変化記録体上に、ルテニウムを主成分とする第２の電極を形成するステップとを備える不揮発性メモリの製造方法。
  16. 前記貫通孔を形成するステップと、前記相変化記録体を形成するステップとの間に、第１の金属酸化物層を形成するステップを備え、
    前記第１の金属酸化物層の形成は、前記第１の電極が前記貫通孔を介して露出する部分を酸化することにより行われ、
    前記貫通孔内における前記第１の電極上への相変化材料の堆積は、前記第１の金属酸化物層を介して行われる請求項１５に記載の不揮発性メモリの製造方法。
  17. 前記相変化記録体を形成するステップと、前記第２の電極を形成するステップとの間に、第２の金属酸化物層を形成するステップを備え、
    前記第２の金属酸化物層および前記第２の電極の形成は、金属ターゲットを用いて、それぞれ酸素雰囲気下におけるスパッタ法および不活性ガス雰囲気下におけるスパッタ法を同一のスパッタ装置内で順次適用することにより行われ、
    前記相変化記録体上への前記第２の電極の形成は、前記第２の金属酸化物層を介して行われる請求項１５に記載の不揮発性メモリの製造方法。
  18. 前記第１の電極を形成するステップと、前記絶縁層を形成するステップとの間に、第１の金属酸化物層を形成するステップを備え、
    前記第１の電極および第１の金属酸化物層の形成は、金属ターゲットを用いて、それぞれ不活性ガス雰囲気下におけるスパッタ法および酸素雰囲気下におけるスパッタ法を同一のスパッタ装置内で順次適用することにより行われ、
    前記第１の電極上への前記絶縁層の形成は、前記第１の金属酸化物層を介して行われ、
    前記貫通孔内における前記第１の電極上への相変化材料の堆積は、前記第１の金属酸化物層を介して行われる請求項１５に記載の不揮発性メモリの製造方法。
  19. 前記貫通孔を形成するステップと、前記相変化記録体を形成するステップとの間に、絶縁筒を前記貫通孔の内壁面に沿って形成するステップを備え、
    前記絶縁筒を形成するステップは、前記絶縁層の表面に形成した絶縁塗布膜をエッチバックすることにより行われる請求項１５に記載の不揮発性メモリの製造方法。
  20. 基板上に絶縁体を介して金属配線膜を形成するステップと、
    前記金属配線膜上に絶縁層を形成するステップと、
    フォトリソグラフィ工程により前記絶縁層に貫通孔を形成するステップと、
    前記絶縁層上にルテニウムを主成分とする高融点金属材料を堆積し、前記貫通孔に前記高融点金属材料を選択的に残存させることにより、前記貫通孔に充填された第１の電極を形成するステップと、
    ＧｅＳｂＴｅからなるカルコゲン元素を含んだ相変化材料を前記絶縁層上及び前記貫通孔内の前記第１の電極上に堆積することにより、前記絶縁層の表面に層状の相変化記録体を形成するステップと、
    前記相変化記録体上に、ルテニウムを主成分とする第２の電極を形成するステップとを備える不揮発性メモリの製造方法。
  21. 前記第１の電極を形成するステップと、前記相変化記録体を形成するステップとの間に、第１の金属酸化物層を形成するステップを備え、
    前記第１の金属酸化物層の形成は、前記第１の電極が露出する部分を酸化することにより行われ、
    前記貫通孔内における前記第１の電極上への相変化材料の堆積は、前記第１の金属酸化物層を介して行われる請求項２０に記載の不揮発性メモリの製造方法。
  22. 前記相変化記録体を形成するステップと、前記第２の電極を形成するステップとの間に、第２の金属酸化物層を形成するステップを備え、
    前記第２の金属酸化物層および前記第２の電極の形成は、金属ターゲットを用いて、それぞれ酸素雰囲気下におけるスパッタ法および不活性ガス雰囲気下におけるスパッタ法を同一のスパッタ装置内で順次適用することにより行われ、
    前記相変化記録体上への前記第２の電極の形成は、前記第２の金属酸化物層を介して行われる請求項２０に記載の不揮発性メモリの製造方法。
  23. 前記第１の電極を形成するステップと、前記相変化記録体を形成するステップとの間に、第１の金属酸化物層を形成するステップを備え、
    第１の金属酸化物層の形成は、金属ターゲットを用いて、酸素雰囲気下におけるスパッタ法を適用することにより行われ、
    前記貫通孔内の前記第１の電極上への相変化材料の堆積は、前記第１の金属酸化物層を介して行われる請求項２０に記載の不揮発性メモリの製造方法。
  24. 前記貫通孔を形成するステップと、前記第１の電極を形成するステップとの間に、絶縁筒を前記貫通孔の内壁面に沿って形成するステップを備え、
    前記絶縁筒を形成するステップは、前記絶縁層の表面に形成した絶縁塗布膜をエッチバックすることにより行われる請求項２０に記載の不揮発性メモリの製造方法。
JP2004521141A 2002-07-11 2003-07-01 不揮発性メモリおよびその製造方法 Expired - Fee Related JP3896576B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002202487 2002-07-11
JP2002202487 2002-07-11
PCT/JP2003/008349 WO2004008535A1 (ja) 2002-07-11 2003-07-01 不揮発性メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2004008535A1 JPWO2004008535A1 (ja) 2005-11-17
JP3896576B2 true JP3896576B2 (ja) 2007-03-22

Family

ID=30112630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004521141A Expired - Fee Related JP3896576B2 (ja) 2002-07-11 2003-07-01 不揮発性メモリおよびその製造方法

Country Status (5)

Country Link
US (1) US7023014B2 (ja)
JP (1) JP3896576B2 (ja)
CN (1) CN1639867A (ja)
AU (1) AU2003241844A1 (ja)
WO (1) WO2004008535A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734533B2 (en) * 2002-05-30 2004-05-11 Intel Corporation Electron-beam treated CDO films
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
DE102004007633B4 (de) 2004-02-17 2010-10-14 Qimonda Ag Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
CN101010793B (zh) * 2004-06-30 2011-09-28 Nxp股份有限公司 制造具有通过纳米线接触的导电材料层的电子器件的方法
DE102004035830A1 (de) * 2004-07-23 2006-02-16 Infineon Technologies Ag Speicherbauelement mit thermischen Isolationsschichten
CN100397561C (zh) * 2004-08-06 2008-06-25 中国科学院上海微系统与信息技术研究所 一种纳米相变存储器器件单元的制备方法
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
TW200633193A (en) * 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7407885B2 (en) * 2005-05-11 2008-08-05 Micron Technology, Inc. Methods of forming electrically conductive plugs
US20060255328A1 (en) * 2005-05-12 2006-11-16 Dennison Charles H Using conductive oxidation for phase change memory electrodes
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
US7973301B2 (en) * 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
CN100593214C (zh) * 2005-05-27 2010-03-03 中国科学院物理研究所 钙钛矿类氧化物薄膜复合器件
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
JP2009517312A (ja) * 2005-11-23 2009-04-30 ピルキングトン・ノースアメリカ・インコーポレイテッド 基板上への酸化ルテニウムコーティングの蒸着
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
TWI319233B (en) * 2005-12-19 2010-01-01 Macronix Int Co Ltd Phase change memory cell and manufacturing method
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
JP4758812B2 (ja) * 2006-04-26 2011-08-31 株式会社日立製作所 スピン流狭窄層を備えたスピン蓄積素子及びその作製方法
CN100423232C (zh) * 2006-06-02 2008-10-01 中国科学院上海微系统与信息技术研究所 用电子束曝光和化学机械抛光工艺制备纳电子存储器的方法
CN100524877C (zh) * 2006-06-22 2009-08-05 财团法人工业技术研究院 相变存储器元件及其制造方法
KR100791477B1 (ko) * 2006-08-08 2008-01-03 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US20080037324A1 (en) * 2006-08-14 2008-02-14 Geoffrey Wen-Tai Shuy Electrical thin film memory
WO2008047711A1 (en) * 2006-10-16 2008-04-24 Panasonic Corporation Non-volatile storage element array, and its manufacturing method
US8426967B2 (en) * 2007-01-05 2013-04-23 International Business Machines Corporation Scaled-down phase change memory cell in recessed heater
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
TWI381385B (zh) * 2007-05-04 2013-01-01 Macronix Int Co Ltd 具有嵌入式多類型記憶體的記憶體結構
US7679163B2 (en) * 2007-05-14 2010-03-16 Industrial Technology Research Institute Phase-change memory element
US7859883B2 (en) * 2007-05-14 2010-12-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Recordable electrical memory
TW200847398A (en) * 2007-05-16 2008-12-01 Ind Tech Res Inst Phase-change memory element
US20080314738A1 (en) * 2007-06-19 2008-12-25 International Business Machines Corporation Electrolytic Device Based on a Solution-Processed Electrolyte
US8767450B2 (en) * 2007-08-21 2014-07-01 Samsung Electronics Co., Ltd. Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
KR20100134375A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 리프레쉬 동작을 수행하는 메모리 시스템
KR101370275B1 (ko) * 2007-08-21 2014-03-05 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
US7893420B2 (en) 2007-09-20 2011-02-22 Taiwan Seminconductor Manufacturing Company, Ltd. Phase change memory with various grain sizes
US9000408B2 (en) * 2007-10-12 2015-04-07 Ovonyx, Inc. Memory device with low reset current
US7718990B2 (en) * 2007-12-04 2010-05-18 Ovonyx, Inc. Active material devices with containment layer
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US7852658B2 (en) * 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
WO2009122582A1 (ja) 2008-04-03 2009-10-08 株式会社 東芝 不揮発性記憶装置及びその製造方法
JP5361864B2 (ja) * 2008-04-03 2013-12-04 株式会社東芝 不揮発性記憶装置及びその製造方法
US8119528B2 (en) * 2008-08-19 2012-02-21 International Business Machines Corporation Nanoscale electrodes for phase change memory devices
US7897955B2 (en) * 2008-11-03 2011-03-01 Seagate Technology Llc Programmable resistive memory cell with filament placement structure
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US20110057161A1 (en) * 2009-09-10 2011-03-10 Gurtej Sandhu Thermally shielded resistive memory element for low programming current
TWI478161B (zh) * 2010-01-19 2015-03-21 Macronix Int Co Ltd 具有場增強排列的記憶體裝置
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US9196828B2 (en) * 2012-06-25 2015-11-24 Macronix International Co., Ltd. Resistive memory and fabricating method thereof
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN105679786B (zh) * 2016-01-25 2018-09-18 南京邮电大学 含中性铱配合物的二极管有机电存储器件及其制备方法
US20170338282A1 (en) * 2016-05-20 2017-11-23 Intel Corporation Memory module with unpatterned storage material
CN115867118A (zh) * 2022-11-01 2023-03-28 东南大学 一种高稳定性的相变储存器结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
JPH0445583A (ja) 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
KR960009189A (ko) 1994-08-17 1996-03-22 김광호 강유전체 커패시터 제조방법
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
EP0912146B1 (en) 1996-07-19 2009-11-18 Armand P. Neukermans Biocompatible, implantable hearing aid microactuator
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
JPH11297943A (ja) 1998-04-09 1999-10-29 Oki Electric Ind Co Ltd 強誘電体メモリ用電極およびこれを用いた強誘電体メモリ
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
KR100348269B1 (ko) * 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
JP2001298162A (ja) 2000-04-12 2001-10-26 Sony Corp 不揮発性半導体記憶装置
JP3507417B2 (ja) * 2000-08-03 2004-03-15 田中貴金属工業株式会社 Ｍｏｃｖｄ用の有機金属化合物のリサイクル方法
US6475911B1 (en) * 2000-08-16 2002-11-05 Micron Technology, Inc. Method of forming noble metal pattern
KR100425450B1 (ko) * 2001-06-26 2004-03-30 삼성전자주식회사 금속-절연층-금속 캐패시터 제조 방법
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6992365B2 (en) * 2001-10-12 2006-01-31 Ovonyx, Inc. Reducing leakage currents in memories with phase-change material
JP3603188B2 (ja) * 2001-12-12 2004-12-22 松下電器産業株式会社 不揮発性メモリ及びその製造方法
JP2003229538A (ja) * 2002-02-05 2003-08-15 Matsushita Electric Ind Co Ltd 不揮発メモリとその製造方法
US6917532B2 (en) * 2002-06-21 2005-07-12 Hewlett-Packard Development Company, L.P. Memory storage device with segmented column line array

Also Published As

Publication number Publication date
JPWO2004008535A1 (ja) 2005-11-17
US7023014B2 (en) 2006-04-04
AU2003241844A1 (en) 2004-02-02
US20040109351A1 (en) 2004-06-10
CN1639867A (zh) 2005-07-13
WO2004008535A1 (ja) 2004-01-22

Similar Documents

Publication Publication Date Title
JP3896576B2 (ja) 不揮発性メモリおよびその製造方法
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
KR100672274B1 (ko) Ｒｒａｍ 메모리 셀 전극
CN101432879B (zh) 可变电阻元件及其制造方法
JP4722236B2 (ja) 不揮発性記憶装置及びその製造方法
JP5636081B2 (ja) 不揮発性記憶装置およびその製造方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP4975887B2 (ja) 不揮発性記憶素子およびその製造方法
US8390124B2 (en) Semiconductor device and method of manufacturing semiconductor device including wiring via and switch via for connecting first and second wirings
CN101997083B (zh) 半导体存储装置及其制造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
CN102630340B (zh) 非易失性半导体存储元件的制造方法
JP4971522B2 (ja) 不揮発性記憶装置及びその製造方法
WO2008050716A1 (en) Nonvolatile semiconductor memory and process for producing the same
CN113557613B (zh) 非易失性存储装置及其制造方法
JPWO2012066786A1 (ja) 不揮発性半導体記憶素子の製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
CN112242486A (zh) 存储器元件的结构及其制造方法
JP2004281965A (ja) 半導体装置及びその製造方法
US20230057572A1 (en) Resistive random-access memory and method for fabricating the same
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法
CN114005851B (zh) 电阻式随机存取存储器及其制造方法
JP2009065018A (ja) 配線構造、記憶素子およびその製造方法並びに記憶装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees