JP3977997B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3977997B2 JP3977997B2 JP2001141991A JP2001141991A JP3977997B2 JP 3977997 B2 JP3977997 B2 JP 3977997B2 JP 2001141991 A JP2001141991 A JP 2001141991A JP 2001141991 A JP2001141991 A JP 2001141991A JP 3977997 B2 JP3977997 B2 JP 3977997B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- ferroelectric
- insulating film
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
Landscapes
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜または高誘電体膜を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、強誘電体または高誘電率を有する誘電体材料を利用した不揮発性または大容量の半導体メモリ素子が開発されている。これらの誘電体材料は、金属酸化物の焼結体からなり、反応性に富む酸素を多く含んでいる。このような誘電体材料から容量絶縁膜を構成してキャパシタを形成する場合、容量絶縁膜の上部電極および下部電極には、酸化反応に対して安定な物質（例えば、白金を主成分とする合金等）を用いることが不可欠である。
【０００３】
従来の半導体装置においては、キャパシタや層間絶縁膜などが形成された後の素子の最表面にパッシベーション膜が形成されるが、このパッシベーション膜としては、一般的に、窒化シリコンや酸化シリコンからなるものが用いられている。なお、このようなパッシベーション膜は、通常、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成されるため、その膜中に水素や水分が取り込まれていることが多い。
【０００４】
また、例えばトランスファモールド方式による半導体装置の樹脂封止を行う場合、充填剤（通常、シリカ）を含む封止樹脂が用いられるが、封止樹脂に含まれる充填剤の粒子が硬いため、封止に際してこの充填剤が素子表面にダメージを与えてしまうことがある。加えて、ＤＲＡＭ（Dynamic Random Access Memory）の製造においては、充填剤に含まれる放射性成分からα線が放出され、これがメモリのソフトエラーを引き起こすことがある。
【０００５】
そこで、充填剤による素子表面へのダメージを防いだり、充填材からのα線を遮蔽するために、あらかじめ、素子表面に有機膜であるポリイミドからなる保護膜を形成することが一般的に行われている。また、無機系絶縁材料からなるパッシベーション層上に、ポリイミドからなる保護膜を形成することも行われている。このポリイミド表面保護膜は、通常３５０〜４５０℃程度の温度で、ポリイミド前駆体組成物膜を加熱して硬化させることによって形成される。
【０００６】
一方、強誘電体膜または高誘電体膜を用いた半導体装置においても同様の理由から、ポリイミドの保護膜を形成することが求められている。しかしながら、現在、強誘電体膜からなる容量絶縁膜を含む半導体装置において、ポリイミドの保護膜を採用すると、ポリイミドを形成するための加熱処理の際に、強誘電体膜の分極特性が劣化してしまう。このため、実用化が困難な状態にある。これは、ポリイミド前駆体の加熱硬化の際に、例えばパッシベーション膜や層間絶縁膜に含まれる水素や水分が熱によって強誘電体膜に拡散し、それによって、強誘電体膜の分極特性が劣化してしまうからである。
【０００７】
この劣化メカニズムは、上部・下部電極の白金が水素と作用して還元触媒として働き、酸化物である強誘電体膜を還元するために生じると推測される。また、水分がアルミニウムなどの配線材料と反応して水素を発生し、キャパシタ劣化を引き起こすとも考えられている（電子情報通信学会論文誌 C Vol.J83-C No.1 pp.53-59）。
【０００８】
この問題に対して、強誘電体膜を有する半導体装置の表面保護膜として形成するポリイミド膜を、ポリイミド前駆体組成物膜を２３０℃〜３００℃で加熱して硬化させて形成する方法が提案されている（特開平１０−２７０６１１号公報参照）。この方法では、ポリイミド前駆体の加熱硬化温度が２３０℃〜３００℃であるため、強誘電体膜の分極特性劣化は比較的小さくなる。なお、強誘電体膜と同じく、高誘電体膜にも同様の課題が生じ得る。
【０００９】
以下、図７および図８を参照しながら、従来の半導体装置およびその製造方法を説明する。従来の半導体装置の例として、１トランジスタ／１キャパシタのメモリセルからなる強誘電体メモリのメモリセル部の断面模式図を図７に示す。
【００１０】
図７に示した半導体装置は、基板１上に形成されたＭＯＳトランジスタ２および強誘電体キャパシタ３を含んでおり、これらの上に位置する配線層５および第２の絶縁膜４２を覆うように、ポリイミドからなる表面保護膜６２が形成されている。
【００１１】
図７中のＭＯＳトランジスタ２は、ソース・ドレイン領域、ポリシリコンゲートなどの公知の構成要素から構成されている。ここでは、ＭＯＳトランジスタ２は、ポリシリコンからなるゲート電極２１と、ゲート酸化膜２２と、サイドウォール２３と、シリコン窒化膜２４、ソース・ドレイン領域（拡散領域）２５、ＬＯＣＯＳ２６などから形成されている。
【００１２】
強誘電体キャパシタ３は、下部電極３２および上部電極３４と、両電極の間に位置する強誘電体膜３３とから構成されており、必要に応じて、電極密着層３１が設けられる。強誘電体膜３３は、例えば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰＺＴ）膜またはタンタル酸ストロンチウムビスマス（ＳｒＢｉ2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材料から構成されている。
【００１３】
第１の絶縁膜４１の絶縁膜材料としては、例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、ＰＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetra ethyl ortho silicate)等を用いたシリコン酸化膜、あるいはシリコン窒化膜が使用される。第１の絶縁膜４１上に形成される第２の絶縁膜４２は、例えば、常圧ＣＶＤ法によるシリコン酸化膜である。第２の絶縁膜４２上には、ＭＯＳトランジスタ２および強誘電体キャパシタ３に電気的に接続する配線層５が形成されている。
【００１４】
次に、図８（ａ）〜（ｃ）を参照しながら、図７に示した半導体装置の製造方法を説明する。図８（ａ）〜（ｃ）は、従来の半導体装置の製造工程を説明するための工程断面図である。
【００１５】
まず、図８（ａ）に示すように、半導体基板１を用意する。次に、公知の任意の方法を用いて、図８（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体キャパシタ３などから構成される素子領域および配線層５を形成する。
【００１６】
次に、図８（ｃ）に示すように、素子領域および配線層５を作り込んだ半導体基板１上に、ボンディングパッド部に開口部（不図示）を有するポリイミドからなる表面保護膜６２を形成する。
【００１７】
表面保護膜６２の形成方法は、例えば、次のようである。まず、ポリイミド前駆体の加熱硬化温度が２３０℃〜３００℃である感光性ポリイミド材料を、素子領域および配線層５を作り込んだ半導体基板１表面に塗布する。次に、所定のパターンのマスクを介してポリイミド前駆体組成物膜を露光した後、未露光部を現像液で溶解除去し、次いで、２３０℃〜３００℃で加熱硬化させる。この後、ウエハをダイシングして半導体チップとし、さらに、樹脂封止してパッケージにし、次いで、これを実装する組立工程を行う。
【００１８】
以上に述べたようにして、ポリイミドの表面保護膜を備えた、強誘電体キャパシタを含む半導体装置が提供される。この従来技術では、ポリイミド前駆体の加熱硬化温度を強誘電体膜の分極特性の著しい劣化が発生する３００℃を越える温度よりも低い２３０℃〜３００℃としていることによって、劣化を比較的小さく抑えている。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、半導体装置中の強誘電体膜３３の劣化を十分に防止できないことを本願発明者は見出した。通常の３５０〜４５０℃程度の熱処理よりも低い温度の熱処理でも、半導体装置中の強誘電体膜３３の劣化が生じるのは、これらの半導体装置に使用している膜が、その脱ガス特性により、３００℃以下でも水分子などを発生し、上述した強誘電体膜３３の劣化を引き起こすからであると考えられる。
【００２０】
この強誘電体膜３３の劣化の防止が不十分であることは、特に、大容量、高集積の素子の場合に問題となる。大容量、高集積の素子の場合、強誘電体膜（または高誘電体膜）３３のサイズも微細になるため、キャパシタ等の素子が特性劣化の影響を受けやすく、それゆえ、強誘電体膜３３の劣化は、半導体装置全体の特性に大きく影響を与える。例えばメガビット級のメモリセルの場合には、製造バラツキにより数ビットのメモリセルが上述の劣化によって不良を起こすと、半導体装置としての歩留まりが低下して、その結果、安定した生産が困難となるという課題につながる。
【００２１】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、高誘電体膜および強誘電体膜を有する半導体装置の特性を劣化させることなく、信頼性に優れた半導体装置およびその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明による半導体装置は、基板上に、少なくとも強誘電体膜または高誘電体膜と表面保護膜とを有し、前記表面保護膜がアクリル樹脂から構成されていることを特徴とする。
【００２３】
本発明による他の半導体装置は、基板上に、少なくとも強誘電体膜または高誘電体膜と表面保護膜とを有し、前記表面保護膜は、多層膜からなり、前記多層膜のうちの少なくとも１層は、アクリル樹脂から構成されていることを特徴とする。
【００２４】
ある好適な実施形態において、記強誘電体膜または前記高誘電体膜は、キャパシタの容量絶縁膜である。
【００２５】
本発明による更に他の半導体装置は、強誘電体膜または高誘電体膜を容量絶縁膜として含むキャパシタと、前記キャパシタを被覆する絶縁膜と、前記絶縁膜を被覆する表面保護膜とを備え、前記表面保護膜は、アクリル樹脂から構成されていることを特徴とする。
【００２６】
本発明による半導体装置の製造方法は、基板上に、強誘電体膜または高誘電体膜を形成する工程と、前記強誘電体膜または高誘電体膜を覆うようにアクリル樹脂を堆積する工程と、前記アクリル樹脂を加熱して硬化させる工程とを包含する。
【００２７】
本発明による他の半導体装置の製造方法は、基板上に、強誘電体膜または高誘電体膜を容量絶縁膜として含むキャパシタを形成する工程と、前記キャパシタを覆うように、前記基板上にアクリル樹脂を堆積する工程と、前記アクリル樹脂を加熱して硬化させる工程とを包含する。
【００２８】
本発明による更に他の半導体装置の製造方法は、基板上に、強誘電体膜または高誘電体膜を容量絶縁膜として含むキャパシタを形成する工程と、前記キャパシタを覆うように、前記基板上に絶縁膜を形成する工程と、前記絶縁膜上にアクリル樹脂を堆積する工程と、前記アクリル樹脂を加熱して硬化させる工程とを包含する。
【００２９】
ある好適な実施形態において、前記アクリル樹脂を加熱して硬化させる工程は、前記アクリル樹脂を２５０℃以下の温度で加熱処理する工程を含む。
【００３０】
前記加熱処理は、ホットプレートにより行なわれることが好ましい。
【００３１】
本発明では、表面保護膜をアクリル樹脂から構成しているので、ポリイミド樹脂と比べて低温でアクリル樹脂を加熱・硬化されることが可能になる。したがって、半導体装置に使用される膜に含まれる水素や水分が熱で強誘電体膜または高誘電体膜へと拡散することが低減し、その結果、半導体装置の特性劣化を小さくすることができる。また、アクリル樹脂を加熱・硬化の際に、ホットプレートを使用することより、オーブン炉や拡散炉などの炉体を使用した加熱処理に比べて、短時間で加熱・硬化することができる。
【００３２】
【発明の実施の形態】
本願発明者は、表面保護膜の加熱硬化の際に水素や水分が強誘電体膜に拡散して強誘電体膜の分極特性の劣化を防止するために、より低温で形成可能な表面保護膜を採用することを鋭意検討し、本発明に至った。半導体装置の表面保護膜として有機膜を用いる場合、耐熱性に優れたポリイミド膜を用いるのが一般的である。これは、半導体装置の製造において、半田リフローなどの熱処理工程に表面保護膜が耐える必要があるからである。しかし、今日、低温プロセス技術の開発の進展に加えて、半田を用いずにテープによって電気的接続を行う技術、すなわち、半田リフロー工程を省略できる技術も開発されてきたことから、従来と比べて、耐熱性に優れた膜を使用しなくとも、半導体装置を製造できる可能性が広がっている。そこで、本願発明者は、ポリイミド膜よりも加熱硬化温度が低いアクリル樹脂を表面保護膜に用いることとした。
【００３３】
アクリル樹脂の硬化温度は、約２５０℃以下であり、２００〜２３０℃の硬化温度のアクリル樹脂が数多く開発されている。このため、ポリイミド樹脂と比べてより低温でアクリル樹脂を加熱硬化して表面保護膜を形成することが可能となる。その結果、半導体装置に使用される膜に含まれる水素や水分が熱で強誘電体膜または高誘電体膜へと拡散することが低減することができるので、半導体装置の特性劣化を小さくすることが可能となる。
【００３４】
以下、図面を参照しながら、本発明による実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
（実施形態１）
図１から図３を参照しながら、本発明による実施形態１にかかる半導体装置を説明する。本実施形態の半導体装置は、１トランジスタ／１キャパシタのメモリセルを含む強誘電体メモリである。
【００３５】
図１は、本実施形態の半導体装置に含まれるメモリセル部の断面構造を模式的に示している。図１に示した半導体装置は、基板１上に形成されたＭＯＳトランジスタ２および強誘電体キャパシタ３を含んでいる。
【００３６】
図１に示すように、ＭＯＳトランジスタ２および強誘電体キャパシタ３に電気的に接続している配線層５、および、基板１上に形成された第１の絶縁膜４１上に位置する第２の絶縁膜４２を覆うように、アクリル樹脂からなる表面保護膜６２が形成されている。アクリル樹脂は、アクリル酸、メタクリル酸、または、それらのエステルからなる重合体あるいは共重合体であり、ポリメタクリル酸メチルも含むものとする。アクリル樹脂の硬化温度は、約２５０℃以下であり、好ましくは、２３０〜２００℃程度である。本実施形態では、アクリル樹脂として、２２０℃で硬化可能なＪＳＲ（旧社名；日本合成ゴム）製のＰＣ３３５やＰＣ４０３を用いた。
【００３７】
ＭＯＳトランジスタ２は、ソース・ドレイン領域２５、ポリシリコンゲート２１などの公知の構成要素から構成されている。図１に示したＭＯＳトランジスタ２は、ポリシリコンからなるゲート電極２１と、ゲート酸化膜２２と、サイドウォール２３と、シリコン窒化膜２４、ソース・ドレイン領域（拡散領域）２５、ＬＯＣＯＳ２６などから構成されている。
【００３８】
強誘電体キャパシタ３は、下部電極３２および上部電極３４と、両電極の間に位置する強誘電体膜３３とから構成されている。下部・上部電極３２、３４を構成する材料は、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）などから選択される金属、あるいは酸化イリジウム（ＩｒＯ2）や酸化ルテニウム（ＲｕＯ2）のような導電性金属酸化物である。さらに、そのような金属とチタン（Ｔｉ）または窒化チタン（ＴｉＮ）とからなる電極密着層３１が必要に応じて設けられる。このように、強誘電体キャパシタ３は、積層膜構造を有している。
【００３９】
強誘電体膜３３は、例えば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰＺＴ）膜またはタンタル酸ストロンチウムビスマス（ＳｒＢｉ2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材料から構成されている。
【００４０】
第１の絶縁膜４１の絶縁膜材料としては、例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、ＰＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetra ethyl ortho silicate)等を用いたシリコン酸化膜、あるいはシリコン窒化膜が使用される。本実施形態では、シリコン窒化膜２４上に第１の絶縁膜４１が形成されている。第１の絶縁膜４１上には、第２の絶縁膜４２が形成されており、第２の絶縁膜４２は、例えば、常圧ＣＶＤ法によるシリコン酸化膜である。
【００４１】
第２の絶縁膜４２上には、ＭＯＳトランジスタ２および強誘電体キャパシタ３に電気的に接続する配線層５が形成されている。配線層５の材料には、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、シリコン（Ｓｉ）を含む金属または化合物や、それらの積層膜が一般的に使用される。
【００４２】
次に、図２（ａ）〜（ｃ）を参照しながら、図１に示した半導体装置の製造方法を説明する。図２（ａ）〜（ｃ）は、本実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【００４３】
まず、図２（ａ）に示すように、半導体基板（シリコン基板）１を用意する。なお、基板１は、表面に半導体領域が形成されていれば良く、ＳＯＩ基板を用いることも可能である。また、本願明細書では、１つまたは複数の層または素子が基板１上に形成された場合でも、便宜上「基板」と呼ぶことがある。
【００４４】
次に、公知の任意の方法を用いて、図２（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体キャパシタ３などから構成される素子領域および配線層５を形成する。
【００４５】
次に、図２（ｃ）に示すように、素子領域および配線層５を作り込んだ半導体基板１上に、アクリル樹脂からなる表面保護膜６１を形成する。表面保護膜６１には、ボンディングパッド部などの所定の位置に開口部（不図示）が形成されている。本実施形態では、感光性アクリル樹脂を基板上にスピン塗布した後、所定のパターンのマスクを介して、塗布したアクリル樹脂材料を露光する。次いで、未露光部を現像液で溶解除去し、ボンディングパッド開口部などを形成する。本実施形態で、アクリル樹脂として感光性組成物を用いたのは、所定のパターンのマスクを介して組成物膜を露光させ、次いで、未露光部を現像液で溶解除去した後、加熱硬化させることにより、所望のパターンのアクリル樹脂膜を容易に得ることができるからである。
【００４６】
その後、専用のリンス液洗浄および水洗を行った後、ホットプレート加熱装置を用いて、空気中で、２２０℃で８分間加熱硬化させると、ボンディングパッド部に開口部を有するアクリル表面保護膜６１が得られる。本実施形態において、得られるアクリル樹脂膜の厚さは３．０μｍである。この後、公知の組立工程を実行して、半導体装置を完成させる。
【００４７】
次に、図３（ａ）〜（ｃ）を参照しながら、本実施形態の半導体装置における強誘電体膜３３の分極特性を説明する。
【００４８】
図３（ａ）〜（ｃ）は、それぞれ、図２（ｂ）に示した配線形成直後の表面保護膜無しの構造の場合、図１に示した表面保護膜６１がアクリル樹脂の場合（本実施形態）、図７に示した表面保護膜６２がポリイミドの場合（比較例）についての強誘電体膜３３の分極特性を示すグラフである。
【００４９】
より詳細に説明すると、図３（ａ）は、キャパシタ３の形成後に、常圧ＣＶＤ法により層間絶縁膜（ＳｉＯ2膜）を形成し、次いで、公知の方法で上部電極３４および下部電極３２に接続する配線５を形成し、その後、特性回復のためのアニールを行った直後の構造のサンプルについての分極特性を示している。図３（ａ）は、当該サンプルをプロービングすることによって、強誘電体キャパシタ３の上部電極３４および下部電極３２の間に印加する電圧を種々に変化させて得られたヒステリシス曲線、つまり、印加電圧に対する強誘電体キャパシタの分極値のヒステリシス曲線である。この図３（ａ）に示したヒステリシス曲線を参照データとする。
【００５０】
図３（ｂ）および（ｃ）は、上記サンプルと同じ構造の別のサンプルに対して、仕上がり膜厚３μｍの表面保護膜６１をコーティングしたサンプルが示すヒステリシス曲線である。図３（ｂ）についてのサンプルは、感光性アクリル樹脂を塗布し、リソグラフィ工程を経た後、プレートベークによるキュアを２２０℃、１０分間行ったものである。一方、図３（ｃ）についてのサンプルは、感光性ポリイミドを塗布し、リソグラフィ工程を経た後、プレートベークによるキュアを３００℃、３０分間行ったものである。
【００５１】
図３（ａ）〜（ｃ）から理解できるように、図３（ｂ）に示したアクリル樹脂の場合、図３（ａ）に示した参照データとほぼ変わらないヒステリシス曲線が得られた。すなわち、強誘電体膜３３の分極特性の劣化は観測されなかった。一方、図３（ｃ）に示したポリイミドの場合、ヒステリシス曲線は、上下方向に小さくなり、分極率が低下していることがわかる。すなわち、強誘電体膜３３の分極特性の劣化が観測された。なお、図３（ａ）から（ｃ）中の目盛りは、任意スケールである。
【００５２】
本実施形態では、表面保護膜６１をアクリル樹脂から構成しているので、ポリイミドからなる表面保護膜と比べて、より低温で表面保護膜６１を形成することができる。したがって、半導体装置に使用される膜（例えば、層間絶縁膜４２）に含まれる水素や水分が熱で強誘電体膜３３へと拡散することを低減することができる。その結果、強誘電体膜３３の分極特性の劣化を抑制し、優れた特性の半導体装置を得ることができる。また、不良を減らして歩留まりを向上させることができるため、コスト低減を図ることもできる。
（実施形態２）
図４から図７を参照しながら、本発明による実施形態２を説明する。図４は、本実施形態の半導体装置に含まれるメモリセル部の断面構造を模式的に示している。
【００５３】
本実施形態の半導体装置は、表面保護膜６１の下層として第３の絶縁膜が形成されている点において、上記実施形態１の半導体装置と異なる。すなわち、本実施形態の半導体装置においては、第２の絶縁膜４２および配線５が形成されたキャパシタ３（およびトランジスタ２）を覆うように第３の絶縁膜４３が形成されており、その第３の絶縁膜４３の上に、アクリル樹脂からなる表面保護膜６１が形成されている。本実施形態において、第３の絶縁膜４３は、例えば、シリコン窒化膜である。
【００５４】
本実施形態では、通常の保護膜であるシリコン窒化膜などからなる第３の絶縁膜の上に、アクリル樹脂の表面保護膜６１が形成されているので、一般の半導体装置と同等以上に組立工程時のダメージなどを十分に防止できる構造となる。これにより、半導体装置の特性劣化の抑制に加えて、信頼性に優れた半導体装置を実現することができる。なお、第３の絶縁膜４３以外の他の構成は、上記実施形態１と同様であるので、説明を省略する。
【００５５】
次に、図５および図６を参照しながら、図４に示した半導体装置の製造方法を説明する。図５および図６は、本実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【００５６】
まず、図５（ａ）に示すように、半導体基板（シリコン基板）１を用意した後、公知の任意の方法を用いて、図５（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体キャパシタ３などから構成される素子領域および配線層５を形成する。
【００５７】
次に、図６（ａ）に示すように、公知のＣＶＤ法等の方法によってシリコン窒化膜からなる第３の絶縁膜４３を基板上に形成し、公知のフォトリソおよびエッチング技術等によって、ボンディングパッド部など所定の位置に開口部（不図示）を設ける。
【００５８】
次に、図６（ｂ）に示すように、最上層が第３の絶縁膜４３である基板１上に、アクリル樹脂からなる表面保護膜６１を形成する。表面保護膜６１には、ボンディングパッド部などの所定の位置に開口部（不図示）が形成されている。
【００５９】
本実施形態では、感光性アクリル樹脂を基板上にスピン塗布した後、所定のパターンのマスクを介して、塗布したアクリル樹脂材料を露光する。次いで、未露光部を現像液で溶解除去し、ボンディングパッド開口部などを形成する。
【００６０】
その後、専用のリンス液洗浄および水洗を行った後、ホットプレート加熱装置を用いて、空気中で、２２０℃で８分間加熱硬化させると、ボンディングパッド部に開口部を有するアクリル表面保護膜６１が得られる。本実施形態において、得られるアクリル樹脂膜の厚さは３．０μｍである。この後、公知の組立工程を実行して、半導体装置を完成させる。
【００６１】
また、上記製造方法を改変して、以下のような製造方法にしてもよい。
【００６２】
図５（ａ）および（ｂ）に示した処理の後、図６（ａ）に示すように、公知のＣＶＤ法等の方法によって、シリコン窒化膜からなる第３の絶縁膜４３を形成する。上記製造方法と異なり、この段階では、ボンディングパッド部などの開口部は設けない。
【００６３】
続いて、感光性アクリル樹脂材料をスピン塗布し、所定のパターンのマスクを介して組成物膜を露光させ、次に未露光部を現像液で溶解除去すると、ボンディングパッド開口部（不図示）が形成される。次いで、上記製造方法と同様に、洗浄し、加熱硬化させる。
【００６４】
その後、アクリル樹脂膜６１をマスクとして、ボンディングパッド部などの開口部を覆っているシリコン窒化膜４３を、ＣＦ4 ９４％とＯ2 ６％との混合ガスでドライエッチングして、ボンディングパッド部の金属電極を露出させる。
【００６５】
このようにして、アクリル表面保護膜６１を備える強誘電体キャパシタを含む半導体装置および製造方法が提供される。これらの実施形態によれば、従来のポリイミドの加熱硬化温度２３０℃〜３００℃よりもさらに低温での処理を可能とするので、強誘電体膜の分極特性の劣化をより小さく抑えることができる。
【００６６】
上述したように、アクリル樹脂の加熱硬化温度は、約２５０℃以下であるため、本実施形態の半導体装置では、強誘電体膜の分極特性劣化が小さい。また、アクリル樹脂として実際上は２００〜２３０℃で加熱硬化できる材料が多く、従来よりも低温での処理を実際に容易に実行することができる。この低温の加熱硬化処理によって、層間絶縁膜等の半導体装置に使用される膜に含まれる水素や水分が熱で拡散することにより生じる半導体装置の特性劣化を小さくすることができる。
【００６７】
また、２５０℃より高温であっても、３００℃以下の短時間（用いる半導体装置にもよるが、通常１分以内）の熱処理であれば、強誘電体膜の分極特性を劣化させることなく、上述した特性劣化抑制の効果を得ることも可能である。これらの効果は強誘電体膜に限らず、高誘電体膜においても得ることができるものである。なお、アクリル樹脂の加熱温度によっては、透明のアクリル樹脂が変性して白濁化したりすることもあるが、本実施形態では、アクリル樹脂を光学部品として利用するのでなく、表面保護膜として使用するので、白濁化等しても特に問題ない。
【００６８】
さらに、アクリル樹脂膜を加熱硬化させる際の熱処理方法として、本実施形態では、加熱源が小型のホットプレートを使用しているので、従来のものと比べて、製造設備投資および製造コストを低減することができるという利点も得られる。加えて、オーブン炉や拡散炉などの炉体を使用した加熱処理に比べて、短時間で加熱硬化ができるため、総熱量が小さくなり、ポストベーク処理時の熱による回路素子の特性劣化を小さく抑えることができる。
【００６９】
本発明の適用される半導体装置には、例えば、不揮発性半導体メモリや大容量のＤＲＡＭが挙げられる。本発明の半導体装置における誘電体膜は、強誘電性または高誘電率を有する誘電体材料からなる膜であればよく、例えば、ペロブスカイト型結晶構造を有する強誘電性材料の膜が挙げられる。誘電体材料としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、略称：ＰＺＴ）、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3、略称：ＢＳＴ）、タンタル酸ニオブストロンチウムビスマス（ＳｒＢｉ2（Ｎｂ，Ｔａ）2Ｏ9、略称：ＳＢＴ）などが挙げられる。これらの材料は、ＣＶＤ法、ゾルゲル法、スパッタリング法などによって成膜することができる。
【００７０】
【発明の効果】
本発明によると、表面保護膜をアクリル樹脂から構成しているので、低温でアクリル樹脂を加熱・硬化させることが可能になる。したがって、半導体装置に使用される膜に含まれる水素や水分が熱で強誘電体膜または高誘電体膜へと拡散することが低減するため、強誘電体膜または高誘電体膜を有する半導体装置の特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明による実施形態１にかかる半導体装置を模式的に示す断面図である。
【図２】（ａ）から（ｃ）は、実施形態１にかかる半導体装置の製造方法を説明する工程断面図である。
【図３】（ａ）から（ｃ）は、強誘電体膜３３の分極特性を示すグラフである。
【図４】実施形態２にかかる半導体装置を模式的に示す断面図である。
【図５】（ａ）および（ｂ）は、実施形態２にかかる半導体装置の製造方法を説明する工程断面図である。
【図６】（ａ）および（ｂ）は、実施形態２にかかる半導体装置の製造方法を説明する工程断面図である。
【図７】従来の半導体装置を模式的に示す断面図である。
【図８】（ａ）から（ｃ）は、従来の半導体装置の製造方法を説明する工程断面図である。
【符号の説明】
１ 半導体基板
２ ＭＯＳトランジスタ
３ 強誘電体キャパシタ
５ 配線層
２１ ゲート電極
２２ ゲート酸化膜
２３ サイドウォール
２４ シリコン窒化膜
２５ ソース・ドレイン領域
２６ ＬＯＣＯＳ
３１ 電極密着層
３２ 下部電極
３３ 強誘電体膜
３４ 上部電極
４１ 第１の絶縁膜
４２ 第２の絶縁膜
４３ 第３の絶縁膜
６１ アクリル樹脂からなる表面保護膜
６２ ポリイミドからなる表面保護膜
【発明の属する技術分野】
本発明は、強誘電体膜または高誘電体膜を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、強誘電体または高誘電率を有する誘電体材料を利用した不揮発性または大容量の半導体メモリ素子が開発されている。これらの誘電体材料は、金属酸化物の焼結体からなり、反応性に富む酸素を多く含んでいる。このような誘電体材料から容量絶縁膜を構成してキャパシタを形成する場合、容量絶縁膜の上部電極および下部電極には、酸化反応に対して安定な物質（例えば、白金を主成分とする合金等）を用いることが不可欠である。
【０００３】
従来の半導体装置においては、キャパシタや層間絶縁膜などが形成された後の素子の最表面にパッシベーション膜が形成されるが、このパッシベーション膜としては、一般的に、窒化シリコンや酸化シリコンからなるものが用いられている。なお、このようなパッシベーション膜は、通常、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成されるため、その膜中に水素や水分が取り込まれていることが多い。
【０００４】
また、例えばトランスファモールド方式による半導体装置の樹脂封止を行う場合、充填剤（通常、シリカ）を含む封止樹脂が用いられるが、封止樹脂に含まれる充填剤の粒子が硬いため、封止に際してこの充填剤が素子表面にダメージを与えてしまうことがある。加えて、ＤＲＡＭ（Dynamic Random Access Memory）の製造においては、充填剤に含まれる放射性成分からα線が放出され、これがメモリのソフトエラーを引き起こすことがある。
【０００５】
そこで、充填剤による素子表面へのダメージを防いだり、充填材からのα線を遮蔽するために、あらかじめ、素子表面に有機膜であるポリイミドからなる保護膜を形成することが一般的に行われている。また、無機系絶縁材料からなるパッシベーション層上に、ポリイミドからなる保護膜を形成することも行われている。このポリイミド表面保護膜は、通常３５０〜４５０℃程度の温度で、ポリイミド前駆体組成物膜を加熱して硬化させることによって形成される。
【０００６】
一方、強誘電体膜または高誘電体膜を用いた半導体装置においても同様の理由から、ポリイミドの保護膜を形成することが求められている。しかしながら、現在、強誘電体膜からなる容量絶縁膜を含む半導体装置において、ポリイミドの保護膜を採用すると、ポリイミドを形成するための加熱処理の際に、強誘電体膜の分極特性が劣化してしまう。このため、実用化が困難な状態にある。これは、ポリイミド前駆体の加熱硬化の際に、例えばパッシベーション膜や層間絶縁膜に含まれる水素や水分が熱によって強誘電体膜に拡散し、それによって、強誘電体膜の分極特性が劣化してしまうからである。
【０００７】
この劣化メカニズムは、上部・下部電極の白金が水素と作用して還元触媒として働き、酸化物である強誘電体膜を還元するために生じると推測される。また、水分がアルミニウムなどの配線材料と反応して水素を発生し、キャパシタ劣化を引き起こすとも考えられている（電子情報通信学会論文誌 C Vol.J83-C No.1 pp.53-59）。
【０００８】
この問題に対して、強誘電体膜を有する半導体装置の表面保護膜として形成するポリイミド膜を、ポリイミド前駆体組成物膜を２３０℃〜３００℃で加熱して硬化させて形成する方法が提案されている（特開平１０−２７０６１１号公報参照）。この方法では、ポリイミド前駆体の加熱硬化温度が２３０℃〜３００℃であるため、強誘電体膜の分極特性劣化は比較的小さくなる。なお、強誘電体膜と同じく、高誘電体膜にも同様の課題が生じ得る。
【０００９】
以下、図７および図８を参照しながら、従来の半導体装置およびその製造方法を説明する。従来の半導体装置の例として、１トランジスタ／１キャパシタのメモリセルからなる強誘電体メモリのメモリセル部の断面模式図を図７に示す。
【００１０】
図７に示した半導体装置は、基板１上に形成されたＭＯＳトランジスタ２および強誘電体キャパシタ３を含んでおり、これらの上に位置する配線層５および第２の絶縁膜４２を覆うように、ポリイミドからなる表面保護膜６２が形成されている。
【００１１】
図７中のＭＯＳトランジスタ２は、ソース・ドレイン領域、ポリシリコンゲートなどの公知の構成要素から構成されている。ここでは、ＭＯＳトランジスタ２は、ポリシリコンからなるゲート電極２１と、ゲート酸化膜２２と、サイドウォール２３と、シリコン窒化膜２４、ソース・ドレイン領域（拡散領域）２５、ＬＯＣＯＳ２６などから形成されている。
【００１２】
強誘電体キャパシタ３は、下部電極３２および上部電極３４と、両電極の間に位置する強誘電体膜３３とから構成されており、必要に応じて、電極密着層３１が設けられる。強誘電体膜３３は、例えば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰＺＴ）膜またはタンタル酸ストロンチウムビスマス（ＳｒＢｉ2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材料から構成されている。
【００１３】
第１の絶縁膜４１の絶縁膜材料としては、例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、ＰＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetra ethyl ortho silicate)等を用いたシリコン酸化膜、あるいはシリコン窒化膜が使用される。第１の絶縁膜４１上に形成される第２の絶縁膜４２は、例えば、常圧ＣＶＤ法によるシリコン酸化膜である。第２の絶縁膜４２上には、ＭＯＳトランジスタ２および強誘電体キャパシタ３に電気的に接続する配線層５が形成されている。
【００１４】
次に、図８（ａ）〜（ｃ）を参照しながら、図７に示した半導体装置の製造方法を説明する。図８（ａ）〜（ｃ）は、従来の半導体装置の製造工程を説明するための工程断面図である。
【００１５】
まず、図８（ａ）に示すように、半導体基板１を用意する。次に、公知の任意の方法を用いて、図８（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体キャパシタ３などから構成される素子領域および配線層５を形成する。
【００１６】
次に、図８（ｃ）に示すように、素子領域および配線層５を作り込んだ半導体基板１上に、ボンディングパッド部に開口部（不図示）を有するポリイミドからなる表面保護膜６２を形成する。
【００１７】
表面保護膜６２の形成方法は、例えば、次のようである。まず、ポリイミド前駆体の加熱硬化温度が２３０℃〜３００℃である感光性ポリイミド材料を、素子領域および配線層５を作り込んだ半導体基板１表面に塗布する。次に、所定のパターンのマスクを介してポリイミド前駆体組成物膜を露光した後、未露光部を現像液で溶解除去し、次いで、２３０℃〜３００℃で加熱硬化させる。この後、ウエハをダイシングして半導体チップとし、さらに、樹脂封止してパッケージにし、次いで、これを実装する組立工程を行う。
【００１８】
以上に述べたようにして、ポリイミドの表面保護膜を備えた、強誘電体キャパシタを含む半導体装置が提供される。この従来技術では、ポリイミド前駆体の加熱硬化温度を強誘電体膜の分極特性の著しい劣化が発生する３００℃を越える温度よりも低い２３０℃〜３００℃としていることによって、劣化を比較的小さく抑えている。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、半導体装置中の強誘電体膜３３の劣化を十分に防止できないことを本願発明者は見出した。通常の３５０〜４５０℃程度の熱処理よりも低い温度の熱処理でも、半導体装置中の強誘電体膜３３の劣化が生じるのは、これらの半導体装置に使用している膜が、その脱ガス特性により、３００℃以下でも水分子などを発生し、上述した強誘電体膜３３の劣化を引き起こすからであると考えられる。
【００２０】
この強誘電体膜３３の劣化の防止が不十分であることは、特に、大容量、高集積の素子の場合に問題となる。大容量、高集積の素子の場合、強誘電体膜（または高誘電体膜）３３のサイズも微細になるため、キャパシタ等の素子が特性劣化の影響を受けやすく、それゆえ、強誘電体膜３３の劣化は、半導体装置全体の特性に大きく影響を与える。例えばメガビット級のメモリセルの場合には、製造バラツキにより数ビットのメモリセルが上述の劣化によって不良を起こすと、半導体装置としての歩留まりが低下して、その結果、安定した生産が困難となるという課題につながる。
【００２１】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、高誘電体膜および強誘電体膜を有する半導体装置の特性を劣化させることなく、信頼性に優れた半導体装置およびその製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明による半導体装置は、基板上に、少なくとも強誘電体膜または高誘電体膜と表面保護膜とを有し、前記表面保護膜がアクリル樹脂から構成されていることを特徴とする。
【００２３】
本発明による他の半導体装置は、基板上に、少なくとも強誘電体膜または高誘電体膜と表面保護膜とを有し、前記表面保護膜は、多層膜からなり、前記多層膜のうちの少なくとも１層は、アクリル樹脂から構成されていることを特徴とする。
【００２４】
ある好適な実施形態において、記強誘電体膜または前記高誘電体膜は、キャパシタの容量絶縁膜である。
【００２５】
本発明による更に他の半導体装置は、強誘電体膜または高誘電体膜を容量絶縁膜として含むキャパシタと、前記キャパシタを被覆する絶縁膜と、前記絶縁膜を被覆する表面保護膜とを備え、前記表面保護膜は、アクリル樹脂から構成されていることを特徴とする。
【００２６】
本発明による半導体装置の製造方法は、基板上に、強誘電体膜または高誘電体膜を形成する工程と、前記強誘電体膜または高誘電体膜を覆うようにアクリル樹脂を堆積する工程と、前記アクリル樹脂を加熱して硬化させる工程とを包含する。
【００２７】
本発明による他の半導体装置の製造方法は、基板上に、強誘電体膜または高誘電体膜を容量絶縁膜として含むキャパシタを形成する工程と、前記キャパシタを覆うように、前記基板上にアクリル樹脂を堆積する工程と、前記アクリル樹脂を加熱して硬化させる工程とを包含する。
【００２８】
本発明による更に他の半導体装置の製造方法は、基板上に、強誘電体膜または高誘電体膜を容量絶縁膜として含むキャパシタを形成する工程と、前記キャパシタを覆うように、前記基板上に絶縁膜を形成する工程と、前記絶縁膜上にアクリル樹脂を堆積する工程と、前記アクリル樹脂を加熱して硬化させる工程とを包含する。
【００２９】
ある好適な実施形態において、前記アクリル樹脂を加熱して硬化させる工程は、前記アクリル樹脂を２５０℃以下の温度で加熱処理する工程を含む。
【００３０】
前記加熱処理は、ホットプレートにより行なわれることが好ましい。
【００３１】
本発明では、表面保護膜をアクリル樹脂から構成しているので、ポリイミド樹脂と比べて低温でアクリル樹脂を加熱・硬化されることが可能になる。したがって、半導体装置に使用される膜に含まれる水素や水分が熱で強誘電体膜または高誘電体膜へと拡散することが低減し、その結果、半導体装置の特性劣化を小さくすることができる。また、アクリル樹脂を加熱・硬化の際に、ホットプレートを使用することより、オーブン炉や拡散炉などの炉体を使用した加熱処理に比べて、短時間で加熱・硬化することができる。
【００３２】
【発明の実施の形態】
本願発明者は、表面保護膜の加熱硬化の際に水素や水分が強誘電体膜に拡散して強誘電体膜の分極特性の劣化を防止するために、より低温で形成可能な表面保護膜を採用することを鋭意検討し、本発明に至った。半導体装置の表面保護膜として有機膜を用いる場合、耐熱性に優れたポリイミド膜を用いるのが一般的である。これは、半導体装置の製造において、半田リフローなどの熱処理工程に表面保護膜が耐える必要があるからである。しかし、今日、低温プロセス技術の開発の進展に加えて、半田を用いずにテープによって電気的接続を行う技術、すなわち、半田リフロー工程を省略できる技術も開発されてきたことから、従来と比べて、耐熱性に優れた膜を使用しなくとも、半導体装置を製造できる可能性が広がっている。そこで、本願発明者は、ポリイミド膜よりも加熱硬化温度が低いアクリル樹脂を表面保護膜に用いることとした。
【００３３】
アクリル樹脂の硬化温度は、約２５０℃以下であり、２００〜２３０℃の硬化温度のアクリル樹脂が数多く開発されている。このため、ポリイミド樹脂と比べてより低温でアクリル樹脂を加熱硬化して表面保護膜を形成することが可能となる。その結果、半導体装置に使用される膜に含まれる水素や水分が熱で強誘電体膜または高誘電体膜へと拡散することが低減することができるので、半導体装置の特性劣化を小さくすることが可能となる。
【００３４】
以下、図面を参照しながら、本発明による実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
（実施形態１）
図１から図３を参照しながら、本発明による実施形態１にかかる半導体装置を説明する。本実施形態の半導体装置は、１トランジスタ／１キャパシタのメモリセルを含む強誘電体メモリである。
【００３５】
図１は、本実施形態の半導体装置に含まれるメモリセル部の断面構造を模式的に示している。図１に示した半導体装置は、基板１上に形成されたＭＯＳトランジスタ２および強誘電体キャパシタ３を含んでいる。
【００３６】
図１に示すように、ＭＯＳトランジスタ２および強誘電体キャパシタ３に電気的に接続している配線層５、および、基板１上に形成された第１の絶縁膜４１上に位置する第２の絶縁膜４２を覆うように、アクリル樹脂からなる表面保護膜６２が形成されている。アクリル樹脂は、アクリル酸、メタクリル酸、または、それらのエステルからなる重合体あるいは共重合体であり、ポリメタクリル酸メチルも含むものとする。アクリル樹脂の硬化温度は、約２５０℃以下であり、好ましくは、２３０〜２００℃程度である。本実施形態では、アクリル樹脂として、２２０℃で硬化可能なＪＳＲ（旧社名；日本合成ゴム）製のＰＣ３３５やＰＣ４０３を用いた。
【００３７】
ＭＯＳトランジスタ２は、ソース・ドレイン領域２５、ポリシリコンゲート２１などの公知の構成要素から構成されている。図１に示したＭＯＳトランジスタ２は、ポリシリコンからなるゲート電極２１と、ゲート酸化膜２２と、サイドウォール２３と、シリコン窒化膜２４、ソース・ドレイン領域（拡散領域）２５、ＬＯＣＯＳ２６などから構成されている。
【００３８】
強誘電体キャパシタ３は、下部電極３２および上部電極３４と、両電極の間に位置する強誘電体膜３３とから構成されている。下部・上部電極３２、３４を構成する材料は、白金（Ｐｔ）、金（Ａｕ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）などから選択される金属、あるいは酸化イリジウム（ＩｒＯ2）や酸化ルテニウム（ＲｕＯ2）のような導電性金属酸化物である。さらに、そのような金属とチタン（Ｔｉ）または窒化チタン（ＴｉＮ）とからなる電極密着層３１が必要に応じて設けられる。このように、強誘電体キャパシタ３は、積層膜構造を有している。
【００３９】
強誘電体膜３３は、例えば、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3；いわゆるＰＺＴ）膜またはタンタル酸ストロンチウムビスマス（ＳｒＢｉ2Ｔａ2Ｏ9；いわゆるＳＢＴ）膜などの任意の材料から構成されている。
【００４０】
第１の絶縁膜４１の絶縁膜材料としては、例えばＢＰＳＧ（Boro-Phospho Silicate Glass）、ＰＳＧ（Phospho Silicate Glass）、Ｏ3−ＴＥＯＳ(Tetra ethyl ortho silicate)等を用いたシリコン酸化膜、あるいはシリコン窒化膜が使用される。本実施形態では、シリコン窒化膜２４上に第１の絶縁膜４１が形成されている。第１の絶縁膜４１上には、第２の絶縁膜４２が形成されており、第２の絶縁膜４２は、例えば、常圧ＣＶＤ法によるシリコン酸化膜である。
【００４１】
第２の絶縁膜４２上には、ＭＯＳトランジスタ２および強誘電体キャパシタ３に電気的に接続する配線層５が形成されている。配線層５の材料には、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、シリコン（Ｓｉ）を含む金属または化合物や、それらの積層膜が一般的に使用される。
【００４２】
次に、図２（ａ）〜（ｃ）を参照しながら、図１に示した半導体装置の製造方法を説明する。図２（ａ）〜（ｃ）は、本実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【００４３】
まず、図２（ａ）に示すように、半導体基板（シリコン基板）１を用意する。なお、基板１は、表面に半導体領域が形成されていれば良く、ＳＯＩ基板を用いることも可能である。また、本願明細書では、１つまたは複数の層または素子が基板１上に形成された場合でも、便宜上「基板」と呼ぶことがある。
【００４４】
次に、公知の任意の方法を用いて、図２（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体キャパシタ３などから構成される素子領域および配線層５を形成する。
【００４５】
次に、図２（ｃ）に示すように、素子領域および配線層５を作り込んだ半導体基板１上に、アクリル樹脂からなる表面保護膜６１を形成する。表面保護膜６１には、ボンディングパッド部などの所定の位置に開口部（不図示）が形成されている。本実施形態では、感光性アクリル樹脂を基板上にスピン塗布した後、所定のパターンのマスクを介して、塗布したアクリル樹脂材料を露光する。次いで、未露光部を現像液で溶解除去し、ボンディングパッド開口部などを形成する。本実施形態で、アクリル樹脂として感光性組成物を用いたのは、所定のパターンのマスクを介して組成物膜を露光させ、次いで、未露光部を現像液で溶解除去した後、加熱硬化させることにより、所望のパターンのアクリル樹脂膜を容易に得ることができるからである。
【００４６】
その後、専用のリンス液洗浄および水洗を行った後、ホットプレート加熱装置を用いて、空気中で、２２０℃で８分間加熱硬化させると、ボンディングパッド部に開口部を有するアクリル表面保護膜６１が得られる。本実施形態において、得られるアクリル樹脂膜の厚さは３．０μｍである。この後、公知の組立工程を実行して、半導体装置を完成させる。
【００４７】
次に、図３（ａ）〜（ｃ）を参照しながら、本実施形態の半導体装置における強誘電体膜３３の分極特性を説明する。
【００４８】
図３（ａ）〜（ｃ）は、それぞれ、図２（ｂ）に示した配線形成直後の表面保護膜無しの構造の場合、図１に示した表面保護膜６１がアクリル樹脂の場合（本実施形態）、図７に示した表面保護膜６２がポリイミドの場合（比較例）についての強誘電体膜３３の分極特性を示すグラフである。
【００４９】
より詳細に説明すると、図３（ａ）は、キャパシタ３の形成後に、常圧ＣＶＤ法により層間絶縁膜（ＳｉＯ2膜）を形成し、次いで、公知の方法で上部電極３４および下部電極３２に接続する配線５を形成し、その後、特性回復のためのアニールを行った直後の構造のサンプルについての分極特性を示している。図３（ａ）は、当該サンプルをプロービングすることによって、強誘電体キャパシタ３の上部電極３４および下部電極３２の間に印加する電圧を種々に変化させて得られたヒステリシス曲線、つまり、印加電圧に対する強誘電体キャパシタの分極値のヒステリシス曲線である。この図３（ａ）に示したヒステリシス曲線を参照データとする。
【００５０】
図３（ｂ）および（ｃ）は、上記サンプルと同じ構造の別のサンプルに対して、仕上がり膜厚３μｍの表面保護膜６１をコーティングしたサンプルが示すヒステリシス曲線である。図３（ｂ）についてのサンプルは、感光性アクリル樹脂を塗布し、リソグラフィ工程を経た後、プレートベークによるキュアを２２０℃、１０分間行ったものである。一方、図３（ｃ）についてのサンプルは、感光性ポリイミドを塗布し、リソグラフィ工程を経た後、プレートベークによるキュアを３００℃、３０分間行ったものである。
【００５１】
図３（ａ）〜（ｃ）から理解できるように、図３（ｂ）に示したアクリル樹脂の場合、図３（ａ）に示した参照データとほぼ変わらないヒステリシス曲線が得られた。すなわち、強誘電体膜３３の分極特性の劣化は観測されなかった。一方、図３（ｃ）に示したポリイミドの場合、ヒステリシス曲線は、上下方向に小さくなり、分極率が低下していることがわかる。すなわち、強誘電体膜３３の分極特性の劣化が観測された。なお、図３（ａ）から（ｃ）中の目盛りは、任意スケールである。
【００５２】
本実施形態では、表面保護膜６１をアクリル樹脂から構成しているので、ポリイミドからなる表面保護膜と比べて、より低温で表面保護膜６１を形成することができる。したがって、半導体装置に使用される膜（例えば、層間絶縁膜４２）に含まれる水素や水分が熱で強誘電体膜３３へと拡散することを低減することができる。その結果、強誘電体膜３３の分極特性の劣化を抑制し、優れた特性の半導体装置を得ることができる。また、不良を減らして歩留まりを向上させることができるため、コスト低減を図ることもできる。
（実施形態２）
図４から図７を参照しながら、本発明による実施形態２を説明する。図４は、本実施形態の半導体装置に含まれるメモリセル部の断面構造を模式的に示している。
【００５３】
本実施形態の半導体装置は、表面保護膜６１の下層として第３の絶縁膜が形成されている点において、上記実施形態１の半導体装置と異なる。すなわち、本実施形態の半導体装置においては、第２の絶縁膜４２および配線５が形成されたキャパシタ３（およびトランジスタ２）を覆うように第３の絶縁膜４３が形成されており、その第３の絶縁膜４３の上に、アクリル樹脂からなる表面保護膜６１が形成されている。本実施形態において、第３の絶縁膜４３は、例えば、シリコン窒化膜である。
【００５４】
本実施形態では、通常の保護膜であるシリコン窒化膜などからなる第３の絶縁膜の上に、アクリル樹脂の表面保護膜６１が形成されているので、一般の半導体装置と同等以上に組立工程時のダメージなどを十分に防止できる構造となる。これにより、半導体装置の特性劣化の抑制に加えて、信頼性に優れた半導体装置を実現することができる。なお、第３の絶縁膜４３以外の他の構成は、上記実施形態１と同様であるので、説明を省略する。
【００５５】
次に、図５および図６を参照しながら、図４に示した半導体装置の製造方法を説明する。図５および図６は、本実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【００５６】
まず、図５（ａ）に示すように、半導体基板（シリコン基板）１を用意した後、公知の任意の方法を用いて、図５（ｂ）に示すように、ＭＯＳトランジスタ２や強誘電体キャパシタ３などから構成される素子領域および配線層５を形成する。
【００５７】
次に、図６（ａ）に示すように、公知のＣＶＤ法等の方法によってシリコン窒化膜からなる第３の絶縁膜４３を基板上に形成し、公知のフォトリソおよびエッチング技術等によって、ボンディングパッド部など所定の位置に開口部（不図示）を設ける。
【００５８】
次に、図６（ｂ）に示すように、最上層が第３の絶縁膜４３である基板１上に、アクリル樹脂からなる表面保護膜６１を形成する。表面保護膜６１には、ボンディングパッド部などの所定の位置に開口部（不図示）が形成されている。
【００５９】
本実施形態では、感光性アクリル樹脂を基板上にスピン塗布した後、所定のパターンのマスクを介して、塗布したアクリル樹脂材料を露光する。次いで、未露光部を現像液で溶解除去し、ボンディングパッド開口部などを形成する。
【００６０】
その後、専用のリンス液洗浄および水洗を行った後、ホットプレート加熱装置を用いて、空気中で、２２０℃で８分間加熱硬化させると、ボンディングパッド部に開口部を有するアクリル表面保護膜６１が得られる。本実施形態において、得られるアクリル樹脂膜の厚さは３．０μｍである。この後、公知の組立工程を実行して、半導体装置を完成させる。
【００６１】
また、上記製造方法を改変して、以下のような製造方法にしてもよい。
【００６２】
図５（ａ）および（ｂ）に示した処理の後、図６（ａ）に示すように、公知のＣＶＤ法等の方法によって、シリコン窒化膜からなる第３の絶縁膜４３を形成する。上記製造方法と異なり、この段階では、ボンディングパッド部などの開口部は設けない。
【００６３】
続いて、感光性アクリル樹脂材料をスピン塗布し、所定のパターンのマスクを介して組成物膜を露光させ、次に未露光部を現像液で溶解除去すると、ボンディングパッド開口部（不図示）が形成される。次いで、上記製造方法と同様に、洗浄し、加熱硬化させる。
【００６４】
その後、アクリル樹脂膜６１をマスクとして、ボンディングパッド部などの開口部を覆っているシリコン窒化膜４３を、ＣＦ4 ９４％とＯ2 ６％との混合ガスでドライエッチングして、ボンディングパッド部の金属電極を露出させる。
【００６５】
このようにして、アクリル表面保護膜６１を備える強誘電体キャパシタを含む半導体装置および製造方法が提供される。これらの実施形態によれば、従来のポリイミドの加熱硬化温度２３０℃〜３００℃よりもさらに低温での処理を可能とするので、強誘電体膜の分極特性の劣化をより小さく抑えることができる。
【００６６】
上述したように、アクリル樹脂の加熱硬化温度は、約２５０℃以下であるため、本実施形態の半導体装置では、強誘電体膜の分極特性劣化が小さい。また、アクリル樹脂として実際上は２００〜２３０℃で加熱硬化できる材料が多く、従来よりも低温での処理を実際に容易に実行することができる。この低温の加熱硬化処理によって、層間絶縁膜等の半導体装置に使用される膜に含まれる水素や水分が熱で拡散することにより生じる半導体装置の特性劣化を小さくすることができる。
【００６７】
また、２５０℃より高温であっても、３００℃以下の短時間（用いる半導体装置にもよるが、通常１分以内）の熱処理であれば、強誘電体膜の分極特性を劣化させることなく、上述した特性劣化抑制の効果を得ることも可能である。これらの効果は強誘電体膜に限らず、高誘電体膜においても得ることができるものである。なお、アクリル樹脂の加熱温度によっては、透明のアクリル樹脂が変性して白濁化したりすることもあるが、本実施形態では、アクリル樹脂を光学部品として利用するのでなく、表面保護膜として使用するので、白濁化等しても特に問題ない。
【００６８】
さらに、アクリル樹脂膜を加熱硬化させる際の熱処理方法として、本実施形態では、加熱源が小型のホットプレートを使用しているので、従来のものと比べて、製造設備投資および製造コストを低減することができるという利点も得られる。加えて、オーブン炉や拡散炉などの炉体を使用した加熱処理に比べて、短時間で加熱硬化ができるため、総熱量が小さくなり、ポストベーク処理時の熱による回路素子の特性劣化を小さく抑えることができる。
【００６９】
本発明の適用される半導体装置には、例えば、不揮発性半導体メモリや大容量のＤＲＡＭが挙げられる。本発明の半導体装置における誘電体膜は、強誘電性または高誘電率を有する誘電体材料からなる膜であればよく、例えば、ペロブスカイト型結晶構造を有する強誘電性材料の膜が挙げられる。誘電体材料としては、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、略称：ＰＺＴ）、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3、略称：ＢＳＴ）、タンタル酸ニオブストロンチウムビスマス（ＳｒＢｉ2（Ｎｂ，Ｔａ）2Ｏ9、略称：ＳＢＴ）などが挙げられる。これらの材料は、ＣＶＤ法、ゾルゲル法、スパッタリング法などによって成膜することができる。
【００７０】
【発明の効果】
本発明によると、表面保護膜をアクリル樹脂から構成しているので、低温でアクリル樹脂を加熱・硬化させることが可能になる。したがって、半導体装置に使用される膜に含まれる水素や水分が熱で強誘電体膜または高誘電体膜へと拡散することが低減するため、強誘電体膜または高誘電体膜を有する半導体装置の特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明による実施形態１にかかる半導体装置を模式的に示す断面図である。
【図２】（ａ）から（ｃ）は、実施形態１にかかる半導体装置の製造方法を説明する工程断面図である。
【図３】（ａ）から（ｃ）は、強誘電体膜３３の分極特性を示すグラフである。
【図４】実施形態２にかかる半導体装置を模式的に示す断面図である。
【図５】（ａ）および（ｂ）は、実施形態２にかかる半導体装置の製造方法を説明する工程断面図である。
【図６】（ａ）および（ｂ）は、実施形態２にかかる半導体装置の製造方法を説明する工程断面図である。
【図７】従来の半導体装置を模式的に示す断面図である。
【図８】（ａ）から（ｃ）は、従来の半導体装置の製造方法を説明する工程断面図である。
【符号の説明】
１ 半導体基板
２ ＭＯＳトランジスタ
３ 強誘電体キャパシタ
５ 配線層
２１ ゲート電極
２２ ゲート酸化膜
２３ サイドウォール
２４ シリコン窒化膜
２５ ソース・ドレイン領域
２６ ＬＯＣＯＳ
３１ 電極密着層
３２ 下部電極
３３ 強誘電体膜
３４ 上部電極
４１ 第１の絶縁膜
４２ 第２の絶縁膜
４３ 第３の絶縁膜
６１ アクリル樹脂からなる表面保護膜
６２ ポリイミドからなる表面保護膜
Claims (7)
- 基板上に、少なくとも強誘電体膜または高誘電体膜と、
前記強誘電体膜上または高誘電体膜上に形成された水素および水分を含む絶縁膜と、
前記強誘電体膜または高誘電体膜の上方を含むように、前記水素および水分を含む絶縁膜上を覆い、素子最表面にパッシベーション膜として形成された表面保護膜とを有し、
前記表面保護膜は、下層より順に形成されたシリコン窒化膜および加熱硬化されたアクリル樹脂を含む多層膜からなり、
前記水素および水分を含む絶縁膜および前記シリコン窒化膜は、２３０℃よりも低い温度では当該絶縁膜中および当該シリコン窒化膜中の水素および水分を前記強誘電体膜または高誘電体膜に拡散させず、２３０℃以上の温度では当該絶縁膜中の水素および水分を前記強誘電体膜または高誘電体膜に拡散させる膜であることを特徴とする半導体装置。 - 前記強誘電体膜または前記高誘電体膜が、キャパシタの容量絶縁膜である、請求項１に記載の半導体装置。
- 前記水素および水分を含む絶縁膜は、層間絶縁膜である、請求項１または２に記載の半導体装置。
- 基板上に、強誘電体膜または高誘電体膜と、前記強誘電体膜上または高誘電体膜上に水素および水分を含む層間絶縁膜とを形成する工程と、
前記強誘電体膜または高誘電体膜の上方を含むように、前記層間絶縁膜を覆うシリコン窒化膜を形成する工程と、
前記絶縁膜上を覆う素子最表面にパッシベーション膜としてアクリル樹脂を堆積する工程と、
前記アクリル樹脂を、加熱して硬化させる工程とを包含し、
前記パッシベーション膜の形成時において、前記層間絶縁膜および前記シリコン窒化膜は、２３０℃よりも低い温度では当該層間絶縁膜中の水素および水分を前記強誘電体膜または高誘電体膜に拡散させず、２３０℃以上の温度では当該層間絶縁膜中および当該シリコン窒化膜中の水素および水分を前記強誘電体膜または高誘電体膜に拡散させることを特徴とする半導体装置の製造方法。 - 前記強誘電体膜または前記高誘電体膜が、キャパシタの容量絶縁膜である、請求項４に記載の半導体装置の製造方法。
- 前記アクリル樹脂を加熱して硬化させる温度は、２３０℃よりも低い温度である、請求項４または５に記載の半導体装置の製造方法。
- 前記加熱処理は、ホットプレートにより行なわれる、請求項６に記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141991A JP3977997B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
| TW090123920A TW504821B (en) | 2001-05-11 | 2001-09-27 | Semiconductor device and method for fabricating the same |
| EP01123445A EP1256979B1 (en) | 2001-05-11 | 2001-09-28 | Passivation layer on a semiconductor device with a ferroelectric layer |
| DE60121137T DE60121137T2 (de) | 2001-05-11 | 2001-09-28 | Passivierungsschicht auf einer Halbleitervorrichtung mit einer ferroelektrischen Schicht |
| US09/968,941 US6730948B2 (en) | 2001-05-11 | 2001-10-03 | Semiconductor device including acrylic resin layer |
| KR1020010074071A KR100840821B1 (ko) | 2001-05-11 | 2001-11-27 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001141991A JP3977997B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343941A JP2002343941A (ja) | 2002-11-29 |
| JP3977997B2 true JP3977997B2 (ja) | 2007-09-19 |
Family
ID=18988363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001141991A Expired - Fee Related JP3977997B2 (ja) | 2001-05-11 | 2001-05-11 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6730948B2 (ja) |
| EP (1) | EP1256979B1 (ja) |
| JP (1) | JP3977997B2 (ja) |
| KR (1) | KR100840821B1 (ja) |
| DE (1) | DE60121137T2 (ja) |
| TW (1) | TW504821B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| TWI270919B (en) | 2002-04-15 | 2007-01-11 | Semiconductor Energy Lab | Display device and method of fabricating the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US7109650B2 (en) * | 2002-07-08 | 2006-09-19 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
| US20040163233A1 (en) * | 2003-02-26 | 2004-08-26 | Stefan Gernhardt | Methods of forming electrical connections within ferroelectric devices |
| JP2004356460A (ja) * | 2003-05-30 | 2004-12-16 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4904671B2 (ja) * | 2004-06-24 | 2012-03-28 | 日本電気株式会社 | 半導体装置、その製造方法及び電子機器 |
| US7851333B2 (en) * | 2007-03-15 | 2010-12-14 | Infineon Technologies Ag | Apparatus comprising a device and method for producing it |
| US10304836B1 (en) * | 2018-07-18 | 2019-05-28 | Xerox Corporation | Protective layers for high-yield printed electronic devices |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60161639A (ja) * | 1984-02-01 | 1985-08-23 | Hitachi Ltd | 半導体装置 |
| JPS60211962A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 半導体装置 |
| US4925772A (en) * | 1987-11-26 | 1990-05-15 | Siemens Aktiengesellschaft | Anti-radiation covering for electronic components |
| JPH036278A (ja) * | 1989-06-02 | 1991-01-11 | Nitto Denko Corp | 電子部品接着用接着剤 |
| JPH03246937A (ja) * | 1990-02-23 | 1991-11-05 | Sharp Corp | 半導体装置の製造方法 |
| US5285304A (en) * | 1992-01-24 | 1994-02-08 | Canon Kabushiki Kaisha | Ferroelectric liquid crystal device having spacers including the thermosetting adhesive particles and the thermoplastic polymer particles |
| DE69320113T2 (de) | 1992-05-22 | 1999-03-11 | Matsushita Electronics Corp., Kadoma, Osaka | Festkörper-Bildsensor und Verfahren zu seiner Herstellung |
| JP3309260B2 (ja) * | 1994-02-14 | 2002-07-29 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
| US6499216B1 (en) * | 1994-07-07 | 2002-12-31 | Tessera, Inc. | Methods and structures for electronic probing arrays |
| US5990513A (en) * | 1996-10-08 | 1999-11-23 | Ramtron International Corporation | Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion |
| JP3385889B2 (ja) * | 1996-12-25 | 2003-03-10 | 株式会社日立製作所 | 強誘電体メモリ素子及びその製造方法 |
| JP3427713B2 (ja) | 1997-01-22 | 2003-07-22 | 株式会社日立製作所 | 樹脂封止型半導体装置およびその製造方法 |
| TW378345B (en) * | 1997-01-22 | 2000-01-01 | Hitachi Ltd | Resin package type semiconductor device and manufacturing method thereof |
| TW477907B (en) * | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
| US6133075A (en) * | 1997-04-25 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JPH1154714A (ja) * | 1997-07-29 | 1999-02-26 | Sharp Corp | 半導体装置の製造方法 |
| JP2000068463A (ja) | 1998-08-21 | 2000-03-03 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP3114710B2 (ja) * | 1998-11-30 | 2000-12-04 | 日本電気株式会社 | 強誘電体メモリ及びその製造方法 |
| TW518637B (en) * | 1999-04-15 | 2003-01-21 | Semiconductor Energy Lab | Electro-optical device and electronic equipment |
| JP2001196547A (ja) * | 2000-01-12 | 2001-07-19 | Fujitsu Ltd | 半導体装置 |
-
2001
- 2001-05-11 JP JP2001141991A patent/JP3977997B2/ja not_active Expired - Fee Related
- 2001-09-27 TW TW090123920A patent/TW504821B/zh not_active IP Right Cessation
- 2001-09-28 EP EP01123445A patent/EP1256979B1/en not_active Expired - Lifetime
- 2001-09-28 DE DE60121137T patent/DE60121137T2/de not_active Expired - Lifetime
- 2001-10-03 US US09/968,941 patent/US6730948B2/en not_active Expired - Fee Related
- 2001-11-27 KR KR1020010074071A patent/KR100840821B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE60121137D1 (de) | 2006-08-10 |
| KR100840821B1 (ko) | 2008-06-23 |
| JP2002343941A (ja) | 2002-11-29 |
| EP1256979A1 (en) | 2002-11-13 |
| TW504821B (en) | 2002-10-01 |
| DE60121137T2 (de) | 2006-11-16 |
| US6730948B2 (en) | 2004-05-04 |
| US20020167032A1 (en) | 2002-11-14 |
| KR20020086823A (ko) | 2002-11-20 |
| EP1256979B1 (en) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100477287B1 (ko) | 메모리 반도체 장치 및 그 제조 방법 | |
| KR100396879B1 (ko) | 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법 | |
| JP5163641B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法 | |
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| JP3114710B2 (ja) | 強誘電体メモリ及びその製造方法 | |
| JPH0794600A (ja) | 半導体装置およびその製造方法 | |
| KR100436058B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| JP3977997B2 (ja) | 半導体装置およびその製造方法 | |
| JP5304647B2 (ja) | 熱処理装置、及び半導体装置の製造方法 | |
| JP2002305289A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN100429762C (zh) | 具氢阻障层的微电子结构 | |
| JP2000068463A (ja) | 半導体装置およびその製造方法 | |
| US7999301B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH11224934A (ja) | 強誘電体メモリ装置 | |
| KR20060057163A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2001177069A (ja) | キャパシタを備えた半導体素子及びその製造方法 | |
| JP2004047900A (ja) | 半導体素子、半導体装置及びそれらの製造方法 | |
| TW200428571A (en) | Method of fabricating contact structures on a semiconductor chip | |
| KR20070081714A (ko) | 강유전체 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070622 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |