JP3984246B2

JP3984246B2 - 移動通信システムにおける送／受信装置及び方法

Info

Publication number: JP3984246B2
Application number: JP2004242967A
Authority: JP
Inventors: ▲グン▼根宋; 庸石文; 永析林; 鎭圭崔
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-08-23
Filing date: 2004-08-23
Publication date: 2007-10-03
Anticipated expiration: 2024-08-23
Also published as: KR20050020526A; US20050053168A1; EP1511209A3; JP2005073266A; EP1511209A2

Description

本発明は移動通信システムにおける送/受信装置及び方法に関して、特にチャンネルの復号時に発生する性能劣化を防ぐ送/受信装置及び方法に関するものである。

最近、移動通信システムは初期の音声を主にしたサービスから外れてデータサービス及びマルチメディアサービスを提供するための高速、高品質の無線データパケット通信システムに発展している。現在、非同期方式(３ＧＰＰ)と同期方式(３ＧＰＰ２)に両分される第３世代の移動通信システムでは高速、高品質の無線データパケットサービスのための標準化作業が行われている。その例として、３ＧＰＰでは高速順方向パケット接続(High Speed Downlink Packet Access：以下、“ＨＳＤＰＡ”とする)方式に対する標準化作業が行われており、この３ＧＰＰ２では１ｘＥＶ-ＤＶに対する標準化作業が進んでいる。このような標準化作業は、第３世代の移動通信システムで２Ｍbps以上の高速、高品質の無線データパケット伝送サービスに対する解法を探すための努力の代表的な反証といえる。前記第３世代の移動通信システムに後続する第４世代の移動通信システムはそれ以上の高速、高品質のマルチメディアサービスの提供を基にする。

無線通信で、高速、高品質のデータサービスを阻害する大部分の要因では、無線チャンネル環境に因る。無線チャンネル環境は白色雑音以外にもフェージングによる信号電力の変化、シャドーイング(Shadowing)、端末機の移動及び頻繁な速度変化によるドップラー効果、他の使用者及び多重経路信号による干渉などによりよく変わるようになる。したがって、上記の高速無線データパケットサービスを提供するためには従来から提供されている一般の技術以外に前記チャンネル環境の変化に対する適応能力を高める他の進歩技術が必要である。既存のシステムで採択している高速電力制御方式も無線チャンネル環境の変化に対する適応力を高くする。しかしながら、高速データパケット伝送システムの標準を進行している３ＧＰＰ、３ＧＰＰ２では適応変調/コード方式(ＡＭＣＳ)及び複合再伝送方式(Hybrid Automatic Repeat Request：ＨＡＲＱ)などが共通的に言及されている。

前記適応変調/コード方式はダウンリンクのチャンネル環境変化により変調方式と符号率を変化させる方法である。通常に、ダウンリンクのチャンネル環境はたいてい端末で信号対雑音の比を測定し、これに関する情報をアップリンクを通じて基地局に伝送して知らせるようになる。基地局は、この情報に基づいてダウンリンクのチャンネル環境を予測し、その予測した値に基づいて適切な変調方式と符号率を指定する。

現在、高速パケットデータ伝送システムで使用される変調方式ではＱＰＳＫ、８ＰＳＫ、１６ＱＡＭ、及び６４ＱＡＭなどが考慮されており、前記符号率では１/２及び３/４が考慮されている。前記適応変調/コード方式を使用しているシステムでは基地局付近に位置して良いチャンネル環境を持ってる端末に対しては高次変調方式(１６ＱＡＭ、６４ＱＡＭ)と高い符号率(３/４)を適用する。しかしながら、セルの境界地点に位置して良くないチャンネル環境を有する端末に対しては低次変調方式(ＱＰＳＫ、８ＰＳＫ)と低い符号率(１/２)を適用する。このような適応変調/コード方式は高速電力制御に基づいた既存方式に比べて干渉信号を縮小することにより、平均的にシステムの性能を向上させる。

前記複合再伝送方式は初期に伝送されたデータパケットに誤りが発生した場合、この誤りが発生したデータパケットの再伝送を要求するための所定のリンク制御技法を意味する。通常に、前記複合再伝送方式はチェースコンバイニング(Chase Combining：以下、“ＣＣ”とする)方式、全体冗長増加(Full Incremental Redundancy：以下、“ＦＩＲ”とする)方式、及び部分的冗長増加(Partial Incremental Redundancy：以下、“ＰＩＲ”とする)方式に区分できる。

ＣＣ方式は、再伝送時に初期伝送と同一のパケットを伝送する方式である。この伝送方式により受信端では再伝送されるパケットを先に受信したパケットとコンバイニングする。これは、復号器に入力される符号化ビットに対する信頼度を向上させて全体的システム性能利得が得られる。このとき、同一の２つのパケットをコンバイニングすることは反復符号化に類似した効果が発生するので、平均的に約３dB程度の性能利得が得られる。

ＦＩＲ方式は、再伝送時に伝送されたことのない新たなパリティビットを伝送することにより、受信端にある復号器の性能を改善させる方法である。すなわち、復号時に初期伝送で受信された情報だけでなく、再伝送による新たなパリティビットを利用することにより、結果的に符号化率を減少させる効果を持つようになる。これは、復号器の性能を増大させるようになる。一般に、低い符号率による性能利得が反復符号化による性能利得より大きいことは符号理論で既に良く知られている事実である。したがって、性能利得のみを考慮する場合、前記ＦＩＲ方式は前記ＣＣ方式に比べて通常に良い性能を示す。

ＦＩＲ方式とは異なって、前記ＰＩＲ方式は再伝送時に情報ビットと新たなパリティビットの組み合わせによって伝送する方式である。したがって、復号の際に前記再伝送された情報ビットに対しては先に受信された情報ビットとのコンバイニングを遂行することにより、ＣＣ方式に類似した効果が得られるようになる。また、新たなパリティビットを受信することにより、ＩＲ方式とも類似した効果が得られるようになる。このとき、前記ＰＩＲ方式は前記ＦＩＲ方式よりは符号化率が多少高くなって一般的にＦＩＲ方式とＣＣ方式の中間程度の性能を示すようになる。

適応変調/コード方式と複合再伝送方式はリンクのチャンネル変化に対する適応能力を高めるための独立的な技術である。これら２つの方式を結合して使用すれば、システムの性能を大きく改善させる。

前述したように、移動通信システムで送信された信号を受信するとき、なんらの歪みや雑音が混ぜることなく信号を受けることは現実的に不可能である。特に、無線網を通じて信号を送信及び受信する場合には有線網を通じる場合より歪みや雑音の影響がよりひどい。

したがって、歪みや雑音の影響を最小化するための多くの努力を傾けてきた。そのうち、代表的な技術の一つとしてエラー制御符号化(error control coding)技法が提案された。このエラー制御符号化技法で使用されるコードは大きくメモリレス(memoryless)コードとメモリ(memory)コードなどに区分される。メモリレスコードとしては線形ブロックコードなどがあり、メモリコードとしては畳込み(Convolutional)コードとターボ(Turbo)コードなどがある。このようなコードを生成する装置をチャンネル符号化部(Channel Encoder)とし、その出力は使用するエラー制御符号化技法により情報(systematic)ビットとパリティ(parity)ビットに区別されることができる。情報ビットとパリティビットに区別して出力するエラー制御符号化技法に使用されるコードで代表的なものがターボコードである。前記ターボコードを利用するチャンネルコーディング技法は低い信号対雑音比でもビットエラー率(ＢＥＲ)観点でシャノン限界(Shannon limit)に一番近接した性能を示すものと知られている。したがって、高速のマルチメディアデータの伝送において、高い信頼性が要求される次世代移動通信システムでは現在ターボコードを標準として採択している。

ここで、情報ビットは伝送しようとする信号その自体を意味し、パリティビットはチャンネル符号化時に追加される信号を意味する。パリティビットは伝送途中で発生したエラーを復号時に補正するために使用される。しかし、エラー制御符号化された信号でも情報ビットあるいはパリティビットにバーストエラー(Burst Error)が発生する場合、これを克復するのが容易でない。このような現象はフェージング(fading)チャンネルを通過しつつよく発生する。この現象を防ぐ技法の一つとして、インタリービング(interleaving)技術がある。このインタリービング技術はデータ伝送時に損傷されるデータが一カ所に集中されず、数カ所に分散させることにより、エラー制御符号化で克復するために使用される。

図１は、エラー制御符号化技法でターボコードを使用するターボコーダの一例を示すものである。このターボコーダは２つの符号器１１０，１２０と一つの内部インタリーバ１００からなる。

図１を参照すれば、入力された信号はそのまま情報ビットＸで出力されると同時に第１符号器１１０へ入力される。第１符号器１１０に入力された信号は所定の符号化を通じて第１パリティビットＹで出力される。また、入力信号は内部インタリーバ１００に入力される。この内部インタリーバ１００によりインタリービングされた信号は第２符号器１２０へ入力される。第２符号器１２０はインタリービングされた信号を所定の符号化を通じて第２パリティビットＺで出力する。

図２は、従来の３ＧＰＰ２における１ｘＥＶ-ＤＶを支援するための高速伝送チャンネルを生成する構成を示すものである。

同図を参照すれば、Ｎつの伝送ブロック(N Transport Blocks)はテールビット挿入部２１０１に提供されてＮつの伝送ブロックのそれぞれに対応するテールビットが追加される。前記テールビットが追加されたＮつの伝送ブロックはチャンネル符号化部２１２に入力される。前記チャンネル符号化部２１２によりＮつの伝送ブロックのそれぞれを構成するビットは所定符号化を通じて符号化ビットとして出力される。チャンネル符号化部２１２はＮつの伝送ブロックを符号化するために少なくとも一つの符号化率を有する。前記符号化率は１/２、３/４などになる。チャンネル符号化部２１２は１/６または１/５の母符号(mother code)をもってコードシンボル穿孔またはシンボル反復を通じて希望する符号化率が得られる。チャンネル符号化部２１２は複数の符号化率を支援する場合には前記コードシンボル穿孔及びシンボル反復を制御することにより、支援する複数の符号化率のうち使用する符号化率を決定する動作が必要である。

前記符号化ビットはレートマッチング(Rate Matching)を遂行するシンボル反復部２１４とシンボル穿孔部２１６に提供される。レートマッチングは、通常にトランスポートチャンネルマルチプレクシングがあり、あるいは前記符号化ビットが無線上で伝送されるシンボルの数と不一致する場合、符号化ビットに対する反復(Repetition)、穿孔(Puncturing)などの動作によって遂行される。シンボル反復部２１４は物理チャンネルを通じて伝送が可能なビットの数に比べて符号化ビットの数が小さい場合、前記符号化ビットを所定回数反復して出力する。前記シンボル穿孔部２１６は物理チャンネルを通じて伝送が可能なビットの数に比べて前記符号化ビットの数が多い場合、符号化ビットのうち予め決定された穿孔パターンに対応する符号化ビットを穿孔した後、残りの符号化ビットを出力する。レートマッチングされた符号化ビットはブロックインタリーバ(Block Interleaver)２１８に入力される。ブロックインタリーバ２１８により前記レートマッチングされた符号化ビットはインタリービングされる。このインタリービング動作は伝送途中でデータ損失が発生してもデータ損失を最小化するためのものである。

図３は、従来の３ＧＰＰにおけるＨＳＤＰＡを支援するための高速伝送チャンネルの生成手続きを示すものである。

同図を参照すれば、ブロック３０１は入力される伝送ブロックに対してＣＲＣを生成し、このＣＲＣを前記伝送ブロックに挿入する。前記ＣＲＣが挿入された伝送ブロックはブロック３０３によりチャンネル符号化部を構成する内部インタリーバのサイズに合うように、コードブロック単位で分割される。コードブロックはブロック３０５によりチャンネル符号化が遂行される。ブロック３０７では前記ブロック３０５から出力される符号化ビット列に対してＡＭＣ及びインクリメンタル冗長(Incremental Redundancy:ＩＲ)などの複合再伝送を支援するための処理が行われる。すなわち、ブロック３０７からは複合再伝送のための符号化ビットが選別されて出力される。ブロック３０７から出力される符号化ビット列はブロック３０９により物理チャンネルを通じて伝送可能なサイズに分割されてブロック３１１に提供される。このブロック３１１では前記分割されたサイズの符号化ビット列別にインタリービングが遂行された後、ブロック３１３によって物理チャンネル別にマッピングされる。物理チャンネル別にマッピングされた符号化ビットはブロック３１５により１６ＱＡＭ変調方式のためのビット再配列が遂行された後、前記物理チャンネル別に最終出力される。

図４は、従来のＡＭＣ及び複合再伝送技法を支援するためのレートマッチング部の詳細構成を示すものである。

図４を参照すれば、所定符号化率によって符号化された符号化ビットはレートマッチング部４００を構成するビット選別部４１０に入力される。このビット選別部４１０は符号化ビットから情報ビットと第１パリティビット及び第２パリティビットを選別する。そして、情報ビットからなる情報ビット列、前記第１パリティビットからなる第１パリティビット列及び前記第２パリティビットからなる第２パリティビット列を第１レートマッチング部４２０に出力する。第１レートマッチング部４２０は前記情報ビット列に対してはレートマッチングを遂行せず、前記第１及び第２パリティビット列のそれぞれに対してレートマッチングを遂行する２つのブロック４２１、４２２を有する。第１ブロック４２１は第１パリティビット列に対するレートマッチングを遂行し、第２ブロック４２２は第２パリティビット列に対するレートマッチングを遂行する。第１レートマッチング部４２０によって遂行されるレートマッチングは各ユーザーで使用される仮想バッファ４３０のサイズに出力ビットを一致させる役割に該当する。仮想バッファ４３０は再伝送のための符号化ビットを貯蔵する。第２レートマッチング部４４０は前記情報ビット列と第１パリティビット列及び第２パリティビット列のそれぞれに対応して３つのブロック４４１、４４２、４４３を有する。前記各ブロック４４１、４４２、４４３は前仮想バッファ４３０に貯蔵された符号化ビットの中で物理チャンネルを通じて伝送される符号化ビットを決定するためのレートマッチングを遂行する。それにより、第２レートマッチング部４４０からの出力符号化ビットの数は物理チャンネルを通じて伝送可能なビットの数と一致するようになる。また、前記第２レートマッチング部４４０は複合再伝送技法を支援するために初期伝送または再伝送の可否に従って出力される符号化ビットのパターンを変化させる。ビットコレクター４５０は前記第２レートマッチング部４４０から出力される３つのビット列を一つのビット列で再整列する。

上述したレートマッチング部４００の動作により、レートマッチング部４００に入力される符号化ビットの数とレートマッチング部４００から出力される符号化ビットの数は一致しない。これはレートマッチング部４００の出力による符号化率はチャンネル符号化部で使用された符号化率と相違することを意味する。前記入力情報ビットの数と前記レートマッチングを経た出力符号化ビットの数の関係は“有効符号化率(effective coding rate)”により示す。この有効符号化率は、下記の<数式１>のように定義される。
<数式１>
有効符号化率＝入力情報ビットの数/レートマッチングされた出力符号化ビットの数

一般に、ＨＳＤＰＡサービスを支援する移動通信システムでは穿孔されるビット数に比例して有効符号化率が変化する。すなわち、前記穿孔されるビット数が増加すれば有効符号化率が増加するようになり、ブロックエラー率(Block Error Rate：ＢＬＥＲ)も大きくなる。すなわち、穿孔されるビット数が増加するほどに必要とする基地局送信電力が大きくなることが通常的である。

図５は、ＨＳＤＰＡサービスを支援する移動通信システムでＢＬＥＲを約１０％に固定した場合、有効符号化率の変化に対応して必要な基地局の電力を示すものである。同図において、原点を基準として内側に位置するグラフが有効符号化率が０.７５(７/９-)の場合で、中間に位置するグラフが有効符号化率が０.８０(７/９+)の場合で、一番外側に位置するグラフが有効符号化率が０.７７(７/９)の場合を示すグラフである。これは、前述した通常の場合から外れた結果である。特に、有効符号化率が０.８の場合と有効符号化率が０.７７の場合とを比較すれば、一般の予想を外れた結果が得られる。

図６は、図５の例を一般的に説明するためのものである。図６も、図５と同様に固定されたＢＬＥＲ(約１０％)で変動可能な有効符号化率に対応して必要な送信ＳＮＲを示す。また、図６に示す結果も前述した通常の結果と異なる結果を示す。一般に、固定有効符号化率を使用するシステムで穿孔アルゴリズムはできれば同一の数を均等に拡散して穿孔させるのが望ましい。しかし、可変有効符号化率を使用するシステムでは特定符号化率でチャンネル符号化器の制約ナンバー(constraints number)によるパリティビットの生成周期とレートマッチングを経た後に穿孔されないパリティビットの周期が一致するようになって符号/復号器の性能が低下する。

図７には、チャンネル符号化器(ターボコーダ)から出力されるパリティビットの周期性を示す。このような周期性はチャンネル符号化器のメモリサイズに従って異なることができる。したがって、メモリサイズによりその周期は決定される。

一般の穿孔は一定の間隔を置いて遂行される。すなわち、チャンネル符号化器を経たパリティビットが穿孔されて出力されたとき、チャンネル符号化器から出力されるパリティビットの周期と穿孔される間隔が一定の周期性を有する場合が発生する。図７で、チャンネル符号化器が１/３の符号化率有する畳み込み符号化器で構成されると仮定するとき、前記チャンネル符号化器の出力周期は７となる。したがって、チャンネル符号化器から出力される第１パリティビットと第２パリティビットはそれぞれ７の周期性を有する。

レートマッチング部では物理チャンネルに伝送可能なビット数と前記チャンネル符号化器からの符号化ビット数を比較し、この比較により前記符号化ビットに対する穿孔動作を遂行するようになる。このとき、穿孔動作による周期が前記チャンネル符号化器の出力周期と同一に７の場合、前記符号化ビットにおいて同一の位置のビットが穿孔されるにしたがって、同一の位置の符号化ビットが残るようになる。これはチャンネル符号/復号化器の性能低下をもたらすようになる。

したがって上記のような問題点を解決するための本発明の目的は、第１に、チャンネルの復号時に性能劣化が発生することを防ぐための移動通信システムを提供することにある。

第２に、符号化ビットに対してビットインタリービングを遂行することにより、チャンネル復号器で発生する性能劣化を防ぐ装置及び方法を提供することにある。

第３に、性能劣化を防ぐために受信された符号化ビットに対してビットデインタリービングを遂行する装置及び方法を提供することにある。

第４に、レートマッチングのための穿孔周期と同一の反復周期を持たないようにパリティビット列に対してビットインタリービングを遂行する装置及び方法を提供することにある。

第５に、レートマッチングのための穿孔周期と同一の反復周期を有するパリティビット列のみに対してビットインタリービングを遂行する装置及び方法を提供することにある。

第６に、レートマッチングのための穿孔周期と同一の反復周期を有するパリティビット列のみに対してビットデインタリービングを遂行する装置及び方法を提供することにある。

第７に、チャンネル符号化を通じて出力される情報ビット列とパリティビット列に対してビットインタリービングとブロックインタリービングとを同時に遂行する装置及び方法を提供することにある。

第８に、チャンネル符号化を通じて出力されるパリティビットに対して特定穿孔率でその周期性を防ぐと共に、穿孔されないパリティビットの構成が受信機で復号化の性能劣化がないようにする装置及び方法を提供することにある。

上記の目的を達成するために本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機であって、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する少なくとも一つのビットインタリーバと、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力してレートマッチングを遂行するレートマッチング部とを含んでおり、ここで、前記レートマッチングによって出力される情報ビット列とパリティビット列を構成する総ビット数は割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数であることを特徴とする。

また本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信方法であって、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力してレートマッチングを遂行する過程とを含んでおり、ここで、前記レートマッチングによって出力される情報ビット列とパリティビット列を構成する総ビット数は割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数であることを特徴とする。

また本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機において、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部と、前記チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記パリティビット列を前記レートマッチング部にスイッチングするスイッチ部とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。

また本発明は、少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信方法であって、前記チャンネル符号化のために特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけ出力するようにレートマッチングを遂行する過程と、前記チャンネ符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して割り当てられた一つの物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。

また本発明は、移動通信システムの送信機において、少なくとも一つのビット列に対して所定の符号化率によるチャンネル符号化を遂行して符号化ビット列を出力するチャンネル符号化部と、前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別するビット選別部と、前記所定符号化率で特定符号化率の使用有無に従ってスイッチ制御信号を出力する制御部と、前記スイッチ制御信号によって前記パリティビット列をスイッチングするスイッチ部と、前記所定符号化率で前記特定符号化率が使用されることにより、前記スイッチ部から前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、前記ビットインタリービングが遂行されるパリティビット列または前記所定符号化率で前記特定符号化率が使用されないことにより、前記スイッチ部から提供される前記パリティビット列と共に前記少なくとも一つの情報ビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。

また本発明は、移動通信システムにおける送信方法であって、少なくとも一つのビット列に対して所定符号化率によるチャンネル符号化を遂行して符号化ビット列を出力する過程と、前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別する過程と、前記所定符号化率で特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程と、前記所定符号化率で前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。

また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信機であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する逆レートマッチング部と、前記逆レートマッチングが遂行されるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する少なくとも一つのビットデインタリーバとを含むことを特徴とする。

また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信方法であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する過程と、前記逆レートマッチングからなるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する過程とを含むことを特徴とする。

また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信機であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する逆レートマッチング部と、前記逆レートマッチングが遂行されるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機でのビットインタリービングが遂行される前に反復周期を有するように前記複数のパリティビット列に対してビットデインタリービングを遂行する少なくとも一つのビットデインタリーバと、前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットデインタリービングが遂行されるパリティビット列を入力して一つの符号化ビット列を出力するビットコレクターと、チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットデインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でない他の符号化率が使用されたとき、前記パリティビット列を前記ビットコレクターにスイッチングするスイッチ部とを含んでおり、ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。

また本発明は、少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信方法であって、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する過程と、チャンネル符号化のために特定符号化率が使用されたとき、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する過程と、前記少なくとも一つの情報ビット列と前記ビットデインタリービングが遂行されたパリティビット列を入力して一つの符号化ビット列を出力する過程と、前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して一つの符号化ビット列を出力する過程とを含んでおり、ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする。

本発明は、チャンネル符号化を通じて出力される符号化ビットに対してその反復周期を変更するビットインタリービング/ビットデインタリービングを遂行することにより、チャンネルの復号時に性能劣化が発生することを防ぐ効果がある。

以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。

後述する詳細な説明では、上記の技術的課題を達成するために本発明において代表的な実施形態を提示する。そして、本発明に係る他の実施形態は本発明の構成で説明に代替する。

後述する本発明の実施形態ではチャンネル符号化を通じて出力されるパリティビット列の周期が穿孔周期と一致しないように、符号化ビットに対してビットインタリービングを遂行させる方案を提案している。本発明で提案している実施形態のうち、第１実施形態ではレートマッチングされた符号化ビット列に対して遂行するブロックインタリービングとは別途のビットインタリービングを遂行する方案を提案している。本発明において、第２実施形態では従来のブロックインタリービングと本発明のビットインタリービングを同時に遂行するインタリーバを追加する方案を提案する。したがって、インタリーバによりビットインタリービングだけでなく従来のブロックインタリービングを同時に遂行することである。また、本発明の実施形態ではチャンネル符号化器にターボコーディングアルゴリズムを記述しているが、ＬＤＰＣ(Low Density Parity Check)コーディングアルゴリズムなどのパリティビットと情報ビットをもってチャンネル符号化を遂行する符号器にも適用されることが自明である。

図８は、本発明の実施形態を概念的に示す送信機に関する図である。図８に示すように、チャンネル符号化部８１０に接続されて複合再伝送を担当する機能ブロック８２０にビットインタリーバ８２２が追加されることがわかる。したがって、チャンネル符号化部８１０からの符号化ビット列が新たに追加されたビットインタリーバ８２２に提供される。ビットインタリーバ８２２は前記符号化ビット列を構成する符号化ビットに対してビット別へのインタリービングを遂行する。このとき、ビットインタリーバ８２２が前記符号化ビット列において、一定単位へのビットインタリービングを遂行するようにする。ビットインタリービングが遂行された符号化ビット列はレートマッチング部８２４に提供されて物理チャンネルを通じて伝送可能なビット数でレートマッチングが行われる。

図１８は、本発明の実施形態を概念的に示す受信機に関するものである。図１８に示すように、複合再伝送を担当する機能ブロック１８１０にビットデインタリーバ１８１４が追加されることがわかる。したがって、物理チャンネルを通じて伝送されたビット列は逆レートマッチング部１８１２に提供され、送信機でレートマッチングが遂行される前の符号化ビット列に再構成される。前記再構成された符号化ビット列は新たに追加されたビットデインタリーバ１８１４に提供される。このビットデインタリーバ１８１４は符号化ビット列を構成する符号化ビットに対してビット別にデインタリービングを遂行する。このとき、ビットデインタリーバ１８１４が前記符号化ビット列において一定単位へのビットインタリービングを遂行する。このビットデインタリービングが遂行された符号化ビット列はチャンネル復号化部１８２０に提供されて情報ビットが出力される。

第１実施形態
１．送信機
以下、本発明の第１実施形態による送信機の動作を添付の図面を参照して詳細に説明する。

図９は、本発明の第１実施形態を同期方式により提案された高速パケットデータサービス(１ｘＥＶ-ＤＶ)のための送信機に適用する例を示すものである。

図９を参照すれば、ブロック９０１とブロック９０３によりフレーム品質識別子とテールビットが追加されるビット信号はチャンネル符号化部９０５を通じて符号化ビット列で出力される。この符号化ビット列はビットインタリーバ９０７に伝達されてビットインタリービングされた後、シンボル反復(ブロック９０９)またはシンボル穿孔(ブロック９１１)を通じてレートマッチングが遂行される。レートマッチングにより物理チャンネルに伝送されることが決定された符号化ビット列はブロックインタリーバ９１３を通じてブロックインタリービングされた後、該当物理チャンネルにマッピングされる。

図１０は、本発明の第１実施形態を非同期方式により提案された高速パケットデータサービス(ＨＳＤＰＡ)のための送信機に適用した例を示すものである。

図１０を参照すれば、ブロック１００１は入力される伝送ブロックに対してＣＲＣを生成し、このＣＲＣを前記伝送ブロックに付着する。ＣＲＣが挿入された伝送ブロックはブロック１００３によってビットスクランブリングがなされる。ビットスクランブリングがなされることは、高次変調方式で発生する送信シンボル平均電力の不均一を解決するためである。ビットスクランブリングが行われた伝送ブロックはブロック１００５でチャンネル符号化部を構成する内部インタリーバのサイズに合うようにコードブロック単位で分割される。コードブロックはブロック１００７によりチャンネル符号化が行われた後、一つの符号化ビット列で出力される。ブロック１００９ではブロック１００７から出力される符号化ビット列に対してビット別にビットインタリービングが遂行される。すなわち、ブロック１００９では符号化ビット列内で符号化ビットの位置を相互に切り換えるころにより、チャンネル符号化の特性による前記符号化ビットの周期性を除く機能を遂行する。特に、レートマッチング時の穿孔周期と前記符号化ビットの周期によりチャンネル復号時に性能が劣化される問題を解決するブロックである。このビットインタリービングが行われた符号化ビット列はブロック１０１１に提供されて、ＡＭＣ及びＩＲなどの複合再伝送を支援するための処理が遂行される。すなわち、ブロック１０１１からは複合再伝送のための符号化ビットが選別されて出力される。ブロック１０１１から出力される符号化ビット列はブロック１０１３により物理チャンネルを通じて伝送可能なサイズに分割されてブロック１０１５に提供される。ブロック１０１５では分割されたサイズの符号化ビット列別にインタリービングが遂行された後、物理チャンネル別にマッピングされる。前記物理チャンネル別にマッピングされた符号化ビットはブロック１０１７により１６ＱＡＭ変調方式のためのビット再配列が遂行された後、ブロック１０１９により前記物理チャンネル別にマッピングされて最終出力される。

以下、本発明の第１実施形態のためにビットインタリーバが追加された例を説明する。

図１１には、本発明の第１実施形態のためにビットインタリーバを符号化ビット列のうちパリティビット列のみに対して備える例を示す。

図１１を参照すれば、チャンネル符号化部１１０１は入力ビットをチャンネル符号化を通じて符号化ビット列を出力する。図１１では、一つの情報ビット列と２つのパリティビット列が出力される例を仮定している。情報ビット列はビットインタリービングと第１レートマッチングが遂行されず、仮想バッファ１１０９を通じて第２レートマッチング部１１１１に伝達される。しかし、前記パリティビット列はビットインタリーバ１１０５に提供される。このビットインタリーバ１１０５は前記パリティビット列のそれぞれに対してビットインタリービングを遂行する。ビットインタリービングは前記パリティビット列別に数個のビット単位からなる。前述したように、パリティビット列内でパリティビットの反復周期がレートマッチング時の穿孔周期と一致する場合を除くためである。前記パリティビット列に対するビットインタリービングの例は図２４及び図２５に示す。ビットインタリービングされたパリティビット列のそれぞれは対応する第１レートマッチング部１１０７に伝達されてレートマッチングが遂行される。第１レートマッチング部１１０７は前記情報ビット列に対してはレートマッチングを遂行せず、前記ビットインタリービングされた第１及び第２パリティビット列のそれぞれに対してレートマッチングを遂行する。前記第１レートマッチング部１１０７によるレートマッチングは各ユーザーで使用される仮想バッファ１１０９のサイズに出力ビットを一致させる役割に該当する。仮想バッファ１１０９は再伝送のための符号化ビットを貯蔵する。第２レートマッチング部１１１１は前記仮想バッファ１１０９に貯蔵された前記情報ビット列と前記第１レートマッチング部１１０７によりレートマッチングされた第１パリティビット列及び第２パリティビット列のそれぞれに対応して物理チャンネルを通じて伝送される符号化ビットを決定するためのレートマッチングを遂行する。これにより、第２レートマッチング部１１１１からの出力符号化ビットの数は物理チャンネルを通じて伝送可能なビットの数と一致するようになる。前記第２レートマッチング部１１１１は複合再伝送技法を支援するために初期伝送または再伝送の可否により出力される符号化ビットのパターンを変化させる。ビットコレクター１１１３は前記第２レートマッチング部１１１１から出力される３つのビット列を一つのビット列で再整列する。

前述した図１１では、パリティビット列に対して一つのビットインタリーバのみが備えられた例を示すが、前記パリティビット列のそれぞれに対して独立されたビットインタリーバを備えるように具現できることは自明であろう。

以下、符号化率が１/３のチャンネル符号化部を仮定するとき、ビットインタリーバの具現例を具体的に説明する。しかしながら、後述するビットインタリーバの具現例は１/３の符号化率でなく、いずれの符号化率を有するチャンネル符号化部に対しても適用可能である。

図１２乃至図１５は、本発明の第１実施形態によるビットインタリーバの詳細構成を示すものである。図１２及び図１３には性能劣化が発生できる状況であるかどうかによって選別的にビットインタリービングが遂行されるようにする例を示し、図１４及び図１５には性能劣化が発生できる状況に関係なく無条件でビットインタリービングが遂行されるようにする例を示す。一方、図１２と図１４はパリティビット列別にビットインタリーバを備える例で、図１３と図１５はパリティビット列に対して共通のビットインタリーバを備える例である。

図１２を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部１２０２により一つの情報ビット列と２つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第１レートマッチング部１２１２に伝達される。これに反して、２つのパリティビット列はそれぞれ相互に異なるビットインタリーバに伝達される。すなわち、第１パリティビット列は第１ビットインタリーバ１２０８に伝達され、第２パリティビット列は第２ビットインタリーバ１２１０に伝達される。第１ビットインタリーバ１２０８は第１パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。第２ビットインタリーバ１２１０は第２パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。前記第１及び第２ビットインタリーバ１２０８、１２１０により遂行されるビットインタリービングの例は以後の図２４を参照して具体的に説明する。第１及び第２パリティビット列が前記第１及び第２ビットインタリーバ１２０８、１２１０に伝達されることは第１スイッチ１２０４と第２スイッチ１２０６により行われる。すなわち、第１パリティビット列は第１スイッチ１２０４により第１レートマッチング部１２１２に伝達され、あるいは第１ビットインタリーバ１２０８に伝達される。また、第２パリティビット列は第２スイッチ１２０６により第１レートマッチング部１２１２に伝達され、あるいは第２ビットインタリーバ１２１０に伝達される。第１及び第２スイッチ１２０４、１２０６の制御は前記パリティビット列における反復周期とレートマッチングにおける穿孔周期との一致可否により行われる。反復周期と穿孔周期が一致するかに対する判断は有効符号化率によって可能である。制御部１２１４は穿孔周期性の問題が発生する特定有効符号化率を予め知っていると、現在有効符号化率が特定有効符号化率に該当するかどうかを判断することができる。そして、判断により第１及び第２スイッチ１２０４、１２０６を制御する。すなわち、制御部１２１４は現在有効符号化率が特定有効符号化率に該当する場合、前記パリティビット列が前記第１及び第２ビットインタリーバ１２０８、１２１０に伝達されるように第１及び第２スイッチ１２０４、１２０６を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しない場合にはパリティビット列が前記第１レートマッチング部１２１２に伝達されるように第１及び第２スイッチ１２０４、１２０６を制御する。制御部１２１４が第１及び第２スイッチ１２０４、１２０６を制御するためには現在有効符号化率を知っているべきである。送信端では情報ビットの量(トランスポートブロックサイズ)と利用可能なＯＶＳＦ(Orthogonal Variable Spreading factor)数による物理チャンネルの数、そして変調方式を利用して有効符号化率を算出する。受信端では送信端から所定の制御チャンネルを通じてパラメータを受信して有効符号化率を予め算出する。例に挙げて説明すれば、次のようである。

有効符号化率＝(情報ビットの量(トランスポートブロックサイズ))/(ＯＶＳＦコード数＊物理チャンネルにおける伝送可能なビット数)

ここで、物理チャンネルにおける伝送可能なビット数は変調方式により計算する。

レートマッチング後の全体ビット数＝(ＯＶＳＦコード数＊物理チャンネルにおける伝送可能なビット数)

例えば、受信端が端末である場合に共通制御チャンネルを通じて基地局から伝送されるパラメータを利用して有効符号化率を算出できる。

有効符号化率の検出パラメータが有効符号化率検出部１２１６に提供され、有効符号化率検出部１２１６ではパラメータを通じて伝送される各種パラメータから有効符号化率情報を検出する。検出した有効符号化率情報は制御部１２１４に提供される。制御部１２１４は第１及び第２スイッチ１２０４、１２０６を制御するためには性能劣化が発生する特定有効符号化率を知っているべきである。特定有効符号化率はメモリ１２１８に貯蔵されている。したがって、制御部１２１４は前記メモリ１２１８から特定有効符号化率を獲得した後、現在有効符号化率が前記貯蔵された特定有効符号化率に含まれるかを判断する。判断結果により、制御部１２１４は第１及び第２スイッチ１２０４、１２０６を制御する。図１２では現在有効符号化率を獲得するための別途の構成を示しているが、制御部１２１４で該当機能をすべて遂行するように具現することもできる。

第１レートマッチング部１２１２はビット選別部１２０２または前記第１及び第２ビットインタリーバ１２０８、１２１０から伝達される情報ビット列とパリティビット列に対してレートマッチングを遂行する。

図１３を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部１３０２により一つの情報ビット列と２つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第１レートマッチング部１３１０に伝達される。一方、２つのパリティビット列は一つのビットインタリーバ１３０８に伝達される。ビットインタリーバ１３０８は第１パリティビット列と第２パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。ビットインタリーバ１３０８により行われるビットインタリービングの例は、以後の図２５を参照して具体的に説明する。第１及び第２パリティビット列は第１スイッチ１３０４と第２スイッチ１３０６によってビットインタリーバ１３０８に伝達される。すなわち、第１パリティビット列は第１スイッチ１３０４により第１レートマッチング部１３１０に伝達され、あるいはビットインタリーバ１３０８に伝達される。第２パリティビット列は第２スイッチ１３０６により第１レートマッチング部１３１０に伝達され、ビットインタリーバ１３０８に伝達される。第１及び第２スイッチ１３０４、１３０６の制御は、パリティビット列における反復周期とレートマッチングにおける穿孔周期が一致するかどうかによって遂行される。反復周期と穿孔周期が一致するかとの判断は有効符号化率によって可能である。制御部１３１２は現在有効符号化率が穿孔周期性の問題を引き起こす特定有効符号化率に該当すれば、パリティビット列がビットインタリーバ１３０８に伝達されるように第１及び第２スイッチ１３０４、１３０６を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しないと、パリティビット列が第１レートマッチング部１３１０に伝達されるように第１及び第２スイッチ１３０４、１３０６を制御する。制御部１３１２が第１及び第２スイッチ１３０４、１３０６を制御するためには現在有効符号化率を知っているべきである。現在有効符号化率は、上述したように上位階層または所定制御チャンネルを通じて受信された有効符号化率の決定パラメータを利用して算出される。すなわち、有効符号化率の決定パラメータは有効符号化率検出部１３１４に提供される。有効符号化率検出部１３１４は有効符号化率の決定パラメータから有効符号化率情報を算出する。算出された有効符号化率情報は制御部１３１２に提供される。

制御部１３１２が第１及び第２スイッチ１３０４、１３０６を制御するためには特定有効符号化率を知っているべきである。特定有効符号化率はメモリ１３１６に貯蔵される。したがって、制御部１３１２はメモリ１３１６から特定有効符号化率を獲得した後、前記現在有効符号化率が特定有効符号化率に含まれるかどうかを判断する。そして、判断結果により制御部１３１２は第１及び第２スイッチ１３０４、１３０６を制御する。図１３には現在有効符号化率を獲得するための別途の構成を示しているが、制御部１３１２で該当機能をすべて遂行するように具現することもできる。

第１レートマッチング部１３１０はビット選別部１３０２またはビットインタリーバ１３０８から伝達される情報ビット列とパリティビット列に対してレートマッチングを遂行する。

図１４を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部１４０２により一つの情報ビット列と２つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第１レートマッチング部１４０８に伝達される。一方、２つのパリティビット列はそれぞれ相互に異なるビットインタリーバに伝達される。すなわち、第１パリティビット列は第１ビットインタリーバ１４０４に伝達され、第２パリティビット列は第２ビットインタリーバ１４０６に伝達される。第１ビットインタリーバ１４０４は第１パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。第２ビットインタリーバ１４０６は第２パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。第１及び第２ビットインタリーバ１４０４、１４０６によって遂行されるビットインタリービングの例は、以後の図２４を参照して具体的に説明する。第１レートマッチング部１４０８は情報ビット列と第１及び第２ビットインタリーバ１４０４、１４０６から伝達されるビットインタリービングが行われるパリティビット列に対してレートマッチングを遂行する。

図１５を参照すれば、チャンネル符号化部(図示せず)からの符号化ビット列はビット選別部１５０２により一つの情報ビット列と２つのパリティビット列に選別される。情報ビット列はビットインタリーバを経ることなく、第１レートマッチング部１５０６に伝達される。一方、２つのパリティビット列は一つのビットインタリーバ１５０４に伝達される。ビットインタリーバ１５０４は第１パリティビット列と第２パリティビット列に対して所定個数のビット単位でビットインタリービングを遂行する。ビットインタリーバ１５０４により遂行されるビットインタリービングの例は、以後の図２５を参照して具体的に説明する。第１レートマッチング部１５０６はビット選別部１５０２から伝達される情報ビット列とビットインタリーバ１５０４から伝達されるビットインタリービングさあれたパリティビット列に対してレートマッチングを遂行する。

図１６は図１２及び図１３に対応する動作を示すフローチャートを示すもので、図１７は図１４及び図１５に対応する動作を示すフローチャートである。

図１６を参照すれば、ステップ１６０２ではチャンネル復号時に劣化性能の低下が発生することができる特定有効符号化率を設定する。ステップ１６０４では現在有効符号化率をチェックし、現在符号化率が設定された特定符号化率に含まれるかを判断する。もし、現在有効符号化率が特定有効符号化率に含まれるとステップ１６０６に進む一方、現在有効符号化率が特定有効符号化率に含まれないとステップ１６０８に進む。ステップ１６０６で、パリティビット列に対するビットインタリービングを通じてパリティビット列が有する反復周期を変化させた後、ステップ１６０８に進む。このステップ１６０８では、通常のレートマッチングのための動作を遂行するようになる。

図１６では特定有効符号化率の場合のみにビットインタリービングを適用することに限っているが、特定有効符号化率に関係なくすべての符号化率に対してビットインタリービングを適用することもできる。この場合には特定符号化率を設定し、現在符号化率が特定符号化率に含まれるかを判断するステップ１６０２及びステップ１６０４を省略することができる。

図１７を参照すれば、ステップ１７０２ではチャンネル符号化部の符号化ビットから情報ビットとパリティビットの選別を通じて情報ビット列と複数のパリティビット列が出力される。ステップ１７０４で、パリティビット列に対するビットインタリービングが遂行される。情報ビット列とビットインタリービングにより反復周期が変化されたパリティビット列に対しては通常のレートマッチングを遂行するようになる(ステップ１７０６)。

２．受信機
以下、本発明の第１実施形態による受信機の動作を添付の図面を参照して詳細に説明する。

図１９は、本発明の第１実施形態を非同期方式により提案された高速パケットデータサービス(ＨＳＤＰＡ)のための受信機に適用した例を示すものである。

図１９を参照すれば、複数の物理チャンネル(ＰｈＣＨ＃１乃至ＰｈＣＨ＃Ｎ)別にマッピングされた符号化ビットはブロック１９０１でデマッピングされて出力される。複数の物理チャンネル(ＰｈＣＨ＃１乃至ＰｈＣＨ＃Ｎ)別にデ-マッピングされた符号化ビットはブロック１９０３により１６ＱＡＭ変調方式のためのビット再配列が遂行される。ブロック１９０５では複数の物理チャンネル(ＰｈＣＨ＃１乃至ＰｈＣＨ＃Ｎ)別に再配列された符号化ビット列のそれぞれに対するブロックインタリービングが遂行される。ブロックインタリービングされた複数の符号化ビット列はブロック１９０７で一つの符号化ビット列で結合された後にブロック１９０９に提供される。

ブロック１９０９ではブロック１９０７から出力される符号化ビット列に対してビット別にビットデインタリービングが遂行される。すなわち、ブロック１９０９では符号化ビット列内で符号化ビットの位置を相互に切り換えることにより、送信機でビットインタリービングされる前の配列を有する符号化ビット列に復元する。すなわち、チャンネル符号化の特性による符号化ビットが有する周期性を復元する機能を遂行する。それにより、レートマッチング時の穿孔周期と符号化ビットの周期によりチャンネル復号時に性能が劣化するという問題を解決することができる。

ビットデインタリービングが遂行された符号化ビット列はブロック１９１１に提供されてチャンネル符号化が遂行される。コードブロック単位で復号化されたビット列はブロック１９１３によって結合され、伝送ブロック単位で出力される。伝送ブロック単位のビット列はブロック１９１５によりビットデスクランブリングが遂行される。ブロック１９１７によりビットデスクランブリングが遂行されたビット列に付着されたＣＲＣビットが脱着された後、伝送ブロックで上位階層に伝達される。

以下、符号化率が１/３のチャンネル符号化部を仮定するとき、受信機におけるビットデインタリーバの具現例を具体的に説明する。しかしながら、後述するビットデインタリーバの具現例は１/３の符号化率でなくいずれの符号化率を有するチャンネル符号化に対応するチャンネル復号化に対しても適用が可能である。

図２０及び図２１には、本発明の第１実施形態によるビットデインタリーバの詳細構成を示す。図２０及び図２１では性能劣化が発生できる状況であるかどうかによって選別的にビットデインタリービングが遂行される例を示している。

図２０は、パリティビット列に対して共通のビットデインタリーバを備える例を示すものである。

図２０を参照すれば、受信された符号化ビット列は第逆レートマッチング部２０１０により送信機でレートマッチングが行われる前の符号化ビット列で再構成される。この再構成された符号化ビット列は一つの情報ビット列と２つのパリティビット列に区分される。情報ビット列はビットデインタリーバを経ることなく、ビットコレクター２０２４に伝達される。一方、２つのパリティビット列は一つのビットデインタリーバ２０２２に伝達される。ビットデインタリーバ２０２２は第１パリティビット列と第２パリティビット列に対して所定個数のビット単位でビットデインタリービングを遂行する。ビットデインタリーバ２０２２によって遂行されるビットデインタリービングの例は、以後の図２５を参照して具体的に説明する。第１及び第２パリティビット列がビットデインタリーバ２０２２に伝達されることは第１スイッチ２０１２と第２スイッチ２０１４によって行われる。すなわち、第１パリティビット列は第１スイッチ２０１２によってビットコレクター２０２４に伝達され、あるいはビットデインタリーバ２０２２に伝達される。第２パリティビット列は第２スイッチ２０１４によりビットコレクター２０２４に伝達され、あるいはビットデインタリーバ２０２２に伝達される。第１及び第２スイッチ２０１２、２０１４はパリティビット列における反復周期とレートマッチングにおける穿孔周期が一致するかによって制御される。反復周期と穿孔周期が一致するかに対する判断は有効符号化率によって可能である。制御部２０１６は現在有効符号化率が穿孔周期性の問題を引き起こす特定有効符号化率に該当すれば、パリティビット列がビットデインタリーバ２０２２に伝達されるように第１及び第２スイッチ２０１２、２０１４を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しないと、パリティビット列がビットコレクター２０２４に伝達されるように第１及び第２スイッチ２０１２、２０１４を制御する。制御部２０１６が第１及び第２スイッチ２０１２、２０１４を制御するためには現在有効符号化率を知っているべきである。現在有効符号化率は上位階層または所定制御チャンネルを通じて送信機から受信された有効符号化率の決定パラメータを用いて算出される。具体的に、有効符号化率の決定パラメータは有効符号化率検査部２０１８に提供される。有効符号化率検査部２０１８は有効符号化率決定パラメータから有効符号化率情報を算出する。この算出された有効符号化率情報は制御部２０１６に提供される。

制御部２０１６が第１及び第２スイッチ２０１２、２０１４を制御するためには特定有効符号化率を知っているべきである。特定有効符号化率はメモリ２０２０に貯蔵される。したがって、制御部２０１６はメモリ２０２０から特定有効符号化率を獲得した後、現在有効符号化率が特定有効符号化率に含まれるかを判断する。そして、判断結果により制御部２０１６は第１及び第２スイッチ２０１２、２０１４を制御する。図２０では現在有効符号化率を獲得するための別途の構成を示しているが、制御部２０１６で該当機能をすべて遂行するように具現することもできる。

ビットコレクター２０２４は第１逆レートマッチング部２０１０またはビットデインタリーバ２０２２から伝達される情報ビット列とパリティビット列を一つの符号化ビット列で出力する。

図２１は、パリティビット列別にビットインタリーバを備える例を示すものである。

図２１を参照すれば、受信された符号化ビット列は第１逆レートマッチング部２１１０により送信機でレートマッチングが行われる前の符号化ビット列で再構成される。再構成された符号化ビット列は一つの情報ビット列と２つのパリティビット列に区分される。情報ビット列はビットデインタリーバを経ることなく、ビットコレクター２１２６に伝達される。一方、２つのパリティビット列のうち第１パリティビット列は第１ビットデインタリーバ２１２２に伝達され、残りの第２パリティビット列は第２ビットデインタリーバ２１２４に伝達される。第１ビットデインタリーバ２１２２は第１パリティビット列に対して所定個数のビット単位でビットデインタリービングを遂行する。そして、第２ビットデインタリーバ２１２４は第２パリティビット列に対して所定個数のビット単位でビットデインタリービングを遂行する。第１及び第２ビットデインタリーバ２１２２、２１２４によって行われるビットデインタリービングの例は、以後の図２４を参照して具体的に説明する。第１及び第２パリティビット列が第１及び第２ビットデインタリーバ２１２２、２１２４に伝達されることは第１スイッチ２１１２と第２スイッチ２１１４によって遂行される。すなわち、第１パリティビット列は第１スイッチ２１１２によりビットコレクター２１２６に伝達され、あるいは第１ビットデインタリーバ２１２２に伝達される。第２パリティビット列は第２スイッチ２１１４によりビットコレクター２１２６に伝達され、あるいは第２ビットデインタリーバ２１２４に伝達される。第１及び第２スイッチ２１１２、２１１４の制御はパリティビット列における反復周期とレートマッチングにおける穿孔周期が一致するかどうかにより行われる。反復周期と穿孔周期との一致可否に対する判断は有効符号化率により可能である。制御部２１１６は現在有効符号化率が穿孔周期性の問題を引き起こす特定有効符号化率に該当すれば、第１及び第２パリティビット列が第１及び第２ビットデインタリーバ２１２２、２１２４に伝達されるように第１及び第２スイッチ２１１２、２１１４を制御する。しかしながら、現在有効符号化率が特定有効符号化率に該当しないと、第１及び第２パリティビット列がビットコレクター２１２６に伝達されるように第１及び第２スイッチ２１１２、２１１４を制御する。制御部２１１６が第１及び第２スイッチ２１１２、２１１４を制御するためには現在有効符号化率を知っているべきである。現在有効符号化率は上位階層または所定制御チャンネルを通じて送信機から受信された有効符号化率の決定パラメータを利用して算出される。具体的に、有効符号化率の決定パラメータは有効符号化率検査部２１１８に提供される。有効符号化率検査部２１１８は有効符号化率決定パラメータから有効符号化率情報を算出する。この算出された有効符号化率情報は制御部２１１６に提供される。

制御部２１１６が第１及び第２スイッチ２１１２、２１１４を制御するためには特定有効符号化率を知っているべきである。前記特定有効符号化率はメモリ２１２０に貯蔵される。したがって、制御部２１１６はメモリ２１２０から特定有効符号化率を獲得した後、現在有効符号化率が特定有効符号化率に含まれるかを判断する。そして、判断結果により制御部２１１６は第１及び第２スイッチ２１１２、２１１４を制御する。図２１では現在有効符号化率を獲得するための別途の構成を示しているが、制御部２１１６で該当機能をすべて遂行するように具現することもできる。

ビットコレクター２１２６は第１逆レートマッチング部２１１０または第１及び第２ビットデインタリーバ２１２２、２１２４から伝達される情報ビット列とパリティビット列を一つの符号化ビット列で出力する。

図２２は、図２０及び図２１に対応する受信機の動作を示すフローチャートである。すなわち、特定符号化率でビットインタリービングを使用する場合に対応する端末の動作を示している。

図２２を参照すれば、ステップ２２０１では受信された符号化ビットに対する逆レートマッチングを遂行する。ステップ２２０３では現在有効符号化率をチェックし、前記現在符号化率が設定された特定符号化率に含まれるかを判断する。もし、現在有効符号化率が特定有効符号化率に含まれるとステップ２２０５に進み、現在有効符号化率が特定有効符号化率に含まれないとステップ２２０７に進む。ステップ２２０５で符号化ビット列のうちパリティビット列に対するビットデインタリービングを遂行することにより、送信機でビットインタリービングが遂行される前の順序を有するパリティビット列を出力する。ステップ２２０７では、パリティビット列と情報ビット列に対するビット収集を通じて一つの符号化ビット列を出力する。このように出力された符号化ビット列は通常のチャンネル復号化過程を通じて復号される。

図２２では特定有効符号化率の場合のみにビットインタリービングを適用することに限定しているが、特定有効符号化率に関係なくすべての符号化率に対してビットデインタリービングを適用することもできる。図２３には、この場合に受信機で遂行するようになる動作を示す。

図２３を参照すれば、ステップ２３０２では受信された符号化ビットに対する逆レートマッチングを遂行する。ステップ２３０４では符号化ビット列から選択されたパリティビット列に対するビットデインタリービングを遂行することにより、送信機でビットインタリービングが遂行される前の初期符号化ビット列と一致するように配列されたパリティビット列を出力する。ステップ２３０６ではビットデインタリービングが遂行されるパリティビット列と情報ビット列に対するビット収集を遂行して一つの符号化ビット列を出力する。

図２４にはパリティビット列別にビットインタリーバまたはビットデインタリーバが備えられる場合のビットインタリービング/ビットデインタリービングが遂行される一例を示し、図２５にはパリティビット列に対して一つのビットインタリーバまたは一つのビットデインタリーバが備えられる場合のビットインタリービング/ビットデインタリービングが遂行される一例を示す。図２４及び図２５では、ビットインタリービング/ビットデインタリービングを遂行するビット単位が６の場合を仮定している。

図２４を参照すれば、第１パリティビット列の１番目のパリティビットと第２パリティビット列の６番目のパリティビットの位置を交換し、第２パリティビット列の１番目のパリティビットと第１パリティビット列の６番目のパリティビットの位置を交換する。第１パリティビット列の２番目のパリティビットと第２パリティビット列の５番目のパリティビットの位置を交換し、第２パリティビット列の２番目のパリティビットと第１パリティビット列の５番目のパリティビットの位置を交換する。そして、第１パリティビット列の３番目のパリティビットと第２パリティビットの４番目のパリティビットの位置を交換し、第２パリティビット列の３番目のパリティビットと第１パリティビットの４番目のパリティビットの位置を交換する。一方、このようなビットインタリービングは６ビットのパリティビットを周期で反復的に遂行される。

第２実施形態
以下、本発明の第２実施形態について添付の図面を参照して詳細に説明する。

図２６は、本発明の第２実施形態を同期方式により提案された高速パケットデータサービス(１ｘＥＶ-ＤＶ)に適用した例を示すものである。

図２６を参照すれば、ブロック２６０１とブロック２６０３によりフレーム品質識別子とテールビットが追加されたビット信号はチャンネル符号化部２６０５を通じて符号化ビット列で出力される。符号化ビット列はインタリーバ２６０７に伝達されてビットインタリービング及び既存のブロックインタリービングが共に遂行された後、シンボル反復(ブロック２６０９)またはシンボル穿孔(ブロック２６１１)を通じてレートマッチングが行われる。レートマッチングにより物理チャンネルに伝送されることが決定された符号化ビットは該当物理チャンネルにマッピングされる。

図２７は、本発明の第２実施形態を非同期方式により提案された高速パケットデータサービス(ＨＳＤＰＡ)のための送信機に適用した例を示すものである。

図２７を参照すれば、ブロック２７０１は入力される伝送ブロックに対してＣＲＣを生成し、このＣＲＣを伝送ブロックに付着する。ＣＲＣが挿入された伝送ブロックはブロック２７０３によりビットスクランブリングが遂行される。ビットスクランブリングが遂行されることは高次変調方式で発生する送信シンボル平均電力の不均一を解決するためである。ビットスクランブリングが遂行された伝送ブロックはブロック２７０５によってチャンネル符号化部を構成する内部インタリーバのサイズに合うようにコードブロック単位で分割される。コードブロックはブロック２７０７によりチャンネル符号化が遂行された後、一つの符号化ビット列でブロック２７０９へ出力される。ブロック２７０９ではブロック２７０７から出力される符号化ビット列に対してビット別にビットインタリービングと既存のブロックインタリービングが遂行される。すなわち、ブロック２７０９では所定ビット単位とブロック単位で符号化ビットを相互に切り換えることにより、チャンネル符号化の特性による前記符号化ビットの周期性を除く機能を遂行する。特に、レートマッチング時の穿孔周期と符号化ビットの周期により、チャンネル復号時に性能が劣化する問題を解決するブロックである。また、ビットインタリービングによってバーストエラーを防ぐためのブロックインタリービングが同時に行われる。インタリービングされた符号化ビット列はブロック２７１１に提供されてＡＭＣ及びＩＲなどの複合再伝送を支援するための処理が行われる。すなわち、ブロック２７１１からは複合再伝送のための符号化ビットが選別されて出力される。ブロック２７１１から出力される符号化ビット列はブロック２７１３によって物理チャンネルを通じて伝送可能なサイズに分割されてブロック２７１５に提供される。このブロック２７１５では分割されたサイズの符号化ビット列別に１６ＱＡＭ変調方式のためのビット再配列が行われる。その後、ブロック２７１７により物理チャンネル別にマッピングされて最終出力される。

図２８は、本発明の第２実施形態のためのビットインタリーバを符号化ビット列(情報ビット列とパリティビット列)のそれぞれに対してすべて備える例を示すものである。図２８では、ＨＳ-ＤＳＣＨインタリーバをなくし、ＨＳ-ＤＳＣＨインタリービング(すなわち、ブロックインタリービング)とビットインタリービングを同一のインタリーバが遂行する。

図２８を参照すれば、チャンネル符号化部２８０１は入力ビットをチャンネル符号化を通じて符号化ビット列で出力する。図２８では、一つの情報ビット列と２つのパリティビット列が出力される例を仮定する。情報ビット列は情報ビットインタリーバ２８０５に提供され、パリティビット列はパリティビットインターリーバ２８０７に提供される。情報ビットインタリーバ２８０５は情報ビット列に対してインタリービングを遂行する。ここでのインタリービングは、従来のブロックインタリービングと同一の動作によって行われる。すなわち、情報ビットインタリービングは情報ビット列に対して既存のブロック単位で遂行される。一方、パリティビットインタリーバ２８０７はパリティビット列のそれぞれに対してビットインタリービングを遂行すると同時に、従来のブロックインタリービングを遂行する。ビットインタリービングはパリティビット列別に数個のビット単位と既存のブロック単位からなる。これは、前述したようにパリティビット列内でパリティビットの反復周期が穿孔周期と一致することにより引き起こされるチャンネル符号化器の性能劣化を除去し、バーストエラーを防ぐためである。

インタリービングが遂行されたパリティビット列のそれぞれは対応する第１レートマッチング部２８０９に伝達されてレートマッチングが行われる。この第１レートマッチング部２８０９はインタリービングが遂行された情報ビット列に対してレートマッチングを遂行せず、インタリービングが遂行された第１及び第２パリティビット列のそれぞれに対してレートマッチングを遂行する。第１レートマッチング部２８０９によって行われるレートマッチングは各ユーザで使用される仮想バッファ２８１１のサイズに出力ビットを一致させる役割に該当する。仮想バッファ２８１１は再伝送のための符号化ビットを貯蔵する。

第２レートマッチング部２８１３は仮想バッファ２８１１に貯蔵されたインタリービングが遂行された情報ビット列と第１レートマッチングが行われる第１パリティビット列及び第２パリティビット列のそれぞれに対応して物理チャンネルを通じて伝送される符号化ビットを決定するためのレートマッチングを遂行する。それにより、第２レートマッチング部２８１３からの出力符号化ビットの数は物理チャンネルを通じて伝送可能なビットの数と一致するようになる。第２レートマッチング部２８１３は複合再伝送技法を支援するために初期伝送または再伝送の可否により出力される符号化ビットのパターンを変化させる。

ビットコレクター２８１５は第２レートマッチング部２８１３から出力される３つのビット列を一つのビット列に再整列する。

本発明によるテスト結果
図２９は、第１実施形態で図１２及び図１３に示したビットインタリーバの例を適用してテストした結果を示すグラフである。このテストの条件では、既存のＨＳＤＰＡで使用されるターボ符号器と本発明によるビットインタリーバを含むターボ符号器において、１０％のＦＥＲを満たす基地局電力(Ipr/Ioc)を多数の符号化率で比較する。

図２９に示すように、性能劣化を発生させる特定符号化率のみでビットインタリーバを使用する。ビットインタリーバをターボ符号器と共に使用した結果は全体的に安定した基地局の電力を使用できるようにする。したがって、ビットインタリーバを共に使用するのがターボ符号器のみを使用する場合に比べて性能が改善されることがわかる。

図３０は、第１実施形態で図１４及び図１５に示したビットインタリーバの例を適用してテストした結果を示すものである。このテストの条件では、既存のＨＳＤＰＡで使用されるターボ符号器と本発明によるビットインタリーバを含むターボ符号器において１０％のＦＥＲを満たす基地局電力(Ipr/Ioc)を多数の符号化率で比較する。

図３０に示すように、既存のターボ符号器は特定符号化率で１０％のＦＥＲを満たすために相当に大きな電力を必要とし、これにより性能劣化が生じるようになる。しかしながら、ターボ符号器とビットインタリーバを共に使用した結果は全体的に安定した基地局の電力を使用可能なようになる。したがって、ビットインタリーバを共に使用するのがターボ符号器のみを使用する場合に比べて性能が改善されることがわかる。

通常のターボコーダの一例を示す図である。従来の同期方式を支援する移動通信システムで高速伝送チャンネルを生成する構成を示す図である。従来の非同期方式を支援する移動通信システムで高速伝送チャンネルの生成手続きを示す図である。従来のレートマッチング部の詳細構成を示す図である。移動通信システムで有効符号化率の変化に対応して必要な基地局電力を示す図である。移動通信システムで有効符号化率の変化によって発生する信号対雑音の比(ＳＮＲ)の変化を示すグラフである。通常のチャンネル符号化器から出力されるパリティビットの周期が穿孔周期と一致する一例を示す図である。本発明の実施形態による送信機を概念的に示す図である。本発明の第１実施形態を、同期方式を支援する移動通信システムの送信機に適用した例を示す図である。本発明の第１実施形態を、非同期方式を支援する移動通信システムの送信機に適用した例を示す図である。本発明の第１実施形態のためにビットインタリーバをパリティビット列に対して備える例を示す図である。本発明の第１実施形態によるビットインタリーバの具現例を示す図である。本発明の第１実施形態によるビットインタリーバの具現例を示す図である。本発明の第１実施形態によるビットインタリーバの具現例を示す図である。本発明の第１実施形態によるビットインタリーバの具現例を示す図である。本発明の第１実施形態によるビットインタリービングを符号化率により選別的に遂行させる送信機の動作を示すフローチャートである。本発明の第１実施形態によるビットインタリービングを符号化率に関係なく遂行させる送信機の動作を示すフローチャートである。本発明の実施形態による受信機を概念的に示す図である。本発明の第１実施形態を非同期方式を支援する移動通信システムの受信機に適用した例を示す図である。本発明の第１実施形態によるビットデインタリーバの具現例を示す図である。本発明の第１実施形態によるビットデインタリーバの具現例を示す図である。本発明の第１実施形態によるビットデインタリービングを符号化率により選別的に遂行させる受信機の動作を示すフローチャートである。本発明の第１実施形態によるビットデインタリービングを符号化率に関係なく遂行させる受信機の動作を示すフローチャートである。本発明の第１実施形態によりパリティビット列別にビットインタリーバまたはビットデインタリーバが備えた場合、ビットインタリービング及びビットデインタリービングの一例を示す図である。本発明の実施形態によりパリティビット列に対して一つのビットインタリーバまたは一つのビットデインタリーバが備える場合、ビットインタリービング及びビットデインタリービングの一例を示す図である。本発明の第２実施形態を、同期方式を支援する移動通信システムの送信機に適用した例を示す図である。本発明の第２実施形態を、非同期方式を支援する移動通信システムの送信機に適用した例を示す図である。本発明の第２実施形態のためにビットインタリーバを符号化ビット列(情報ビット列とパリティビット列)別に備える例を示す図である。本発明の実施形態によるビットインタリーバを適用してテストした結果を示すグラフである。本発明の実施形態によるビットインタリーバを適用してテストした結果を示すグラフである。

符号の説明

８１０チャンネル符号化部
８２０複合再伝送を担当する機能ブロック
８２２ビットインタリーバ
８２４レートマッチング部

Claims

少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信機において、
前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、
前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部と、
前記チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記パリティビット列を前記レートマッチング部にスイッチングするスイッチ部とを含んでおり、
ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力される場合であることを特徴とする送信機。
前記チャンネル符号化のために前記特定符号化率の使用有無に従って前記スイッチ部を制御する制御部をさらに備える請求項１記載の送信機。
前記ビットインタリーバは前記パリティビット列別にビットインタリービングを遂行する請求項１記載の送信機。
前記ビットインタリーバは前記パリティビット列間の相互に対してビットインタリービングを遂行する請求項１記載の送信機。
少なくとも一つのビット列を入力としてチャンネル符号化を遂行し、前記チャンネル符号化により少なくとも一つの情報ビット列と複数のパリティビット列を出力するチャンネル符号化部を含む移動通信システムの送信方法であって、
前記チャンネル符号化のために特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、
前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけ出力するようにレートマッチングを遂行する過程と、
前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して割り当てられた一つの物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、
ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力される場合であることを特徴とする送信方法。
前記ビットインタリービングは前記パリティビット列別に遂行する請求項５記載の送信方法。
前記ビットインタリービングは前記パリティビット列間の相互に対して遂行する請求項５記載の送信方法。
移動通信システムの送信機において、
少なくとも一つのビット列に対して所定の符号化率によるチャンネル符号化を遂行して符号化ビット列を出力するチャンネル符号化部と、
前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別するビット選別部と、
前記所定符号化率で特定符号化率の使用有無に従ってスイッチ制御信号を出力する制御部と、
前記スイッチ制御信号によって前記パリティビット列をスイッチングするスイッチ部と、
前記所定符号化率で前記特定符号化率が使用されることにより、前記スイッチ部から前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する一つ以上のビットインタリーバと、
前記ビットインタリービングが遂行されるパリティビット列または前記所定符号化率で前記特定符号化率が使用されないことにより、前記スイッチ部から提供される前記パリティビット列と共に前記少なくとも一つの情報ビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行するレートマッチング部とを含んでおり、
ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力されるようにすることを特徴とする送信機。
前記ビットインタリーバは前記パリティビット列別にビットインタリービングを遂行する請求項８記載の送信機。
前記ビットインタリーバは前記パリティビット列間の相互に対してビットインタリービングを遂行する請求項８記載の送信機。
移動通信システムにおける送信方法であって、
少なくとも一つのビット列に対して所定符号化率によるチャンネル符号化を遂行して符号化ビット列を出力する過程と、
前記符号化ビット列から少なくとも一つの情報ビット列と複数のパリティビット列を選別する過程と、
前記所定符号化率で特定符号化率が使用されたとき、前記複数のパリティビット列を入力し、前記各パリティビット列内でパリティビットが有する反復周期とレートマッチング時の穿孔パターンが一致しないように前記複数のパリティビット列に対してビットインタリービングを遂行する過程と、
前記少なくとも一つの情報ビット列と前記ビットインタリービングが遂行されたパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程と、
前記所定符号化率で前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して割り当てられた一つ以上の物理チャンネルを通じて伝送可能なビット数だけが出力されるようにレートマッチングを遂行する過程とを含んでおり、
ここで、前記特定符号化率は前記レートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力される場合であることを特徴とする送信方法。
前記ビットインタリービングは前記パリティビット列別に遂行する請求項１１記載の送信方法。
前記ビットインタリービングは前記パリティビット列間の相互に対して遂行する請求項１１記載の送信方法。
少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信機であって、
前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する逆レートマッチング部と、
前記逆レートマッチングが遂行されるパリティビット列を入力し、前記各パリティビット列内のパリティビットが送信機でのビットインタリービングが遂行される前に反復周期を有するように前記複数のパリティビット列に対してビットデインタリービングを遂行する少なくとも一つのビットデインタリーバと、
前記少なくとも一つの情報ビット列と前記パリティビット列または前記ビットデインタリービングが遂行されるパリティビット列を入力して一つの符号化ビット列を出力するビットコレクターと、
チャンネル符号化のために特定符号化率が使用されたとき、前記パリティビット列を前記一つ以上のビットデインタリーバにスイッチングし、前記チャンネル符号化のために前記特定符号化率でない他の符号化率が使用されたとき、前記パリティビット列を前記ビットコレクターにスイッチングするスイッチ部とを含んでおり、
ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力される場合であることを特徴とする受信機。
前記チャンネル符号化のために前記特定符号化率の使用有無により前記スイッチ部を制御する制御部をさらに備える請求項１４記載の受信機。
前記ビットデインタリーバは前記パリティビット列別にビットデインタリービングを遂行する請求項１４記載の受信機。
前記ビットデインタリーバは前記パリティビット列間の相互に対してビットデインタリービングを遂行する請求項１４記載の受信機。
少なくとも一つの情報ビット列と複数のパリティビット列からなる符号化ビット列を受信する移動通信システムの受信方法であって、
前記少なくとも一つの情報ビット列と前記複数のパリティビット列を入力して逆レートマッチングを遂行する過程と、
チャンネル符号化のために特定符号化率が使用されたとき、前記各パリティビット列内のパリティビットが送信機におけるビットインタリービングが遂行される前に反復周期を持つように前記複数のパリティビット列に対してビットデインタリービングを遂行する過程と、
前記少なくとも一つの情報ビット列と前記ビットデインタリービングが遂行されたパリティビット列を入力して一つの符号化ビット列を出力する過程と、
前記チャンネル符号化のために前記特定符号化率でなく異なる符号化率が使用されたとき、前記少なくとも一つの情報ビット列と前記パリティビット列を入力して一つの符号化ビット列を出力する過程とを含んでおり、
ここで、前記特定符号化率はレートマッチング時の穿孔パターンと一致する反復周期を有するパリティビット列が出力される場合であることを特徴とする受信方法。
前記ビットデインタリービングは前記パリティビット列別に遂行する請求項１８記載の受信方法。
前記ビットデインタリービングは前記パリティビット列間の相互に対して遂行する請求項１８記載の受信方法。