JP3992775B2

JP3992775B2 - Computer equipment

Info

Publication number: JP3992775B2
Application number: JP03739997A
Authority: JP
Inventors: 富康上田; 洋佐藤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1997-02-21
Filing date: 1997-02-21
Publication date: 2007-10-17
Anticipated expiration: 2017-02-21
Also published as: JPH10240406A

Description

【０００１】
【発明の属する技術分野】
本発明は、演算装置、入力装置、表示装置とを備えたコンピュータ装置に関し、特に、入力装置がフルキーボードとポインティングデバイスとの２つの入力装置であり、この２つの入力装置を演算装置から離れた場所に配置することができるコンピュータ装置に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータでは、入力装置としてフルキーボードとマウスまたはトラックボールとを備えたものが一般的な構成となっている。このようなコンピュータ装置の構成を図１１、図１２に示す。
【０００３】
図１１は、従来技術に係るコンピュータ装置３０の構成を示すブロック図で、演算装置Ａと、フルキーボードによる第１の入力装置Ｂ１と、マウスまたはトラックボールによる第２の入力装置Ｂ２と、表示装置Ｃとを備えて構成されている。前記演算装置Ａと第１の入力装置Ｂ１及び第２の入力装置Ｂ２との間は、それぞれ双方向のＴＴＬレベル信号の双方向信号伝送路２７、２８で接続され、この間はシリアル信号伝送がなされる。
【０００４】
図１２は、前記コンピュータ装置３０の演算装置Ａと第１の入力装置Ｂ１、演算装置Ａと第２の入力装置Ｂ２との間の信号伝送の構成を示す回路図である。演算装置Ａには第１の入力装置Ｂ１との間で双方向の信号伝送するための通信制御回路２５ａ、第２の入力装置Ｂ２との間で双方向の信号伝送するための通信制御回路２６ａが設けられ、第１の入力装置Ｂ１に演算装置Ａと双方向の信号伝送するための通信制御回路２５ｂ、第２の入力装置Ｂ２に演算装置Ａと双方向の信号伝送するための通信制御回路２６ｂが設けられている。演算装置Ａから第１の入力装置Ｂ１に制御コマンドを出力するときには、前記通信制御回路２５ａからデータ信号とクロック信号とが出力され、双方向伝送路２７を通じて第１の入力装置Ｂ１の通信制御回路２５ｂに入力される。逆に、第１の入力装置Ｂ１から演算装置Ａにデータを出力するときには、第１の入力装置Ｂ１の通信制御回路２５ｂからデータ信号とクロック信号とが出力され、演算装置Ａの通信制御回路２５ａに入力される。第２の入力装置Ｂ２についても同様の信号伝送がなされる。
【０００５】
【発明が解決しようとする課題】
上記のように構成されるコンピュータ装置を生産設備等の制御装置として利用するとき、演算装置の設置場所と、第１及び第２の入力装置、表示装置の設置場所とを数メートル以上離して設置しなければならない場合がある。このように演算装置と入力装置とを離して設置する場合には、これらの間の制御信号に周辺機器からのノイズが混入することによる誤動作が発生したり、逆に制御信号が周辺機器に対して電磁障害を与える恐れがある。
【０００６】
本発明は、演算装置と入力装置とを離隔地点に設置した場合にも上記のごとき障害を発生させない信号伝送方法を採用したコンピュータ装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本願の第１発明は、演算装置と、第１の入力装置と、第２の入力装置とを備え、前記演算装置と前記第１の入力装置及び第２の入力装置との間で双方向の信号伝送がなされるコンピュータ装置において、前記第１の入力装置に対応する双方向信号と第２の入力装置に対応する双方向信号とを、送信信号および受信信号も含めて時分割して１つの双方向信号に混合すると共に、この１つに混合された双方向信号を第１の入力装置に対応する双方向信号と第２の入力装置に対応する双方向信号とに戻す混合回路を、前記演算装置の側と前記第１及び第２の入力装置の側との双方に備え、前記演算装置と前記第１及び第２の入力装置との間で、前記混合回路により混合した信号の伝送がなされることを特徴とする。
【０００８】
上記構成によれば、演算装置と第１及び第２の入力装置との間のそれらに対応する２つの双方向信号は、送信側においては、混合回路により送信信号および受信信号も含めて時分割して１つの双方向信号に混合されて伝送路で伝送され、受信側においては、送信信号および受信信号も含めて時分割して混合されている１つの双方向信号が第１及び第２の入力装置に対応する２つの双方向信号に戻され、演算装置と第１及び第２の入力装置との間で互いの信号が入出力される。
【０００９】
上記コンピュータ装置は、平衡信号変換回路にＲＳ４２２信号変換回路を用いて構成することができ、ＲＳ４２２は平衡型デジタル電圧インタフェースとして、平衡信号伝送の電気的特性が定められており、ノイズの影響を受け難い平衡信号伝送として採用することができる。
【００１０】
また、本願のコンピュータ装置は、１つに混合された伝送路中の双方向信号を単独の伝送路上の送信信号と受信信号とに分離すると共に、前記両単方向信号を前記双方向信号に戻す信号分離回路と、前記単方向信号を光信号に変換すると共に、前記光信号を前記単方向信号に戻す光信号変換回路と、を前記演算装置と前記入力装置との双方に備え、前記演算装置側の光信号変換回路と前記入力装置側の光信号変換回路との間を光ケーブルで接続したことを特徴とする。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して本発明の一実施形態について説明し、本発明の理解に供する。尚、以下に示す実施形態は本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。
【００１７】
図１は、本発明の第１の実施形態に係るコンピュータ装置の構成を示すブロック図である。尚、従来構成と共通する要素には同一の符号を付している。
【００１８】
図１において、第１の実施形態に係るコンピュータ装置１は、生産設備の制御装置として構成されており、演算装置Ａと、第１の入力装置Ｂ１と、第２の入力装置Ｂ２と、表示装置Ｃと、演算装置Ａと第１の入力装置Ｂ１及び第２の入力装置Ｂ２との間の信号伝送を制御する混合回路４ａ、４ｂ、信号分離回路５ａ、５ｂ、平衡信号変換回路６ａ、６ｂと、平衡信号伝送路７とを備えて構成されている。
【００１９】
前記第１の入力装置Ｂ１はフルキーボードによるデータ入力手段、第２の入力装置Ｂ２はマウスあるいはトラックボールによるデータ入力手段である。本構成に係るコンピュータ装置１では、制御の都合上から前記演算装置Ａと、第１及び第２の入力装置Ｂ１、Ｂ２、表示装置Ｃとの間が数メートル以上に離れた離隔地点にそれぞれを設置するため、その間の信号伝送に対して周辺機器からのノイズの影響を受けないこと、逆に周辺機器に対して不要輻射による影響を与えないようにするため、信号伝送経路に前記混合回路４ａ、４ｂ、信号分離回路５ａ、５ｂ、平衡信号変換回路６ａ、６ｂ、平衡信号伝送路７を設けて、信号伝送を平衡信号により行う。
【００２０】
以下に、コンピュータ装置１の特徴である信号伝送のための各構成要素について順を追って説明する。まず、混合回路４ａ、４ｂについて説明する。図２は混合回路の構成を示す回路図、図３は時分割信号転送のタイミング図である。
【００２１】
図２において、演算装置Ａ側の混合回路４ａは、演算装置Ａと第１の入力装置Ｂ１との間で相互に入出力するための双方向信号ａ₁と、演算装置Ａと第２の入力装置Ｂ２との間で相互に入出力するための双方向信号ａ₂との２つの双方向信号を混合して、１つの双方向信号ａ₃に変換する。
【００２２】
演算装置Ａには、先に従来構成において示したように、第１の入力装置Ｂ１との信号伝送のための通信制御回路（ＬＳＩ）２５ａと、第２の入力装置Ｂ２との信号伝送のための通信制御回路（ＬＳＩ）２６ａとが設けられており、それぞれデータ信号とクロック信号とからなる２つの双方向信号ａ₁、ａ₂の入出力制御を行っている。この２つの双方向信号ａ₁、ａ₂は、前記混合回路４ａに設けられた混合制御回路１４ａによって１つの双方向信号ａ₃に変換される。
【００２３】
同様に、第１及び第２の入力装置Ｂ１、Ｂ２の側にも、それぞれ通信制御回路２５ｂ、２６ｂが設けられており、第１の入力装置Ｂ１の通信制御回路２５ｂの双方向信号ｂ₁と、第２の入力装置Ｂ２の通信制御回路２６ｂの双方向信号ｂ₂とは、第１及び第２の入力装置Ｂ１、Ｂ２側の混合回路４ｂに設けられた混合制御回路１４ｂによって混合され、１つの双方向信号ｂ₃に変換される。
【００２４】
演算装置Ａから第１の入力装置Ｂ１または第２の入力装置Ｂ２に制御コマンドを出力するときは、演算装置Ａ内の通信制御回路２５ａまたは２６ｂから出力された２つの非同期の送信信号ａ₁（Ｔ）、ａ₂（Ｔ）は、混合回路４ａ内の入力ポートＰ１、Ｐ２、Ｐ３、Ｐ４から混合制御回路１４ａに入力される。この混合制御回路１４ａは予め設定された変換手順により、送信信号ａ₁（Ｔ）と送信信号ａ₂（Ｔ）とが１つの送信信号ａ₃（Ｔ）に変換され、バッファ３５、３６を通じて出力される。尚、前記ａ₁（Ｔ）、ａ₂（Ｔ）等の記載は、双方向信号であるａ₁、ａ₂等の送信（Transmission）と受信（Recept）とを区別するもので、双方向信号の中の送信信号に（Ｔ）、受信信号に（Ｒ）を付している。以下の記載においても同様である。
【００２５】
第１の入力装置Ｂ１または第２の入力装置Ｂ２からのデータ入力は、演算装置Ａ側の混合回路４ａ内の入力ポートＰ５、Ｐ６から混合制御回路１４ａに入力される。混合制御回路１４ａは予め設定された変換手順により、１つの受信信号ａ₃（Ｒ）をデータ信号とクロック信号とで構成された２つの受信信号ａ₁（Ｒ）とａ₂（Ｒ）とに変換し、出力バッファ３１、３２、３３、３４を通じて演算装置Ａ内の通信制御回路２５ａまたは２６ａに出力する。
【００２６】
上記演算装置Ａ側の混合回路４ａにおける動作と同様の動作が、第１及び第２の入力装置Ｂ１、Ｂ２側の混合回路４ｂにおいてもなされ、第１の入力装置Ｂ１の送信信号ｂ₁（Ｔ）と第２の入力装置Ｂ２の送信信号ｂ₂（Ｔ）とが混合されて送信信号ｂ₃（Ｔ）として出力され、演算装置Ａからの受信信号ｂ₃（Ｒ）は受信信号ｂ₁（Ｒ）と受信信号ｂ₂（Ｒ）とに振り分けられて第１及び第２の入力装置Ｂ１、Ｂ２にそれぞれ入力される。
【００２７】
上記混合回路４ａ、４ｂによる信号の混合動作は、図３に示すように、時分割で転送することによって行われる。
【００２８】
図３は、時分割のタイミング図で、演算装置Ａと第１及び第２の入力装置Ｂ１、Ｂ２との間における信号伝送の時分割内容を示している。同図において、同期（１）は演算装置Ａから第１の入力装置Ｂ１へ向けての送信信号ａ₁（Ｔ）を送信信号ａ₃（Ｔ）として出力するタイミングであり、第１の入力装置Ｂ１は受信信号ｂ₁（Ｒ）として受信する。また、同期（２）は第１の入力装置Ｂ１から演算装置Ａへ向けての送信信号ｂ₁（Ｔ）を送信信号ｂ₃（Ｔ）として出力するタイミングであり、演算装置Ａは受信信号ａ₁（Ｒ）として受信する。更に、同期（３）は演算装置Ａから第２の入力装置Ｂ２へ向けての送信信号ａ₂（Ｔ）を送信信号ａ₃（Ｔ）として出力するタイミングであり、第２の入力装置Ｂ２は受信信号ｂ₂（Ｒ）として受信する。更に、同期（４）は第２の入力装置Ｂ２から演算装置Ａへ向けての送信信号ｂ₂（Ｔ）を送信信号ｂ₃（Ｔ）として出力するタイミングであり、演算装置Ａは受信信号ａ₂（Ｒ）として受信する。以降は同期（１）から（４）までを繰り返す。
【００２９】
次に、信号分離回路５ａ、５ｂについて説明する。図４は信号分離回路の構成を示す回路図である。
【００３０】
図４において、信号分離回路５ａは、双方向信号と単方向信号とのいずれか一方を他方に変換する変換制御回路１５ａを備えて構成されている。演算装置Ａから第１の入力装置Ｂ１または第２の入力装置Ｂ２への信号伝送するときは、先に説明した混合回路４ａにより１つに混合された双方向信号ａ₃として出力されたデータ信号とクロック信号とが、この信号分離回路５ａの入力バッファ３７、３８を通じて前記変換制御回路１５ａに入力される。変換制御回路１５ａは予め設定された通信手順と通信速度に準じて入力されたデータ信号に通信制御用のコマンドを付加して送信信号とし、送信信号出力バッファ３９を通じて送信信号ａ₄を出力する。
【００３１】
第１の入力装置Ｂ１または第２の入力装置Ｂ２からの入力信号は、受信信号ａ₅として入力バッファ４０を通じて変換制御回路１５ａに入力される。前記変換制御回路１５ａは予め設定された通信手順と通信速度に準じて受信信号ａ₅から通信制御用コマンドを削除して演算装置Ａへの入力データとし、出力バッファ４１、４２を通じてデータ信号とクロック信号とを混合回路４ａに出力する。
【００３２】
第１及び第２の入力装置Ｂ１、Ｂ２側の信号分離回路５ｂも同様に変換制御回路１５ｂを備えて構成されており、前記演算装置Ａ側の信号分離回路５ａと、第１及び第２の入力装置Ｂ１、Ｂ２側の信号分離回路５ｂとは、予め設定された通信手順と通信速度とに従って動作する。
【００３３】
次いで、平衡信号変換回路６ａ、６ｂ及び伝送路７について、平衡信号回路の好ましい実施態様として、ＲＳ４２２規格になるＲＳ４２２回路を採用した構成を図５を参照して説明する。
【００３４】
図５において、演算装置Ａ側の平衡信号変換回路６ａ及び第１及び第２の入力装置Ｂ１、Ｂ２側の平衡信号変換回路６ｂは、それぞれＲＳ４２２信号変換回路として構成され、この間の平衡信号伝送路７はＲＳ４２２信号伝送路として構成されている。演算装置Ａ側の平衡信号変換回路６ａは、ラインドライバ１７ａとラインレシーバ１８ａとを備えて構成され、演算装置Ａ側の信号分離回路５ａによって単方向信号に分離された送信信号ａ₄は、ラインドライバ１７ａによりＲＳ４２２信号（平衡信号）に変換され、平衡信号伝送路７により伝送されて第１及び第２の入力装置Ｂ１、Ｂ２側の平衡信号変換回路６ｂが備えたラインレシーバ１８ｂに入力される。このラインレシーバ１８ｂにより単方向信号ｂ₄に変換された受信信号は、第１及び第２の入力装置Ｂ１、Ｂ２側の信号分離回路５ｂに入力される。
【００３５】
第１及び第２の入力装置Ｂ１、Ｂ２側の信号分離回路５ｂからの送信信号ｂ₅は、平衡信号変換回路６ｂのラインドライバ１７ｂでＲＳ４２２信号に変換され、平衡信号伝送路７により伝送されて演算装置Ａ側の平衡信号変換回路６ａのラインレシーバ１８ａに入力される。このラインレシーバ１８ａにより単方向信号ａ₅に変換された受信信号は、演算装置Ａ側の信号分離回路５ｂに入力される。
【００３６】
この平衡信号伝送における前記ラインレシーバ１８ａ、１８ｂは、差動アンプとして構成されているのでコモンモードノイズは除去され、前記平衡信号伝送路７は、図示するように、より平衡度の高い２対のツイストペア線が用いられているのでノーマルモードノイズが乗りにくく、耐ノイズ性に優れた信号伝送を行うことができ、信号伝送の距離が長くなった場合にも外来ノイズによる誤動作や不要輻射による周辺機器への影響を排除することができる。
【００３７】
従って、上記第１の実施形態による構成により、演算装置Ａと第１及び第２の入力装置Ｂ１、Ｂ２とは、それぞれ混合回路４ａ、４ｂと、信号分離回路５ａ、５ｂと、平衡信号変換回路６ａ、６ｂとにより、平衡信号伝送路７で接続できるので、周辺機器からのノイズによる影響を受け難く、また、逆に周辺機器に電磁障害を与えないので、生産設備内で演算装置Ａと第１及び第２の入力装置Ｂ１、Ｂ２とを離隔地点に設置したような場合でも正常な動作を確保できる。
【００３８】
次に、本発明の第２の実施形態に係るコンピュータ装置について説明する。図６は第２の実施形態に係るコンピュータ装置の構成を示すブロック図、図７は光信号変換回路の構成を示すブロック図である。尚、先の構成と共通する要素には同一の符号を付し、その説明は省略する。
【００３９】
図６において、第２の実施形態に係るコンピュータ装置２は、演算装置Ａと第１及び第２の入力装置Ｂ１、Ｂ２とにそれぞれ設けられた信号分離回路５ａと信号分離回路５ｂとの間の単方向信号ａ₄、ａ₅、ｂ₄、ｂ₅を、それぞれ光信号変換回路１０ａ、１０ｂによって光信号に変換し、光ケーブル１１により相互に伝送できるように構成されている。
【００４０】
前記光信号変換回路１０ａ、１０ｂは、図７に示すように構成されている。光信号変換回路１０ａ、１０ｂにはそれぞれ電気−光変換回路１９ａ、１９ｂと、光−電気変換回路２０ａ、２０ｂとが設けられており、ＴＴＬレベル信号の送信信号ａ₄、ｂ₅は、それぞれ電気−光変換回路１９ａ、１９ｂにより光信号に変換されて光ケーブル１１で伝送される。光ケーブル１１で伝送されてきた光信号は、光−電気変換回路２０ａ、２０ｂでそれぞれＴＴＬレベル信号の受信信号ａ₅、ｂ₄に変換される。
【００４１】
光信号による信号伝送は、信号伝送路を電気的に絶縁することになるので、原理的にコモンモードノイズを除去することができ、第１の実施形態において説明した平衡信号伝送において除去できないような大きなコモンモードノイズに対しても有効に作用する。従って、本構成になるコンピュータ装置２は、ノイズ発生源の多い生産設備等に演算装置Ａと入力装置Ｂとを離隔地点に設置したような状態でも、周辺機器からのノイズの影響を受け難く、特に大きな誘導ノイズの発生源があるような環境では有効である。また、光信号伝送は原理的にも電磁輻射を発生させないので、周辺機器に電磁障害を与えることがない。
【００４２】
上記したごとく、周辺ノイズの影響を受け難い光信号変換による信号伝送路の絶縁の構成は、図８に示すように、フォトカプラを用いて構成することもできる。
【００４３】
図８は、演算装置Ａ側に設けられた信号分離回路５ａと、第１及び第２の入力装置Ｂ１、Ｂ２側に設けられた信号分離回路５ｂとの間に、それぞれフォトカプラ絶縁回路１２ａ、１２ｂを設け、その間を２対のツイストペア線による絶縁信号ケーブル１３で接続したものである。この構成での信号伝送はカレントループ伝送となるため、線路抵抗やノイズの影響を受け難く、また信号伝送路は絶縁されるので、伝送経路上に混入したノイズが遮断され、よりノイズに強い信号伝送を実現することができる。
【００４４】
次いで、第１及び第２の実施形態において説明した混合回路４ａ、４ｂの時分割転送方式のより好ましい態様を本発明の第３の実施形態として説明する。図９は第３の実施形態に係る混合回路の構成を示すブロック図、図１０は信号伝送の状態を説明する模式図である。
【００４５】
本実施形態では、演算装置Ａ側の混合回路２１ａをマスターとし、第１及び第２の入力装置Ｂ１、Ｂ２側の混合回路２１ｂをスレーブとして、マスターである混合回路２１ａの同期タイミングに従って、スレーブである混合回路２１ｂが動作するように構成されている。更に、図１０に示すように、混合回路２１ａ（または混合回路２１ｂ）から出力される双方向信号ａ₃（ｂ₃）は、バケット１とバケット２とにより構成され、前記バケット１には第１の入力装置Ｂ１と第２の入力装置Ｂ２との区分、前記バケット２には転送するコマンドデータやステータス情報が載せられ、バケット２に転送するコマンドデータやステータス情報がない場合には、マスターとスレーブとの間で予め設定されたダミーデータを転送する時分割転送方式として構成されている。この構成により、２つの非同期の双方向信号ａ₁、ａ₂（ｂ₁、ｂ₂）を同期化して時分割に転送し、１つの双方向信号ａ₃（ｂ₃）とする。
【００４６】
図９において、演算装置Ａ側の混合回路２１ａがマスターとして、第１及び第２の入力装置Ｂ１、Ｂ２側の混合回路２１ｂがスレーブとして動作する。まず、混合回路２１ａが混合回路２１ｂに向けて混合信号ａ₃（Ｔ）を出力する場合と、混合回路２１ｂから混合回路２１ａに混合信号ａ₃（Ｒ）を入力する場合との混合回路２１ａの動作について説明する。
【００４７】
演算装置Ａから第１の入力装置Ｂ１への送信信号ａ₁（Ｔ）、演算装置Ａから第２の入力装置Ｂ２への送信信号ａ₂（Ｔ）がそれぞれ送信信号入力部４３、４４に入力されると、送信信号ａ₁（Ｔ）、ａ₂（Ｔ）は同期タイミングで出力するまで待機のため、それぞれ出力データ記憶部４５、４６に記憶される。この出力データ記憶部４５、４６には、前記送信信号入力部４３、４４に信号入力がないときに出力する予め設定されたダミーデータも記憶されている。前記出力データ記憶部４５、４６に一時記憶された出力データは、転送部４７により同期タイミング発生部２２からの同期タイミングに従ってバケット１に第１の入力装置Ｂ１、第２の入力装置Ｂ２の区別、バケット２に出力データ記憶部４５と出力データ記憶部４６とから該当する出力データが転送され、この出力データは出力部４８により同期タイミング発生部２２からの同期タイミングに従ってスレーブである第１及び第２の入力装置Ｂ１、Ｂ２に向けて混合信号ａ₃（Ｔ）として出力される。
【００４８】
混合回路２１ｂからの混合信号ａ₃（Ｒ）を入力するときには、混合信号ａ₃（Ｒ）が入力部４９に入力されると、入力装置検出部５０において入力データのバケット１から第１の入力装置Ｂ１、第２の入力装置Ｂ２の区別が検出され、検出された入力装置の区分に該当するバケット２のデータはそれぞれ入力データ記憶部５１、５２に配分されて演算装置Ａに出力するまで記憶され、この入力データ記憶部５１、５２に記憶された内容が予め設定されたダミーデータでないとき受信信号出力部５３、５４からそれぞれ受信信号ａ₁（Ｒ）、ａ₂（Ｒ）として演算装置Ａに出力される。
【００４９】
次に、スレーブ側の混合回路２１ｂに混合回路２１ａからの混合信号ｂ₃（Ｒ）を入力する場合と、混合回路２１ｂが混合回路２１ａに向けて混合信号ｂ₃（Ｔ）を出力する場合との混合回路２１ｂの動作について説明する。
【００５０】
混合回路２１ａからの混合信号ｂ₃（Ｒ）を入力するときには、混合信号ｂ₃（Ｒ）が入力部５５に入力されると、同期タイミング検出部２３により混合信号ｂ₃（Ｒ）のデータから同期タイミングが検出され、出力データ転送部５６は混合信号ｂ₃（Ｒ）のバケット１から入力装置Ｂ１、Ｂ２の区別を判別し、該当するデータはそれぞれ出力データ記憶部５７、５８に第１の入力装置及び第２の入力装置Ｂ２に出力するまで記憶され、この出力データ記憶部５７、５８に記憶された内容が予め設定されたダミーデータでないとき受信信号出力部５９、６０からそれぞれ第１の入力装置Ｂ１または第２の入力装置Ｂ２にそれぞれ受信号ｂ₁（Ｒ）、ｂ₂（Ｒ）として出力される。
【００５１】
第１及び第２の入力装置Ｂ１、Ｂ２からの送信信号ｂ₁（Ｔ）、ｂ₂（Ｔ）を出力するときには、送信信号ｂ₁（Ｔ）、ｂ₂（Ｔ）がそれぞれ送信信号入力部６１、６２に入力されると、送信信号ｂ₁（Ｔ）、ｂ₂（Ｔ）の内容を混合信号ｂ₃として出力するまで待機のため、それぞれ入力データ記憶部６３、６４に記憶される。この入力データ記憶部６３、６４には、前記送信信号入力部６１、６２に信号入力がないときに出力する予め設定されたダミーデータも記憶されている。前記入力データ記憶部６３、６４に一時記憶された入力データは、入力データ転送部６５により同期タイミング検出部２３からの同期タイミングに従ってバケット１に第１の入力装置Ｂ１、第２の入力装置Ｂ２の区別、バケット２に入力データ記憶部６３と入力データ記憶部６４とから該当する入力データが転送され、この入力データは出力部６６により同期タイミング検出部２３からの同期タイミングに従ってマスターである演算装置Ａに向けて混合信号ｂ₃（Ｔ）として出力される。
【００５２】
上記動作により、演算部Ａから第１の入力装置Ｂ１または第２の入力装置Ｂ２への２つの送信信号ａ₁（Ｔ）、ａ₂（Ｔ）は、１つの混合信号ａ₃（Ｔ）として混合回路２１ａから出力され、信号分離回路５ａ、平衡信号変換回路６ａ、平衡信号伝送路７、平衡信号変換回路６ｂ、信号分離回路５ｂを通じて混合信号ｂ₃（Ｒ）として第１及び第２の入力装置Ｂ１、Ｂ２側の混合回路２１ｂに伝送され、受信信号ｂ₁（Ｒ）は第１の入力装置Ｂ１に、受信信号ｂ₂（Ｒ）は第２の入力装置Ｂ２に入力される。また、第１の入力装置Ｂ１からの送信信号ｂ₁（Ｔ）及び第２の入力装置Ｂ２からの送信信号ｂ₂（Ｔ）は混合回路２１ｂにより混合され混合信号ｂ₃（Ｔ）として出力され、信号分離回路５ｂ、平衡信号変換回路６ｂ、平衡信号伝送路７、平衡信号変換回路６ａ、信号分離回路５ａを通じて混合信号ａ₃（Ｒ）として演算装置Ａ側の混合回路２１ａに伝送され、第１の入力装置Ｂ１からの受信信号ａ₁（Ｒ）と第２の入力装置Ｂ２からの受信信号ａ₂（Ｒ）として演算装置Ａに入力される。
【００５３】
以上説明した各実施形態において、第１の入力装置Ｂ１内の通信制御回路２５ｂに第２の入力装置Ｂ２の通信制御回路２６ｂ、混合回路４ｂ、信号分離回路５ｂを一体的にＬＳＩとして構成することもできる。第２の入力装置Ｂ２はマウスまたはトラックボールであり、回路構成の収容に制限があるため、この構成により具体化することができる。
【００５４】
【発明の効果】
以上の説明の通り本願の第１発明によれば、演算装置と第１及び第２の入力装置との間の２つの双方向信号は、送信側において１つの双方向信号に混合多重化して伝送し、受信側においては、多重化している１つの双方向信号を第１及び第２の入力装置に対応する２つの双方向信号に戻して演算装置と第１及び第２の入力装置との間で互いの信号を入出力させられる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るコンピュータ装置の構成を示すブロック図。
【図２】上記構成における信号分離回路の構成を示す回路図。
【図３】上記構成における時分割の同期タイミング図。
【図４】上記構成における信号分離回路の構成を示す回路図。
【図５】上記構成における平衡信号変換回路の構成を示す回路図。
【図６】本発明の第２の実施形態に係るコンピュータ装置の構成を示すブロック図。
【図７】上記構成における光信号変換回路の構成を示す回路図。
【図８】光信号変換と平衡信号変換とを併用した信号伝送の構成を示す回路図。
【図９】本発明の第３の実施形態に係る混合回路の構成を示すブロック図。
【図１０】上記構成における同期タイミング図。
【図１１】従来例に係るコンピュータ装置の構成を示すブロック図。
【図１２】従来構成に係る信号伝送の構成を示す回路図。
【符号の説明】
１、２コンピュータ装置
４ａ、４ｂ混合回路
５ａ、５ｂ信号分離回路
６ａ、６ｂ平衡信号変換回路
７平衡信号伝送路
１０ａ、１０ｂ光信号変換回路
１１光ケーブル
２１ａ、２１ｂ混合回路
Ａ演算装置
Ｂ１第１の入力装置
Ｂ２第２の入力装置
Ｃ表示装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a computer device including an arithmetic device, an input device, and a display device, and in particular, the input device is two input devices of a full keyboard and a pointing device, and the two input devices are separated from the arithmetic device. The present invention relates to a computer device that can be placed at a place.
[0002]
[Prior art]
In a personal computer, an input device including a full keyboard and a mouse or a trackball has a general configuration. The configuration of such a computer apparatus is shown in FIGS.
[0003]
FIG. 11 is a block diagram showing a configuration of a computer device 30 according to the prior art, a computing device A, a first input device B1 using a full keyboard, a second input device B2 using a mouse or a trackball, and a display device. C. The arithmetic device A and the first input device B1 and the second input device B2 are connected by bidirectional signal transmission paths 27 and 28 for bidirectional TTL level signals, respectively, and serial signal transmission is performed between them. The
[0004]
FIG. 12 is a circuit diagram showing a configuration of signal transmission between the arithmetic device A and the first input device B1 of the computer device 30, and between the arithmetic device A and the second input device B2. The arithmetic device A has a communication control circuit 25a for transmitting bidirectional signals to and from the first input device B1, and a communication control circuit 26a for transmitting bidirectional signals to and from the second input device B2. And a communication control circuit 25b for bidirectional signal transmission with the arithmetic device A to the first input device B1, and a communication control circuit for bidirectional signal transmission with the arithmetic device A to the second input device B2. 26b is provided. When a control command is output from the arithmetic device A to the first input device B1, a data signal and a clock signal are output from the communication control circuit 25a, and the communication control circuit of the first input device B1 is transmitted through the bidirectional transmission path 27. 25b. Conversely, when data is output from the first input device B1 to the arithmetic device A, the data signal and the clock signal are output from the communication control circuit 25b of the first input device B1, and the communication control circuit 25a of the arithmetic device A is output. Is input. Similar signal transmission is performed for the second input device B2.
[0005]
[Problems to be solved by the invention]
When the computer device configured as described above is used as a control device for production equipment, the installation location of the arithmetic device and the installation locations of the first and second input devices and the display device are separated by several meters or more. You may have to do that. When the arithmetic device and the input device are installed apart from each other in this manner, malfunctions may occur due to noise from peripheral devices mixed in the control signal between them, or conversely, the control signal may be transmitted to the peripheral devices. May cause electromagnetic interference.
[0006]
It is an object of the present invention to provide a computer apparatus that employs a signal transmission method that does not cause a failure as described above even when an arithmetic device and an input device are installed at remote locations.
[0007]
[Means for Solving the Problems]
  1st invention of this application is provided with the arithmetic device, the 1st input device, and the 2nd input device, and is bidirectional between the said arithmetic device, the said 1st input device, and the 2nd input device. In the computer device for signal transmission, the first input deviceBidirectional signal corresponding toAnd second input deviceIn placeCorrespondingTwoDirection signalAndIn addition, the transmission signal and the reception signal are time-divided and mixed into one bidirectional signal, and the bidirectional signal mixed into this one is input to the first input device.Bidirectional signal corresponding toAnd a second input deviceTwoDirection signalAndA mixing circuit to be returned is provided on both the arithmetic device side and the first and second input device sides, and the mixing circuit is provided between the arithmetic device and the first and second input devices. A mixed signal is transmitted.
[0008]
  According to the above configuration, between the arithmetic device and the first and second input devices.Corresponding to themOn the transmitting side, the two bidirectional signals are time-divided including a transmission signal and a reception signal by a mixing circuit and mixed into one bidirectional signal and transmitted on the transmission line. On the reception side, the transmission signal and One bidirectional signal mixed in a time-division manner including the received signal is returned to two bidirectional signals corresponding to the first and second input devices, and the arithmetic device and the first and second input devices Mutual signals are input and output between
[0009]
  The computer device is,flatThe balance signal conversion circuit can be configured by using an RS422 signal conversion circuit. The RS422 is a balanced digital voltage interface, and the electrical characteristics of balanced signal transmission are defined, and the balanced signal transmission is less susceptible to noise. Can be adopted.
[0010]
  In addition, the computer apparatus of the present application separates the bidirectional signal in the mixed transmission path into a transmission signal and a reception signal on a single transmission path, and returns the unidirectional signal to the bidirectional signal. A signal separation circuit and an optical signal conversion circuit that converts the unidirectional signal into an optical signal and returns the optical signal to the unidirectional signal are provided in both the arithmetic device and the input device, and the arithmetic device The optical signal conversion circuit on the side and the optical signal conversion circuit on the input device side are connected by an optical cable.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings for understanding of the present invention. The following embodiment is an example embodying the present invention, and does not limit the technical scope of the present invention.
[0017]
FIG. 1 is a block diagram showing a configuration of a computer apparatus according to the first embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the element which is common in a conventional structure.
[0018]
In FIG. 1, a computer device 1 according to the first embodiment is configured as a control device for a production facility, and includes a computing device A, a first input device B1, a second input device B2, and a display device. C, mixing circuits 4a and 4b, signal separation circuits 5a and 5b, balanced signal conversion circuits 6a and 6b for controlling signal transmission between the arithmetic unit A and the first input device B1 and the second input device B2. The balanced signal transmission path 7 is provided.
[0019]
The first input device B1 is data input means using a full keyboard, and the second input device B2 is data input means using a mouse or a trackball. In the computer device 1 according to the present configuration, for convenience of control, the arithmetic device A, the first and second input devices B1, B2, and the display device C are separated from each other by a distance of several meters or more. In order to prevent the influence of noise from peripheral devices on the signal transmission during installation, and to prevent the peripheral devices from being affected by unnecessary radiation, the mixing circuit 4a is provided in the signal transmission path. 4b, signal separation circuits 5a and 5b, balanced signal conversion circuits 6a and 6b, and balanced signal transmission path 7 are provided, and signal transmission is performed using balanced signals.
[0020]
Hereinafter, each component for signal transmission that is a feature of the computer apparatus 1 will be described in order. First, the mixing circuits 4a and 4b will be described. FIG. 2 is a circuit diagram showing the configuration of the mixing circuit, and FIG. 3 is a timing diagram of time division signal transfer.
[0021]
In FIG. 2, the mixing circuit 4a on the side of the arithmetic unit A is a bidirectional signal a for inputting / outputting between the arithmetic unit A and the first input unit B1.₁And a bidirectional signal a for mutual input / output between the arithmetic unit A and the second input unit B2₂2 bidirectional signals are mixed into 1 bidirectional signal a_ThreeConvert to
[0022]
The arithmetic unit A includes a communication control circuit (LSI) 25a for signal transmission with the first input device B1 and a signal transmission with the second input device B2 as previously shown in the conventional configuration. Communication control circuit (LSI) 26a, and two bidirectional signals a each comprising a data signal and a clock signal.₁, A₂I / O control is performed. These two bidirectional signals a₁, A₂Is generated by the mixing control circuit 14a provided in the mixing circuit 4a._ThreeIs converted to
[0023]
Similarly, communication control circuits 25b and 26b are also provided on the first and second input devices B1 and B2, respectively, and the bidirectional signal b of the communication control circuit 25b of the first input device B1 is provided.₁And the bidirectional signal b of the communication control circuit 26b of the second input device B2.₂Is mixed by the mixing control circuit 14b provided in the mixing circuit 4b on the first and second input devices B1 and B2 side, and one bidirectional signal b_ThreeIs converted to
[0024]
When a control command is output from the arithmetic device A to the first input device B1 or the second input device B2, two asynchronous transmission signals a output from the communication control circuit 25a or 26b in the arithmetic device A₁(T), a₂(T) is input to the mixing control circuit 14a from the input ports P1, P2, P3, and P4 in the mixing circuit 4a. The mixing control circuit 14a transmits the transmission signal a by a preset conversion procedure.₁(T) and transmission signal a₂(T) is one transmission signal a_ThreeIt is converted into (T) and output through the buffers 35 and 36. Note that a₁(T), a₂The description such as (T) is a bidirectional signal a₁, A₂Transmission (Transmission) and reception (Recept) are distinguished, and (T) is attached to the transmission signal in the bidirectional signal, and (R) is attached to the reception signal. The same applies to the following description.
[0025]
Data input from the first input device B1 or the second input device B2 is input to the mixing control circuit 14a from the input ports P5 and P6 in the mixing circuit 4a on the arithmetic device A side. The mixing control circuit 14a receives one received signal a by a preset conversion procedure._Three(R) is two received signals a composed of a data signal and a clock signal.₁(R) and a₂(R) and output to the communication control circuit 25a or 26a in the arithmetic unit A through the output buffers 31, 32, 33, and 34.
[0026]
An operation similar to the operation in the mixing circuit 4a on the arithmetic device A side is also performed in the mixing circuit 4b on the first and second input devices B1 and B2, and the transmission signal b of the first input device B1 is transmitted.₁(T) and the transmission signal b of the second input device B2₂(T) and the transmission signal b_Three(T) and received signal b from arithmetic unit A_Three(R) is the received signal b₁(R) and received signal b₂(R) and input to the first and second input devices B1 and B2, respectively.
[0027]
The mixing operation of the signals by the mixing circuits 4a and 4b is performed by transferring in a time division manner as shown in FIG.
[0028]
FIG. 3 is a timing diagram of time division, and shows time division contents of signal transmission between the arithmetic unit A and the first and second input devices B1 and B2. In the figure, synchronization (1) is a transmission signal a from the arithmetic unit A to the first input unit B1.₁(T) is transmitted signal a_Three(T) is the output timing, and the first input device B1 receives the received signal b.₁Receive as (R). The synchronization (2) is a transmission signal b from the first input device B1 to the arithmetic device A.₁(T) is transmitted signal b_Three(T) is the timing of output, and the arithmetic unit A receives the received signal a₁Receive as (R). Further, the synchronization (3) is a transmission signal a from the arithmetic device A to the second input device B2.₂(T) is transmitted signal a_Three(T) is the output timing, and the second input device B2 receives the received signal b.₂Receive as (R). Further, synchronization (4) is a transmission signal b from the second input device B2 to the arithmetic device A.₂(T) is transmitted signal b_Three(T) is the timing of output, and the arithmetic unit A receives the received signal a₂Receive as (R). Thereafter, synchronization (1) to (4) is repeated.
[0029]
Next, the signal separation circuits 5a and 5b will be described. FIG. 4 is a circuit diagram showing the configuration of the signal separation circuit.
[0030]
In FIG. 4, the signal separation circuit 5a includes a conversion control circuit 15a that converts either one of the bidirectional signal and the unidirectional signal into the other. When transmitting a signal from the arithmetic unit A to the first input device B1 or the second input device B2, the bidirectional signal a mixed into one by the mixing circuit 4a described above._ThreeThe data signal and the clock signal output as are input to the conversion control circuit 15a through the input buffers 37 and 38 of the signal separation circuit 5a. The conversion control circuit 15a adds a communication control command to a data signal input according to a preset communication procedure and communication speed to generate a transmission signal, and transmits the transmission signal a through the transmission signal output buffer 39._FourIs output.
[0031]
The input signal from the first input device B1 or the second input device B2 is the received signal a._FiveIs input to the conversion control circuit 15a through the input buffer 40. The conversion control circuit 15a receives the received signal a in accordance with a preset communication procedure and communication speed._FiveThe communication control command is deleted from the data and used as input data to the arithmetic unit A, and the data signal and the clock signal are output to the mixing circuit 4a through the output buffers 41 and 42.
[0032]
Similarly, the signal separation circuit 5b on the first and second input devices B1 and B2 side is also provided with a conversion control circuit 15b. The signal separation circuit 5a on the arithmetic device A side, and the first and second signal separation circuits 5b The signal separation circuit 5b on the input devices B1 and B2 side operates according to a preset communication procedure and communication speed.
[0033]
Next, with respect to the balanced signal conversion circuits 6a and 6b and the transmission line 7, a configuration in which an RS422 circuit that conforms to the RS422 standard is adopted as a preferred embodiment of the balanced signal circuit will be described with reference to FIG.
[0034]
In FIG. 5, the balanced signal conversion circuit 6a on the arithmetic device A side and the balanced signal conversion circuit 6b on the first and second input devices B1 and B2 side are each configured as an RS422 signal conversion circuit, and a balanced signal transmission line therebetween. 7 is configured as an RS422 signal transmission path. The balanced signal conversion circuit 6a on the arithmetic device A side includes a line driver 17a and a line receiver 18a, and the transmission signal a separated into a unidirectional signal by the signal separation circuit 5a on the arithmetic device A side._FourIs converted into an RS422 signal (balanced signal) by the line driver 17a and transmitted to the line receiver 18b provided in the balanced signal conversion circuit 6b on the first and second input devices B1 and B2 side. Entered. By this line receiver 18b, a unidirectional signal b_FourThe received signal converted into is input to the signal separation circuit 5b on the first and second input devices B1 and B2.
[0035]
Transmission signal b from the signal separation circuit 5b on the first and second input devices B1 and B2 side_FiveIs converted into an RS422 signal by the line driver 17b of the balanced signal conversion circuit 6b, transmitted through the balanced signal transmission path 7, and input to the line receiver 18a of the balanced signal conversion circuit 6a on the arithmetic unit A side. By this line receiver 18a, a unidirectional signal a_FiveThe received signal converted into is input to the signal separation circuit 5b on the arithmetic device A side.
[0036]
Since the line receivers 18a and 18b in this balanced signal transmission are configured as differential amplifiers, common mode noise is removed, and the balanced signal transmission path 7 has two pairs with higher balance as shown in the figure. Because twisted pair wires are used, normal mode noise is difficult to ride, signal transmission with excellent noise resistance can be performed, and peripheral devices due to malfunction due to external noise or unnecessary radiation even when the signal transmission distance becomes long The influence on can be eliminated.
[0037]
Therefore, with the configuration according to the first embodiment, the arithmetic unit A and the first and second input devices B1 and B2 include the mixing circuits 4a and 4b, the signal separation circuits 5a and 5b, and the balanced signal conversion circuit, respectively. 6a and 6b can be connected by the balanced signal transmission line 7, so that they are not easily affected by noise from the peripheral devices, and on the contrary, the peripheral devices are not affected by electromagnetic interference. Normal operation can be ensured even when the first and second input devices B1 and B2 are installed at remote points.
[0038]
Next, a computer apparatus according to the second embodiment of the present invention will be described. FIG. 6 is a block diagram showing a configuration of a computer apparatus according to the second embodiment, and FIG. 7 is a block diagram showing a configuration of an optical signal conversion circuit. In addition, the same code | symbol is attached | subjected to the element which is common in a previous structure, and the description is abbreviate | omitted.
[0039]
In FIG. 6, the computer apparatus 2 according to the second embodiment includes a signal separation circuit 5a and a signal separation circuit 5b provided in the arithmetic unit A and the first and second input devices B1 and B2, respectively. Unidirectional signal a_Four, A_Five, B_Four, B_FiveAre converted into optical signals by the optical signal conversion circuits 10a and 10b, respectively, and can be transmitted to each other through the optical cable 11.
[0040]
The optical signal conversion circuits 10a and 10b are configured as shown in FIG. The optical signal conversion circuits 10a and 10b are provided with electrical-optical conversion circuits 19a and 19b and optical-electrical conversion circuits 20a and 20b, respectively, and a TTL level signal transmission signal a._Four, B_FiveAre converted into optical signals by the electro-optical conversion circuits 19a and 19b, respectively, and transmitted through the optical cable 11. The optical signal transmitted through the optical cable 11 is received by the photoelectric conversion circuits 20a and 20b as TTL level signal reception signals a._Five, B_FourIs converted to
[0041]
Since the signal transmission by the optical signal electrically insulates the signal transmission path, the common mode noise can be removed in principle and cannot be removed in the balanced signal transmission described in the first embodiment. It works effectively against large common mode noise. Therefore, the computer device 2 having this configuration is not easily affected by noise from peripheral devices even in a state in which the arithmetic device A and the input device B are installed at a separation point in a production facility having many noise generation sources. This is particularly effective in an environment where a large induction noise source is present. Also, optical signal transmission does not generate electromagnetic radiation in principle, and therefore does not cause electromagnetic interference to peripheral devices.
[0042]
As described above, the signal transmission path insulation configuration by optical signal conversion which is not easily affected by ambient noise can be configured using a photocoupler as shown in FIG.
[0043]
FIG. 8 shows a photocoupler insulation circuit 12a between a signal separation circuit 5a provided on the arithmetic device A side and a signal separation circuit 5b provided on the first and second input devices B1 and B2 side, respectively. 12b is provided and connected between them by an insulated signal cable 13 using two pairs of twisted pair wires. Since signal transmission in this configuration is current loop transmission, it is not easily affected by line resistance or noise, and the signal transmission path is insulated, so noise mixed on the transmission path is cut off and a signal that is more resistant to noise Transmission can be realized.
[0044]
Next, a more preferable aspect of the time division transfer method of the mixing circuits 4a and 4b described in the first and second embodiments will be described as a third embodiment of the present invention. FIG. 9 is a block diagram illustrating a configuration of a mixing circuit according to the third embodiment, and FIG. 10 is a schematic diagram illustrating a state of signal transmission.
[0045]
In this embodiment, the mixing circuit 21a on the arithmetic unit A side is a master, the mixing circuit 21b on the first and second input devices B1 and B2 side is a slave, and the slave is in accordance with the synchronization timing of the mixing circuit 21a that is the master. A certain mixing circuit 21b is configured to operate. Furthermore, as shown in FIG. 10, the bidirectional signal a output from the mixing circuit 21a (or the mixing circuit 21b)._Three(B_Three) Is composed of a bucket 1 and a bucket 2, the bucket 1 is divided into a first input device B 1 and a second input device B 2, and the command data and status information to be transferred are placed in the bucket 2. When there is no command data or status information to be transferred to the bucket 2, a time-division transfer method is used to transfer preset dummy data between the master and the slave. With this configuration, two asynchronous bidirectional signals a₁, A₂(B₁, B₂) Are synchronized and transferred in a time-sharing manner._Three(B_Three).
[0046]
In FIG. 9, the mixing circuit 21a on the arithmetic device A side operates as a master, and the mixing circuit 21b on the first and second input devices B1 and B2 operates as a slave. First, the mixing circuit 21a is directed to the mixing circuit 21b._ThreeWhen (T) is output, the mixed signal a is sent from the mixing circuit 21b to the mixing circuit 21a._ThreeThe operation of the mixing circuit 21a when inputting (R) will be described.
[0047]
Transmission signal a from arithmetic device A to first input device B1₁(T), a transmission signal a from the arithmetic device A to the second input device B2.₂When (T) is input to the transmission signal input units 43 and 44, respectively, the transmission signal a₁(T), a₂(T) is stored in the output data storage units 45 and 46 for waiting until output at the synchronization timing. The output data storage units 45 and 46 also store preset dummy data that is output when there is no signal input to the transmission signal input units 43 and 44. The output data temporarily stored in the output data storage units 45 and 46 is transferred to the bucket 1 according to the synchronization timing from the synchronization timing generation unit 22 by the transfer unit 47, and the distinction between the first input device B1 and the second input device B2. Corresponding output data is transferred to the bucket 2 from the output data storage unit 45 and the output data storage unit 46, and this output data is a slave according to the synchronization timing from the synchronization timing generation unit 22 by the output unit 48. The mixed signal a toward the input devices B1 and B2_Three(T) is output.
[0048]
Mixed signal a from mixing circuit 21b_ThreeWhen inputting (R), the mixed signal a_ThreeWhen (R) is input to the input unit 49, the input device detection unit 50 detects the distinction between the first input device B1 and the second input device B2 from the bucket 1 of the input data, and the detected input device The data of the bucket 2 corresponding to the category is distributed to the input data storage units 51 and 52 and stored until it is output to the arithmetic unit A, and the contents stored in the input data storage units 51 and 52 are preset dummy data. When it is not data, the received signal a from the received signal output units 53 and 54, respectively.₁(R), a₂(R) is output to the arithmetic unit A.
[0049]
Next, the mixing signal b from the mixing circuit 21a is sent to the mixing circuit 21b on the slave side._ThreeWhen (R) is input, the mixing circuit 21b is directed to the mixing circuit 21a._ThreeThe operation of the mixing circuit 21b when outputting (T) will be described.
[0050]
Mixed signal b from mixing circuit 21a_ThreeWhen inputting (R), the mixed signal b_ThreeWhen (R) is input to the input unit 55, the mixed timing b is detected by the synchronization timing detection unit 23._ThreeThe synchronization timing is detected from the data (R), and the output data transfer unit 56 receives the mixed signal b._ThreeThe distinction between the input devices B1 and B2 is determined from the bucket 1 of (R), and the corresponding data is stored in the output data storage units 57 and 58, respectively, until they are output to the first input device and the second input device B2, When the contents stored in the output data storage units 57 and 58 are not preset dummy data, the reception signal b is received from the reception signal output units 59 and 60 to the first input device B1 or the second input device B2, respectively.₁(R), b₂Output as (R).
[0051]
Transmission signal b from the first and second input devices B1 and B2₁(T), b₂When outputting (T), the transmission signal b₁(T), b₂When (T) is input to the transmission signal input units 61 and 62, respectively, the transmission signal b₁(T), b₂The content of (T) is mixed signal b_ThreeAre stored in the input data storage units 63 and 64, respectively, for waiting until output as. The input data storage units 63 and 64 also store preset dummy data that is output when no signal is input to the transmission signal input units 61 and 62. The input data temporarily stored in the input data storage units 63 and 64 is stored in the bucket 1 according to the synchronization timing from the synchronization timing detection unit 23 by the input data transfer unit 65 in the first input device B1 and the second input device B2. The corresponding input data is transferred to the bucket 2 from the input data storage unit 63 and the input data storage unit 64, and this input data is output by the output unit 66 according to the synchronization timing from the synchronization timing detection unit 23. Towards the mixed signal b_Three(T) is output.
[0052]
With the above operation, two transmission signals a from the arithmetic unit A to the first input device B1 or the second input device B2 are transmitted.₁(T), a₂(T) is one mixed signal a_Three(T) is output from the mixing circuit 21a, and the mixed signal b is transmitted through the signal separation circuit 5a, the balanced signal conversion circuit 6a, the balanced signal transmission path 7, the balanced signal conversion circuit 6b, and the signal separation circuit 5b._Three(R) is transmitted to the mixing circuit 21b on the first and second input devices B1 and B2 side, and the received signal b₁(R) sends the received signal b to the first input device B1.₂(R) is input to the second input device B2. Further, the transmission signal b from the first input device B1₁(T) and the transmission signal b from the second input device B2₂(T) is mixed by the mixing circuit 21b and mixed signal b._Three(T) is output as a mixed signal a through the signal separation circuit 5b, the balanced signal conversion circuit 6b, the balanced signal transmission path 7, the balanced signal conversion circuit 6a, and the signal separation circuit 5a._Three(R) is transmitted to the mixing circuit 21a on the arithmetic device A side, and the received signal a from the first input device B1.₁(R) and the received signal a from the second input device B2₂(R) is input to the arithmetic unit A.
[0053]
In each of the embodiments described above, the communication control circuit 26b, the mixing circuit 4b, and the signal separation circuit 5b of the second input device B2 are integrally configured as an LSI in the communication control circuit 25b in the first input device B1. You can also. The second input device B2 is a mouse or a trackball, and since there is a limit to accommodation of the circuit configuration, it can be embodied by this configuration.
[0054]
【The invention's effect】
  As described above, according to the first invention of the present application, two bidirectional signals between the arithmetic device and the first and second input devices are transmitted on the transmission side.On the receiving side, one multiplexed bi-directional signal is returned to two bi-directional signals corresponding to the first and second input devices. Mutual signals can be input / output between the first and second input devices.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a computer device according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a signal separation circuit in the above configuration.
FIG. 3 is a timing diagram of time division synchronization in the above configuration.
FIG. 4 is a circuit diagram showing a configuration of a signal separation circuit in the above configuration.
FIG. 5 is a circuit diagram showing a configuration of a balanced signal conversion circuit in the above configuration.
FIG. 6 is a block diagram showing a configuration of a computer device according to a second embodiment of the present invention.
FIG. 7 is a circuit diagram showing a configuration of an optical signal conversion circuit in the above configuration.
FIG. 8 is a circuit diagram showing a configuration of signal transmission using both optical signal conversion and balanced signal conversion.
FIG. 9 is a block diagram showing a configuration of a mixing circuit according to a third embodiment of the present invention.
FIG. 10 is a synchronization timing chart in the above configuration.
FIG. 11 is a block diagram showing a configuration of a computer device according to a conventional example.
FIG. 12 is a circuit diagram showing a configuration of signal transmission according to a conventional configuration.
[Explanation of symbols]
1, 2 Computer equipment
4a, 4b mixing circuit
5a, 5b Signal separation circuit
6a, 6b Balanced signal conversion circuit
7 Balanced signal transmission line
10a, 10b Optical signal conversion circuit
11 Optical cable
21a, 21b mixing circuit
A arithmetic unit
B1 first input device
B2 Second input device
C display device

Claims

A computer apparatus comprising an arithmetic device, a first input device, and a second input device, wherein bidirectional signal transmission is performed between the arithmetic device, the first input device, and the second input device In
A bidirectional signal that corresponds to the bidirectional signal and a second input equipment corresponding to said first input device, as well as mixed into one bidirectional signal by time division, including transmit and receive signals the mixing circuit back to the bidirectional signal that corresponds to the bidirectional signal and a second input equipment the corresponding mixed bidirectional signal to this one to the first input device, the side of the arithmetic unit In both the first and second input devices, the mixed signal is transmitted by the mixing circuit between the arithmetic device and the first and second input devices. A computer device.

A signal separation circuit for separating a bidirectional signal in a transmission line mixed into one into a transmission signal and a reception signal on a single transmission line, and returning the unidirectional signal to the bidirectional signal;
A balanced signal conversion circuit that converts the unidirectional signal to a balanced signal and returns the balanced signal to the unidirectional signal;
For both the arithmetic unit and the input device,
2. The computer apparatus according to claim 1, wherein a balanced signal transmission path is connected between the balanced signal conversion circuit on the arithmetic device side and the balanced signal conversion circuit on the input device side.

3. The computer apparatus according to claim 2, wherein an RS422 signal conversion circuit is used as the balanced signal conversion circuit.

A signal separation circuit for separating a bidirectional signal in a transmission line mixed into one into a transmission signal and a reception signal on a single transmission line, and returning the unidirectional signal to the bidirectional signal;
An optical signal conversion circuit for converting the unidirectional signal into an optical signal and returning the optical signal to the unidirectional signal;
For both the arithmetic unit and the input device,
Computer equipment according to claim 1, characterized in that between the optical signal conversion circuit of the input device side and the optical signal conversion circuit of the operational device side connected by optical cable.