JP4004484B2

JP4004484B2 - 固体撮像素子の製造方法

Info

Publication number: JP4004484B2
Application number: JP2004107904A
Authority: JP
Inventors: 裕史岩田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2007-11-07
Anticipated expiration: 2024-03-31
Also published as: TWI255040B; US20060086955A1; KR100676284B1; KR20060045371A; TW200536116A; JP2005294554A; US7304338B2

Description

本発明は、ビデオカメラ、デジタルカメラ、カメラ付き携帯電話器などに用いられる固体撮像素子の製造方法に関し、さらに詳述すれば、閾値電圧変調方式のＭＯＳ型イメージセンサなどの固体撮像素子の製造方法に関する。

従来、画像光を画像信号として電気信号に変換する固体撮像素子として、例えばＣＣＤ型イメージセンサ、ＭＯＳ型イメージセンサなどが知られている。このうち、ＭＯＳ型イメージセンサは、光照射により電荷を発生する受光領域（フォトダイオード）と、この受光領域で発生した電荷を電気信号として読み出すトランジスタ（ＭＯＳトランジスタ）とが共通基板上に設けられている。このようなＭＯＳ型イメージセンサは、ＣＣＤ型イメージセンサに比べて消費電力が少なく、システムＬＳＩなどの標準ＣＭＯＳプロセス技術を利用することができるために、低コスト化が可能であり、汎用性があるという利点を有している。

一方、近年では、イオン注入装置の発達に伴って、例えば特許文献１（特開２００２−２６３０３号公報）に開示されているように、固体撮像素子の受光領域（フォトダイオード）等において不純物領域を形成する際に、基板深さ方向の濃度極大部を所望の位置に形成することができ、効率的に濃度制御することが可能となっている。

特許文献２（特開２００１−２２３３５１号公報）には、閾値電圧変調方式のＭＯＳイメージセンサが開示されている。この閾値電圧変調方式のＭＯＳイメージセンサは、特許文献１に記載された技術を利用して製造することができる。

この特許文献２に開示されている閾値電圧変調方式のイメージセンサは、ＭＯＳトランジスタとフォトダイオードとが同じ基板上に設けられており、ＭＯＳトランジスタのゲート電極の下方には、ホールポケットと称される電荷蓄積領域が設けられている。この電荷蓄積領域は、半導体層の表面欠陥に対する光発生電荷の注入を抑制して雑音の低減化を図るために、受光領域において発生する電荷が蓄積されるように、埋め込み構造になっている。受光領域であるフォトダイオードにおいて、光照射によって生成された電荷（ホール）は電荷蓄積領域に蓄積されて、その蓄積された電荷量に比例してＭＯＳトランジスタの閾値電圧が変調される。従って、この閾値電圧変調方式のＭＯＳ型イメージセンサでは、電荷蓄積領域における蓄積電荷量に応じた信号を読み出すことができるために、光発生電荷以外の電荷による雑音、暗電流を低く維持することができる。

特許文献２に開示されている閾値電圧変調方式のＭＯＳイメージセンサを、図６および図７を用いて説明する。

図６（ａ）および（ｂ）は、それぞれ、閾値電圧変調方式のＭＯＳ型イメージセンサを製造するための各製造工程を示す概略断面図である。ＭＯＳ型イメージセンサには、受光ダイオード（フォトダイオード）６０およびＭＯＳトランジスタ１００が同一基板に設けられている。なお、以下の説明においては、受光ダイオード６０およびＭＯＳトランジスタ１００における主要部についてのみ説明する。

図６（ａ）に示すように、従来の閾値電圧変調方式のＭＯＳ型イメージセンサは、ｐ型エピタキシャル半導体層を含むシリコン基板５０（以下、シリコン基板５０）上に、フォトダイオード６０に対応するｎ型不純物領域５８と、このｎ型不純物領域５８に隣接するｐ型不純物領域５７とが形成されている。

このシリコン基板５０上には、ｐ型不純物領域５７およびｎ型不純物領域５８を覆うように、ｎ型層５９が積層されており、このｎ型層５９上には、ｐ型不純物領域５４およびｎ型低濃度不純物領域５３が、ｐ型不純物領域５７およびｎ型不純物領域５８に対応いる上方の領域に、その順番で積層されている。積層状態になったｐ型不純物領域５４およびｎ型低濃度不純物領域５３は、ｎ型層５９上に形成されたｎ型ウェル分離領域５６にて囲まれた状態になっている。

各不純物領域が形成されたシリコン基板５０には、シリコン基板５０の表面の全面を覆うゲート絶縁膜５１を形成した後に、このゲート絶縁膜５１上に、ＭＯＳトランジスタ１００におけるリング状のゲート電極５２を、ｐ型不純物領域５４上におけるｎ型ウェル分離領域５６に隣接する位置に形成する。ｎ型低濃度不純物領域５３の表面には、ゲート電極５２のドライエッチング加工時の残膜として、ゲート絶縁膜５１が残存している。

次に、図６（ｂ）に示すように、ゲート電極５２をマスクとし、また、ゲート絶縁膜５１を注入保護膜として、イオン注入することにより、ＭＯＳトランジスタ１００のソース領域およびドレイン領域となるｎ型不純物領域５５を形成する。このとき、受光ダイオード６０の領域では、ｐ型不純物領域５４の上面側にｎ型不純物領域５５が形成されることにより、光発生電荷に対する埋め込み構造が形成される。このｎ型不純物領域５５は、高濃度であり、しかも、シリコン基板５０の表面から浅い位置に形成される。このように、受光ダイオード６０の領域に、シリコン基板５０の表面から浅い位置に高濃度のｎ型不純物領域５５が形成されることにより、シリコン基板５０の表面の近傍において急激に減衰するおそれのある短波長の青色光を、強度を減衰させることなく高強度で確実に受光することができる。

このようにして作製された受光ダイオード６０について、シリコン基板５０の表面から深さ方向におけるｎ型不純物濃度分布を図７に示す。図７の縦軸は不純物濃度を示し、横軸は、シリコン基板５０の表面からの距離（深さ）を示す。

図７に示すように、ｎ型不純物領域５５は、シリコン基板５０の表面から２００ｎｍ（０．２μｍ）前後の深さ位置にまで形成されており、ｎ型不純物領域５５の不純物濃度のピーク位置は、基板表面から５０ｎｍ以下の深さ位置になっている。
特開２００２−２６３０３号公報特開２００１−２２３３５１号公報

従来の閾値電圧変調方式のＭＯＳ型イメージセンサ１００では、波長が短く、表面近くで急激に減衰してしまう青色光を、強度を減衰させることなく、高強度で確実に受光するために、受光ダイオード６０の領域の表面において不純物濃度の領域を浅く（薄く）形成している。

しかしながら、ゲート電極５２のドライエッチング加工時には、シリコン基板５０の表面にゲート絶縁膜５１が残存しており、その残存するゲート絶縁膜５１の膜厚にばらつきがある。このため、受光ダイオード６０表面部のｎ型不純物領域５５をイオン注入により形成する場合に、注入保護膜となるゲート絶縁膜５１の膜厚のばらつきによって、ｎ型不純物領域５５の不純物濃度のピーク位置にばらつきが生じ、受光ダイオード部６０での光発生電荷に対する埋め込み耐性にばらつきが生じる。

また、ゲート絶縁膜５１は、ドライエッチング後において約３００オングストローム程度の膜厚で残存する。受光ダイオード６０の表面にｎ型不純物領域５５を形成するためには低エネルギーでのイオン注入を行う必要があるが、このように、約３００オングストローム程度のゲート絶縁膜５１が存在すると、ゲート絶縁膜５１の表面からシリコン基板５０の表面までの距離が長くなり、イオンを注入する際のイオンの注入飛程のばらつき（ΔＲｐ）が大きくなり、シリコン基板５０の深さ方向に対する不純物領域の拡がりが大きくなるという問題がある。

また、イオン注入不純物の注入時における平均飛程を、シリコン基板５０の表面から深い内部の位置に設定すると、受光ダイオード６０部にも注入欠陥が発生して表面リーク電流が生じるおそれがある。

さらに、ゲート電極５２をプラズマ加工によって形成する場合には、プラズマによって受光ダイオード６０の最表面にダメージが与えるられると、表面欠陥を原因とする表面リーク電流が生じるおそれもある。

本発明は、上記従来技術の課題を解決するものであり、受光領域におけるイオン注入によって生じる欠陥を低減し、受光領域の表面において光発生電荷による表面リーク電流を低減することができる固体撮像素子の製造方法を提供することを目的とする。

本発明の固体撮像素子の製造方法は、光照射により信号電荷を発生させる受光領域と、該受光領域で発生した信号電荷に応じた信号を出力するトランジスタとをそれぞれ有する複数の単位画素部を二次元のアレイ状に形成する固体撮像素子の製造方法において、第１導電型基板に形成された第２導電型半導体層上に、該受光領域を構成する第１導電型ウェル領域を形成する工程と、該第１導電型ウェル領域内に電荷蓄積領域を形成する工程と、該第１導電型基板の全面にわたってゲート絶縁膜を形成する工程と、該電荷蓄積領域の上方に該ゲート絶縁膜を介して該トランジスタのゲート電極を形成する工程と、該ゲート電極下以外のゲート絶縁膜を除去して、該第１導電型基板の表面に熱酸化により絶縁膜を形成する工程と、該熱酸化した絶縁膜をイオン注入の保護膜とし、かつ該ゲート電極をマスクとして用いて、イオン注入時の平均飛程が該熱酸化した絶縁膜の内部となるように、該第１導電型基板の全面に第２導電型不純物を導入して第２導電型高濃度拡散領域を、該ゲート電極が設けられている領域以外の該第１導電型ウェル領域を含む領域上の基板表層部に形成する工程とを有しており、該第２導電型高濃度拡散領域として、該第１導電型基板の深さ方向の不純物濃度極大部が該第１導電型基板の表面に形成されているものであり、そのことにより上記目的が達成される。

好ましくは、前記熱酸化した絶縁膜の膜厚を２００オングストロームに設定する。

好ましくは、前記トランジスタが、ＭＯＳトランジスタである。

好ましくは、前記第２導電型高濃度拡散領域は、前記第１導電型ウェル領域を含む領域として、該第１導電型ウェル領域上およびその外側を囲む分離領域上において、前記ＭＯＳトランジスタのドレイン領域であり、該ＭＯＳトランジスタに隣接する分離領域に近接した該第１導電型ウェル領域上において、該ＭＯＳトランジスタのソース領域である。

好ましくは、前記第１導電型ウェル領域のうち、前記受光領域を構成する第１導電型ウェル領域上を前記第２導電型高濃度拡散領域によって覆って埋め込み構造とする。

本発明によれば、受光領域、電荷蓄積領域およびトランジスタをそれぞれ備えた複数の単位画素部が二次元のアレイ状に設けられたＭＯＳ型イメージセンサなどの固体撮像素子において、受光領域において注入欠陥が発生することが低減され、表面リーク電流を低減することが可能となる。さらに、受光領域の第１導電型基板の表面では、第２導電型半導体層領域による表面発生リーク電流が低減されるために、第１導電型基板の表面より下方の第２導電型半導体層において、短波長である青色の感度向上を図
ることが可能となる。

また、本発明の固体撮像素子の製造方法では、基板表面を被覆するように熱酸化膜などの絶縁膜を、注入保護膜としてイオン注入を行って、受光領域表面の第２導電型半導体層領域を形成することにより、受光領域表面での表面欠陥を原因とする表面リーク電流を低減することができ、受光領域における特性を向上させることが可能となる。その結果、短波長である青色の感度向上を図ることが可能となる。

以下に、本発明の固体撮像素子およびその製造方法を、閾値電圧変調方式のＭＯＳ型イメージセンサに適用した場合の実施形態について、図面を参照しながら説明する。なお、本発明の固体撮像素子は、ＭＯＳ型イメージセンサに限定されるものではない。

図１は、本発明の固体撮像素子の一実施形態であるＭＯＳ型イメージセンサにおける単位画素部１０のレイアウトの一例を示す平面図であり、図２は図１のＡ−Ａ線に沿った断面図である。なお、図１および図２では、図示していないが、ＭＯＳ型イメージセンサ（固体撮像素子）は、複数の単位画素部が行方向および列方向にマトリックス状（二次元アレイ状）に配置されている。

図１および図２に示すＭＯＳ型イメージセンサの単位画素部１０は、光電変換用の受光領域である受光ダイオード（フォトダイオード）１と、この受光ダイオード１に隣接して設けられた光信号検出用トランジスタのＭＯＳトランジスタ２と、ＭＯＳトランジスタ２の下部に設けられた電荷蓄積用のキャリアポケット領域３（ホールポケット領域）とを有している。また、この単位画素部１０とは行方向にそれぞれ隣接する単位画素部との間には、ゲート電極２２の形成時に同時に作製される画素間分離電極２８ａおよび２８ｂがそれぞれ設けられており、各画素間分離電極２８ａおよび２８ｂによって、隣接する単位画素部１０同士が分離されている。

図２に示すように、シリコン基板１１には、光電変換用の受光ダイオード１の形成領域に、ｎ型埋め込み層１２が設けられており、受光ダイオード１の形成領域に隣接する光信号検出用のＭＯＳトランジスタ２の形成領域には、ｎ型埋め込み層１２に隣接してｐ型埋め込み層１３が設けられている。そして、ｎ型埋め込み層１２およびｐ型埋め込み層１３を覆って、シリコン基板１１の全面にｎ型層１４が設けられている。

ｎ型層１４上には、受光ダイオード１およびＭＯＳトランジスタ２の各形成領域にそれぞれ設けられたｎ型埋め込み層１２およびｐ型埋め込み層１３の上方域にｐ型ウェル領域１５が設けられている。このｐ型ウェル領域１５は、ｎ型ウェル分離領域１７によって囲まれており、ｎ型ウェル分離領域１７によってｐ型ウェル領域１５の形成範囲が規定されている。受光ダイオード１側に設けられたｐ型ウェル領域１５によって、光照射による電荷発生領域の一部（受光領域）が光電変換部になっている。また、光信号検出用のＭＯＳトランジスタ２側のｐ型ウェル領域１５によって、ＭＯＳトランジスタ２のトランジスタ領域が構成されている。

ｐ型ウェル領域１５およびｎ型ウェル分離領域１７上には、ＭＯＳトランジスタ２のトランジスタ領域における一部領域を除いて、ｎ型高濃度拡散領域１６が設けられている。従って、受光ダイオード１における光電変換された信号電荷の発生領域であるｐ型ウェル領域１５上にｎ型高濃度拡散領域１６が設けられており、このｎ型高濃度拡散領域１６によって、ｐ型ウェル領域１５は光発生電荷に対する埋め込み構造になっている。

ｎ型高濃度拡散領域１６は、受光トランジスタ１領域におけるｐ型ウェル領域１５上およびｐ型ウェル領域１５の外側を囲むｎ型ウェル分離領域１７上において、ＭＯＳトランジスタ２のｎ型ドレイン領域１６ａになっており、また、ＭＯＳトランジスタ２に隣接するｎ型ウェル分離領域１７に近接したｐ型ウェル領域１５上において、ＭＯＳトランジスタ２のｎ型ソース領域１６ｂになっている。ｐ型ウェル領域１５上におけるｎ型ソース領域１６ｂの周囲のリング状の領域には、ｎ型高濃度拡散領域１６が設けられずに、ｎ型チャネルドープ層２０になっている。このｎ型チャネルドープ層２０が、ＭＯＳトランジスタ２における電流担体が移動するチャネル領域になっている。

ｎ型ドレイン領域１６ａは、その下に設けられたウェル分離領域１７を介して、単位画素部１０の全領域にわたって設けられたｎ型層１４と電気的に接続された状態になっている。

ｐ型ウェル領域１５上においてｎ型ソース領域１６ｂを取り囲んでリング状に設けられたｎ型チャネルドープ層２０上には、ゲート絶縁膜２１を介して、ゲート電極２２がリング状に設けられている。ゲート絶縁膜２１は、ゲート電極２２の下方部分以外は除去されている。そして、シリコン基板１１の表面であるｎ型高濃度拡散領域１６上には、絶縁膜２３が設けられており、この絶縁膜２３は、シリコン基板１１上に設けられたリング状のゲート電極２２を覆っている。リング状のゲート電極２２の側壁は、絶縁膜２３を介して設けられたサイドウォール２４によって覆われている。

シリコン基板１１上には、全面にわたって層間絶縁膜２９が設けられており、この層間絶縁膜が、リング状のゲート電極２２を覆う絶縁膜２３およびサイドウォール２４を覆っている。ゲート電極２２の中央部に設けられたｎ型ソース領域１６ｂは、層間絶縁膜２９に設けられたソースコンタクトホール２５ａによってソース電極２５に接続されている。また、リング状のゲート電極２２は、層間絶縁膜２９に設けられたゲートコンタクトホール２７ａ（図１参照）によってゲート電極２７と接続されている。さらに、ｎ型ドレイン領域１６ａは、層間絶縁膜２９に設けられたドレインコンタクトホール２６ａによってドレイン電極２６と接続されている。

ｐ型ウェル領域１５内には、電荷蓄積領域であるキャリアポケット領域としてホールポケット領域３が設けられている。ホールポケット領域３は、ｐ型ウェル領域１５よりも不純物濃度が高い高濃度埋込層として、ｎ型ソース領域１６ｂを囲むリング状に形成されている。リング状のホールポケット領域３は、その上方に設けられるリング状のゲート電極２２に対して、ゲート電極２２にて取り囲まれたソース電極２５側（中心側）に近接した同心状態になっている。ホールポケット領域３内には、受光ダイオード１において光照射により発生した光信号キャリアである正孔（ホール）が蓄積されるようになっており、このホールポケット領域３内の光信号キャリアの蓄積量に比例してＭＯＳトランジスタ２の閾値が変化するようになっている。

このような構成のＭＯＳ型イメージセンサ１０の動作を、以下に説明する。

本実施形態のＭＯＳ型イメージセンサ１０（固体撮像素子）では、初期化（リセット）動作−電荷蓄積動作−信号読み出し動作という一連の動作が繰り返して行われる。

まず、初期化動作期間には、ゲート電極２２、ソース電極２５およびドレイン電極２６に正の高電圧が印加されてホールポケット領域３に残存する光信号キャリアがｐ型埋め込み層１３を介してシリコン基板１１の下部側に排出される。

次の電荷蓄積動作期間には、受光ダイオード１への光照射により発生した光信号キャリアであるホール（正孔）がｐ型ウェル領域１５を介してゲート電極２２下のホールポケット領域３内に蓄積される。

そして、次の信号読み出し動作期間には、ホールポケット領域３への光信号キャリアの蓄積量に比例した信号がソース領域１６ｂから出力されて、光電変換信号として検出される。

以下に、本実施形態のＭＯＳ型イメージセンサ１０の製造方法について、図３Ａ〜図３Ｃを用いて説明する。

図３Ａ〜図３Ｃは、それぞれ、図１および図２のＭＯＳ型イメージセンサ１０の各製造工程を示す断面図である。なお、この断面図は、図１のＡ−Ａ線に沿った断面図に対応している。

まず、図３Ａ（ａ）に示すように、シリコン基板１１の全面に酸化膜等の保護膜３０を形成して、その保護膜３０上にマスクパターン膜３１を積層する。次いで、このマスクパターン膜３１に、受光ダイオード１の形成領域に対応した開口部を形成し、その開口部からシリコン基板１１に不純物を導入して、受光ダイオード１の形成領域に、ピーク不純物濃度約１×１０^１７ｃｍ^−３のｎ型埋め込み層１２を、ピーク位置がシリコン基板１１の表面から約１．５μｍの深さの位置に形成する。

次に、図３Ａ（ｂ）に示すように、マスクパターン膜３１を除去して、単位画素部１０の領域全体にわたってｎ型不純物を導入することにより、受光ダイオード１のｎ型埋め込み層１２上を覆うように、ｎ型層１４を形成する。ｎ型層１４は、ピーク不純物濃度が約３×１０^１６ｃｍ^−３、ピーク位置がシリコン基板１１の表面から約０．７μｍの深さになるように形成される。これにより、シリコン基板１１には、ｎ型埋め込み層１２と、このｎ型埋め込み層１２を覆って積層されたｎ型層１４とが形成される。

その後、画素間分離電極２８ａおよび２８ｂ（図１参照）の各領域上にマスクパターンを設けた状態で、シリコン基板１１の全体にわたってｐ型不純物を導入し、ｎ型層１４上に接してｐ型ウェル領域１５を形成し、そのｐ型ウェル領域１５の表面側部分にｎ型不純物を導入してｎ型のチャネルドープ層２０をシリコン基板１１の全面に形成する。

次に、図３Ａ（ｃ）に示すように、保護膜３０上にマスクパターン膜３２を積層して、光信号検出用のＭＯＳトランジスタ２の形成領域に対応した開口部を形成し、この開口部から、ｎ型不純物層１４と同一深さ部分に、基板電位固定のためのｐ型不純物を導入して、ｎ型不純物層１４よりも不純物濃度が高いｐ型埋め込み層１３を、ｎ型埋め込み層１２に隣接して形成する。

その後、図３Ａ（ｄ）に示すように、相互に隣接して形成されたｐ型埋め込み層１３およびｎ型埋め込み層１２の上方域を覆うように、保護膜３０上にマスクパターン３３を設けて、ｐ型埋め込み層１３およびｎ型埋め込み層１２の上方域以外の領域を開放した状態で、ｐ型ウェル領域１５におけるｐ型埋め込み層１３およびｎ型埋め込み層１２を取り囲む周囲の領域にｎ型不純物を導入して、ｐ型ウェル領域１５およびｎ型チャネルドープ層２０を取り囲むｎ型ウェル分離領域１７を形成する。これによって、ｐ型ウェル領域１５がウェル分離領域１７によって分離されると共に、受光ダイオード１における光信号に対する感度を決定する受光領域が所定の面積で形成される。

続いて、図３Ｂ（ｅ）に示すように、光信号検出用ＭＯＳトランジスタ２のｐ型ウェル領域１５に形成されるホールポケット領域３に対応したリング状の開口部が形成されたマスクパターン膜３４を絶縁膜３０上に積層して、開口部から、ＭＯＳトランジスタ２のｐ型ウェル領域１５内にｐ型不純物を導入する。これにより、ｐ型ウェル領域１５よりも不純物濃度が高く、ピーク不純物濃度が約１.４×１０^１７ｃｍ^−３のリング状のホールポケット領域３を、ピーク位置がシリコン基板１１の表面から約０．１５μｍの深さになるように形成する。

次に、図示は省略するが、マスクパターン膜３４を除去した後、シリコン基板１１の全面にわたって表面を熱酸化してゲート絶縁膜２１を形成する。

その後、図３Ｂ（ｆ）に示すように、ホールポケット領域３の上方域におけるゲート絶縁膜２１上に、ホールポケット領域３の表面よりも広い面積でこのホールポケット領域３全体を覆うリング状のゲート電極２２を形成する。リング状のゲート電極２２は、リング状のホールポケット領域３と同心状態で、ゲート電極２２の中心側にホールポケット領域３が接近した状態になるように形成される。

次いで、図３Ｂ（ｇ）に示すように、ゲート絶縁膜２１をウェットエッチング加工によって除去して、ｐ型ウェル領域１５の表面およびウェル分離領域１７の表面を露出させる。このとき、ゲート絶縁膜２１は、ゲート電極２２をマスクとしてエッチング除去されるために、ゲート電極２２の下方においてのみ残存した状態になる。

次に、図３Ｂ（ｈ）に示すように、シリコン基板１１の表面の全面にわたって８００℃のドライＯ_２酸化により熱酸化して絶縁膜２３を形成する。このときの絶縁膜２３の膜厚は約２００オングストロームであり、ｐ型基板１１の全面における膜厚ばらつきは約５オングストローム以内に制御される。この場合、ゲート電極２２の上面および側壁にも熱酸化膜２３が形成されるが、この熱酸化膜２３は、形成されるＭＯＳトランジスタの特性には影響を与えず、また、ゲート電極２２に側壁に形成されるサイドウォール加工時のプラズマダメージに対する保護膜としての機能も同時に果たす。

続いて、図３Ｃ（ｉ）に示すように、絶縁膜２３をイオン注入の保護膜として、また、ゲート電極２２をマスクとして、ｎ型不純物をシリコン基板１１の全面に導入して、ｎ型高濃度拡散領域１６を、ゲート電極２２が設けられている領域以外のシリコン基板１１の表層部に形成する。このとき、イオン注入時の平均飛程が絶縁膜２３内部となるようにピーク不純物濃度は約６×１０^１８ｃｍ^−３とされ、ｎ型不純物領域１６の不純物濃度の極大部が、シリコン基板１１の表面、すなわち、ｎ型不純物領域１６の表面になるようにされ、さらには、その濃度は約３×１０^１８ｃｍ^−３とされる。

次に、図３Ｃ（ｊ）に示すように、サイドウォール用のＳｉＯ_２などからなるシリコン酸化膜層をシリコン基板１１の全面にわたって形成し、ドライエッチング加工により、ゲート電極２２の側壁にサイドウォール膜２４を形成する。

その後、図３Ｃ（ｋ）に示すように、シリコン基板１１の全面にわたって層間絶縁膜２９を形成し、ソース領域１６ｂ、ドレイン領域１６ａおよびゲート電極２２にそれぞれ対応するコンタクトホール２５ａ、２６ａおよび２７ａを形成して、ソース電極２５、ドレイン電極２６およびゲート電極２７を形成する。

これにより、本実施形態のＭＯＳ型イメージセンサが形成される。

図４は、このようにして形成されたＭＯＳ型イメージセンサにおいて、受光ダイオード部１におけるシリコン基板１１の表面から深さ方向に向かうｎ型不純物濃度分布を示すグラフである。図４の縦軸は不純物濃度を示し、横軸は基板表面から深さ方向の位置を示している。

図４に示すように、本実施形態のＭＯＳ型イメージセンサでは、ｎ型高濃度拡散領域１６の厚さは１００ｎｍ前後であり、ｎ型高濃度拡散領域１６の不純物濃度のピーク位置はシリコン基板の最表面になっている。

図５は、ｎ型高濃度拡散領域１６を形成するための不純物注入工程において、注入されるイオンの平均飛程位置と表面発生リーク電流との関係を示すグラフである。図５の縦軸は表面リーク電流を示し、横軸は注入されるイオンの平均飛程位置（注入到達深さ）を示している。

図５に示すように、平均飛程位置が絶縁膜２３内部にあるときに表面発生リーク電流が極小値となっている。

以上のように、本実施形態によれば、受光領域である受光ダイオード（フォトダイオード）１と、電荷蓄積領域３を有するＭＯＳトランジスタ２とを備えた複数の単位画素部１０が二次元のアレイ状に設けられたＭＯＳ型イメージセンサにおいて、ゲート電極加工後に受光領域の表面を覆う絶縁膜（ゲート絶縁膜）２１を一旦ウェットエッチングなどにより除去し、その後に、シリコン基板１１の表面を被覆するように熱酸化膜からなる絶縁膜２３を形成し、この絶縁膜２３を注入保護膜としてイオン注入を行って、受光ダイオード部１の表面にｎ型高濃度拡散領域１６を形成しているために、受光領域を被覆する膜絶縁膜２３は、その膜厚のばらつきが、従来技術において、ゲート電極２２の加工時にゲート絶縁膜を残すことによって発生するゲート絶縁膜の膜厚ばらつきと比較して、極めて小さくなり、また、絶縁膜２３の膜厚自体も、従来技術に比べて薄くすることが可能であるため、イオン注入時におけるイオンの到達深さのばらつきによって発生する表面リーク電流のばらつきを極小化することができる。

また、この絶縁膜２３は、ゲート電極２２加工時における受光領域のプラズマダメージを軽減させることができる膜としても機能するため、受光ダイオード１表面での表面欠陥を原因とする表面リーク電流を低減することもできる。

さらに、受光ダイオードの１表面のｎ型不純物領域１６を形成する際に、イオン注入不純物の注入平均飛程を絶縁膜２３内に設定することにより、受光領域にイオンが注入されることによって発生する欠陥を低減することができる。また、受光領域におけるシリコン基板１１の最表面からシリコン基板１１の深さ方向に不純物濃度勾配を設けることが可能となり、シリコン基板１１最表面ではｎ型高濃度拡散領域１６による表面発生リーク電流を低減することができ、シリコン基板１１の最表面より深い部分であるｎ型高濃度拡散領域１６において、短波長の青色の感度を向上させることができる。

なお、本発明は、以上の実施形態に限定されるものではなく、同様な効果を得るために、上記実施形態において説明した各層および各領域の導電型を、ｎ型基板上において全て逆転させて形成したものであってもよい。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、例えばビデオカメラ、デジタルカメラ、カメラ付き携帯電話器などに用いられる閾値電圧変調方式のＭＯＳ型イメージセンサなどの固体撮像素子およびその製造方法の分野において、受光領域におけるイオン注入による欠陥の発生を低減することが可能となり、受光ダイオード表面での表面欠陥を原因とする表面リーク電流を低減することが可能になる。よって、本発明の固体撮像素子は、フォトダイオード特性が優れているため、ビデオカメラ、デジタルカメラ、カメラ付き携帯電話器など、固体撮像素子を利用可能な電子情報機器に幅広く利用することができる。

本発明のＭＯＳ型イメージセンサの一実施形態における単位画素部のレイアウト例を示す平面図である。図１のＡ−Ａ’線断面図である。（ａ）〜（ｄ）は、それぞれ、図１のＭＯＳ型イメージセンサを製造するための各製造工程毎の一例をそれぞれ示す要部断面図である。（ｅ）〜（ｈ）は、それぞれ、図３Ａ（ｄ）に続く各製造工程毎の一例をそれぞれ示す要部断面図である。（ｉ）〜（ｋ）は、それぞれ、図３Ｂ（ｈ）に続く各製造工程毎の一例をそれぞれ示す要部断面図である。本発明の受光ダイオード部におけるｎ型不純物濃度分布を示すグラフである。本発明の表面リーク電流と注入平均飛程との関係を示すグラフである。（ａ）および（ｂ）は、それぞれ、従来のＭＯＳ型イメージセンサを製造するための各製造工程毎の一例をそれぞれ示す要部断面図である。従来の受光ダイオード部におけるｎ型不純物濃度分布を示すグラフである。

符号の説明

１受光ダイオード（受光領域）
２光信号検出用のＭＯＳトランジスタ
３ホールポケット領域
１０単位画素部
１１シリコン基板
１２ｎ型層
１３ｐ型埋め込み層
１４ｎ型層
１５ｐ型ウェル領域
１６ｎ型高濃度拡散領域
１６ａｎ型ドレイン領域
１６ｂｎ型ソース領域
１７ウェル分離領域
２０ｎ型チャネルドープ層
２１ゲート絶縁膜
２２ゲート電極
２３絶縁膜
２４サイドウォール
２５ソース電極
２５ａ、２６ａ、２７ａコンタクトホール
２６ドレイン電極
２８ａ、２８ｂ画素間分離電極
２９層間絶縁膜
３１〜３４マスクパターン

Claims

光照射により信号電荷を発生させる受光領域と、該受光領域で発生した信号電荷に応じた信号を出力するトランジスタとをそれぞれ有する複数の単位画素部を二次元のアレイ状に形成する固体撮像素子の製造方法において、
第１導電型基板に形成された第２導電型半導体層上に、該受光領域を構成する第１導電型ウェル領域を形成する工程と、
該第１導電型ウェル領域内に電荷蓄積領域を形成する工程と、
該第１導電型基板の全面にわたってゲート絶縁膜を形成する工程と、
該電荷蓄積領域の上方に該ゲート絶縁膜を介して該トランジスタのゲート電極を形成する工程と、
該ゲート電極下以外のゲート絶縁膜を除去して、該第１導電型基板の表面に熱酸化により絶縁膜を形成する工程と、
該熱酸化した絶縁膜をイオン注入の保護膜とし、かつ該ゲート電極をマスクとして用いて、イオン注入時の平均飛程が該熱酸化した絶縁膜の内部となるように、該第１導電型基板の全面に第２導電型不純物を導入して第２導電型高濃度拡散領域を、該ゲート電極が設けられている領域以外の該第１導電型ウェル領域を含む領域上の基板表層部に形成する工程とを有しており、
該第２導電型高濃度拡散領域として、該第１導電型基板の深さ方向の不純物濃度極大部が該第１導電型基板の表面に形成されている固体撮像素子の製造方法。
前記熱酸化した絶縁膜の膜厚を２００オングストロームに設定する請求項１に記載の固体撮像素子の製造方法。
前記トランジスタはＭＯＳトランジスタである請求項１に記載の固体撮像素子の製造方法。
前記第２導電型高濃度拡散領域は、前記第１導電型ウェル領域を含む領域として、該第１導電型ウェル領域上およびその外側を囲む分離領域上において、前記ＭＯＳトランジスタのドレイン領域であり、該ＭＯＳトランジスタに隣接する分離領域に近接した該第１導電型ウェル領域上において、該ＭＯＳトランジスタのソース領域である請求項３に記載の固体撮像素子の製造方法。
前記ゲート電極はリング状であって、該リング状の中央穴下の第２導電型高濃度拡散領域が前記ソース領域であり、前記ソース領域の周囲の該ゲート電極下のリング状領域が、前記ＭＯＳトランジスタにおける電流担体を移動させるためのチャネル領域である請求項４に記載の固体撮像素子の製造方法。
前記第１導電型ウェル領域のうち、前記受光領域を構成する第１導電型ウェル領域上を前記第２導電型高濃度拡散領域によって覆って埋め込み構造とする請求項６に記載の固体撮像素子の製造方法。