JP4006111B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4006111B2 JP4006111B2 JP27364898A JP27364898A JP4006111B2 JP 4006111 B2 JP4006111 B2 JP 4006111B2 JP 27364898 A JP27364898 A JP 27364898A JP 27364898 A JP27364898 A JP 27364898A JP 4006111 B2 JP4006111 B2 JP 4006111B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- imaging device
- solid
- state imaging
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置内に光電変換画素のリセット電圧を供給する自己補償型の電圧供給回路を有する固体撮像装置に関する。
【０００２】
【従来の技術】
図６は従来技術である信号増幅型の固体撮像装置の回路図である。
【０００３】
同図において、１は画素であり、画素１は、光信号を電荷に変換するフォトダイオード２と、光信号電荷を蓄積して電圧変換して出力する増幅用ＭＯＳトランジスタ３と、画素１の選択スイッチである選択用ＭＯＳトランジスタ４、フォトダイオード２と増幅用ＭＯＳトランジスタ３をリセットするリセット用ＭＯＳトランジスタ５から構成されている。
【０００４】
また、画素１をリセットするための素子として、画素１をリセットするリセット用ＭＯＳトランジスタ８と、リセット用ＭＯＳトランジスタ８にリセットパルスを供給するための端子１３と、画素１にリセット電圧を一時的に供給するためのリセット電圧端子９と、画素１中のリセット用ＭＯＳトランジスタ５にスイッチパルスを入力するための端子１８と、端子１８からのパルスが印加される行を垂直シフトレジスタ２４の出力によって選択する行選択用ＭＯＳトランジスタ１９を有している。
【０００５】
さらに、画素１からの出力電圧を蓄積するための素子として、画素１の出力電圧を一時的に蓄積するための容量１０と、垂直出力線６の電荷を容量１０に書き込み・読み出しするＭＯＳトランジスタ１１と、ＭＯＳトランジスタ１１に書き込み・読み出し用のパルスを供給するための端子１４と、増幅用ＭＯＳトランジスタ３とともに反転型アンプを形成するための電流負荷用のＭＯＳトランジスタ７と、ＭＯＳトランジスタ７にロードパルスを供給するための端子１５と、ＭＯＳトランジスタ３及び７に電源電圧を供給するための電源端子１２と、選択用ＭＯＳトランジスタ４に転送パルスを供給するための端子１６と、端子１６からのパルスにバッファをかけるバッファＭＯＳトランジスタ１７を有している。
【０００６】
そして、画素１からの出力電圧を読み出すための素子として、画素信号を出力する垂直出力線６と、各画素１の出力電圧を出力するための水平出力線２０と、水平シフトレジスタ２５の出力によって、容量１０の蓄積電圧を水平出力線２０に転送するための転送ＭＯＳトランジスタ２１と、水平出力線２０を増幅出力するプリアンプ２２と、プリアンプ２２の出力端子２３と、垂直シフトレジスタ２４の垂直シフトレジスタ線２６、２６’と、水平シフトレジスタ２５の水平シフトレジスタ線２７、２７’を有している。
【０００７】
本図においては、簡単のため、２×２の画素配列を示している。また、図６におけるＭＯＳトランジスタはＮ型ＭＯＳトランジスタを表わすものとするが、当然Ｐ型ＭＯＳトランジスタで形成して、駆動パルスの極性、電源とグラウンドとを反転させてもかまわない。
【０００８】
図７は、図６に示す回路を駆動するパルスタイミングチャートを示しており、図７を用いつつ従来の固体撮像装置の動作の説明をする。
【０００９】
固体撮像装置は、最初に、画素１のリセットが、垂直シフトレジスタ線２６を介して垂直シフトレジスタ２４の出力によって行われ、このリセット動作は、出力線２６により第１行をリセットし、次に第２行をリセットする、というように行ごとに順々に行う。
【００１０】
リセット動作は、まず端子１３及び１８をＨｉｇｈとして、行選択用ＭＯＳトランジスタ１９によって選択された行のＭＯＳトランジスタ５とリセット用ＭＯＳトランジスタ８をＯＮし、光信号電荷が残留するフォトダイオード２のカソード及び増幅用ＭＯＳトランジスタ３のゲートをリセットする。従って、リセット電圧端子９から供給される電圧をＶRSとすると、画素１のリセット電圧はＶRSとなる。
【００１１】
次に端子１４，及び１５，１６をＨｉｇｈレベルとして、ＭＯＳトランジスタ１１，及び７，４（行選択用ＭＯＳトランジスタ１７により選択された行に限る）をＯＮすることにより、画素１のリセット直後の出力を容量１０に蓄積する。このリセット後の出力電圧を、［ＶRS＋ＮS］とする。その後、画素１を［ＶRS＋ＮS］に再リセットするにあたり、垂直出力線６をリセット用ＭＯＳトランジスタ８を通してリセット電圧端子９の電圧であるＶRSにリセットすべく端子１３をＯＮする。
【００１２】
端子１３をＯＦＦした後、端子１４及び１８をＨｉｇｈレベルとして、ＭＯＳトランジスタ１１及び５を通して、画素１を容量１０の電圧［ＶRS＋ＮS］に再リセットする。
【００１３】
次に、電荷の蓄積動作及び読み出し動作について説明する。光電変換された光信号電荷がフォトダイオード２及び増幅用ＭＯＳトランジスタ３のゲートに蓄積される。所定期間経過後に、垂直シフトレジスタ線２６等を介して、垂直シフトレジスタ２４からの信号を選択された行のＭＯＳトランジスタ３及び５に供給し、端子１５及び１６をＨｉｇｈレベルとして、ＭＯＳトランジスタ７と選択された行のＭＯＳトランジスタ３により、垂直出力線６に上記光電変換された画素１の電圧を反転増幅させて読み出す。そして、水平シフトレジスタ２５を走査して、水平シフトレジスタ線２７等を通じてＭＯＳトランジスタ２１を順次選択することにより、各画素１の出力電圧が、出力線２０にプリアンプ２２を介して信号出力端子２３から読み出されるという動作をする。
【００１４】
ここで、ＶINを画素１への入力電圧とし、Ｖ0を出力電圧とし、ｇSをＭＯＳトランジスタ３と７で形成される反転増幅型アンプのゲインとすると、ＭＯＳトランジスタ３と７で形成される反転増幅型アンプの入出力特性が、
Ｖ0＝−ｇS・ＶIN＋ＶC
で表わされる。ここで、ＶCは電源電圧とＭＯＳトランジスタ３及び７のしきい値等で決まる電圧である。従って、画素１に蓄積された信号電圧分を−Ｓとすると、ＶINに該当する電圧は、［ＶRS＋ＮS−Ｓ］であるので、読み出される画素出力Ｖ0は、
Ｖ0＝−ｇS（ＶRS＋ＮS−Ｓ）＋ＶC
と表わされる。
【００１５】
一方、画素１のリセット時の動作から、ＶINに該当する電圧は、リセット電圧ＶRSであり、Ｖ0に該当する電圧は、容量１０の蓄積電圧である［ＶRS＋ＮS］であるので
ＶRS＋ＮS＝−ｇS・ＶRS＋ＶC
が成り立つ。したがって、
ＮS＝−（ｇS＋１）ＶRS＋ＶC
となり、Ｖ0は、
となる。
【００１６】
なお、上記の電圧ＶCは、ＭＯＳトランジスタ３と７のしきい値電圧によって変動する。
【００１７】
一般に、各画素１を構成するＭＯＳトランジスタ３のパラメータは画素ごとに多少なりともばらつくので、画素１のオフセットレベルである［ｇS 2ＶRS＋（１−ｇS）ＶC］は画素ごとの固定パターンノイズとして表われることになる。
【００１８】
したがって、Ｓ／Ｎ比を上げるために、このノイズを除く必要があり、ｇS＝１となるように、ＭＯＳトランジスタ３と７のパラメータを決めていた。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記の従来技術においては、画素１をリセットするにあたり各画素１ごとの増幅型アンプのゲインｇS のばらつきによる固定パターンノイズが抑えられないという欠点があった。すなわち、ｇS を１に設定しようとしても、実際には、各画素１毎のパラメータが異なるため、各画素１毎に異なるゲインのずれが生じ、各画素毎に異なる固定パターンノイズが表れることがある。
【００２０】
具体的には、各画素１毎に異なるゲインのズレをΔｇSとすると、ゲインｇSは、１＋ΔｇSと表せ、各画素１のオフセット電位は、［（１＋ΔｇS）2ＶRS−ΔｇS・ＶC］となり、各画素１で異なるΔｇSによる固定パターンノイズが表われるということになる。
【００２１】
さらに、電源電圧の変動や温度変動によるＶCの変動により、固定パターンノイズ自体が変動してしまうということが生じていたため、高品質な画像信号が得られなかった。
【００２２】
（発明の目的）
そこで、上記課題を解決すべく本発明の目的は、各画素のゲインばらつき及びしきい値ばらつきによる固定パターンノイズを抑えることであり、さらには、固定パターンノイズ自体が、固体撮像装置の動作条件によって変動するのを抑え、高品質な画像信号を得られる固体撮像装置を提供することである。
【００２３】
【課題を解決するための手段】
本発明の固体撮像装置は、光電変換素子と光信号電荷を蓄積し電圧変換出力するトランジスタとを光電変換画素内に有し、前記光電変換画素の出力線を介して接続され、前記トランジスタと共に反転増幅型アンプを形成する電流負荷用トランジスタを備えた固体撮像装置において、
前記反転増幅型アンプと同構成のトランジスタから成る増幅手段により、前記光電変換画素のリセット電圧を供給する電圧供給回路を設けたことを特徴とする。
【００２４】
また、光電変換素子と光信号電荷を蓄積し電圧変換出力するトランジスタとを光電変換画素内に有し、前記光電変換画素の出力線を介して接続され、前記トランジスタと共に反転増幅型アンプを形成する電流負荷用トランジスタを備えた固体撮像装置において、
前記反転増幅型アンプと同構成のトランジスタから成る増幅手段により、前記光電変換画素のリセット電圧を供給する電圧供給回路と、前記光電変換画素の出力線を介して接続され、前記光電変換画素で光電変換された電荷を蓄積する容量としてクランプ機能を有するソースフォロワとを設け、該ソースフォロワを再リセットに用いたことを特徴とする。
【００２７】
（作用）
固体撮像装置内部の各画素１と同じトランジスタによって決まる電圧を各画素１をリセットするためのリセット電圧とすることで、画素１毎のパラメータばらつきによる固定パターンノイズを抑え、あわせて電源電圧の変動等による固定パターンノイズ自体の変動をも抑える。
【００２８】
【発明の実施の形態】
（実施形態１）
図１は、本発明の実施形態１を示す図であり、本実施形態の固体撮像装置は、画素１を有しており、画素１は、光信号を電荷に変換するフォトダイオード２と、光信号電荷を蓄積して電圧変換して出力する増幅用ＭＯＳトランジスタ３と、画素１の選択スイッチである選択用ＭＯＳトランジスタ４、フォトダイオード２と増幅用ＭＯＳトランジスタ３をリセットするリセット用ＭＯＳトランジスタ５から構成されている。
【００２９】
また、画素１をリセットするための素子として、画素１をリセットするリセット用ＭＯＳトランジスタ８と、リセット用ＭＯＳトランジスタ８にリセットパルスを供給するための端子１３と、画素１にリセット電圧を供給するためのリセット電位供給線３８と、画素１中のリセット用ＭＯＳトランジスタ５にスイッチパルスを入力するための端子１８と、端子１８からのパルスが印加される行を垂直シフトレジスタ２４の出力によって選択する行選択用ＭＯＳトランジスタ１９を有している。
【００３０】
さらに、画素１からの出力電圧を蓄積するための素子として、画素１の出力電圧を一時的に蓄積するための容量１０と、垂直出力線６の電荷を容量１０に書き込み・読み出しするＭＯＳトランジスタ１１と、ＭＯＳトランジスタ１１に書き込み・読み出し用のパルスを供給するための端子１４と、増幅用ＭＯＳトランジスタ３とともに反転型アンプを形成するための電流負荷用のＭＯＳトランジスタ７と、ＭＯＳトランジスタ７にロードパルスを供給するための端子１５と、ＭＯＳトランジスタ３及び７に電源電圧を供給するための電源端子１２と、選択用ＭＯＳトランジスタ４に転送パルスを供給するための端子１６と、端子１６からのパルスにバッファをかけるバッファＭＯＳトランジスタ１７を有している。
【００３１】
そして、画素１からの出力電圧を読み出すための素子として、画素信号を出力する垂直出力線６と、各画素１の出力電圧を出力するための水平出力線２０と、水平シフトレジスタ２５の出力によって、容量１０の蓄積電圧を水平出力線２０に転送するための転送ＭＯＳトランジスタ２１と、水平出力線２０を増幅出力するプリアンプ２２と、プリアンプ２２の出力端子２３と、垂直シフトレジスタ２４の垂直シフトレジスタ線２６、２６’と、水平シフトレジスタ２５の水平シフトレジスタ線２７、２７’を有している。
【００３２】
さらに、本実施形態は、ＭＯＳトランジスタ３３及び、３４、３７を設けている。また、ＭＯＳトランジスタ３３及び、３４、３７は、それぞれ画素１中のＭＯＳトランジスタ３及び４、７と同じ構造及び製造プロセスのものを用いている。
【００３３】
これらのＭＯＳトランジスタ３３及び３４、３７は、常にＯＮ状態となっているＭＯＳトランジスタ３４をはさんで、ＭＯＳトランジスタ３３と３７が、画素１と同様の反転増幅型アンプを形成し、従来技術においては、電源端子９からの一定電位が、画素１のリセット電位供給源であったに対して、本実施形態では、ＭＯＳトランジスタ３３のゲートの電位と、ＭＯＳトランジスタ３４と３７の共通ドレインを短絡した部分であるＡ点での電位を画素１のリセット電位としている。
【００３４】
次に、本実施形態の動作を説明する。
【００３５】
上記の本実施形態の構成において説明したように、本実施形態はＭＯＳトランジスタ３３及び、３４、３７を設けており、これらは電源端子１２からの電源電圧により作動する。まず、電源端子１２からの電源電圧によりＭＯＳトランジスタ３３及び、３４、３７を介して、これらに依存する電圧がリセット電位供給線３８に読み出され、それをリセット電位としている。なお、この後の動作は従来技術と同様であるので省略する。
【００３６】
本実施形態におけるリセット電位をＶＲＳ’とすると、
ＶＲＳ’＝−１・ＶＲＳ’＋ＶＣＯ
が成立し、リセット電位ＶＲＳ’は、
ＶＲＳ’＝ＶＣＯ／２
と表わされる。ここで、ＶＣＯは電源電圧とＭＯＳトランジスタ３３、３７のしきい値等で決まる電圧である。
【００３７】
従来例においては、ΔｇSにより［（１＋ΔｇS）2ＶRS−ΔｇS・ＶC］という固定パターンノイズが表われていたが、本実施形態においては、上記のようにリセット電位ＶRS’は、
ＶRS’＝ＶCO／２
となって、電源電圧とＭＯＳトランジスタ３３と３７のしきい値等に依存する電圧になる。したがって、画素１の出力オフセットは、
ＶCO（１＋ΔｇS 2）／２＋ΔｇS（ＶCO−ＶC）
となる。
【００３８】
ここで、ＭＯＳトランジスタ３、７とＭＯＳトランジスタ３３、３７とは同じ構成であるので、［ＶCO−ＶC］は、製造ばらつきによってわずかに異なるのみであり、また、電源電圧、温度によって同じような変化をする。
【００３９】
従って、各画素１毎のオフセットばらつきは、［ＶCO／２］にΔｇSの２次の微小量だけが加わっただけのものとなる。
【００４０】
よって、従来技術に比べて、著しく固定パターンノイズを減少させることができ、なおかつ、固定パターンノイズの抑制効果が、電源電圧や温度による依存性のないものとすることができるため高品質な画像信号を得ることができる。
【００４１】
（実施形態２）
図２は、実施形態２を示す図であり、本実施形態は、前記実施形態１におけるリセット電位供給線３８の手前にボルテージフォロワ３０を設けた構成になっている。なお、他の構成は、実施形態１と同様であるので、同一の番号を付して説明を省略する。
【００４２】
ここで、本図におけるボルテージフォロワ３０は、ＭＯＳトランジスタ３３，及び３４，３７で決まるリセット電圧を低インピーダンスで出力するバッファの役割をしているため画素１のリセット動作スピードを速くすることができる。
【００４３】
（実施形態３）
図３は、実施形態３を示す図であり、図中の４３及び５３は、ＭＯＳトランジスタ３３と同じ型のＭＯＳトランジスタ、４４及び５４は、ＭＯＳトランジスタ３４と同じ型のＭＯＳトランジスタ、４７及び５７は、ＭＯＳトランジスタ３７と同じ型のＭＯＳトランジスタである。
【００４４】
本図で示すように、本実施形態では、上記実施形態２に掲げる固体撮像装置に、リセット電圧設定回路を２つ加え、それらリセット電圧設定回路を３つ並列にしたものであり、その他の構成は、実施形態２と同様であるため説明は省略する。
【００４５】
次に、本実施形態の動作は、上記の各々のリセット電圧設定回路において設定された電圧は、結合して、ボルテージフォロワ３０の入力部に導入している。また、画素１のリセット動作及びリセット電圧設定回路そのものの動作は、上記実施形態１等と同様であるため省略する。なお、リセット電圧設定回路の数を３つとしたことは、例示であり、この数に限定されるものではない。
【００４６】
したがって、本実施形態に掲げるように、リセット電圧設定回路を増加することにより、複数のリセット電圧設定回路の出力電圧の平均でＶCO’を決めることができ、このＶCO’がＶCの平均値に近くなる確率を高め、２次の微小量である［ΔｇS（ＶC−ＶCO）］をより一層小さくする可能性を高めることができる。
【００４７】
よって、本実施形態では、上記実施形態１において得られる固定パターンノイズを減少させる効果がより一層大きくなり、また、実施形態２で行う画素１のリセット動作スピードを維持することができ、高品質かつ高速で画像信号を得ることができる。
【００４８】
（実施形態４）
図４は実施形態４を示す図であり、まず本実施形態の構成を説明する。
【００４９】
図中の６０は画素１の出力をクランプするための容量、６１は垂直出力線６とクランプ容量６０とをスイッチするためのＭＯＳトランジスタ、６２はＭＯＳトランジスタ６１のゲートにパルスを印加するための端子、６３はクランプ容量６０にゲート入力部が接続するソースフォロワ、６４はソースフォロワ６３の入力部をスイッチするためのＭＯＳトランジスタ、６５はＭＯＳトランジスタ６４のゲートにパルスを印加するための端子、６６はソースフォロワ６３の出力部と垂直出力線６をスイッチするためのＭＯＳトランジスタ、６７はＭＯＳトランジスタ６６のゲートにパルスを印加するための端子、６８は６３と同じ型のソースフォロワ、６９はソースフォロワ６３の入力ゲートのリセット電位を出力するためのオペアンプである。なお、本実施形態の他の構成は、実施形態２と同様であるため説明を省略する。
【００５０】
次に、本実施形態の動作を図５に掲げる駆動パルスのタイミングチャートを用いつつ説明する。
【００５１】
まず、画素１のリセットが、垂直シフトレジスタ線２６等を介して垂直シフトレジスタ２４の出力によって行われ、第１行をリセットし、次に第２行をリセットする、というように行ごとに順々に行う。
【００５２】
リセット動作は、まず端子１３及び１８、をＨｉｇｈとして、画素１中のフォトダイオード２のカソード及びＭＯＳトランジスタ３のゲートをリセット電位にする点で上記実施形態１，及び２，３と同様であるが、このとき、同時に端子６２及び６５をＨｉｇｈとすることにより、ＭＯＳトランジスタ６１及び６４をＯＮして、ソースフォロワ６３の入力部をクランプする。クランプ電位はオペアンプ６９の出力電位を基準に設定されている。なお、リセット電位供給線３８から供給される電圧をＶRS’とすると、画素１のリセット電圧はＶRS’となることは実施形態２と同様である。
【００５３】
つぎに、端子１３，及び１８，６５をＬｏｗとした後、端子１５及び１６をＨｉｇｈとする。これにより、ＭＯＳトランジスタ７及び４をＯＮして、画素１の出力をＭＯＳトランジスタ３及び７によって読み出し、垂直出力線６を介してクランプするための容量６０に導く。
【００５４】
その後、端子１５，及び１６，６２をＬｏｗにした後、端子１８及び６７をＨｉｇｈとする。これにより、ＭＯＳトランジスタ５及び６６をＯＮして、ソースフォロワ６３の出力電位で画素１を再リセットする。すなわち、実施形態１，及び２，３では画素１への再リセットする手段として容量１０を用いていたが、本実施形態においてはクランプするための容量６０を備えたソースフォロワ６３を用いている。
【００５５】
したがって、垂直出力線６の容量が大きい場合でもクランプするための容量６０を設けたため再リセット電位が低下することがなくなり、画素１を適切に再リセットすることができる。
【００５６】
上記再リセットが終わった後には、上記実施形態１、及び２、３と同様に画素１での光信号蓄積動作に入り、所定期間経過後に読み動し動作となる。読み出し動作は、垂直シフトレジスタ線２６等を介して、垂直シフトレジスタ２４からの信号を選択された行のＭＯＳトランジスタ３及び５に供給し、端子６２、及び１３、６５、をＨｉｇｈとして、ＭＯＳトランジスタ６１及び８をＯＮして、ソースフォロワ６３とクランプするための容量６０をオペアンプ６９の出力電位にリセットした後、端子１３及び６５をＬｏｗとして、端子１５，１６をＨｉｇｈとして画素１からの出力をＭＯＳトランジスタ７及び４をＯＮして、画素１の出力をＭＯＳトランジスタ３及び７によって読み出し、垂直出力線６を介してクランプ容量６０に導く。
【００５７】
その後、各画素１の出力が、ソースフォロワ６３の出力として水平シフトレジスタ２５の出力を水平シフトレジスタ線２７等を介して、選択された水平出力線２０とプリアンプ２２を介して信号出力端子２３により出力される。
【００５８】
ここで、各画素１の出力の固定パターンノイズをできる限り小さくするため、各画素１の最初のリセット電位ＶRS’とリセット直後の画素１の出力が等しいこと及びソースフォロワ６３の入力部にオペアンプ６９の電位を入力したときには、ソースフォロワ６３の出力がＶRSに等しくなるように設定することが必要である。
【００５９】
したがって、この条件が、電源変動や温度変動があっても満たされるためには、ソースフォロワ６３と同じ型のソースフォロワ６８とオペアンプ６９を用い、オペアンプ６９の（＋）入力端にオペアンプ３０の出力であるＶRS’を接続し、（−）入力端に６８の出力部を接続し、さらにオペアンプ６９の出力をソースフォロワ６８の入力端であるゲートに接続する。このようにすれば、動作条件変動によっても変わることのない固定パターンノイズ最小の条件を満たすことができる。
【００６０】
従って、本実施形態は、画素１で光電変換された電荷を蓄積する容量をクランプ機能を持つソースフォロワで代用したことにより、垂直出力線６の寄生容量が大きくてもクランプすることにより再リセット電位の低下を防止できるため、ノイズを適正に除去することができるため、高品質な画像信号を得ることができる。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、光電変換画素をリセット電圧で一度リセットし、その直後の光電変換画素の出力電位によって再び光電変換画素をリセットするという動作を行うことにより、リセット時に生じるノイズを除去することができる。
【００６２】
また、再リセット電位がリセット電位と等しくなるように、光電変換画素に備えられている増幅手段と同様のトランジスタで形成された電圧供給回路を固体撮像装置内に設け、増幅手段の入力部と増幅手段の出力部とを接続し、接続部の電位をリセット電圧として用いることにより、動作条件の変動によらず画素の固定パターンノイズを最小とすることができる。
【００６３】
従って、Ｓ／Ｎ比の高い高品質な画像信号を出力することができる固体撮像装置を供給することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態１の固体撮像装置の内部回路図を示す図である。
【図２】 本発明の実施形態２の固体撮像装置の内部回路図を示す図である。
【図３】 本発明の実施形態３の固体撮像装置の内部回路図を示す図である。
【図４】 本発明の実施形態４の固体撮像装置の内部回路図を示す図である。
【図５】 本発明の実施形態４の固体撮像装置の駆動パルスタイミング図である。
【図６】 従来技術の固体撮像装置の内部回路図を示す図である。
【図７】 従来技術の固体撮像装置の駆動パルスタイミング図である。
【符号の説明】
１ 画素
２ フォトダイオード
３ 増幅用ＭＯＳトランジスタ
４ 選択用ＭＯＳトランジスタ
５ リセット用ＭＯＳトランジスタ
６ 垂直出力線
７ ＭＯＳトランジスタ
８ リセット用ＭＯＳトランジスタ
９ リセット電源端子
１０ 容量
１１ ＭＯＳトランジスタ
１２ 電源端子
１３，１４，１５，１６ パルス入力端子
１７ バッファＭＯＳトランジスタ
１８ パルス入力端子
１９ バッファＭＯＳトランジスタ
２０ 出力線
２１ ＭＯＳトランジスタ
２２ プリアンプ
２３ 信号出力端子
２４ 垂直シフトレジスタ
２５ 水平シフトレジスタ
２６ 垂直シフトレジスタ線
２７ 水平シフトレジスタ線
３３，３４，３７，４３，４４，４７，５３，５４，５７ ＭＯＳトランジスタ
３０ オペアンプ
３８ リセット電位供給線
６０ クランプ容量
６１ ＭＯＳトランジスタ
６２ パルス入力端子
６３ ソースフォロワ
６４ ＭＯＳトランジスタ
６５，６６ ＭＯＳトランジスタ
６７ パルス入力端子
６８ ソースフォロワ
６９ オペアンプ
【発明の属する技術分野】
本発明は、固体撮像装置内に光電変換画素のリセット電圧を供給する自己補償型の電圧供給回路を有する固体撮像装置に関する。
【０００２】
【従来の技術】
図６は従来技術である信号増幅型の固体撮像装置の回路図である。
【０００３】
同図において、１は画素であり、画素１は、光信号を電荷に変換するフォトダイオード２と、光信号電荷を蓄積して電圧変換して出力する増幅用ＭＯＳトランジスタ３と、画素１の選択スイッチである選択用ＭＯＳトランジスタ４、フォトダイオード２と増幅用ＭＯＳトランジスタ３をリセットするリセット用ＭＯＳトランジスタ５から構成されている。
【０００４】
また、画素１をリセットするための素子として、画素１をリセットするリセット用ＭＯＳトランジスタ８と、リセット用ＭＯＳトランジスタ８にリセットパルスを供給するための端子１３と、画素１にリセット電圧を一時的に供給するためのリセット電圧端子９と、画素１中のリセット用ＭＯＳトランジスタ５にスイッチパルスを入力するための端子１８と、端子１８からのパルスが印加される行を垂直シフトレジスタ２４の出力によって選択する行選択用ＭＯＳトランジスタ１９を有している。
【０００５】
さらに、画素１からの出力電圧を蓄積するための素子として、画素１の出力電圧を一時的に蓄積するための容量１０と、垂直出力線６の電荷を容量１０に書き込み・読み出しするＭＯＳトランジスタ１１と、ＭＯＳトランジスタ１１に書き込み・読み出し用のパルスを供給するための端子１４と、増幅用ＭＯＳトランジスタ３とともに反転型アンプを形成するための電流負荷用のＭＯＳトランジスタ７と、ＭＯＳトランジスタ７にロードパルスを供給するための端子１５と、ＭＯＳトランジスタ３及び７に電源電圧を供給するための電源端子１２と、選択用ＭＯＳトランジスタ４に転送パルスを供給するための端子１６と、端子１６からのパルスにバッファをかけるバッファＭＯＳトランジスタ１７を有している。
【０００６】
そして、画素１からの出力電圧を読み出すための素子として、画素信号を出力する垂直出力線６と、各画素１の出力電圧を出力するための水平出力線２０と、水平シフトレジスタ２５の出力によって、容量１０の蓄積電圧を水平出力線２０に転送するための転送ＭＯＳトランジスタ２１と、水平出力線２０を増幅出力するプリアンプ２２と、プリアンプ２２の出力端子２３と、垂直シフトレジスタ２４の垂直シフトレジスタ線２６、２６’と、水平シフトレジスタ２５の水平シフトレジスタ線２７、２７’を有している。
【０００７】
本図においては、簡単のため、２×２の画素配列を示している。また、図６におけるＭＯＳトランジスタはＮ型ＭＯＳトランジスタを表わすものとするが、当然Ｐ型ＭＯＳトランジスタで形成して、駆動パルスの極性、電源とグラウンドとを反転させてもかまわない。
【０００８】
図７は、図６に示す回路を駆動するパルスタイミングチャートを示しており、図７を用いつつ従来の固体撮像装置の動作の説明をする。
【０００９】
固体撮像装置は、最初に、画素１のリセットが、垂直シフトレジスタ線２６を介して垂直シフトレジスタ２４の出力によって行われ、このリセット動作は、出力線２６により第１行をリセットし、次に第２行をリセットする、というように行ごとに順々に行う。
【００１０】
リセット動作は、まず端子１３及び１８をＨｉｇｈとして、行選択用ＭＯＳトランジスタ１９によって選択された行のＭＯＳトランジスタ５とリセット用ＭＯＳトランジスタ８をＯＮし、光信号電荷が残留するフォトダイオード２のカソード及び増幅用ＭＯＳトランジスタ３のゲートをリセットする。従って、リセット電圧端子９から供給される電圧をＶRSとすると、画素１のリセット電圧はＶRSとなる。
【００１１】
次に端子１４，及び１５，１６をＨｉｇｈレベルとして、ＭＯＳトランジスタ１１，及び７，４（行選択用ＭＯＳトランジスタ１７により選択された行に限る）をＯＮすることにより、画素１のリセット直後の出力を容量１０に蓄積する。このリセット後の出力電圧を、［ＶRS＋ＮS］とする。その後、画素１を［ＶRS＋ＮS］に再リセットするにあたり、垂直出力線６をリセット用ＭＯＳトランジスタ８を通してリセット電圧端子９の電圧であるＶRSにリセットすべく端子１３をＯＮする。
【００１２】
端子１３をＯＦＦした後、端子１４及び１８をＨｉｇｈレベルとして、ＭＯＳトランジスタ１１及び５を通して、画素１を容量１０の電圧［ＶRS＋ＮS］に再リセットする。
【００１３】
次に、電荷の蓄積動作及び読み出し動作について説明する。光電変換された光信号電荷がフォトダイオード２及び増幅用ＭＯＳトランジスタ３のゲートに蓄積される。所定期間経過後に、垂直シフトレジスタ線２６等を介して、垂直シフトレジスタ２４からの信号を選択された行のＭＯＳトランジスタ３及び５に供給し、端子１５及び１６をＨｉｇｈレベルとして、ＭＯＳトランジスタ７と選択された行のＭＯＳトランジスタ３により、垂直出力線６に上記光電変換された画素１の電圧を反転増幅させて読み出す。そして、水平シフトレジスタ２５を走査して、水平シフトレジスタ線２７等を通じてＭＯＳトランジスタ２１を順次選択することにより、各画素１の出力電圧が、出力線２０にプリアンプ２２を介して信号出力端子２３から読み出されるという動作をする。
【００１４】
ここで、ＶINを画素１への入力電圧とし、Ｖ0を出力電圧とし、ｇSをＭＯＳトランジスタ３と７で形成される反転増幅型アンプのゲインとすると、ＭＯＳトランジスタ３と７で形成される反転増幅型アンプの入出力特性が、
Ｖ0＝−ｇS・ＶIN＋ＶC
で表わされる。ここで、ＶCは電源電圧とＭＯＳトランジスタ３及び７のしきい値等で決まる電圧である。従って、画素１に蓄積された信号電圧分を−Ｓとすると、ＶINに該当する電圧は、［ＶRS＋ＮS−Ｓ］であるので、読み出される画素出力Ｖ0は、
Ｖ0＝−ｇS（ＶRS＋ＮS−Ｓ）＋ＶC
と表わされる。
【００１５】
一方、画素１のリセット時の動作から、ＶINに該当する電圧は、リセット電圧ＶRSであり、Ｖ0に該当する電圧は、容量１０の蓄積電圧である［ＶRS＋ＮS］であるので
ＶRS＋ＮS＝−ｇS・ＶRS＋ＶC
が成り立つ。したがって、
ＮS＝−（ｇS＋１）ＶRS＋ＶC
となり、Ｖ0は、
【００１６】
なお、上記の電圧ＶCは、ＭＯＳトランジスタ３と７のしきい値電圧によって変動する。
【００１７】
一般に、各画素１を構成するＭＯＳトランジスタ３のパラメータは画素ごとに多少なりともばらつくので、画素１のオフセットレベルである［ｇS 2ＶRS＋（１−ｇS）ＶC］は画素ごとの固定パターンノイズとして表われることになる。
【００１８】
したがって、Ｓ／Ｎ比を上げるために、このノイズを除く必要があり、ｇS＝１となるように、ＭＯＳトランジスタ３と７のパラメータを決めていた。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記の従来技術においては、画素１をリセットするにあたり各画素１ごとの増幅型アンプのゲインｇS のばらつきによる固定パターンノイズが抑えられないという欠点があった。すなわち、ｇS を１に設定しようとしても、実際には、各画素１毎のパラメータが異なるため、各画素１毎に異なるゲインのずれが生じ、各画素毎に異なる固定パターンノイズが表れることがある。
【００２０】
具体的には、各画素１毎に異なるゲインのズレをΔｇSとすると、ゲインｇSは、１＋ΔｇSと表せ、各画素１のオフセット電位は、［（１＋ΔｇS）2ＶRS−ΔｇS・ＶC］となり、各画素１で異なるΔｇSによる固定パターンノイズが表われるということになる。
【００２１】
さらに、電源電圧の変動や温度変動によるＶCの変動により、固定パターンノイズ自体が変動してしまうということが生じていたため、高品質な画像信号が得られなかった。
【００２２】
（発明の目的）
そこで、上記課題を解決すべく本発明の目的は、各画素のゲインばらつき及びしきい値ばらつきによる固定パターンノイズを抑えることであり、さらには、固定パターンノイズ自体が、固体撮像装置の動作条件によって変動するのを抑え、高品質な画像信号を得られる固体撮像装置を提供することである。
【００２３】
【課題を解決するための手段】
本発明の固体撮像装置は、光電変換素子と光信号電荷を蓄積し電圧変換出力するトランジスタとを光電変換画素内に有し、前記光電変換画素の出力線を介して接続され、前記トランジスタと共に反転増幅型アンプを形成する電流負荷用トランジスタを備えた固体撮像装置において、
前記反転増幅型アンプと同構成のトランジスタから成る増幅手段により、前記光電変換画素のリセット電圧を供給する電圧供給回路を設けたことを特徴とする。
【００２４】
また、光電変換素子と光信号電荷を蓄積し電圧変換出力するトランジスタとを光電変換画素内に有し、前記光電変換画素の出力線を介して接続され、前記トランジスタと共に反転増幅型アンプを形成する電流負荷用トランジスタを備えた固体撮像装置において、
前記反転増幅型アンプと同構成のトランジスタから成る増幅手段により、前記光電変換画素のリセット電圧を供給する電圧供給回路と、前記光電変換画素の出力線を介して接続され、前記光電変換画素で光電変換された電荷を蓄積する容量としてクランプ機能を有するソースフォロワとを設け、該ソースフォロワを再リセットに用いたことを特徴とする。
【００２７】
（作用）
固体撮像装置内部の各画素１と同じトランジスタによって決まる電圧を各画素１をリセットするためのリセット電圧とすることで、画素１毎のパラメータばらつきによる固定パターンノイズを抑え、あわせて電源電圧の変動等による固定パターンノイズ自体の変動をも抑える。
【００２８】
【発明の実施の形態】
（実施形態１）
図１は、本発明の実施形態１を示す図であり、本実施形態の固体撮像装置は、画素１を有しており、画素１は、光信号を電荷に変換するフォトダイオード２と、光信号電荷を蓄積して電圧変換して出力する増幅用ＭＯＳトランジスタ３と、画素１の選択スイッチである選択用ＭＯＳトランジスタ４、フォトダイオード２と増幅用ＭＯＳトランジスタ３をリセットするリセット用ＭＯＳトランジスタ５から構成されている。
【００２９】
また、画素１をリセットするための素子として、画素１をリセットするリセット用ＭＯＳトランジスタ８と、リセット用ＭＯＳトランジスタ８にリセットパルスを供給するための端子１３と、画素１にリセット電圧を供給するためのリセット電位供給線３８と、画素１中のリセット用ＭＯＳトランジスタ５にスイッチパルスを入力するための端子１８と、端子１８からのパルスが印加される行を垂直シフトレジスタ２４の出力によって選択する行選択用ＭＯＳトランジスタ１９を有している。
【００３０】
さらに、画素１からの出力電圧を蓄積するための素子として、画素１の出力電圧を一時的に蓄積するための容量１０と、垂直出力線６の電荷を容量１０に書き込み・読み出しするＭＯＳトランジスタ１１と、ＭＯＳトランジスタ１１に書き込み・読み出し用のパルスを供給するための端子１４と、増幅用ＭＯＳトランジスタ３とともに反転型アンプを形成するための電流負荷用のＭＯＳトランジスタ７と、ＭＯＳトランジスタ７にロードパルスを供給するための端子１５と、ＭＯＳトランジスタ３及び７に電源電圧を供給するための電源端子１２と、選択用ＭＯＳトランジスタ４に転送パルスを供給するための端子１６と、端子１６からのパルスにバッファをかけるバッファＭＯＳトランジスタ１７を有している。
【００３１】
そして、画素１からの出力電圧を読み出すための素子として、画素信号を出力する垂直出力線６と、各画素１の出力電圧を出力するための水平出力線２０と、水平シフトレジスタ２５の出力によって、容量１０の蓄積電圧を水平出力線２０に転送するための転送ＭＯＳトランジスタ２１と、水平出力線２０を増幅出力するプリアンプ２２と、プリアンプ２２の出力端子２３と、垂直シフトレジスタ２４の垂直シフトレジスタ線２６、２６’と、水平シフトレジスタ２５の水平シフトレジスタ線２７、２７’を有している。
【００３２】
さらに、本実施形態は、ＭＯＳトランジスタ３３及び、３４、３７を設けている。また、ＭＯＳトランジスタ３３及び、３４、３７は、それぞれ画素１中のＭＯＳトランジスタ３及び４、７と同じ構造及び製造プロセスのものを用いている。
【００３３】
これらのＭＯＳトランジスタ３３及び３４、３７は、常にＯＮ状態となっているＭＯＳトランジスタ３４をはさんで、ＭＯＳトランジスタ３３と３７が、画素１と同様の反転増幅型アンプを形成し、従来技術においては、電源端子９からの一定電位が、画素１のリセット電位供給源であったに対して、本実施形態では、ＭＯＳトランジスタ３３のゲートの電位と、ＭＯＳトランジスタ３４と３７の共通ドレインを短絡した部分であるＡ点での電位を画素１のリセット電位としている。
【００３４】
次に、本実施形態の動作を説明する。
【００３５】
上記の本実施形態の構成において説明したように、本実施形態はＭＯＳトランジスタ３３及び、３４、３７を設けており、これらは電源端子１２からの電源電圧により作動する。まず、電源端子１２からの電源電圧によりＭＯＳトランジスタ３３及び、３４、３７を介して、これらに依存する電圧がリセット電位供給線３８に読み出され、それをリセット電位としている。なお、この後の動作は従来技術と同様であるので省略する。
【００３６】
本実施形態におけるリセット電位をＶＲＳ’とすると、
ＶＲＳ’＝−１・ＶＲＳ’＋ＶＣＯ
が成立し、リセット電位ＶＲＳ’は、
ＶＲＳ’＝ＶＣＯ／２
と表わされる。ここで、ＶＣＯは電源電圧とＭＯＳトランジスタ３３、３７のしきい値等で決まる電圧である。
【００３７】
従来例においては、ΔｇSにより［（１＋ΔｇS）2ＶRS−ΔｇS・ＶC］という固定パターンノイズが表われていたが、本実施形態においては、上記のようにリセット電位ＶRS’は、
ＶRS’＝ＶCO／２
となって、電源電圧とＭＯＳトランジスタ３３と３７のしきい値等に依存する電圧になる。したがって、画素１の出力オフセットは、
ＶCO（１＋ΔｇS 2）／２＋ΔｇS（ＶCO−ＶC）
となる。
【００３８】
ここで、ＭＯＳトランジスタ３、７とＭＯＳトランジスタ３３、３７とは同じ構成であるので、［ＶCO−ＶC］は、製造ばらつきによってわずかに異なるのみであり、また、電源電圧、温度によって同じような変化をする。
【００３９】
従って、各画素１毎のオフセットばらつきは、［ＶCO／２］にΔｇSの２次の微小量だけが加わっただけのものとなる。
【００４０】
よって、従来技術に比べて、著しく固定パターンノイズを減少させることができ、なおかつ、固定パターンノイズの抑制効果が、電源電圧や温度による依存性のないものとすることができるため高品質な画像信号を得ることができる。
【００４１】
（実施形態２）
図２は、実施形態２を示す図であり、本実施形態は、前記実施形態１におけるリセット電位供給線３８の手前にボルテージフォロワ３０を設けた構成になっている。なお、他の構成は、実施形態１と同様であるので、同一の番号を付して説明を省略する。
【００４２】
ここで、本図におけるボルテージフォロワ３０は、ＭＯＳトランジスタ３３，及び３４，３７で決まるリセット電圧を低インピーダンスで出力するバッファの役割をしているため画素１のリセット動作スピードを速くすることができる。
【００４３】
（実施形態３）
図３は、実施形態３を示す図であり、図中の４３及び５３は、ＭＯＳトランジスタ３３と同じ型のＭＯＳトランジスタ、４４及び５４は、ＭＯＳトランジスタ３４と同じ型のＭＯＳトランジスタ、４７及び５７は、ＭＯＳトランジスタ３７と同じ型のＭＯＳトランジスタである。
【００４４】
本図で示すように、本実施形態では、上記実施形態２に掲げる固体撮像装置に、リセット電圧設定回路を２つ加え、それらリセット電圧設定回路を３つ並列にしたものであり、その他の構成は、実施形態２と同様であるため説明は省略する。
【００４５】
次に、本実施形態の動作は、上記の各々のリセット電圧設定回路において設定された電圧は、結合して、ボルテージフォロワ３０の入力部に導入している。また、画素１のリセット動作及びリセット電圧設定回路そのものの動作は、上記実施形態１等と同様であるため省略する。なお、リセット電圧設定回路の数を３つとしたことは、例示であり、この数に限定されるものではない。
【００４６】
したがって、本実施形態に掲げるように、リセット電圧設定回路を増加することにより、複数のリセット電圧設定回路の出力電圧の平均でＶCO’を決めることができ、このＶCO’がＶCの平均値に近くなる確率を高め、２次の微小量である［ΔｇS（ＶC−ＶCO）］をより一層小さくする可能性を高めることができる。
【００４７】
よって、本実施形態では、上記実施形態１において得られる固定パターンノイズを減少させる効果がより一層大きくなり、また、実施形態２で行う画素１のリセット動作スピードを維持することができ、高品質かつ高速で画像信号を得ることができる。
【００４８】
（実施形態４）
図４は実施形態４を示す図であり、まず本実施形態の構成を説明する。
【００４９】
図中の６０は画素１の出力をクランプするための容量、６１は垂直出力線６とクランプ容量６０とをスイッチするためのＭＯＳトランジスタ、６２はＭＯＳトランジスタ６１のゲートにパルスを印加するための端子、６３はクランプ容量６０にゲート入力部が接続するソースフォロワ、６４はソースフォロワ６３の入力部をスイッチするためのＭＯＳトランジスタ、６５はＭＯＳトランジスタ６４のゲートにパルスを印加するための端子、６６はソースフォロワ６３の出力部と垂直出力線６をスイッチするためのＭＯＳトランジスタ、６７はＭＯＳトランジスタ６６のゲートにパルスを印加するための端子、６８は６３と同じ型のソースフォロワ、６９はソースフォロワ６３の入力ゲートのリセット電位を出力するためのオペアンプである。なお、本実施形態の他の構成は、実施形態２と同様であるため説明を省略する。
【００５０】
次に、本実施形態の動作を図５に掲げる駆動パルスのタイミングチャートを用いつつ説明する。
【００５１】
まず、画素１のリセットが、垂直シフトレジスタ線２６等を介して垂直シフトレジスタ２４の出力によって行われ、第１行をリセットし、次に第２行をリセットする、というように行ごとに順々に行う。
【００５２】
リセット動作は、まず端子１３及び１８、をＨｉｇｈとして、画素１中のフォトダイオード２のカソード及びＭＯＳトランジスタ３のゲートをリセット電位にする点で上記実施形態１，及び２，３と同様であるが、このとき、同時に端子６２及び６５をＨｉｇｈとすることにより、ＭＯＳトランジスタ６１及び６４をＯＮして、ソースフォロワ６３の入力部をクランプする。クランプ電位はオペアンプ６９の出力電位を基準に設定されている。なお、リセット電位供給線３８から供給される電圧をＶRS’とすると、画素１のリセット電圧はＶRS’となることは実施形態２と同様である。
【００５３】
つぎに、端子１３，及び１８，６５をＬｏｗとした後、端子１５及び１６をＨｉｇｈとする。これにより、ＭＯＳトランジスタ７及び４をＯＮして、画素１の出力をＭＯＳトランジスタ３及び７によって読み出し、垂直出力線６を介してクランプするための容量６０に導く。
【００５４】
その後、端子１５，及び１６，６２をＬｏｗにした後、端子１８及び６７をＨｉｇｈとする。これにより、ＭＯＳトランジスタ５及び６６をＯＮして、ソースフォロワ６３の出力電位で画素１を再リセットする。すなわち、実施形態１，及び２，３では画素１への再リセットする手段として容量１０を用いていたが、本実施形態においてはクランプするための容量６０を備えたソースフォロワ６３を用いている。
【００５５】
したがって、垂直出力線６の容量が大きい場合でもクランプするための容量６０を設けたため再リセット電位が低下することがなくなり、画素１を適切に再リセットすることができる。
【００５６】
上記再リセットが終わった後には、上記実施形態１、及び２、３と同様に画素１での光信号蓄積動作に入り、所定期間経過後に読み動し動作となる。読み出し動作は、垂直シフトレジスタ線２６等を介して、垂直シフトレジスタ２４からの信号を選択された行のＭＯＳトランジスタ３及び５に供給し、端子６２、及び１３、６５、をＨｉｇｈとして、ＭＯＳトランジスタ６１及び８をＯＮして、ソースフォロワ６３とクランプするための容量６０をオペアンプ６９の出力電位にリセットした後、端子１３及び６５をＬｏｗとして、端子１５，１６をＨｉｇｈとして画素１からの出力をＭＯＳトランジスタ７及び４をＯＮして、画素１の出力をＭＯＳトランジスタ３及び７によって読み出し、垂直出力線６を介してクランプ容量６０に導く。
【００５７】
その後、各画素１の出力が、ソースフォロワ６３の出力として水平シフトレジスタ２５の出力を水平シフトレジスタ線２７等を介して、選択された水平出力線２０とプリアンプ２２を介して信号出力端子２３により出力される。
【００５８】
ここで、各画素１の出力の固定パターンノイズをできる限り小さくするため、各画素１の最初のリセット電位ＶRS’とリセット直後の画素１の出力が等しいこと及びソースフォロワ６３の入力部にオペアンプ６９の電位を入力したときには、ソースフォロワ６３の出力がＶRSに等しくなるように設定することが必要である。
【００５９】
したがって、この条件が、電源変動や温度変動があっても満たされるためには、ソースフォロワ６３と同じ型のソースフォロワ６８とオペアンプ６９を用い、オペアンプ６９の（＋）入力端にオペアンプ３０の出力であるＶRS’を接続し、（−）入力端に６８の出力部を接続し、さらにオペアンプ６９の出力をソースフォロワ６８の入力端であるゲートに接続する。このようにすれば、動作条件変動によっても変わることのない固定パターンノイズ最小の条件を満たすことができる。
【００６０】
従って、本実施形態は、画素１で光電変換された電荷を蓄積する容量をクランプ機能を持つソースフォロワで代用したことにより、垂直出力線６の寄生容量が大きくてもクランプすることにより再リセット電位の低下を防止できるため、ノイズを適正に除去することができるため、高品質な画像信号を得ることができる。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、光電変換画素をリセット電圧で一度リセットし、その直後の光電変換画素の出力電位によって再び光電変換画素をリセットするという動作を行うことにより、リセット時に生じるノイズを除去することができる。
【００６２】
また、再リセット電位がリセット電位と等しくなるように、光電変換画素に備えられている増幅手段と同様のトランジスタで形成された電圧供給回路を固体撮像装置内に設け、増幅手段の入力部と増幅手段の出力部とを接続し、接続部の電位をリセット電圧として用いることにより、動作条件の変動によらず画素の固定パターンノイズを最小とすることができる。
【００６３】
従って、Ｓ／Ｎ比の高い高品質な画像信号を出力することができる固体撮像装置を供給することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態１の固体撮像装置の内部回路図を示す図である。
【図２】 本発明の実施形態２の固体撮像装置の内部回路図を示す図である。
【図３】 本発明の実施形態３の固体撮像装置の内部回路図を示す図である。
【図４】 本発明の実施形態４の固体撮像装置の内部回路図を示す図である。
【図５】 本発明の実施形態４の固体撮像装置の駆動パルスタイミング図である。
【図６】 従来技術の固体撮像装置の内部回路図を示す図である。
【図７】 従来技術の固体撮像装置の駆動パルスタイミング図である。
【符号の説明】
１ 画素
２ フォトダイオード
３ 増幅用ＭＯＳトランジスタ
４ 選択用ＭＯＳトランジスタ
５ リセット用ＭＯＳトランジスタ
６ 垂直出力線
７ ＭＯＳトランジスタ
８ リセット用ＭＯＳトランジスタ
９ リセット電源端子
１０ 容量
１１ ＭＯＳトランジスタ
１２ 電源端子
１３，１４，１５，１６ パルス入力端子
１７ バッファＭＯＳトランジスタ
１８ パルス入力端子
１９ バッファＭＯＳトランジスタ
２０ 出力線
２１ ＭＯＳトランジスタ
２２ プリアンプ
２３ 信号出力端子
２４ 垂直シフトレジスタ
２５ 水平シフトレジスタ
２６ 垂直シフトレジスタ線
２７ 水平シフトレジスタ線
３３，３４，３７，４３，４４，４７，５３，５４，５７ ＭＯＳトランジスタ
３０ オペアンプ
３８ リセット電位供給線
６０ クランプ容量
６１ ＭＯＳトランジスタ
６２ パルス入力端子
６３ ソースフォロワ
６４ ＭＯＳトランジスタ
６５，６６ ＭＯＳトランジスタ
６７ パルス入力端子
６８ ソースフォロワ
６９ オペアンプ
Claims (9)
- 光電変換素子と光信号電荷を蓄積し電圧変換出力するトランジスタとを光電変換画素内に有し、前記光電変換画素の出力線を介して接続され、前記トランジスタと共に反転増幅型アンプを形成する電流負荷用トランジスタを備えた固体撮像装置において、
前記反転増幅型アンプと同構成のトランジスタから成る増幅手段により、前記光電変換画素のリセット電圧を供給する電圧供給回路を設けたことを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、前記電圧供給回路にボルテージホロアであるオペアンプを設けたことを特徴とする固体撮像装置。
- 請求項１又は２に記載の固体撮像装置において、前記電圧供給回路を複数設けたことを特徴とする固体撮像装置。
- 請求項１に記載の固体撮像装置において、前記光電変換画素は、光電変換素子であるフォトダイオードと、光信号電荷を蓄積し電圧変換出力するトランジスタと、前記光電変換画素を選択するためのスイッチ用トランジスタと、前記フォトダイオードをリセットするリセット用トランジスタとから構成されていることを特徴とする固体撮像装置。
- 請求項１に記載の固体撮像装置において、前記光電変換画素の出力線を介して接続され、前記光電変換画素で光電変換された電荷を蓄積する容量を設け、該容量を前記光電変換画素の再リセットに用いたことを特徴とする固体撮像装置。
- 請求項１に記載の固体撮像装置において、前記電圧供給回路は、前記増幅手段の入力部に対応した部分と出力部に対応した部分とを接続した接続部の電圧をリセット電圧として供給することを特徴とする固体撮像装置。
- 請求項１に記載の固体撮像装置において、前記電圧供給回路は、前記増幅手段の電圧変換用トランジスタの制御電極部と電流負荷用トランジスタの出力部との接続点の電圧をリセット電圧として供給することを特徴とする固体撮像装置。
- 光電変換素子と光信号電荷を蓄積し電圧変換出力するトランジスタとを光電変換画素内に有し、前記光電変換画素の出力線を介して接続され、前記トランジスタと共に反転増幅型アンプを形成する電流負荷用トランジスタを備えた固体撮像装置において、
前記反転増幅型アンプと同構成のトランジスタから成る増幅手段により、前記光電変換画素のリセット電圧を供給する電圧供給回路と、前記光電変換画素の出力線を介して接続され、前記光電変換画素で光電変換された電荷を蓄積する容量としてクランプ機能を有するソースフォロワとを設け、該ソースフォロワを再リセットに用いたことを特徴とする固体撮像装置。 - 請求項８に記載の固体撮像装置において、前記クランプ機能を有するソースフォロワのリセット電位を出力する、該ソースフォロワと同型のソースフォロワとオペアンプを設けたことを特徴とする固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27364898A JP4006111B2 (ja) | 1998-09-28 | 1998-09-28 | 固体撮像装置 |
| US09/399,816 US6731336B1 (en) | 1998-09-28 | 1999-09-21 | Solid-state imaging apparatus with self-compensating voltage supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27364898A JP4006111B2 (ja) | 1998-09-28 | 1998-09-28 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000106652A JP2000106652A (ja) | 2000-04-11 |
| JP4006111B2 true JP4006111B2 (ja) | 2007-11-14 |
Family
ID=17530625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27364898A Expired - Fee Related JP4006111B2 (ja) | 1998-09-28 | 1998-09-28 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6731336B1 (ja) |
| JP (1) | JP4006111B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3750502B2 (ja) * | 2000-08-03 | 2006-03-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| CN100431160C (zh) * | 2002-09-12 | 2008-11-05 | 松下电器产业株式会社 | 固态成像装置及其制造方法 |
| TW200531539A (en) * | 2003-07-30 | 2005-09-16 | Matsushita Electric Industrial Co Ltd | Solid-state imaging device, camera, power supply device and method thereof |
| US7915702B2 (en) * | 2007-03-15 | 2011-03-29 | Eastman Kodak Company | Reduced pixel area image sensor |
| JP5197440B2 (ja) * | 2009-02-27 | 2013-05-15 | キヤノン株式会社 | 光電変換装置 |
| US20180041722A1 (en) * | 2015-01-28 | 2018-02-08 | Analog Devices, Inc. | Circuits and techniques for noise control in digital imaging |
| KR102514403B1 (ko) * | 2016-07-13 | 2023-03-29 | 에스케이하이닉스 주식회사 | 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서 |
| DE102020133187B4 (de) | 2020-12-11 | 2024-10-02 | Ifm Electronic Gmbh | Entfernungsmesssystem |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324982A (en) * | 1985-09-25 | 1994-06-28 | Hitachi, Ltd. | Semiconductor memory device having bipolar transistor and structure to avoid soft error |
| US5410349A (en) * | 1990-07-06 | 1995-04-25 | Fuji Photo Film Co., Ltd. | Solid-state image pick-up device of the charge-coupled device type synchronizing drive signals for a full-frame read-out |
| JP3020785B2 (ja) * | 1993-12-09 | 2000-03-15 | 株式会社東芝 | 固体撮像装置 |
| WO1997007629A1 (en) * | 1995-08-11 | 1997-02-27 | Kabushiki Kaisha Toshiba | Mos solid-state image pickup device |
| US5710446A (en) * | 1996-05-13 | 1998-01-20 | National Semiconductor Corporation | Active pixel sensor cell that utilizes a parasitic transistor to reset the photodiode of the cell |
| US5981932A (en) * | 1997-11-05 | 1999-11-09 | Stmicroelectronics, Inc. | Noise compensation circuit for image sensors |
| KR100279295B1 (ko) * | 1998-06-02 | 2001-02-01 | 윤종용 | 액티브 픽셀 센서 |
-
1998
- 1998-09-28 JP JP27364898A patent/JP4006111B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-21 US US09/399,816 patent/US6731336B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6731336B1 (en) | 2004-05-04 |
| JP2000106652A (ja) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8553120B2 (en) | Solid state image pickup apparatus | |
| US9088743B2 (en) | Scanning circuit for image pickup apparatus | |
| JP3685445B2 (ja) | 固体撮像装置及び撮像システム | |
| US6518910B2 (en) | Signal processing apparatus having an analog/digital conversion function | |
| CN101119446B (zh) | 固体摄像装置及摄像装置 | |
| US20020158982A1 (en) | X-Y address type solid-state image pickup device | |
| KR100920166B1 (ko) | 증폭형 고체 촬상장치 | |
| EP0977427A2 (en) | Signal processing apparatus | |
| US20110279720A1 (en) | Solid-state imaging device and camera | |
| JP2009268095A (ja) | イメージセンサ及びその読出システム | |
| JP2005295346A (ja) | 増幅型固体撮像装置 | |
| JP4315133B2 (ja) | 固体撮像装置 | |
| JP4673396B2 (ja) | 撮像装置及び撮像システム | |
| JP2003051989A (ja) | 光電変換装置、固体撮像装置及びシステム | |
| JP4006111B2 (ja) | 固体撮像装置 | |
| JP2575964B2 (ja) | 固体撮像装置 | |
| JP4174106B2 (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JPH0730714A (ja) | 固体撮像素子 | |
| JP2897106B2 (ja) | 固体撮像装置 | |
| JP2001177084A (ja) | 固体撮像素子 | |
| JP2003274290A (ja) | 固体撮像装置及びその駆動方法 | |
| US7362364B2 (en) | Solid-state image pickup device with photoelectric charge transferrer to a floating diffusion region | |
| CN116762172A (zh) | 摄像装置 | |
| US20040223064A1 (en) | Image pickup element, image pickup device, and differential amplifying circuit | |
| JP2001197378A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |