JP4006625B2 - 固体撮像素子及びその駆動方法 - Google Patents
固体撮像素子及びその駆動方法 Download PDFInfo
- Publication number
- JP4006625B2 JP4006625B2 JP2002048328A JP2002048328A JP4006625B2 JP 4006625 B2 JP4006625 B2 JP 4006625B2 JP 2002048328 A JP2002048328 A JP 2002048328A JP 2002048328 A JP2002048328 A JP 2002048328A JP 4006625 B2 JP4006625 B2 JP 4006625B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- sensor
- read
- readout
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＣＣＤ転送レジスタを用いた固体撮像素子に関し、特に素子チップの小型化を図ることが可能な固体撮像素子及びその駆動方法に関する。
【０００２】
【従来の技術】
従来より、Ｓｔａｇｇｅｒｅｄ方式のＣＣＤ撮像素子として、例えば図４に示すような３ラインカラーリニアセンサが知られている。
一般にＳｔａｇｇｅｒｅｄ方式のＣＣＤ撮像素子は、メインセンサ列とサブセンサ列を半ピッチ分ずらして平行に近接して配置することで、単一センサ列で構成したラインセンサに比べて疑似的に約２倍程度の解像度を得るようにしたものである。
【０００３】
図４においては、ＲＧＢの各センサ１０、１１、１２がそれぞれメインセンサ列とサブセンサ列とから構成されている。
そして、各センサ１０、１１、１２の両外側部に沿って、それぞれ読み出しゲート部（ＲＯＧ）１３、１４が設けられ、さらに、その両外側部に沿って、それぞれＣＣＤ水平転送レジスタ１５、１６が設けられている。
各センサ１０、１１、１２を構成するメインセンサ列とサブセンサ列は、それぞれ各単位画素に蓄積した信号電荷を読み出しパルスのタイミングで両側の読み出しゲート部１３、１４から各ＣＣＤ水平転送レジスタ１５、１６に読み出され、その後、転送パルスの制御によって各ＣＣＤ水平転送レジスタ１５、１６によって転送される。
【０００４】
図５は、このようなリニアセンサにおける信号電荷の読み出し、転送動作を制御するための駆動電極パターンを示す部分平面図であり、下段のラインセンサに含まれるメインセンサ列と下段のラインセンサに含まれるサブセンサ列の間に挟まれた部分の構成を示している。
また、図６は、図５に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
このリニアセンサでは、メインセンサ列１７とサブセンサ列１８に共通の読み出しパルスφＲＯＧと転送パルスφ１、φ２によって信号電荷の読み出し、転送を行うものであり、読み出しパルスφＲＯＧが印加される１つのポリシリコン電極（読み出し用電極）２３が各読み出しゲート部１３、１４の上面に沿って配置され、２つの転送パルスφ１、φ２が印加される２つのポリシリコン電極（転送用電極）２１、２２が水平転送レジスタ１５、１６の転送方向に沿って交互に配置されている。
そして、一方の転送パルスφ１が印加されるポリシリコン電極２１は、両端がポリシリコン電極２３と重なる状態で配置されており、このポリシリコン電極２１に転送パルスφ１が印加されるタイミングで、各センサ１０、１１、１２の信号電荷が各読み出しゲート部１３、１４から各水平転送レジスタ１５、１６に読み出される。
【０００５】
この後、２つの転送パルスφ１、φ２が各ポリシリコン電極２１、２２に順次に印加されることにより、各水平転送レジスタ１５、１６によって信号電荷が水平方向に転送される。
すなわち、図６に示すように、転送パルスφ１がオン（ハイ）し、転送パルスφ２がオフ（ロー）した状態で、読み出しパルスφＲＯＧがオンとなり、そのオフ後のｔ１１期間内に信号電荷がポリシリコン電極２１によって各水平転送レジスタ１５、１６側に読み出される（図中Ο印で示す）。
その後、転送パルスφ１がオフ、転送パルスφ２がオンすることで、各水平転送レジスタ１５、１６による信号電荷の転送が開始される（ｔ１２〜）。
【０００６】
【発明が解決しようとする課題】
ところで、上述のようなＣＣＤ撮像素子が形成される半導体素子チップの小型化は、このＣＣＤ撮像素子が搭載される各種電子機器セットの小型化が実現できる点、１ウェーハで製造できるチップ数（理論収率）の増大による生産性の向上が見込まれる点から素子設計上必要な要因となっている。
特に、図４に示すような３ラインカラーリニアセンサのような構成となると、チップ幅が大きくなり、論理収率が低下してしまう。
したがって、チップ幅の増大を抑えるためには、水平転送レジスタの電極長やバスラインの縮小が必要となる。
しかしながら、チップサイズ縮小のために、水平転送レジスタの電極長等を縮小することは、水平レジスタの取扱電荷量を減少し、ダイナミックレンジの低下につながるという問題が生じる。
【０００７】
そこで本発明の目的は、配線パターンの簡素化により、ダイナミックレンジを低下させることなく素子チップサイズの縮小を図ることが可能な固体撮像素子及びその駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は前記目的を達成するため、受光量に応じた信号電荷を生成する複数のフォトセンサを設けた複数のセンサ列と、前記複数のセンサ列の信号電荷を読み出しパルスに基づいて読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された信号電荷を転送パルスに基づいて水平方向に転送する水平転送レジスタとを有する固体撮像素子において、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部が、隣り合う２つのセンサ列の間に設けられ、かつ、２つの読み出しゲート部の間に２列の水平転送レジスタが設けられ、さらに前記２つの読み出しゲート部に電気的に分離した２つの読み出し用電極を設け、前記２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、前記２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すことを特徴とする。
【０００９】
また本発明は、受光量に応じた信号電荷を生成する複数のフォトセンサを設けた複数のセンサ列と、前記複数のセンサ列の信号電荷を読み出しパルスに基づいて読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された信号電荷を転送パルスに基づいて水平方向に転送する水平転送レジスタとを有し、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部が、隣り合う２つのセンサ列の間に設けられ、かつ、２つの読み出しゲート部の間に２列の水平転送レジスタが設けられた固体撮像素子の駆動方法において、前記２つの読み出しゲート部の読み出し用電極を電気的に分離し、前記２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、前記２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すようにしたことを特徴とする。
【００１０】
本発明の固体撮像素子及びその駆動方法では、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部に電気的に分離した２つの読み出し用電極を設け、２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すようにした。
したがって、水平転送レジスタにおける転送用電極の各読み出しゲート部から信号電荷を読み出す部分を簡素なパターン構造とすることが可能となり、その分、配線パターンの配置面積を縮小して素子チップサイズ等の縮小を図ることが可能となり、また、配置面積に余裕ができるため、水平転送レジスタの電極長等を十分大きくすることも可能となり、ダイナミックレンジの拡大等に貢献することも可能となる。
【００１１】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその駆動方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態による固体撮像素子は、例えば図４で示したＳｔａｇｇｅｒｅｄ方式の３ラインカラーリニアセンサに本発明を適用したものであり、隣接する２つの読み出しゲート部のポリシリコン電極にそれぞれ別の読み出しパルスφＲＯＧ１、ＲＯＧ２を印加することにより、メインとサブの２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出し、その後、共通の転送パルスφ１、φ２によって水平転送レジスタを駆動し、信号電荷の転送を行うようにしたものである。
【００１２】
図１は、本発明の実施の形態によるリニアセンサの駆動電極パターンの具体例を示す部分平面図であり、下段のラインセンサに含まれるメインセンサ列と上段のラインセンサに含まれるサブセンサ列の間に挟まれた部分の構成を示している。
また、図２は、図１に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
図１に示すように、このリニアセンサでは、上段のラインセンサのサブセンサ列１１８と下段のラインセンサのメインセンサ列１１７との間に、それぞれの読み出しゲート部１１４、１１３が配置され、各読み出しゲート部１１４、１１３の間にそれぞれの水平転送レジスタ１１６、１１５が配置されている。
【００１３】
そして、各読み出しゲート部１１４、１１３の上面にタイミングの異なる読み出しパルスφＲＯＧ１、φＲＯＧ２が印加される２つのポリシリコン電極（読み出し用電極）１０４、１０３が配置されている。すなわち、一方の読み出しゲート部１１３に沿ってポリシリコン電極１０３が配置され、他方の読み出しゲート部１１４に沿ってポリシリコン電極１０４が配置されている。
また、各水平転送レジスタ１１６、１１５の上面には、２つの転送パルスφ１、φ２が印加される２つのポリシリコン電極（転送用電極）１０１、１０２が転送方向に沿って交互に配置されている。図示のように、本例の各ポリシリコン電極１０１、１０２は、それぞれ真線状に形成されている。
【００１４】
そして、一方の転送パルスφ１が印加されるポリシリコン電極１０１は、下端部が読み出しゲート部１１３側に延在され、そのポリシリコン電極１０３と重なる状態で配置されている。
また、他方の転送パルスφ２が印加されるポリシリコン電極１０２は、上端部が読み出しゲート部１１４側に延在され、そのポリシリコン電極１０４と重なる状態で配置されている。
したがって、本例では、メインセンサ列１１７の信号電荷は読み出しパルスφＲＯＧ１と転送パルスφ１の駆動により、ポリシリコン電極１０１に沿って水平転送レジスタ１１５に読み出される。
また、サブセンサ列１１８の信号電荷は、読み出しパルスφＲＯＧ２と転送パルスφ２の駆動により、ポリシリコン電極１０２に沿って水平転送レジスタ１１６に読み出される。
【００１５】
すなわち、図２に示すように、転送パルスφ１がオン（ハイ）、転送パルスφ２がオフ（ロー）した状態で、メインセンサ列１１７用の読み出しパルスφＲＯＧ１がオンし、そのオフ後のｔ１期間内に信号電荷がポリシリコン電極１０１によってメイン側の水平転送レジスタ１１５側に読み出される（図中Ο印で示す）。
その後、転送パルスφ１がオフ、転送パルスφ２がオンした状態で、メインセンサ列１１８用の読み出しパルスφＲＯＧ２がオンし、そのオフ後のｔ２期間内に信号電荷がポリシリコン電極１０２によってサブ側の水平転送レジスタ１１６側に読み出される（図中Δ印で示す）。
この後、転送パルスφ１がオン、転送パルスφ２がオフすることで、各水平転送レジスタ１１５、１１６による信号電荷の転送が開始される（ｔ３〜）。
【００１６】
以上のように、本例のリニアセンサでは、各読み出しゲート１１３、１１４用のポリシリコン電極１０３、１０４をタイミングの異なる２つの読み出しパルスφＲＯＧ１、φＲＯＧ２で独立して駆動し、２つの転送用ポリシリコン電極１０１、１０２の一方をメインセンサ列の読み出しに用い、他方のサブセンサ列の読み出しに用いることにより、転送用の各ポリシリコン電極１０１、１０２に直線状のパターンを用いることが可能となり、配線パターンの簡素化を図ることが可能となる。
【００１７】
また、上述のような構成のリニアセンサにおいて、転送用ポリシリコン電極１０１、１０２及びバスラインを縮小するために、メインセンサ列１１７用の水平転送レジスタ１１５とサブセンサ列１１８用の水平転送レジスタ１１６との間に分離部を設け、その部分を、パルス信号伝送用のバスライン配線用に用いることが有効である。
この場合、各水平転送レジスタ間の分離部で転送用のポリシリコン電極を傾斜させて配置する構成では、図３（Ａ）に示すように実質線幅αが小さくなり、また、図３（Ｂ）に示すように各水平転送レジスタの有効幅βが小さくなるといった不具合が生じるため、できるだけ避けることが望ましい。
そこで、図２に示す本例の駆動方法を用いることにより、図１に示すように、直線状の転送用電極で各水平転送レジスタをつなぐことが可能となり、電極パターンを簡素化し、バスライン部の縮小が可能となる。
これにより、水平転送レジスタ領域の拡大、あるいはチップサイズの縮小等に寄与することが可能である。
【００１８】
なお、以上の例は、Ｓｔａｇｇｅｒｅｄ方式のリニアセンサについて説明したが、本発明は他の固体撮像素子についても同様に適用し得るものである。
また、以上の例では、読み出し用電極や転送用電極にポリシリコン電極を用いたが、他の電極膜を用いたものについても同様に適用し得るものである。
【００１９】
【発明の効果】
以上説明したように本発明の固体撮像素子及びその駆動方法では、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部に電気的に分離した２つの読み出し用電極を設け、２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すようにした。
したがって、水平転送レジスタにおける転送用電極の各読み出しゲート部から信号電荷を読み出す部分を簡素なパターン構造とすることが可能となり、その分、配線パターンの配置面積を縮小して素子チップサイズ等の縮小を図ることが可能となり、また、配置面積に余裕ができるため、水平転送レジスタの電極長等を十分大きくすることも可能となり、ダイナミックレンジの拡大等に貢献することも可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるリニアセンサの駆動電極パターンの具体例を示す部分平面図である。
【図２】図１に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
【図３】水平転動レジスタの転送用電極を傾斜して配置した場合の不具合を説明する部分平面図である。
【図４】従来のリニアセンサの一例を示す平面図である。
【図５】図４に示すリニアセンサの駆動電極パターンを示す部分平面図である。
【図６】図５に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
【符号の説明】
１０１、１０２……転送用ポリシリコン電極、１０３、１０４……読み出し用ポリシリコン電極、１１３、１１４……読み出しゲート部、１１５、１１６……水平転送レジスタ、１１７……メインセンサ列、１１８……サブセンサ列。
【発明の属する技術分野】
本発明は、例えばＣＣＤ転送レジスタを用いた固体撮像素子に関し、特に素子チップの小型化を図ることが可能な固体撮像素子及びその駆動方法に関する。
【０００２】
【従来の技術】
従来より、Ｓｔａｇｇｅｒｅｄ方式のＣＣＤ撮像素子として、例えば図４に示すような３ラインカラーリニアセンサが知られている。
一般にＳｔａｇｇｅｒｅｄ方式のＣＣＤ撮像素子は、メインセンサ列とサブセンサ列を半ピッチ分ずらして平行に近接して配置することで、単一センサ列で構成したラインセンサに比べて疑似的に約２倍程度の解像度を得るようにしたものである。
【０００３】
図４においては、ＲＧＢの各センサ１０、１１、１２がそれぞれメインセンサ列とサブセンサ列とから構成されている。
そして、各センサ１０、１１、１２の両外側部に沿って、それぞれ読み出しゲート部（ＲＯＧ）１３、１４が設けられ、さらに、その両外側部に沿って、それぞれＣＣＤ水平転送レジスタ１５、１６が設けられている。
各センサ１０、１１、１２を構成するメインセンサ列とサブセンサ列は、それぞれ各単位画素に蓄積した信号電荷を読み出しパルスのタイミングで両側の読み出しゲート部１３、１４から各ＣＣＤ水平転送レジスタ１５、１６に読み出され、その後、転送パルスの制御によって各ＣＣＤ水平転送レジスタ１５、１６によって転送される。
【０００４】
図５は、このようなリニアセンサにおける信号電荷の読み出し、転送動作を制御するための駆動電極パターンを示す部分平面図であり、下段のラインセンサに含まれるメインセンサ列と下段のラインセンサに含まれるサブセンサ列の間に挟まれた部分の構成を示している。
また、図６は、図５に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
このリニアセンサでは、メインセンサ列１７とサブセンサ列１８に共通の読み出しパルスφＲＯＧと転送パルスφ１、φ２によって信号電荷の読み出し、転送を行うものであり、読み出しパルスφＲＯＧが印加される１つのポリシリコン電極（読み出し用電極）２３が各読み出しゲート部１３、１４の上面に沿って配置され、２つの転送パルスφ１、φ２が印加される２つのポリシリコン電極（転送用電極）２１、２２が水平転送レジスタ１５、１６の転送方向に沿って交互に配置されている。
そして、一方の転送パルスφ１が印加されるポリシリコン電極２１は、両端がポリシリコン電極２３と重なる状態で配置されており、このポリシリコン電極２１に転送パルスφ１が印加されるタイミングで、各センサ１０、１１、１２の信号電荷が各読み出しゲート部１３、１４から各水平転送レジスタ１５、１６に読み出される。
【０００５】
この後、２つの転送パルスφ１、φ２が各ポリシリコン電極２１、２２に順次に印加されることにより、各水平転送レジスタ１５、１６によって信号電荷が水平方向に転送される。
すなわち、図６に示すように、転送パルスφ１がオン（ハイ）し、転送パルスφ２がオフ（ロー）した状態で、読み出しパルスφＲＯＧがオンとなり、そのオフ後のｔ１１期間内に信号電荷がポリシリコン電極２１によって各水平転送レジスタ１５、１６側に読み出される（図中Ο印で示す）。
その後、転送パルスφ１がオフ、転送パルスφ２がオンすることで、各水平転送レジスタ１５、１６による信号電荷の転送が開始される（ｔ１２〜）。
【０００６】
【発明が解決しようとする課題】
ところで、上述のようなＣＣＤ撮像素子が形成される半導体素子チップの小型化は、このＣＣＤ撮像素子が搭載される各種電子機器セットの小型化が実現できる点、１ウェーハで製造できるチップ数（理論収率）の増大による生産性の向上が見込まれる点から素子設計上必要な要因となっている。
特に、図４に示すような３ラインカラーリニアセンサのような構成となると、チップ幅が大きくなり、論理収率が低下してしまう。
したがって、チップ幅の増大を抑えるためには、水平転送レジスタの電極長やバスラインの縮小が必要となる。
しかしながら、チップサイズ縮小のために、水平転送レジスタの電極長等を縮小することは、水平レジスタの取扱電荷量を減少し、ダイナミックレンジの低下につながるという問題が生じる。
【０００７】
そこで本発明の目的は、配線パターンの簡素化により、ダイナミックレンジを低下させることなく素子チップサイズの縮小を図ることが可能な固体撮像素子及びその駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は前記目的を達成するため、受光量に応じた信号電荷を生成する複数のフォトセンサを設けた複数のセンサ列と、前記複数のセンサ列の信号電荷を読み出しパルスに基づいて読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された信号電荷を転送パルスに基づいて水平方向に転送する水平転送レジスタとを有する固体撮像素子において、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部が、隣り合う２つのセンサ列の間に設けられ、かつ、２つの読み出しゲート部の間に２列の水平転送レジスタが設けられ、さらに前記２つの読み出しゲート部に電気的に分離した２つの読み出し用電極を設け、前記２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、前記２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すことを特徴とする。
【０００９】
また本発明は、受光量に応じた信号電荷を生成する複数のフォトセンサを設けた複数のセンサ列と、前記複数のセンサ列の信号電荷を読み出しパルスに基づいて読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された信号電荷を転送パルスに基づいて水平方向に転送する水平転送レジスタとを有し、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部が、隣り合う２つのセンサ列の間に設けられ、かつ、２つの読み出しゲート部の間に２列の水平転送レジスタが設けられた固体撮像素子の駆動方法において、前記２つの読み出しゲート部の読み出し用電極を電気的に分離し、前記２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、前記２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すようにしたことを特徴とする。
【００１０】
本発明の固体撮像素子及びその駆動方法では、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部に電気的に分離した２つの読み出し用電極を設け、２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すようにした。
したがって、水平転送レジスタにおける転送用電極の各読み出しゲート部から信号電荷を読み出す部分を簡素なパターン構造とすることが可能となり、その分、配線パターンの配置面積を縮小して素子チップサイズ等の縮小を図ることが可能となり、また、配置面積に余裕ができるため、水平転送レジスタの電極長等を十分大きくすることも可能となり、ダイナミックレンジの拡大等に貢献することも可能となる。
【００１１】
【発明の実施の形態】
以下、本発明による固体撮像素子及びその駆動方法の実施の形態例について説明する。
なお、以下に説明する実施の形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において、特に本発明を限定する旨の記載がない限り、これらの態様に限定されないものとする。
本実施の形態による固体撮像素子は、例えば図４で示したＳｔａｇｇｅｒｅｄ方式の３ラインカラーリニアセンサに本発明を適用したものであり、隣接する２つの読み出しゲート部のポリシリコン電極にそれぞれ別の読み出しパルスφＲＯＧ１、ＲＯＧ２を印加することにより、メインとサブの２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出し、その後、共通の転送パルスφ１、φ２によって水平転送レジスタを駆動し、信号電荷の転送を行うようにしたものである。
【００１２】
図１は、本発明の実施の形態によるリニアセンサの駆動電極パターンの具体例を示す部分平面図であり、下段のラインセンサに含まれるメインセンサ列と上段のラインセンサに含まれるサブセンサ列の間に挟まれた部分の構成を示している。
また、図２は、図１に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
図１に示すように、このリニアセンサでは、上段のラインセンサのサブセンサ列１１８と下段のラインセンサのメインセンサ列１１７との間に、それぞれの読み出しゲート部１１４、１１３が配置され、各読み出しゲート部１１４、１１３の間にそれぞれの水平転送レジスタ１１６、１１５が配置されている。
【００１３】
そして、各読み出しゲート部１１４、１１３の上面にタイミングの異なる読み出しパルスφＲＯＧ１、φＲＯＧ２が印加される２つのポリシリコン電極（読み出し用電極）１０４、１０３が配置されている。すなわち、一方の読み出しゲート部１１３に沿ってポリシリコン電極１０３が配置され、他方の読み出しゲート部１１４に沿ってポリシリコン電極１０４が配置されている。
また、各水平転送レジスタ１１６、１１５の上面には、２つの転送パルスφ１、φ２が印加される２つのポリシリコン電極（転送用電極）１０１、１０２が転送方向に沿って交互に配置されている。図示のように、本例の各ポリシリコン電極１０１、１０２は、それぞれ真線状に形成されている。
【００１４】
そして、一方の転送パルスφ１が印加されるポリシリコン電極１０１は、下端部が読み出しゲート部１１３側に延在され、そのポリシリコン電極１０３と重なる状態で配置されている。
また、他方の転送パルスφ２が印加されるポリシリコン電極１０２は、上端部が読み出しゲート部１１４側に延在され、そのポリシリコン電極１０４と重なる状態で配置されている。
したがって、本例では、メインセンサ列１１７の信号電荷は読み出しパルスφＲＯＧ１と転送パルスφ１の駆動により、ポリシリコン電極１０１に沿って水平転送レジスタ１１５に読み出される。
また、サブセンサ列１１８の信号電荷は、読み出しパルスφＲＯＧ２と転送パルスφ２の駆動により、ポリシリコン電極１０２に沿って水平転送レジスタ１１６に読み出される。
【００１５】
すなわち、図２に示すように、転送パルスφ１がオン（ハイ）、転送パルスφ２がオフ（ロー）した状態で、メインセンサ列１１７用の読み出しパルスφＲＯＧ１がオンし、そのオフ後のｔ１期間内に信号電荷がポリシリコン電極１０１によってメイン側の水平転送レジスタ１１５側に読み出される（図中Ο印で示す）。
その後、転送パルスφ１がオフ、転送パルスφ２がオンした状態で、メインセンサ列１１８用の読み出しパルスφＲＯＧ２がオンし、そのオフ後のｔ２期間内に信号電荷がポリシリコン電極１０２によってサブ側の水平転送レジスタ１１６側に読み出される（図中Δ印で示す）。
この後、転送パルスφ１がオン、転送パルスφ２がオフすることで、各水平転送レジスタ１１５、１１６による信号電荷の転送が開始される（ｔ３〜）。
【００１６】
以上のように、本例のリニアセンサでは、各読み出しゲート１１３、１１４用のポリシリコン電極１０３、１０４をタイミングの異なる２つの読み出しパルスφＲＯＧ１、φＲＯＧ２で独立して駆動し、２つの転送用ポリシリコン電極１０１、１０２の一方をメインセンサ列の読み出しに用い、他方のサブセンサ列の読み出しに用いることにより、転送用の各ポリシリコン電極１０１、１０２に直線状のパターンを用いることが可能となり、配線パターンの簡素化を図ることが可能となる。
【００１７】
また、上述のような構成のリニアセンサにおいて、転送用ポリシリコン電極１０１、１０２及びバスラインを縮小するために、メインセンサ列１１７用の水平転送レジスタ１１５とサブセンサ列１１８用の水平転送レジスタ１１６との間に分離部を設け、その部分を、パルス信号伝送用のバスライン配線用に用いることが有効である。
この場合、各水平転送レジスタ間の分離部で転送用のポリシリコン電極を傾斜させて配置する構成では、図３（Ａ）に示すように実質線幅αが小さくなり、また、図３（Ｂ）に示すように各水平転送レジスタの有効幅βが小さくなるといった不具合が生じるため、できるだけ避けることが望ましい。
そこで、図２に示す本例の駆動方法を用いることにより、図１に示すように、直線状の転送用電極で各水平転送レジスタをつなぐことが可能となり、電極パターンを簡素化し、バスライン部の縮小が可能となる。
これにより、水平転送レジスタ領域の拡大、あるいはチップサイズの縮小等に寄与することが可能である。
【００１８】
なお、以上の例は、Ｓｔａｇｇｅｒｅｄ方式のリニアセンサについて説明したが、本発明は他の固体撮像素子についても同様に適用し得るものである。
また、以上の例では、読み出し用電極や転送用電極にポリシリコン電極を用いたが、他の電極膜を用いたものについても同様に適用し得るものである。
【００１９】
【発明の効果】
以上説明したように本発明の固体撮像素子及びその駆動方法では、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部に電気的に分離した２つの読み出し用電極を設け、２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すようにした。
したがって、水平転送レジスタにおける転送用電極の各読み出しゲート部から信号電荷を読み出す部分を簡素なパターン構造とすることが可能となり、その分、配線パターンの配置面積を縮小して素子チップサイズ等の縮小を図ることが可能となり、また、配置面積に余裕ができるため、水平転送レジスタの電極長等を十分大きくすることも可能となり、ダイナミックレンジの拡大等に貢献することも可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるリニアセンサの駆動電極パターンの具体例を示す部分平面図である。
【図２】図１に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
【図３】水平転動レジスタの転送用電極を傾斜して配置した場合の不具合を説明する部分平面図である。
【図４】従来のリニアセンサの一例を示す平面図である。
【図５】図４に示すリニアセンサの駆動電極パターンを示す部分平面図である。
【図６】図５に示す駆動電極パターンに印加される読み出しパルスと転送パルスを示すタイミングチャートである。
【符号の説明】
１０１、１０２……転送用ポリシリコン電極、１０３、１０４……読み出し用ポリシリコン電極、１１３、１１４……読み出しゲート部、１１５、１１６……水平転送レジスタ、１１７……メインセンサ列、１１８……サブセンサ列。
Claims (10)
- 受光量に応じた信号電荷を生成する複数のフォトセンサを設けた複数のセンサ列と、前記複数のセンサ列の信号電荷を読み出しパルスに基づいて読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された信号電荷を転送パルスに基づいて水平方向に転送する水平転送レジスタとを有する固体撮像素子において、
互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部が、隣り合う２つのセンサ列の間に設けられ、かつ、２つの読み出しゲート部の間に２列の水平転送レジスタが設けられ、
さらに前記２つの読み出しゲート部に電気的に分離した２つの読み出し用電極を設け、
前記２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、前記２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出す、
ことを特徴とする固体撮像素子。 - 前記水平転送レジスタの転送方向に沿って交互に配置される第１の転送用電極と第２の転送用電極とを有し、前記２つのセンサ列のうち第１のセンサ列の読み出しを第１の転送用電極によって行い、第２のセンサ列の読み出しを第２の転送用電極によって行うことを特徴とする請求項１記載の固体撮像素子。
- 前記第１の転送用電極に印加される第１の転送用パルスと第１のセンサ列に対応する第１の読み出し用電極に印加される第１の読み出し用パルスの動作によって第１のセンサ列の信号電荷を第１の水平転送レジスタに読み出し、前記第２の転送用電極に印加される第２の転送用パルスと第２のセンサ列に対応する第２の読み出し用電極に印加される第２の読み出し用パルスの動作によって第２のセンサ列の信号電荷を第２の水平転送レジスタに読み出し、その後、第１、第２の転送用パルスの動作によって第１、第２の水平転送レジスタによる信号電荷の転送を行うことを特徴とする請求項２記載の固体撮像素子。
- 前記第１、第２の水平転送レジスタの間に分離部を設け、この分離部をバスライン配線用に用いることを特徴とする請求項３記載の固体撮像素子。
- 前記第１、第２の転送用電極が垂直方向に沿って直線状に形成されていることを特徴とする請求項１記載の固体撮像素子。
- 前記２つのセンサ列がＳｔａｇｇｅｒｅｄ方式のラインセンサにおけるメインセンサ列とサブセンサ列であることを特徴とする請求項１記載の固体撮像素子。
- 受光量に応じた信号電荷を生成する複数のフォトセンサを設けた複数のセンサ列と、前記複数のセンサ列の信号電荷を読み出しパルスに基づいて読み出す読み出しゲート部と、前記読み出しゲート部によって読み出された信号電荷を転送パルスに基づいて水平方向に転送する水平転送レジスタとを有し、互いに隣り合う２つのセンサ列に対応する２つの読み出しゲート部が、隣り合う２つのセンサ列の間に設けられ、かつ、２つの読み出しゲート部の間に２列の水平転送レジスタが設けられた固体撮像素子の駆動方法において、
前記２つの読み出しゲート部の読み出し用電極を電気的に分離し、前記２つの読み出し電極に異なるタイミングの２つの読み出し用パルスを印加することにより、前記２つのセンサ列の信号電荷を異なるタイミングで水平転送レジスタに読み出すようにした、
ことを特徴とする固体撮像素子の駆動方法。 - 前記２つのセンサ列のうち第１のセンサ列の読み出しを水平転送レジスタの第１の転送用電極によって行い、第２のセンサ列の読み出しを水平転送レジスタの第２の転送用電極によって行うことを特徴とする請求項７記載の固体撮像素子の駆動方法。
- 前記第１の転送用電極に印加される第１の転送用パルスと第１のセンサ列に対応する第１の読み出し用電極に印加される第１の読み出し用パルスの動作によって第１のセンサ列の信号電荷を第１の水平転送レジスタに読み出し、前記第２の転送用電極に印加される第２の転送用パルスと第２のセンサ列に対応する第２の読み出し用電極に印加される第２の読み出し用パルスの動作によって第２のセンサ列の信号電荷を第２の水平転送レジスタに読み出し、その後、第１、第２の転送用パルスの動作によって第１、第２の水平転送レジスタによる信号電荷の転送を行うことを特徴とする請求項８記載の固体撮像素子の駆動方法。
- 前記２つのセンサ列をＳｔａｇｇｅｒｅｄ方式のラインセンサにおけるメインセンサ列とサブセンサ列としたことを特徴とする請求項７記載の固体撮像素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048328A JP4006625B2 (ja) | 2002-02-25 | 2002-02-25 | 固体撮像素子及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048328A JP4006625B2 (ja) | 2002-02-25 | 2002-02-25 | 固体撮像素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003250089A JP2003250089A (ja) | 2003-09-05 |
| JP4006625B2 true JP4006625B2 (ja) | 2007-11-14 |
Family
ID=28661154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002048328A Expired - Fee Related JP4006625B2 (ja) | 2002-02-25 | 2002-02-25 | 固体撮像素子及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4006625B2 (ja) |
-
2002
- 2002-02-25 JP JP2002048328A patent/JP4006625B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003250089A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4139088B2 (ja) | 固体撮像装置及びその制御方法 | |
| US7196303B2 (en) | CCD image sensor | |
| US6573935B1 (en) | Two-dimensional solid state image pickup device | |
| JPH0113676B2 (ja) | ||
| US6207982B1 (en) | Solid-state image pickup device capable of high-speed transfer of signal charges in horizontal direction | |
| JP2714001B2 (ja) | 固体撮像装置 | |
| JP4178638B2 (ja) | 固体撮像素子及びその駆動方法 | |
| KR100632334B1 (ko) | 고체 촬상 장치 및 그 구동 방법 | |
| JP2001119010A (ja) | マルチ出力固体撮像装置 | |
| JPH0666346B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JP2003250089A (ja) | 固体撮像素子及びその駆動方法 | |
| JPH08125158A (ja) | 固体撮像素子 | |
| JPH0789583B2 (ja) | 電荷結合素子装置およびその駆動方法 | |
| JP4502170B2 (ja) | リニアイメージセンサ及びその製造方法 | |
| JP3481845B2 (ja) | 固体撮像装置 | |
| JP2983864B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JP2940802B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH10164438A (ja) | 固体撮像装置および電荷転送方法 | |
| JP4373817B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JP2002246588A (ja) | 固体撮像素子 | |
| JP2940801B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2000138366A (ja) | 固体撮像素子 | |
| JP2000156489A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH0372790A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |