JP4016833B2 - パルス幅変調増幅器 - Google Patents
パルス幅変調増幅器 Download PDFInfo
- Publication number
- JP4016833B2 JP4016833B2 JP2002377818A JP2002377818A JP4016833B2 JP 4016833 B2 JP4016833 B2 JP 4016833B2 JP 2002377818 A JP2002377818 A JP 2002377818A JP 2002377818 A JP2002377818 A JP 2002377818A JP 4016833 B2 JP4016833 B2 JP 4016833B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- width modulation
- signal
- offset
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 11
- 230000005669 field effect Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 9
- 101100464809 Arabidopsis thaliana PNM1 gene Proteins 0.000 description 7
- 101000644564 Homo sapiens tRNA wybutosine-synthesizing protein 4 Proteins 0.000 description 7
- 101710169169 Polyprenol monophosphomannose synthase Proteins 0.000 description 7
- 101100065564 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUP35 gene Proteins 0.000 description 7
- 102100020799 tRNA wybutosine-synthesizing protein 4 Human genes 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調出力に含まれるＤＣ（直流）オフセットを除去するようにしたパルス幅変調増幅器に関する。
【０００２】
【従来の技術】
パルス幅変調出力に含まれるＤＣオフセット、すなわち、その信号レベルの時間平均値に直流成分が含まれない入力信号をパルス幅変調増幅して生成したパルス幅変調出力に含まれる、不要な直流成分を除去するようにしたパルス幅変調増幅器は、従来から知られている。
【０００３】
このようなパルス幅変調増幅器として、パルス幅変調出力に含まれるＤＣオフセットを検出し、その検出結果を誤差信号として、パルス幅変調信号を生成するために使用する鋸波発生器側にフィードバックし、鋸波発生器によって生成される鋸波の直流レベルを、誤差信号のレベルに応じて変動させるようにしたものがある（たとえば、特許文献１参照）。
【０００４】
【特許文献１】
特公平２−６００８９号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記従来のパルス幅変調増幅器では、上記誤差信号を検出する場合に、パルス幅変調出力の時間平均を検出するとともに、パルス幅変調出力のピーク間レベルを検出し、この時間平均とピーク間レベルの１／２との差分を取って誤差信号としており、誤差信号を検出するだけでも多くの回路を必要としている。さらに、この誤差信号を鋸波発生器側にフィードバックするときに、ロウパスフィルタ（ＬＰＦ）、直流増幅器および加算器を用いており、製造コストが増大していた。
【０００６】
本発明は、この点に着目してなされたものであり、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することが可能となるパルス幅変調増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載のパルス幅変調増幅器は、ＢＴＬ出力回路を備え、入力信号に基づいて該ＢＴＬ出力回路から２つのパルス幅変調増幅信号を出力するパルス幅変調増幅器において、ＤＣオフセットを含む前記各パルス幅変調増幅信号のレベルを比較することにより、デューティパルスを生成する比較手段と、前記デューティパルスを積分することにより、前記ＤＣオフセットに比例したレベルの信号を出力する積分手段と、前記積分手段によって出力された信号を前記入力信号に合成することにより、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段とを有し、前記積分手段はロウパスフィルタからなることを特徴とする。
【０００８】
また、上記目的を達成するため、請求項２に記載のパルス幅変調増幅器は、入力信号に基づいてパルス幅変調増幅信号を出力するパルス幅変調増幅器において、ＤＣオフセットを含む前記パルス幅変調増幅信号のレベルを所定値と比較することにより、デューティパルスを生成する比較手段と、前記デューティパルスを積分することにより、前記ＤＣオフセットに比例したレベルの信号を出力する積分手段と、前記積分手段によって出力された信号を前記入力信号に合成することにより、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段とを有し、前記積分手段はロウパスフィルタからなることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１０】
図１は、本発明の一実施の形態に係るパルス幅変調増幅器の全体構成を示すブロック図である。
【００１１】
同図に示すように、本実施の形態のパルス幅変調増幅器は、単一電源ＶＢＢで動作するＢＴＬ（Balanced Transformer Less）出力回路を備えた、左チャンネル（Ｌｃｈ）のパルス幅変調増幅部１と、同様に単一電源で動作するＢＴＬ出力回路を備えた、右チャンネル（Ｒｃｈ）のパルス幅変調増幅部２と、所定周波数の三角波を発生し、この三角波をパルス幅変調増幅部１および２に供給する三角波発生器３とにより、主として構成されている。
【００１２】
Ｌｃｈパルス幅変調増幅部１は、音声信号である入力信号ＩＮを増幅する入力信号増幅部１１と、増幅された入力信号ＩＮのレベルと三角波発生器３から供給された三角波のレベルとを比較することにより、入力信号ＩＮのレベルに応じたデューティ比のパルス信号を生成するパルス幅変調（ＰＷＭ）部１２と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２と、該電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２をスイッチングするＭＯＳ（Metal Oxicide Semiconductor）ドライバ１３と、出力端子＋ＯＵＴ，−ＯＵＴを短絡すること等により、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる過大電流を、抵抗Ｒ４１に印加される電圧値を検出することで検出する第１の過電流検出（ＯＣＰ）回路１４と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる上記過大電流を、抵抗Ｒ４６に印加される電圧値を検出することで検出するとともに、後述するＬＣフィルタを介して接続されるスピーカ（負荷Ｒ）の一方の信号入力端子を、出力端子＋ＯＵＴ，−ＯＵＴの一方に接続したまま、スピーカのもう一方の信号入力端子を接地したときに、スピーカに直流電流が流れることを、上記抵抗Ｒ４６に印加される負電圧を検出することで検出する第２の過電流検出（ＯＣＰ）回路１５とによって構成されている。
【００１３】
そして、ドライバ１３と電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２によって、ＢＴＬ出力回路を構成し、このＢＴＬ出力回路は、単一電源ＶＢＢによって動作する。
【００１４】
ドライバ１３には、パルス幅変調部１２からパルス幅変調出力が供給され、ドライバ１３は、パルス幅変調出力を反転した反転パルスを生成し、パルス幅変調出力とその反転パルスとを出力する。
【００１５】
ドライバ１３から出力されるパルス幅変調出力によって、Ｐチャンネル電界効果トランジスタＰＰＭ１とＮチャンネル電界効果トランジスタＰＮＭ１とからなる第１のコンプリメンタリ回路が駆動され、ドライバ１３から出力されるパルス幅変調出力の反転パルスによって、Ｐチャンネル電界効果トランジスタＰＰＭ２とＮチャンネル電界効果トランジスタＰＮＭ２とからなる第２のコンプリメンタリ回路が駆動される。
【００１６】
そして、第１および第２のコンプリメンタリ回路の各出力は、図２に示すように、コイルＬ１とコンデンサＣ１からなる第１のロウパスフィルタおよびコイルＬ２とコンデンサＣ２からなる第２のロウパスフィルタにそれぞれ供給され、第１および第２のロウパスフィルタにて高周波成分が除去され、第１および第２のロウパスフィルタの出力で負荷（スピーカ）Ｒが駆動される。
【００１７】
なお、第１および第２の過電流検出回路１４，１５は、本発明に必須のものではないので、その説明は省略する。
【００１８】
また、Ｒｃｈパルス幅変調増幅部２は、Ｌｃｈパルス幅変調増幅部１と同様に構成されているため、その詳細な構成は図示されていない。
【００１９】
図２は、Ｌｃｈパルス幅変調増幅部１からのパルス幅変調出力に含まれるＤＣオフセットを除去するＤＣオフセット除去回路の構成の一例を示す図であり、同図には、上記第１および第２のロウパスフィルタおよび負荷Ｒも図示されている。
【００２０】
同図に示すように、ＤＣオフセット除去回路は、Ｌｃｈパルス幅変調増幅部１から出力される正（＋）側のパルス幅変調出力と負（−）側のパルス幅変調出力とを比較し、その比較結果に応じたレベルの電圧を出力するコンパレータＣＭＰと、コンパレータＣＭＰからの出力を積分し、この出力に含まれるＤＣ成分のみを抽出する、たとえばロウパスフィルタ（ＬＰＦ）からなる積分回路４と、該積分回路４からの出力信号と入力信号ＩＮ０とを加算する加算器５とによって構成されている。
【００２１】
コンパレータＣＭＰは、パルス幅変調増幅部１の電源電圧ＶＢＢより低電圧の電源電圧ＶＤＤ（たとえば５Ｖ）で動作する。すなわち、コンパレータＣＭＰは、両側のパルス幅変調出力を比較することにより、このパルス幅変調出力と同じ形状のパルス列であって、その信号レベルを低下させたもの、つまりデューティパルスを生成している。
【００２２】
積分回路４は、このデューティパルスを平滑する。ここで、パルス幅変調出力に含まれるＤＣオフセットは、デューティパルスのデューティ誤差として現れるため、積分回路４は、デューティ誤差を平滑していることになる。この結果、積分回路４は、ＤＣオフセットに比例したレベルの信号を出力していることになる。加算器５は、このＤＣオフセットに比例したレベルの信号と入力信号ＩＮ０を加算して、Ｌｃｈパルス幅変調増幅部１への入力信号ＩＮとする。
【００２３】
たとえば、パルス幅変調出力に正レベルのＤＣオフセットが含まれていた場合、積分回路４からは負レベルの信号が出力される。これにより、入力信号ＩＮのレベルは下降するので、各側のパルス幅変調出力のデューティ比は減少方向に修正される。他方、パルス幅変調出力に負レベルのＤＣオフセットが含まれていた場合には、上記動作と逆の動作になる。
【００２４】
図３は、上記ＤＣオフセット除去回路を動作させなかった場合に、図２の所定の端子に印加される電圧波形の一例を示す図であり、図４は、図３の状態で、上記ＤＣオフセット除去回路を動作させた場合に、図２の所定の端子に印加される電圧波形を示す図である。
【００２５】
図３と図４を比較すれば分かるように、上記ＤＣオフセット除去回路を動作させることにより、パルス幅変調出力のデューティ誤差は減少し（（ｃ））、パルス幅変調出力に含まれるＤＣオフセットは除去される（（ｂ））。
【００２６】
なお、本実施の形態では、ＢＴＬ出力回路を備えたパルス幅変調増幅器を例に挙げて説明したが、本発明はこれに限定されるわけではなく、通常のパルス幅変調増幅器に対しても同様に適用することができる。
【００２７】
図５は、通常のパルス幅変調増幅器に設けたＤＣオフセット除去回路の一例を示す図である。同図において、図２と異なる点は、コンパレータＣＭＰによって、Ｌｃｈパルス幅変調増幅部１′からのパルス幅変調出力のレベルとグランド電位とを比較させていることである。これにより、コンパレータＣＭＰは、前記図２と同様に、パルス幅変調増幅部１′からのパルス幅変調出力と同じ形状のパルス列であって、その信号レベルを低下させたもの、つまりデューティパルスを生成している。他の構成および作用は、図２に記載のものと異ならないので、その説明を省略する。
【００２８】
このように、本実施の形態では、パルス幅変調出力を比較し、この比較結果を積分し、この積分結果を入力信号に加算するだけで、パルス幅変調出力に含まれるＤＣオフセットを除去することができるので、少ない部品点数でＤＣオフセット除去回路を構成でき、これにより、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することができる。
【００２９】
【発明の効果】
以上説明したように、請求項１または２に記載の発明によれば、パルス幅変調増幅信号のレベルの比較、その比較結果の積分およびその積分結果に応じたＤＣオフセットの除去という簡単な構成で、パルス幅変調増幅信号に含まれるＤＣオフセットを除去することができるので、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態に係るパルス幅変調増幅器の全体構成を示すブロック図である。
【図２】 図１のＬｃｈパルス幅変調増幅部からのパルス幅変調出力に含まれるＤＣオフセットを除去するＤＣオフセット除去回路の構成の一例を示す図である。
【図３】 図２のＤＣオフセット除去回路を動作させなかった場合に、図２の所定の端子に印加される電圧波形の一例を示す図である。
【図４】 図３の状態で、図２のＤＣオフセット除去回路を動作させた場合に、図２の所定の端子に印加される電圧波形を示す図である。
【図５】 通常のパルス幅変調増幅器に設けたＤＣオフセット除去回路の一例を示す図である。
【符号の説明】
１ Ｌｃｈパルス幅変調増幅部，３ 三角波発生器，４ 積分回路，５ 加算器，１２ パルス変調（ＰＷＭ）部，１３ ＭＯＳドライバ，ＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２ 電界効果トランジスタ，ＣＭＰ コンパレータ
【発明の属する技術分野】
本発明は、パルス幅変調出力に含まれるＤＣ（直流）オフセットを除去するようにしたパルス幅変調増幅器に関する。
【０００２】
【従来の技術】
パルス幅変調出力に含まれるＤＣオフセット、すなわち、その信号レベルの時間平均値に直流成分が含まれない入力信号をパルス幅変調増幅して生成したパルス幅変調出力に含まれる、不要な直流成分を除去するようにしたパルス幅変調増幅器は、従来から知られている。
【０００３】
このようなパルス幅変調増幅器として、パルス幅変調出力に含まれるＤＣオフセットを検出し、その検出結果を誤差信号として、パルス幅変調信号を生成するために使用する鋸波発生器側にフィードバックし、鋸波発生器によって生成される鋸波の直流レベルを、誤差信号のレベルに応じて変動させるようにしたものがある（たとえば、特許文献１参照）。
【０００４】
【特許文献１】
特公平２−６００８９号公報
【０００５】
【発明が解決しようとする課題】
しかし、上記従来のパルス幅変調増幅器では、上記誤差信号を検出する場合に、パルス幅変調出力の時間平均を検出するとともに、パルス幅変調出力のピーク間レベルを検出し、この時間平均とピーク間レベルの１／２との差分を取って誤差信号としており、誤差信号を検出するだけでも多くの回路を必要としている。さらに、この誤差信号を鋸波発生器側にフィードバックするときに、ロウパスフィルタ（ＬＰＦ）、直流増幅器および加算器を用いており、製造コストが増大していた。
【０００６】
本発明は、この点に着目してなされたものであり、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することが可能となるパルス幅変調増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載のパルス幅変調増幅器は、ＢＴＬ出力回路を備え、入力信号に基づいて該ＢＴＬ出力回路から２つのパルス幅変調増幅信号を出力するパルス幅変調増幅器において、ＤＣオフセットを含む前記各パルス幅変調増幅信号のレベルを比較することにより、デューティパルスを生成する比較手段と、前記デューティパルスを積分することにより、前記ＤＣオフセットに比例したレベルの信号を出力する積分手段と、前記積分手段によって出力された信号を前記入力信号に合成することにより、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段とを有し、前記積分手段はロウパスフィルタからなることを特徴とする。
【０００８】
また、上記目的を達成するため、請求項２に記載のパルス幅変調増幅器は、入力信号に基づいてパルス幅変調増幅信号を出力するパルス幅変調増幅器において、ＤＣオフセットを含む前記パルス幅変調増幅信号のレベルを所定値と比較することにより、デューティパルスを生成する比較手段と、前記デューティパルスを積分することにより、前記ＤＣオフセットに比例したレベルの信号を出力する積分手段と、前記積分手段によって出力された信号を前記入力信号に合成することにより、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段とを有し、前記積分手段はロウパスフィルタからなることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１０】
図１は、本発明の一実施の形態に係るパルス幅変調増幅器の全体構成を示すブロック図である。
【００１１】
同図に示すように、本実施の形態のパルス幅変調増幅器は、単一電源ＶＢＢで動作するＢＴＬ（Balanced Transformer Less）出力回路を備えた、左チャンネル（Ｌｃｈ）のパルス幅変調増幅部１と、同様に単一電源で動作するＢＴＬ出力回路を備えた、右チャンネル（Ｒｃｈ）のパルス幅変調増幅部２と、所定周波数の三角波を発生し、この三角波をパルス幅変調増幅部１および２に供給する三角波発生器３とにより、主として構成されている。
【００１２】
Ｌｃｈパルス幅変調増幅部１は、音声信号である入力信号ＩＮを増幅する入力信号増幅部１１と、増幅された入力信号ＩＮのレベルと三角波発生器３から供給された三角波のレベルとを比較することにより、入力信号ＩＮのレベルに応じたデューティ比のパルス信号を生成するパルス幅変調（ＰＷＭ）部１２と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２と、該電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２をスイッチングするＭＯＳ（Metal Oxicide Semiconductor）ドライバ１３と、出力端子＋ＯＵＴ，−ＯＵＴを短絡すること等により、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる過大電流を、抵抗Ｒ４１に印加される電圧値を検出することで検出する第１の過電流検出（ＯＣＰ）回路１４と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる上記過大電流を、抵抗Ｒ４６に印加される電圧値を検出することで検出するとともに、後述するＬＣフィルタを介して接続されるスピーカ（負荷Ｒ）の一方の信号入力端子を、出力端子＋ＯＵＴ，−ＯＵＴの一方に接続したまま、スピーカのもう一方の信号入力端子を接地したときに、スピーカに直流電流が流れることを、上記抵抗Ｒ４６に印加される負電圧を検出することで検出する第２の過電流検出（ＯＣＰ）回路１５とによって構成されている。
【００１３】
そして、ドライバ１３と電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２によって、ＢＴＬ出力回路を構成し、このＢＴＬ出力回路は、単一電源ＶＢＢによって動作する。
【００１４】
ドライバ１３には、パルス幅変調部１２からパルス幅変調出力が供給され、ドライバ１３は、パルス幅変調出力を反転した反転パルスを生成し、パルス幅変調出力とその反転パルスとを出力する。
【００１５】
ドライバ１３から出力されるパルス幅変調出力によって、Ｐチャンネル電界効果トランジスタＰＰＭ１とＮチャンネル電界効果トランジスタＰＮＭ１とからなる第１のコンプリメンタリ回路が駆動され、ドライバ１３から出力されるパルス幅変調出力の反転パルスによって、Ｐチャンネル電界効果トランジスタＰＰＭ２とＮチャンネル電界効果トランジスタＰＮＭ２とからなる第２のコンプリメンタリ回路が駆動される。
【００１６】
そして、第１および第２のコンプリメンタリ回路の各出力は、図２に示すように、コイルＬ１とコンデンサＣ１からなる第１のロウパスフィルタおよびコイルＬ２とコンデンサＣ２からなる第２のロウパスフィルタにそれぞれ供給され、第１および第２のロウパスフィルタにて高周波成分が除去され、第１および第２のロウパスフィルタの出力で負荷（スピーカ）Ｒが駆動される。
【００１７】
なお、第１および第２の過電流検出回路１４，１５は、本発明に必須のものではないので、その説明は省略する。
【００１８】
また、Ｒｃｈパルス幅変調増幅部２は、Ｌｃｈパルス幅変調増幅部１と同様に構成されているため、その詳細な構成は図示されていない。
【００１９】
図２は、Ｌｃｈパルス幅変調増幅部１からのパルス幅変調出力に含まれるＤＣオフセットを除去するＤＣオフセット除去回路の構成の一例を示す図であり、同図には、上記第１および第２のロウパスフィルタおよび負荷Ｒも図示されている。
【００２０】
同図に示すように、ＤＣオフセット除去回路は、Ｌｃｈパルス幅変調増幅部１から出力される正（＋）側のパルス幅変調出力と負（−）側のパルス幅変調出力とを比較し、その比較結果に応じたレベルの電圧を出力するコンパレータＣＭＰと、コンパレータＣＭＰからの出力を積分し、この出力に含まれるＤＣ成分のみを抽出する、たとえばロウパスフィルタ（ＬＰＦ）からなる積分回路４と、該積分回路４からの出力信号と入力信号ＩＮ０とを加算する加算器５とによって構成されている。
【００２１】
コンパレータＣＭＰは、パルス幅変調増幅部１の電源電圧ＶＢＢより低電圧の電源電圧ＶＤＤ（たとえば５Ｖ）で動作する。すなわち、コンパレータＣＭＰは、両側のパルス幅変調出力を比較することにより、このパルス幅変調出力と同じ形状のパルス列であって、その信号レベルを低下させたもの、つまりデューティパルスを生成している。
【００２２】
積分回路４は、このデューティパルスを平滑する。ここで、パルス幅変調出力に含まれるＤＣオフセットは、デューティパルスのデューティ誤差として現れるため、積分回路４は、デューティ誤差を平滑していることになる。この結果、積分回路４は、ＤＣオフセットに比例したレベルの信号を出力していることになる。加算器５は、このＤＣオフセットに比例したレベルの信号と入力信号ＩＮ０を加算して、Ｌｃｈパルス幅変調増幅部１への入力信号ＩＮとする。
【００２３】
たとえば、パルス幅変調出力に正レベルのＤＣオフセットが含まれていた場合、積分回路４からは負レベルの信号が出力される。これにより、入力信号ＩＮのレベルは下降するので、各側のパルス幅変調出力のデューティ比は減少方向に修正される。他方、パルス幅変調出力に負レベルのＤＣオフセットが含まれていた場合には、上記動作と逆の動作になる。
【００２４】
図３は、上記ＤＣオフセット除去回路を動作させなかった場合に、図２の所定の端子に印加される電圧波形の一例を示す図であり、図４は、図３の状態で、上記ＤＣオフセット除去回路を動作させた場合に、図２の所定の端子に印加される電圧波形を示す図である。
【００２５】
図３と図４を比較すれば分かるように、上記ＤＣオフセット除去回路を動作させることにより、パルス幅変調出力のデューティ誤差は減少し（（ｃ））、パルス幅変調出力に含まれるＤＣオフセットは除去される（（ｂ））。
【００２６】
なお、本実施の形態では、ＢＴＬ出力回路を備えたパルス幅変調増幅器を例に挙げて説明したが、本発明はこれに限定されるわけではなく、通常のパルス幅変調増幅器に対しても同様に適用することができる。
【００２７】
図５は、通常のパルス幅変調増幅器に設けたＤＣオフセット除去回路の一例を示す図である。同図において、図２と異なる点は、コンパレータＣＭＰによって、Ｌｃｈパルス幅変調増幅部１′からのパルス幅変調出力のレベルとグランド電位とを比較させていることである。これにより、コンパレータＣＭＰは、前記図２と同様に、パルス幅変調増幅部１′からのパルス幅変調出力と同じ形状のパルス列であって、その信号レベルを低下させたもの、つまりデューティパルスを生成している。他の構成および作用は、図２に記載のものと異ならないので、その説明を省略する。
【００２８】
このように、本実施の形態では、パルス幅変調出力を比較し、この比較結果を積分し、この積分結果を入力信号に加算するだけで、パルス幅変調出力に含まれるＤＣオフセットを除去することができるので、少ない部品点数でＤＣオフセット除去回路を構成でき、これにより、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することができる。
【００２９】
【発明の効果】
以上説明したように、請求項１または２に記載の発明によれば、パルス幅変調増幅信号のレベルの比較、その比較結果の積分およびその積分結果に応じたＤＣオフセットの除去という簡単な構成で、パルス幅変調増幅信号に含まれるＤＣオフセットを除去することができるので、製造コストを低減させながらパルス幅変調出力に含まれるＤＣオフセットを除去することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態に係るパルス幅変調増幅器の全体構成を示すブロック図である。
【図２】 図１のＬｃｈパルス幅変調増幅部からのパルス幅変調出力に含まれるＤＣオフセットを除去するＤＣオフセット除去回路の構成の一例を示す図である。
【図３】 図２のＤＣオフセット除去回路を動作させなかった場合に、図２の所定の端子に印加される電圧波形の一例を示す図である。
【図４】 図３の状態で、図２のＤＣオフセット除去回路を動作させた場合に、図２の所定の端子に印加される電圧波形を示す図である。
【図５】 通常のパルス幅変調増幅器に設けたＤＣオフセット除去回路の一例を示す図である。
【符号の説明】
１ Ｌｃｈパルス幅変調増幅部，３ 三角波発生器，４ 積分回路，５ 加算器，１２ パルス変調（ＰＷＭ）部，１３ ＭＯＳドライバ，ＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２ 電界効果トランジスタ，ＣＭＰ コンパレータ
Claims (2)
- ＢＴＬ出力回路を備え、入力信号に基づいて該ＢＴＬ出力回路から２つのパルス幅変調増幅信号を出力するパルス幅変調増幅器において、
ＤＣオフセットを含む前記各パルス幅変調増幅信号のレベルを比較することにより、デューティパルスを生成する比較手段と、
前記デューティパルスを積分することにより、前記ＤＣオフセットに比例したレベルの信号を出力する積分手段と、
前記積分手段によって出力された信号を前記入力信号に合成することにより、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段と
を有し、
前記積分手段はロウパスフィルタからなることを特徴とするパルス幅変調増幅器。 - 入力信号に基づいてパルス幅変調増幅信号を出力するパルス幅変調増幅器において、
ＤＣオフセットを含む前記パルス幅変調増幅信号のレベルを所定値と比較することにより、デューティパルスを生成する比較手段と、
前記デューティパルスを積分することにより、前記ＤＣオフセットに比例したレベルの信号を出力する積分手段と、
前記積分手段によって出力された信号を前記入力信号に合成することにより、前記パルス幅変調増幅信号に含まれるＤＣオフセットを除去する除去手段と
を有し、
前記積分手段はロウパスフィルタからなることを特徴とするパルス幅変調増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377818A JP4016833B2 (ja) | 2002-12-26 | 2002-12-26 | パルス幅変調増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377818A JP4016833B2 (ja) | 2002-12-26 | 2002-12-26 | パルス幅変調増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208216A JP2004208216A (ja) | 2004-07-22 |
| JP4016833B2 true JP4016833B2 (ja) | 2007-12-05 |
Family
ID=32814875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377818A Expired - Fee Related JP4016833B2 (ja) | 2002-12-26 | 2002-12-26 | パルス幅変調増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4016833B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4893201B2 (ja) * | 2006-09-28 | 2012-03-07 | 株式会社Ｊｖｃケンウッド | Ｄ級増幅装置及び方法 |
| US9019012B2 (en) | 2011-11-18 | 2015-04-28 | Cirrus Logic International (Uk) Limited | Amplifier circuit with offset control |
| GB2496664B (en) * | 2011-11-18 | 2016-03-23 | Cirrus Logic Int Semiconductor Ltd | Amplifier circuit with offset control |
| JP5547217B2 (ja) | 2012-01-25 | 2014-07-09 | 株式会社東芝 | 増幅回路 |
| JP5936975B2 (ja) * | 2012-09-28 | 2016-06-22 | 新日本無線株式会社 | Ｄ級増幅回路 |
| US11546709B2 (en) * | 2019-09-23 | 2023-01-03 | Texas Instruments Incorporated | Audio playback under short circuit conditions |
-
2002
- 2002-12-26 JP JP2002377818A patent/JP4016833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004208216A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8378745B2 (en) | Current sensing | |
| US7142050B2 (en) | Recovery from clipping events in a class D amplifier | |
| JP3941443B2 (ja) | 自走式ｐｗｍ増幅器 | |
| US6998911B2 (en) | Gate control circuit with soft start/stop function | |
| JP2000165154A (ja) | ピ―ク電流リミット検出回路および負荷インピ―ダンス検知回路を具えるｄ級増幅器 | |
| JP4015648B2 (ja) | Ｄ級増幅器 | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| JP2003115730A (ja) | Ｐｗｍ変調回路及び電力増幅回路 | |
| US6476674B2 (en) | Method and apparatus for error correction of amplifier | |
| US7586369B2 (en) | Pulse modulation type electric power amplifier | |
| US20160065134A1 (en) | Asymmetric h-bridge in a class d power amplifier | |
| US10819293B2 (en) | Power amplifier | |
| JP4016833B2 (ja) | パルス幅変調増幅器 | |
| EP1887830A2 (en) | Protection circuit and load current detection circuit | |
| US9647612B2 (en) | Power amplifying apparatus and power amplifying method | |
| US7602245B2 (en) | Method, apparatus and system for reducing DC coupling capacitance at switching amplifier | |
| JP4853176B2 (ja) | Ｄ級増幅器 | |
| JP2007209038A (ja) | 電力増幅回路 | |
| JP4281004B2 (ja) | Ｐｗｍパワーアンプ及びその制御方法 | |
| JP3102781B2 (ja) | パルス幅変調増幅回路 | |
| JP2006094148A (ja) | デジタルアンプ | |
| JP4533707B2 (ja) | アンプ装置、アンプ用電源回路およびオーディオ信号再生装置 | |
| JP2021072551A (ja) | オーディオ回路、それを用いた電子機器および車載オーディオシステム | |
| JP2009260835A (ja) | 過電流保護回路及びｄ級アンプ | |
| JP2007288431A (ja) | パルス変調型電力増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |