JP4028285B2 - 発振器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に、発振器に関し、特に、演算増幅器を用い、集積回路として実施するのに好適な発振器に関する。
【０００２】
【従来の技術】
ほとんどの発振器回路は、個別トランジスタの如きディスクリート素子を用いている。かかる発振器の位相ノイズ特性は、一般的には、優れている。しかし、一層少ない構成要素から成るよりコンパクトな回路が必要となる課題がある。
【０００３】
他のしばしば生じる課題は、動作周波数を決定する共振器で消費されるエネルギー量を、特に水晶発振器の設計において制御することである。水晶回路は、水晶が消費するエネルギー量を、典型的には約１ｍＷに厳密に制限しなければならない。これと同じ課題が、バラクタ・ダイオード（可変容量ダイオード）を用いたＬＣ発振器にも生じる。このバラクタ・ダイオードの両端間の無線周波数（ＲＦ）電圧は、このダイオードへの順方向バイアスを防止するために、注意深く制限しなければならない。
【０００４】
電圧同調型水晶発振器（ＶＸＣＯ）にも別の課題が生じる。この課題は、部品により生じる損失とボードの損失とを克服するために、同調範囲にわたる動作で、かなりの量の利得がしばしば必要となることである。いかなる損失によっても、水晶振動子と直列になる等化抵抗が生じる。充分な利得を得るためには、多数のトランジスタが必要である。その結果、設計が複雑化し、ＶＸＣＯ機能のために回路基板に大きな領域が必要となる。
【０００５】
発振器を形成するのに用いるほとんどの集積回路は、典型的には、マイクロプロセッサ用クロック回路の形式をとる。すなわち、ロジック・ゲートの入出力（Ｉ／Ｏ）端子の結合により、発振器を構成している。これら発振器の共振回路は、典型的には、分路コンデンサ及び直列水晶振動子を用い、その後に別の分路コンデンサが接続される。
【０００６】
【発明が解決しようとする課題】
共振器の電力を独立に設定でき、位相ノイズを低く又は非常に低くできる簡単な技術により、集積回路に実現可能な発振器が望まれている。
【０００７】
したがって、本発明は、共振器の消費電力を独立に設定でき、出力信号内の位相ノイズが小さく、集積回路として実施するのに好適な発振器を提供するものである。
【０００８】
【課題を解決するための手段】
本発明の発振器は、正入力端、負入力端、電圧信号を発生する出力端を有する増幅器（１２）と；増幅器の負入力端及び基準電位の間に結合された周波数共振器（１０）と；増幅器の出力端及び負入力端の間に結合され、方向が逆で並列になったダイオード・リミッタ（１４）及びこのダイオード・リミッタに並列の抵抗器（Ｒ１）を有する負帰還経路（１６）と；増幅器の出力端及び正入力端の間に結合された正帰還経路とを具え；増幅器の出力端から所望周波数の電圧信号を発生することを特徴とする。
【０００９】
本発明は、演算増幅器を用いた発振器である。このように演算増幅器を用いることにより、周波数共振器（１０）用のインピーダンス源を低くすると共に、所望周波数にて、出力電圧信号を発生する。この演算増幅器は、正帰還経路及び負帰還経路を具えており、この負帰還経路は、第１経路（１４）及び第２経路（Ｒ１）を有する。この第１経路は、出力電圧信号がゼロ交差（zero crossing：ゼロ・レベルとの交差）近傍のときに、負入力端の入力インピーダンスを低い値に駆動する。また、第２経路は、出力電圧信号がゼロ交差から振動するときに、入力インピーダンスを更に小さな値に駆動する。出力端及び正帰還経路の間にフィルタを用いて、演算増幅器の正入力端からこの演算増幅器の出力における低周波数ノイズを阻止することにより、位相ノイズを最小にする。
【００１０】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細説明から明らかになろう。
【発明の実施の形態】
【００１１】
図１は、本発明による発振器の第１実施例の回路図であり、図２は、本発明による発振器の第２実施例の回路図である。これら発振器は、周波数が数十メガヘルツまでの水晶発振器又はＬＣ発振器に有用である。これら回路は、普通の演算増幅器を用いている。メガヘルツよりも高い周波数においては、現在の帰還演算増幅器は、良好な選択である。これは、低い入力インピーダンス、典型的には約５０オームのためであり、また、広い周波数応答のためでもある。図１において、増幅器（ＯＰ増幅器と図示する）１２の負（−）入力端及び接地（基準電位）の間には、周波数共振器１０が結合されている。増幅器１２の出力端及び負入力端間には、負帰還経路１６が結合されており、この負帰還経路１６は、対並列（方向が逆で並列になった）ダイオード・リミッタ（振幅制限器）及び抵抗器Ｒ２が直列接続されたリミッタ１４と、抵抗器Ｒ１との並列回路である。増幅器１２の出力端及び正（＋）入力端の間には、正帰還経路が接続されている。この正帰還経路では、陰極同士が直列接続されたダイオード・リミッタ１８が増幅器１２の出力端及び正入力端間に結合され、増幅器１２の正入力端及び接地間には抵抗器Ｒ３が結合され、ダイオード・リミッタ１８の２個のダイオードの陰極及び接地の間には、電流源２０が結合されている。なお、増幅器１２、正帰還経路及び負帰還経路により、演算増幅器を構成している。図２の構成は、図１と同様であるが、正帰還経路は、抵抗器Ｒ３及びＲ４で構成された抵抗分圧器２２である。
【００１２】
図１及び図２において、共振器１０は、増幅器１２の負入力端に入力として結合されている。共振器１０は、所望周波数においてのみ、直列共振、即ち、ゼロ位相での低インピーダンスを提供する。最良の好結果となるように共振器のＱを用いるために、低インピーダンスの電圧源から共振器１０を駆動しなければならない。重要な点は、低インピーダンス電圧源から共振器を電圧駆動する一方、共振器１０を流れる電流を用いて、この電圧源の位相を制御することである。増幅器１２の負入力端及び負帰還経路１６の共通接続点が共振器１０の電圧源となり、共振器１０からこの共通接続点側を見たインピーダンスが共振器１０を駆動する電圧源のインピーダンスとなる点に留意されたい。重要な他の点は、増幅器１２の負帰還経路１６内に、並列抵抗器Ｒ１と共に、対並列ダイオード・リミッタ１４を用いることである。
【００１３】
負帰還経路１６の並列抵抗器Ｒ１は、増幅器１２の負入力端への充分な帰還を行い、出力電圧がほぼゼロであっても、即ち、ダイオードが開放（オフ）であっても、入力インピーダンスを小さな値に下げる。出力電圧が接地（基準電位）から振動しても、抵抗器Ｒ２及び対並列ダイオード・リミッタ１４は、帰還量を増やして、入力インピーダンスを更に低い値に駆動する。対並列ダイオード・リミッタ１４が導通の際、抵抗器Ｒ２を用いて、増幅器１２がそれ自体のみによって発振することを防止する。帰還インピーダンスが非常に低く、共振器１０の分路インピーダンスが非常に高ければ、増幅器１２がＶＨＦ発振に陥るかもしれない。帯域外における分路アドミタンスが合理的な値ならば、抵抗器Ｒ２を必要ないかもしれない。
【００１４】
図１において、直列のダイオード・リミッタ１８は、出力信号の一部を増幅器１２の正入力端に供給し、共振器１０の電流と同相で、この正入力端での電圧を変化させる。抵抗器Ｒ３の値と、直列ダイオード・リミッタ１８のバイアス電流（電流源２０の電流）とにより、増幅器１２の正入力端における電圧振動を設定する。抵抗器Ｒ１及び対並列ダイオード・リミッタ（抵抗器Ｒ２を含む）１４が供給する負帰還により、増幅器１２の負入力端における電圧が、正入力端における電圧と等しくなって、共振器１０を低インピーダンス源から駆動する。
【００１５】
最高の性能が必要ではない場合、直列ダイオード・リミッタ１８を不要かもしれない。直列ダイオード・リミッタのない場合を図２に示す。この図２では、直列ダイオード・リミッタ１８を簡単な抵抗分圧器２２で置換している。対並列ダイオード・リミッタ１４は、両方の帰還経路に対して、振幅制限機能を与える。共振器１０の駆動レベル内には不確かな振幅が更にあり、抵抗性接続が回路動作において演算増幅器のオーディオ・ノイズの影響を高めており、その位相ノイズを増加させる。
【００１６】
図３は、増幅器１２と用いるのに適切な共振器回路１０を示しており、図３Ａでは、水晶振動子（ＸＯ）を増幅器１２と共に用いており、図３Ｂ及び図３Ｃでは、電圧制御水晶発振器（ＶＣＸＯ）を用いている。このＶＣＸＯは、水晶振動子、バラクタ・ダイオード（可変容量ダイオード）及び抵抗器から構成されており、バラクタ・ダイオードに適切な同調電圧が供給されている。水晶共振器と共に用いる際、演算増幅器自体の発振を制御するためには、抵抗器Ｒ２が不要かもしれない。
【００１７】
同様に、図４は、増幅器１２と用いるのに適切な共振回路１２を示している。図４Ａが固定同調ＬＣ発振器用であり、インダクタ（誘導性素子）Ｌ及びコンデンサＣの直列共振回路である。図４Ｂが電圧制御発振器（ＶＣＯ）用であり、インダクタＬ、バイパス・コンデンサ、バラクタ・ダイオード及び抵抗器で構成されており、抵抗器を介して同調電圧がバラクタ・ダイオードに供給されている。図４ＢのＶＣＯ用の場合、バラクタ・ダイオード及び接地間のコンデンサがバイパスを行う。これにより、インダクタＬ及びバラクタ・ダイオードの間に高インピーダンス・ノードを接続する必要がなく、バラクタ・ダイオードの両端をバイアスできる。この高インピーダンス・ノードへの任意の実際的な接続により、直列共振器経路内の等化直列抵抗の形式で、信号損失が現れる。これにより、発振器のＱが下がり、位相ノイズが増える。バラクタ・ダイオード及びそのバイパス・コンデンサの間の非常に低いインピーダンス点にて接続することができるので、Ｑを低下させることなくバラクタ・ダイオードをバイアスできると共に、小さな抵抗器を用いることにより、バラクタ・ダイオードの漏洩電流により生じるノイズ量を制限できる。このオプションは、共振器に２個のＲＦ接続を用いる発振器回路では、しばしば利用できない。
【００１８】
図５は、本発明により、水晶共振器を用いた発振器の第１実施例の実際の回路図である。図５は、図１の回路図と類似であるが、周波数共振器１０及び電流源２０の構成を具体的に示しており、抵抗器Ｒ２がない。共振器１０では、増幅器１２の負入力端と接地との間に、バラクタ・ダイオード、水晶振動子及び別のバラクタ・ダイオードの直列回路が結合されており、水晶振動子の両端には、夫々抵抗器を介して同調電圧が供給されている。電流源２０は、直列ダイオード・リミッタ１８と正電圧源Ｖ＋との間に２個の抵抗器が直列接続されており、これら抵抗器の共通接続点と接地との間にコンデンサが結合されている。電流源２０内の抵抗器が充分に大きいために、電流源として動作する。共振器１０内にバラクタ・ダイオード及び水晶振動子により広帯域分路コンデンサを設けたので、リミッタ１４内に抵抗器Ｒ２の必要がない。直列ダイオード・リミッタ１８は、ピーク対ピークが１６０ｍＶの矩形波によって、増幅器１２の正入力端を駆動して、水晶共振器の損失を１ｍＷ未満に制限する。抵抗器Ｒ１による帰還経路は、演算増幅器の公称５０オーム入力インピーダンスをゼロ交差において２オーム未満に下げるが、対並列ダイオード・リミッタ１４が振幅制限状態にあると、２オームよりも更に下げる。これにより、水晶振動子及びバラクタ・ダイオードのループは、ＲＦサイクルを通じて、最大のＱで動作できる。バラクタ・ダイオードを同調電圧でバイアスするのに大抵抗を用いるバラクタ・バイアス回路網では、水晶振動子のループ内に挿入した直列抵抗値の観点から、水晶振動子の周囲にバラクタ・ダイオードを対称に配置する技術（水晶バラクタ技術）が最適である。
【００１９】
図６は、本発明による発振器を更に変更した場合の回路図である。この回路は、図１の構成と類似しているが、ダイオード・リミッタ１８と増幅器１２の出力端との間にコンデンサＣを有し、これらダイオード・リミッタ１８及びコンデンサＣの共通接続点と接地との間に第２電流源２４が結合されている。電流源２４の電流値は、電流源２０の半分であり、その流れる方向が反対である。かかる図６での変更では、増幅器１２のオーディオ周波数出力ノイズにより生じる位相ノイズを最小にしている。共振器１０の具体的構成及び負帰還量に応じて、増幅器１２の低周波数における利得、即ち、オーディオ利得を比較的高くできる。これは、オーディオ周波数ノイズが増幅され、このノイズが直列ダイオード・リミッタ１８の入力端に現れることを意味する。図１においては、このノイズがダイオード・リミッタの入力端にてＲＦ信号に付加されて、ＲＦ信号のゼロ交差が時間的にわずかにシフトする。これにより、位相変調がオーディオ・ノイズ、即ち、位相ノイズの関数として生じる。この影響を制限するか又はなくすためには、増幅器１２の出力端及び直列ダイオード・リミッタ１８の入力端の間にコンデンサＣを挿入する。電流源２４も追加して、直列ダイオード・リミッタ１８を正確にバイアスする。コンデンサＣがＲＦ周波数にて本質的に短絡回路となり、オーディオ周波数にて開放（オフ）回路となるようにコンデンサＣの大きさを選択すると、直列ダイオード・リミッタ１８が増幅器のノイズから影響を受けない。
【００２０】
図７は、本発明による発振器の第１実施例において、位相ノイズを最小にするために別の変更を行った回路図である。図６の実施例における電流源２４が、図７では、インダクタＬになっている。この図７では、２極（two-pole）フィルタの如き一層複雑な広帯域通過フィルタを図６のコンデンサＣの代わりとしてもよい。更により複雑なフィルタを用いてもよい。ＲＦ搬送波の位相に影響させないようにすると共に、増幅器のオーディオ・ノイズを除去する点に留意されたい。
【００２１】
【発明の効果】
本発明により演算増幅器を用いた発振器は、所望周波数にて周波数共振器用の利得素子として演算増幅器を用い、この演算増幅器を低インピーダンス源として、共振器を駆動するので、集積回路にて発振器を実施することが容易になる。また、適切にフィルタを用いることにより、出力信号内の位相ノイズを小さくできる。
【図面の簡単な説明】
【図１】本発明による発振器の第１実施例の回路図である。
【図２】本発明による発振器の第２実施例の回路図である。
【図３】本発明の演算増幅器に用いることができる水晶共振回路の回路図である。
【図４】本発明の演算増幅器に用いることができるＬＣ共振回路の回路図である。
【図５】本発明により、水晶共振器を用いた発振器の第１実施例の回路図である。
【図６】本発明による発振器の第１実施例において、位相ノイズを最小にするために変更を行った回路図である。
【図７】本発明による発振器の第１実施例において、位相ノイズを最小にするために別の変更を行った回路図である。
【符号の説明】
１０ 周波数共振器
１２ 増幅器
１４ 対並列ダイオード・リミッタ
１６ 負帰還経路
１８ 直列ダイオード・リミッタ
２０ 電流源
２２ 抵抗分圧器
２４ 電流源

Claims (5)

1. 正入力端、負入力端、電圧信号を発生する出力端を有する増幅器と、
   該増幅器の負入力端及び基準電位の間に結合された周波数共振器と、
   上記増幅器の上記出力端及び上記負入力端の間に結合され、方向が逆で並列になったダイオード・リミッタ及び該ダイオード・リミッタに並列の抵抗器を有する負帰還経路と、
   上記増幅器の上記出力端及び上記正入力端の間に結合された正帰還経路とを具え、
   上記増幅器の上記出力端から所望周波数の電圧信号を発生することを特徴とする発振器。
2. 上記正帰還経路は、
   上記増幅器の上記出力端及び上記正入力端の間に結合された直列ダイオード・リミッタと、
   該ダイオード・リミッタの複数ダイオードのノードに結合された電流源と、
   上記増幅器の上記正入力端及び上記基準電位の間に結合された抵抗器と
   を具えたことを特徴とする請求項１の発振器。
3. 上記正帰還経路は、上記増幅器の上記出力端及び上記基準電位の間に結合された分圧抵抗器を具え、
   該分圧抵抗器の複数抵抗器の間のノードが上記増幅器の上記正入力端に結合されていることを特徴とする請求項１の発振器。
4. 上記増幅器の上記出力端に結合され、上記電圧信号内の低周波数位相ノイズを除去する手段を更に具えたことを特徴とする請求項１の発振器。
5. 上記増幅器の上記出力端及び上記正帰還経路の間に結合され、上記電圧信号内の低周波数位相ノイズを除去する手段を具えたことを特徴とする請求項１の発振器。

Images