JP4032342B2

JP4032342B2 - 半導体シリコン基板の製造方法

Info

Publication number: JP4032342B2
Application number: JP2002088969A
Authority: JP
Inventors: 正晴二宮
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2002-03-27
Filing date: 2002-03-27
Publication date: 2008-01-16
Anticipated expiration: 2022-03-27
Also published as: JP2003286094A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＵＬＳＩやＬＳＩ等の高集積デバイスの製造に使用する半導体シリコン基板の製造方法の改良に関し、不純物としてカーボンを導入してＣＺ（チョクラルスキー）法又はＭＣＺ（マグネティックチョクラルスキー）にて特定の引き上げ速度で育成された単結晶シリコンより切り出したシリコンウェーハであり、酸素析出能が前記単結晶の軸方向に依らず均一化され、例えばデバイスでの熱処理を含むその後の熱処理において、いずれの単結晶位置から切り出されたウェーハであってもＩＧ能力が必要十分なＢＭＤ（ＢｕｌｋＭｉｃｒｏＤｅｆｅｃｔ）密度を有すると同時に、エピタキシヤル膜を成膜した場合も表面欠陥が少なく必要十分なＩＧ能力を有する半導体シリコン基板の製造方法に関する。
【０００２】
【従来の技術】
通常、半導体デバイスを作成するシリコンウェーハ表面には、単結晶インゴット成長時に導入されるＣＯＰを含むＧｒｏｗｎ‐ｉｎ欠陥（以下同様）や微少な酸素析出物が存在している。
【０００３】
半導体デバイスの微細化が進むに従い、シリコン基板表面に存在するＧｒｏｗｎ‐ｉｎ欠陥、特にＣＯＰや酸素析出物が、デバイスの歩留を低下させる要因であることが明らかになってきた。このような問題点を解決する手段として、下記の種々の提案がなされている。
【０００４】
（１）低ＣＯＰ結晶育成法又はＣＯＰ‐ｆｒｅｅ結晶育成法が提案されている。すなわち、引き上げ速度（成長速度）Ｖと固液界面での成長軸方向の温度勾配Ｇとの比Ｖ／Ｇをある臨界値以下に制御することにより、Ｇｒｏｗｎ‐ｉｎ欠陥が少ないかあるいは無い結晶を育成する方法が、特開平７‐２５７９９１、特開平８‐１２４９８、特開平８−３８０３１６等に示され、また論文（日本結晶成長学会誌Ｖｏｌ．２５，Ｐ２０７）に報告されている。
【０００５】
（２）高温熱処理（１１５０℃以上の水素やＡｒガス雰囲気下での熱処理）が提案されている。シリコンウェーハを水素雰囲気にて１２００℃×１時間程度、処理する方法及び効果を示す文献が種々公開されている。この高温水素熱処理の効果は、Ｇｒｏｗｎ‐ｉｎ欠陥や酸素析出核のＳｉ‐Ｏ結合を水素の還元作用で解離・分解するものと考えられている。｛Ｐｒｏｃ．２０ｔｈＳｙｍｐ．ＯｎＵＬＳＩＵｌｔｒａＣｌｅａｎＴｅｃｈｎｏｌｏｇｙ１０２‐１０９（１９９３）．ＴｈｅＤｅｇｒａｄａｔｉｏｎｏｆＥｌｅｃｔｒｏｎｉｃＤｅｖｉｃｅｓｄｕｅｔｏＤｅｖｉｃｅＯｐｅｒａｔｉｏｎａｓｗｅｌｌａｓＣｒｙｓｔａｌｌｉｎｅａｎｄＰｒｏｃｅｓｓ‐ｉｎｄｕｃｅｄＤｅｆｅｃｔｓ，ｐ１０１‐１１０，Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃｉｅｔｙ（１９９４）｝
【０００６】
（３）ＩＧ処理方法が提案されている。このＩＧ（ＩｎｔｒｉｎｓｉｃＧｅｔｔｅｒｉｎｇ）処理法は、以前より種々の手法が提案されてきた。すなわち、一般的なＩＧ処理法はａ．ｌ１５０〜１２００℃の高温熱処理、ｂ．５００〜８００℃の低温多段階熱処理、ｃ．９００〜１０００℃の中温熱処理の３段階又は上記のａ．及びｂ．の２段階で実施されてきた。（「超ＬＳＩプロセス制御工学」津屋英樹Ｐ２０３‐２１９丸善株式会社１９９５）
【０００７】
また、ＩＧ処理を施す対象は、エピタキシャル前の状態を含めたシリコンウェーハとエピタキシャル成長後のシリコンウェーハとに大別される。エピタキシャル成長後のシリコン基板にＩＧ処理を施す方法では、エピタキシャル層に酸素が拡散してデバイスの熱処理プロセスにて欠陥を発生してしまう可能性がある。さらに、基板やエピタキシャル層のドーパント不純物が拡散してエピタキシャル層の膜厚、比抵抗及び遷移領域等の特性を換えてしまうことと、エピタキシャル成長後の熱処理によりシリコン基板表面にパーティクルを付着させて歩留が低下する問題があり、一般的ではない。
【０００８】
ＩＧ処理をエピタキシャル成長前のシリコンウェーハに施す方法には、エピタキシャル成長前に下記に示すような方法が提案されている。ｄ．６００〜８００℃の熱処理を実施する１段熱処理法（特開平１‐２９８７２６号）、ｅ．４００〜５５０℃の第１熱処理後に、６５０〜７５０℃の第２熱処理を実施する２段階熱処理法（特開平５‐１０２１６７号）、ｆ．８５０〜１０００℃の第１熱処理、７００℃以下の第２熱処理、８００〜１０００℃の第３熱処理を実施する３段階熱処理法（特開平５‐２５９１７１号）。
【０００９】
【発明が解決しようとする課題】
ところが、従来提案されている方法では種々の問題がある。（１）低ＣＯＰ結晶育成法又はＣＯＰ‐ｆｒｅｅ結晶育成法では、引き上げ速度と結晶内の温度勾配を制御して、ＣＯＰを含むＧｒｏｗｎ‐ｉｎ欠陥の形成を防止していくので、一般的に引き上げ速度を従来より遅くする必要があり、生産性が低下してしまう。さらに、単結晶引き上げに於いて単結晶トップ側及びテイル側では、温度勾配と結晶引き上げ速度を制御できないので、この部分ではＣＯＰを含むＧｒｏｗｎ‐ｉｎ欠陥の形成防止ができず、使用できないという欠点が生じる。
【００１０】
また、このような結晶を使用したシリコンウェーハでは、デバイス投入前の酸化膜耐圧特性、特に、経時絶縁破壊特性（ＴＤＤＢ）は良好であるが、デバイスプロセスでの熱処理を経た場合には酸化膜耐圧特性が劣化してしまう欠点がある。すなわち、シリコンウェーハ表面には、引き上げ速度が遅いことにより、ＣＯＰ密度は少ないがそのサイズが大きくなり、加えて格子間シリコンリッチな領域であるので、デバイスでの熱処理において表面が改質され難く、酸素析出が起こり難いので、ゲッタリング効果が少ないためと考えられる。
【００１１】
このサイズの大きなＣＯＰを有するシリコンウェーハに、例えば、１２００℃×１時間の水素雰囲気やＡｒ雰囲気の高温熱処理を行ってもＣＯＰが消滅し難くなり、表面改質効果が十分でなく、デバイス特性に影響がでてしまう。同様に、エピタキシャル成長処理を行っても、エピタキシャル膜表面に欠陥が発生してしまう。
【００１２】
また、３００ｍｍ等の大口径単結晶シリコンインゴットの作成においては、さらに引き上げ速度を遅くする必要があり、生産性が低下してコストの大幅な上昇を招いてしまうと同時に、デバイスの低温化が進む中での表面改質効果やゲッタリング効果がデバイスプロセスにて十分形成できないと言う問題も生じてしまう。
【００１３】
（２）高温熱処理では、例えば高温１段熱処理は高温の非酸化雰囲気で行われており、Ｇｒｏｗｎ‐ｉｎ欠陥や酸素析出物は表面近傍より分解・消滅していく。しかし、通常の結晶では、結晶成長軸方向に酸素濃度が低くなり、引き上げ中の熱履歴が結晶部位において相違するために、結晶のトップ側ではＧｒｏｗｎ‐ｉｎ欠陥や酸素析出物が残留し、表面近傍に欠陥領域が発生してしまう。
【００１４】
また、単結晶のボトム側では、酸素濃度がトップ側より低下すると同時に引き上げ中の熱処理時間が短く、Ｇｒｏｗｎ‐ｉｎ欠陥や酸素析出物は消滅するが、ＩＧ能力の確保に必要なＢＭＤ密度が得られないという欠点が生じる。さらに、シリコンウェーハ内部に析出するＢＭＤ密度も結晶部位に依存しており、結晶全体では、酸素濃度及び熱履歴の差違も有り、ＩＧ効果がばらついてしまう。
【００１５】
また、上記（１）のＣＯＰが少ない結晶から製造したシリコンウェーハに高温熱処理、例えば１１５０℃以上の水素やＡｒガス雰囲気下での熱処理を施す方法もあるが、ＣＯＰサイズが大きいため消滅し難く、ウェーハ表面にＣＯＰが残存してしまうと同時にＢＭＤ形成が十分でないという問題が生じていた。
【００１６】
（３）ＩＧ処理方法では、一般的に、ＣＺ法又はＭＣＺ法にて引き上げた単結晶シリコンインゴットより切り出したウェーハに熱処理、例えば１０００℃×１２時間、酸素雰囲気で熱処理した場合には、形成されるＢＭＤ密度は結晶の軸方向に一定にならず、トップからボトム方向に少なくなっていく特性がある。
【００１７】
従って、従来から提案されているＩＧ処理方法では、シリコン基板内部に形成されるＢＭＤ密度を一定とするべく、結晶の引き上げ長さ、酸素濃度、結晶部位及び目標ＢＭＤ密度に応じたＩＧ処理の調整が行われていた。
【００１８】
すなわち、プロセス調整内容は、例えば低温多段熱処理の投入温度と昇温時間の調整する方法、あるいは中温熱処理時間の調整方法にて実施されていた。この調整には、投入されるシリコンウェーハを用いた調整作業が必要な場合もある。
【００１９】
また、エピタキシャル成長前に行うＩＧ処理法においては、前述した１段階熱処理する方法では、ＢＭＤが結晶軸方法に均一に形成されない傾向が特に強く出てしまうため、ＢＭＤやＤＺ幅に結晶軸方法の依存性が生じて、ゲッタリング作用が不十分となったり、エピタキシャル膜表面に欠陥が生じてしまう問題があった。
【００２０】
前述した２段階熱処理方法では、ＢＭＤの軸方法不均一性は、１段階熱処理方法より緩和されるが、第２段階の熱処理温度が不適当であるため、ゲッタリング作用が不十分となったり、エピタキシャル膜表面に欠陥が生じたりしてしまう。
【００２１】
前述した３段階熱処理する方法では、ＢＭＤ形成に長時間を要すると同時に、結晶の軸方法でのＢＭＤ均一化にプロセス調整が必要であり、生産性やコストの点で不利な点が生じる。
【００２２】
この発明は、ＩＧ能を付与するためのシリコンウェーハの製造方法における前述の問題、すなわちＢＭＤの結晶軸方向における不均一を抑制し、エピタキシャル層近傍にＢＭＤ等の欠陥を形成することなく、安価でＩＧ能力に優れたシリコンウェーハを提供できる半導体シリコン基板の製造方法の提案を目的としている。
【００２３】
【課題を解決するための手段】
発明者は、熱処理に伴う酸素析出能が単結晶の軸方向に依らず均一である単結晶シリコンインゴットの製造を目的に種々検討した結果、ＣＺ法又はＭＣＺ法にて単結晶シリコンを引き上げる際に、故意に所定のカーボンを添加し、かつ引き上げ速度を所定の範囲で高速化することにより、育成した単結晶シリコンより切り出したシリコンウェーハのＢＭＤ密度が、結晶部位に依らず、均一で安定して現れることを知見した。
【００２４】
また、発明者は、ＣＺ法又はＭＣＺ法において、カーボンを故意に添加した場合にはシリコン基板内部のＢＭＤがより低温側で発生することを知見し、さらに、単結晶引き上げ速度を速くすると、単結晶中のＧｒｏｗｎ‐ｉｎ欠陥のサイズが小さくなること、かかるシリコンウェーハに８００℃以上の熱処理を行うと表面近傍のＧｒｏｗｎ‐ｉｎ欠陥は減少するが、ウェーハ内部にはＢＭＤが形成されやすくなることを知見した。
【００２５】
通常の引き上げ速度では、基板表面近傍に顕在化するＧｒｏｗｎ‐ｉｎ欠陥は、その後のエピタキシャル成長における１０００℃以上の熱処理を受けても消滅せず、エピタキシャル層に積層欠陥を発生させたり、デバイス工程での熱処理によりシリコンウェーハ表面に欠陥を発生させてしまうことがある。
【００２６】
しかし発明者は、前記製造方法による単結晶シリコンを用いると、８００℃以上の熱処理を加えた場合の基板表面近傍のＢＭＤが従来より低減すること、並びにエピタキシャル成長後のエピタキシャル層表面の欠陥が従来より少ないことを知見し、この発明を完成した。
【００２７】
すなわち、この発明は、CZ法又はMCZ法により、窒素をドープすることなく、カーボンを不純物として引き上げ単結晶のトップ側で1〜10×10¹⁷atoms/ccとなるように導入し、かつ酸素濃度の範囲は9〜17×10¹⁷atoms/cc(oldASTM)となるように、単結晶引き上げ速度(mm/min)×単結晶直径(mm)が180mm²/min以上、540mm²/min以下を満足する条件下で育成されたシリコン単結晶をウェーハに加工することを特徴とする半導体シリコン基板の製造方法である。
【００２８】
また、この発明は、上記構成において、
育成されたシリコン単結晶より加工されたウェーハに無欠陥層形成熱処理、例えば、水素ガス雰囲気あるいは不活性ガス雰囲気中で1150℃以上の温度で30分〜4時間の熱処理を施す方法、
育成されたシリコン単結晶より加工されたウェーハに酸素析出物形成熱処理、例えば、不活性ガス雰囲気、処理温度が800〜1000℃、処理時間が30分〜2時間の処理、あるいは、400〜700℃に1〜24時間保持し、次に850〜1050℃に30分〜4時間保持する二段階熱処理を施す方法、
育成されたシリコン単結晶より加工されたウェーハにエピタキシャル成膜処理する方法、を併せて提案する。
【００２９】
さらに、この発明は、CZ法又はMCZ法により、窒素をドープすることなく、カーボンを不純物として引き上げ単結晶のトップ側で1〜10×10¹⁷atoms/ccとなるように導入し、かつ酸素濃度の範囲は9〜17×10¹⁷atoms/cc(oldASTM)となるように、単結晶引き上げ速度(mm/min)×単結晶直径(mm)が180mm²/min以上、540mm²/min以下を満足する条件下で育成されたシリコン単結晶に、450〜600℃の温度で1〜24時間の前段熱処理を施し、このシリコン単結晶より得られたウェーハに、850〜1050℃の温度で30分〜4時間の後段熱処理を施し、その後エピタキシャル成長によりシリコン基板表面にエピタキシャル膜を形成する半導体シリコン基板の製造方法である。
【００３０】
【発明の実施の形態】
この発明による半導体シリコン基板の製造方法は、ＣＺ法又はＭＣＺ法で単結晶シリコンを引き上げる際に、所定量のカーボンを導入すると同時に、目標とするインゴット直径に応じて単結晶引き上げ速度を、単結晶引き上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）が１８０ｍｍ²／ｍｉｎ以上を満足する条件にて育成した単結晶シリコンを出発材料とすることを特徴としている。
【００３１】
この発明は、目標とするインゴット直径に応じて単結晶引き上げ速度を所定条件に設定した単結晶を出発材料とすることにより、切り出された後に施されるＩＧ処理などで問題となる、単結晶のトップ〜ボトムにおけるＢＭＤ形成速度や密度の差違をなくすと同時に、基板表面近傍のＢＭＤを収縮・溶解を容易にして、エピタキシャル成長により形成したエピタキシャル膜を形成した場合でも、表面及び近傍に欠陥の無いエピタキシャルシリコンウェーハを得ることができる。
【００３２】
この発明において、ＣＺ法又はＭＣＺ法は、公知の結晶成分溶融液に浸した種結晶の所定面に単結晶を育成させるチョクラルスキー法並びにその装置を採用することが可能であり、種々制御を併用した構成や、交流磁界を作用させる構成、磁場中引上げを行うＭＣＺ法等、いずれの構成からなる方法、装置も採用することができる。
【００３３】
この発明において、ＣＺ法又はＭＣＺ法の育成時に抵抗率調整ために導入するボロン、リン、砒素等のドーパント剤以外に、不純物としてカーボンを導入する。導入する炭素濃度の範囲は引き上げ単結晶のトップ側で１〜１０×１０¹⁷ａｔｏｍｓ／ｃｃとなるように導入することが好ましい。
【００３４】
炭素濃度が１×１０¹⁷ａｔｏｍｓ／ｃｃ未満では、単結晶成長方向にＢＭＤ核を均一に形成する効果が期待できず、また１０×１０¹⁷ａｔｏｍｓ／ｃｃを越えると、シリコン中の固溶度内ではあるが、単結晶育成時の単結晶化率が悪化し、結晶歩留が低下してコストアップとなる。さらに好ましい炭素濃度の範囲は、１〜８×１０¹⁷ａｔｏｍｓ／ｃｃである。
【００３５】
この発明において、酸素濃度の範囲は９〜１７×１０¹⁷ａｔｏｍｓ／ｃｃ（ｏｌｄＡＳＴＭ）とすることが望ましい。酸素濃度が９×１０¹⁷ａｔｏｍｓ／ｃｃ未満では必要なＢＭＤ密度を得るのに時間を要し、１７×１０¹⁷ａｔｏｍｓ／ｃｃを越えると基板表面にＢＭＤが残存してエピタキシャル層に欠陥を発生させてしまう。さらに好ましい酸素濃度範囲は１０〜１６×１０¹⁷ａｔｏｍｓ／ｃｃである。
【００３６】
この発明の特徴である、引き上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の単結晶化条件は、１８０ｍｍ²／ｍｉｎ以上が望ましい。この単結晶化条件の上限は、育成する単結晶インゴット径に応じて変動し、直径１５０ｍｍでは４００ｍｍ²／ｍｉｎ、直径２００ｍｍの場合は４４０ｍｍ²／ｍｉｎ、直径３００ｍｍの場合は５４０ｍｍ²／ｍｉｎ以下の範囲が望ましい。なお、実際の引上げインゴット径は、ウェーハ径２００ｍｍの場合は２００数ｍｍ等の若干大きい外径のものとなるが、この発明の単結晶条件はいずれの外径でも同様であり、同様の作用効果をもたらす。
【００３７】
前記単結晶化条件の上限値を超えると、単結晶インゴットの育成が不安定となると同時に単結晶インゴットのトップ側及びボトム側での引き上げ速度制御が困難となり、その部分の単結晶インゴットが使用できなくなり、歩留まり低下が生じてしまう。
【００３８】
前記引き上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の単結晶化条件は、直径１５０ｍｍでは１８０〜４００ｍｍ²／ｍｉｎ、直径２００ｍｍの場合は１８０〜４４０ｍｍ²／ｍｉｎ、直径３００ｍｍの場合は１８０〜５４０ｍｍ²／ｍｉｎの範囲が特に好ましい。
【００３９】
この発明において、前記単結晶条件で成長させたシリコン単結晶より、ウェーハに加工する工程、得られたウェーハにトリクロロシラン等を用いたエピタキシャル成長によりエピタキシャル膜を形成する工程などは、公知のいずれの加工工程、熱処理工程、気相成長法をも採用、組み合せて適宜適用することが可能である。
【００４０】
例えば、単結晶インゴットをスライスして薄円板状のウェーハを得るスライス工程、ウェーハの欠けや割れを防ぐための面取り工程、面取りされたウェーハを平坦化するためのラッピング工程、前記加工によりウェーハに発生した加工歪み層を除去するエッチング工程、面取り部を仕上研磨する面取り部研磨工程、前記ウェーハを片面あるいは両面研削する平面研削工程、前記ウェーハを片面あるいは両面研磨する研磨工程、前記ウェーハの仕上げ研磨を行う工程など種々の工程並びに装置が提案されており、これら工程の選択組合せや順序は多岐に渡るが、この発明方法に、後述の熱処理工程とともにいずれの工程も適用することが可能である。
【００４１】
また、無欠陥層形成熱処理や酸素析出物形成熱処理工程も、公知のいずれの雰囲気や処置条件の熱処理工程であっても、この発明方法に適宜選定適用でき、単結晶のトップ〜ボトムにおけるＢＭＤ形成速度や密度の差違をなくしたことから、いずれの結晶位置から切り出されたウェーハも前記熱処理による同等の効果が得られる。
【００４２】
この発明において、無欠陥層形成熱処理は、例えば、水素ガス雰囲気あるいは不活性ガス雰囲気中で１１５０℃以上の温度で３０分〜４時間の熱処理が好ましい。熱処理温度が１１５０℃未満、保持時間が３０分未満では無欠陥層形成効果が十分でなく、４時間を超えて処理しても該効果が飽和するため好ましくない。
【００４３】
この発明において、酸素析出物形成熱処理は、例えば、不活性ガス雰囲気、処理温度が８００〜１０００℃、処理時間が３０分〜２時間の処理が好ましい。処理温度が８００℃未満では、ＢＭＤ析出核を結晶成長軸方向に均一に且つ十分な密度で形成できず、１０００℃を越えると形成効果が飽和し、処理時間が３０分未満ではこの温度範囲内の熱処理におけるＢＭＤ核形成が不均一となり、２時間を超えてもＢＭＤ核の形成にあまり変化がない。
【００４４】
この発明において、酸素析出物形成熱処理は、４００〜７００℃に１〜２４時間保持し、次に８５０〜１０５０℃に３０分〜４時間保持する二段階熱処理が好ましい。前段熱処理は、処理温度が４５０℃未満では、ＢＭＤ析出核を結晶成長軸方向に均一に且つ十分な密度で形成するのに非常に時間を要し、生産性が大きく低下するために好ましくなく、７００℃を越えると、酸素析出核が成長して、基板表面近傍まで形成され、後段熱処理及びエピタキシャル成長にて収縮・消滅しなくなり、基板表面に欠陥が顕在化してしまうため、４００〜７００℃に保持する。
【００４５】
前段熱処理は、処理時間が１時間未満では、この温度範囲内の熱処理におけるＢＭＤ核形成が不均一となり、その後形成されるＢＭＤ密度にばらつきが生じるため好ましくなく、２４時間を超えてもＢＭＤ核の形成にあまり変化が無く、生産性の低下を招くので１〜２４時間の保持時間とする。
【００４６】
後段の熱処理は、処理温度が８５０℃未満では、基板表面近傍のＢＭＤ消滅効果が少ないと同時に酸素起因の析出が生じてしまう、１０５０℃を越えると基板内部に形成されたＢＭＤ核が成長前に消滅して、サイズの大きなＢＭＤが形成されてエピタキシャル層に積層欠陥等の欠陥を発生させてしまうため、８５０〜１０５０℃の温度に保持する。
【００４７】
また、後段の熱処理保持時間は３０分未満では、ＢＭＤの成長に不十分であり、４時間を超えると基板表面にＢＭＤが顕在化してエピタキシャル層に欠陥が発生してしまうので、３０分〜４時間の保持時間とする。
【００４８】
この前段の熱処理は、不活性ガス、例えば窒素ガスあるいはアルゴンガス雰囲気で実施する。酸化雰囲気で行うと、格子間にシリコンが注入されて酸素と結合して安定な酸素起因欠陥を形成し、又基板表面から酸素が拡散し、Ｇｒｏｗｎ‐ｉｎ欠陥（ＣＯＰ）に結合して安定化させるため、後段の熱処理やエピタキシャル成長の熱処理を受けても、表面近傍に形成された欠陥は消滅せず、エピタキシャル層に欠陥を形成してしまう。後段の熱処理は、酸素又は不活性ガスの各々単独又は混合雰囲気で実施されるが、上述した観点から、窒素ガス又はアルゴン雰囲気で実施する事が特に望ましい。
【００４９】
この発明において、上述の前段の熱処理は、単結晶シリコンインゴット状態で実施してもよい。すなわち、ＣＺ法により成長した単結晶シリコンインゴットに、４５０〜７００℃の温度で１〜２４時間の前段熱処理を施しても、シリコン基板状態で同じ熱処理をする場合と同様のＢＭＤ核形成効果が得られ、その後単結晶インゴットを基板に加工して８５０〜１０５０℃の温度で３０分〜４時間の熱処理を施し、その後エピタキシャル成長によりシリコン基板表面にエピタキシャル膜を形成することで、ＩＧ能に優れたエピタキシャル半導体シリコン基板を製造することができる。
【００５０】
【実施例】
実施例１
ＣＺ法にて、結晶のトップにて１．５×１０¹⁷ａｔｏｍｓ／ｃｃ濃度となるようにカーボンドーブし、引き上げ速度を種々変更して、直径が１５０ｍｍ、２００ｍｍ、３００ｍｍ（インゴット外周研削後の値）の３種のカーボンドーブ有り単結晶シリコンインゴットを作成した。同様に、結晶のトップにてカーボン濃度が０．１×１０¹⁷ａｔｏｍｓ／ｃｃ以下のカーボンドーブ無し単結晶シリコンインゴットを作成した。各単結晶シリコンインゴットの他の育成条件は、何れもＰ型（１００）結晶、抵抗率１０〜５Ω・ｃｍ、酸素濃度１１〜１３×１０¹⁷ａｔｏｍｓ／ｃｍ³（ｏｌｄＡＳＴＭ）とした。
【００５１】
次に、各単結晶インゴットの直胴部トップより１００ｍｍ、５００ｍｍ、９００ｍｍの３カ所よりスライス、ラッピング、エッチング、鏡面研磨加工を行ってウェーハに加工しサンプルウェーハを作成した。
【００５２】
各単結晶インゴット中の軸方向の酸素析出能を調べるため、各サンプルウェーハに酸素析出物評価熱処理として等温熱処理（１１００℃／１６ｈｒ）を施した後、ウェーハを劈開してライトエッチング液で５分間エッチング処理して、光学顕微鏡によりウェーハ劈開断面のＢＭＤ密度を調査した。カーボンドープ有り単結晶インゴットから得られた各ウェーハのＢＭＤ密度分布の結果を図１に示し、カーボンドープ無し単結晶インゴットから得られた各ウェーハのＢＭＤ密度分布の結果を図２に示す。なお、図１Ａ，図２Ａのグラフ中、菱形は１００ｍｍ、四角は５００ｍｍ、三角は９００ｍｍの位置でスライスされたサンプルの場合であり、図１Ｂ，図１Ｃ，図２Ｂ，図２Ｃのグラフ中、菱形は５００ｍｍ、四角は９００ｍｍ、三角は１００ｍｍの位置でスライスされたサンプルの場合である。
【００５３】
図１から明らかなように、カーボンをドープした単結晶から得られたウェーハにおいて、引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の場合に、ＢＭＤ密度が高密度に引上げ軸方向に均一化することが分かる。一方、図２から明らかなように、カーボンをドーブしない単結晶から得られたウェーハは、引上げ速度に関係なく、ＢＭＤ密度が引上げ軸方向に均一化しないことが分かる。
【００５４】
また、各サンプルウェーハ表面のパーティクル（ＬＰＤ：ＬｉｇｈｔＰｏｉｎｔＤｅｆｅｃｔ）サイズを調査するため、レーザーパーティクルカウンター（ＫＬＡ−ＴｅｎｃｏｒＳＰ‐１）を用いて、各ウェーハ表面のＬＰＤサイズ（平均粒径）を調査した。この評価実験結果の代表例として、直径２００ｍｍのサンプルウェーハを評価したときの実験結果を図３に示す。図３Ａはカーボンをドープした単結晶から得られたサンプルウェーハを用いたときの結果を示し、図３Ｂはカーボンをドープしない単結晶から得られたサンプルウェーハを用いたときの結果を示す。なお、図３Ａのグラフ中、菱形は１００ｍｍ、四角は５００ｍｍ、三角は９００ｍｍの位置でスライスされたサンプルの場合であり、図３Ｂのグラフ中、菱形は５００ｍｍ、四角は９００ｍｍ、三角は１００ｍｍの位置でスライスされたサンプルの場合である。
【００５５】
図３Ａおよび図３Ｂから明らかなように、カーボンをドープした単結晶から得られたウェーハは、ノンドープのウェーハよりもＬＰＤサイズが縮小化することが分かり、引上げ速度が０．９ｍｍ／ｍｉｎ以上、すなわち引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の場合に、ＬＰＤの平均粒径が０．１μｍ以下になることが分かる。なお、他の結晶サイズから得られたサンプルウェーハにおいても、カーボンが添加され引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上を満足する場合において、ほぼ同様の結果であった。
【００５６】
実施例２
実施例１で作成した各サンプルウェーハの表面にエピタキシャル成長処理を実施した。具体的には、各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００５７】
エピタキシャル成長後の表面の積層欠陥（ＳＦ）などの結晶欠陥密度を調査するため、エピタキシャル膜の表面をライトエッチング液で１μｍエッチング除去した後、光学顕微鏡を用いて、エピタキシャル膜表面の欠陥密度を測定した。この評価実験結果の代表例として、直径２００ｍｍのサンプルウェーハを評価したときの実験結果を図４に示す。図４Ａはカーボンをドープした単結晶から得られたサンプルウェーハを用いたときの結果を示し、図４Ｂはカーボンをドープしない単結晶から得られたサンプルウェーハを用いたときの結果を示す。なお、図４Ａのグラフ中、菱形は１００ｍｍ、四角は５００ｍｍ、三角は９００ｍｍの位置でスライスされたサンプルの場合であり、図４Ｂのグラフ中、菱形は５００ｍｍ、四角は９００ｍｍ、三角は１００ｍｍの位置でスライスされたサンプルの場合である。
【００５８】
図４Ａおよび図４Ｂから明らかなように、カーボンをドープした単結晶から得られたウェーハの表面にエピタキシャル膜を形成したウエーハは、エピタキシャル膜表面で観察される結晶欠陥密度が少なく、引上げ速度が０．９ｍｍ／ｍｉｎ以上、すなわち引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の場合において、より結晶欠陥密度が低減することが分かる。なお、他の結晶サイズから得られたサンプルウェーハにエピタキシャル膜を形成したサンプルウェーハにおいても、カーボンがドープされ、引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上を満足する場合において、ほぼ同様の結果であった。
【００５９】
エピタキシャル膜表面の結晶欠陥密度が低減した理由としては、恐らく、実施例１で説明したように、カーボンがドープされ高速引き上げにより育成された単結晶から得られたウエーハはＬＰＤの平均粒径が微細化していることから、この微小サイズ化したＬＰＤがエピタキシャル成長処理における高温熱処理中に消滅したことによるものと考えられる。
【００６０】
上記した説明から明らかなように、本発明で規定するカーボンが所定濃度でドープされ、引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ以上の条件を満足する単結晶から切り出されたシリコン単結晶ウェーハは、ＢＭＤ密度が高密度に引上げ軸方向に均一化し、ＬＰＤサイズも縮小化する。しかもこのウェーハにエピタキシャル成長処理を施してもエピタキシャル膜表面で観察される結晶欠陥密度が少ないという効果を発揮する。
【００６１】
次に、本発明で規定するウェーハに無欠陥層形成熱処理および／または酸素析出物形成熱処理あるいはこれらの熱処理後にエピタキシャル成長処理を実施したときの実験条件および実験結果を実施例３〜８に基づき説明する。
【００６２】
実施例３
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、無欠陥層形成熱処理を実施した。具体的には、各サンプルウェーハを水素ガス雰囲気中で１２００℃の温度で１時間の高温熱処理する無欠陥層形成熱処理を実施した。また、この無欠陥層形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６３】
実施例４
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、酸素析出物形成熱処理を実施した。具体的には、各サンプルウェーハを窒素ガス雰囲気中で９００℃の温度で１時間熱処理する酸素析出物形成熱処理を実施した。また、この酸素析出物形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６４】
実施例５
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、無欠陥層形成熱処理を施した後、酸素析出物形成熱処理を実施した。具体的には、各サンプルウェーハを５％酸素（９５％窒素）ガス雰囲気中で１１５０℃の温度で５時間熱処理する無欠陥層形成熱処理を施した後、窒素ガス雰囲気中で７５０℃の温度で４時間熱処理する酸素析出物形成熱処理を実施した。また、この酸素析出物形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６５】
実施例６
実施例１と同条件で作成したカーボンドープした各サンプルウェーハについて、二段階の酸素析出物形成熱処理を実施した。具体的には、各サンプルウェーハを窒素ガス雰囲気中で５００℃の温度で１０時間熱処理した後、窒素ガスとアルゴンガスの混合ガス雰囲気中で９５０℃の温度で１．５時間熱処理する酸素析出物形成熱処理を実施した。また、この酸素析出物形成熱処理された各サンプルウェーハをエピタキシャル成長炉内で１１５０℃で１分間の水素ベークに続き、１１００℃でウェーハ表面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により形成した。
【００６６】
実施例３〜６で得られた各サンプルシリコンウェーハについて、ＳＣ−１洗浄およびＳＣ−２洗浄を行った後、酸素析出物評価熱処理として、２％酸素（９８％窒素）ガス雰囲気にて、８００℃で３時間の熱処理および１０００℃で１２時間の熱処理を施した後、ウェーハを劈開してライトエッチング液で５分間エッチング処理して、光学顕微鏡によりウェーハ劈開断面のＢＭＤ密度および無欠陥層の幅（ＤＺ層）を調査した。また、実施例３〜６で得られた各サンプルエピタキシャルウェーハについて、エピタキシャル膜を形成した表面をライトエッチング液で１μｍエッチング除去した後、光学顕微鏡を用いてエピタキシャル膜表面の欠陥（エピ欠陥）密度を測定した。
【００６７】
その結果、実施例３および実施例５で得られた各サンプルシリコンウェーハは、無欠陥層形成熱処理が施されていることから、ウェーハ表面に２０μｍ以上の無欠陥層が形成されており、実施例１と同等のＢＭＤ密度分布を示した。また、実施例４〜６で得られた各サンプルシリコンウェーハは、特定のＩＧ処理が実施されていることから、結晶の部位依存性がなくウェーハ内部に１×１０⁵個／ｃｍ²レベルのＢＭＤ密度が均一に確保されており十分なゲッタリング能力を有していることが確認された。一方、実施例３〜６で得られた各サンプルエピタキシャルウェーハは、何れもエピタキシャル膜表面の欠陥（エピ欠陥）密度が１０個／ウェーハ以下であり、良好な結果を示した。
【００６８】
なお、実施例６において、一段目の酸素析出物形成熱処理を単結晶インゴットの状態で実施し、その後ウェーハに加工してから二段目の酸素析出物形成熱処理を実施しても、一段目の酸素析出物形成熱処理をウェーハの状態で実施した場合と同等の効果があることが確認された。また、本実施例では全てＰ型（１００）結晶を用いた場合について説明したが、何らこれに限定されずＮ型結晶への適用が否定されるものではない。
【００６９】
【発明の効果】
この発明は、ＣＺ法又はＭＣＺ法で故意にカーボンを添加し、引き上げ速度を所定範囲で高速側に設定した条件で育成された単結晶シリコンインゴットより切り出されたシリコン基板を用いることにより、ＢＭＤを顕在化させるＩＧ処理の均一性を向上させると同時に、表面近傍の欠陥を低減できることにより、欠陥が無く高いＩＧ能力を有するシリコンウェーハを提供できる。
【００７０】
また、この発明は、エピタキシャル成長によりエピタキシャル膜を形成したシリコンウェーハにおいても、ＩＧ効果が高く表面欠陥が少ないウェーハを提供できる。
【００７１】
さらに、この発明で得られたシリコンウェーハは、ウェーハ内部に強固にＢＭＤを形成することが可能であり、またウェーハ表面及び近傍に欠陥がないので、デバイスプロセス中に発生する汚染を確実にゲッタリングでき、またＢＭＤ密度にばらつきがないことにより、デバイスの信頼性を向上するだけでなく、デバイスでの歩留も飛躍的に向上させることが可能となる。
【図面の簡単な説明】
【図１】カーボンドープした結晶における、引上げ速度とＢＭＤ密度の関係を示すグラフであり、Ａは結晶サイズが１５０ｍｍ、Ｂは結晶サイズが２００ｍｍ、Ｃは結晶サイズが３００ｍｍの場合を示す。
【図２】カーボンドープしない結晶における、引上げ速度とＢＭＤ密度の関係を示すグラフであり、Ａは結晶サイズが１５０ｍｍ、Ｂは結晶サイズが２００ｍｍ、Ｃは結晶サイズが３００ｍｍの場合を示す。
【図３】引上げ速度とウェーハ表面のＬＰＤサイズ（平均粒径）との関係を示すグラフであり、Ａはカーボンドープした結晶サイズが２００ｍｍ、Ｂはカーボンドープしない結晶サイズが２００ｍｍの場合を示す。
【図４】引上げ速度とエピタキシャル膜表面の欠陥密度との関係を示すグラフであ、Ａはカーボンドープした結晶サイズが２００ｍｍ、Ｂはカーボンドープしない結晶サイズが２００ｍｍの場合を示す。

Claims

CZ法又はMCZ法により、窒素をドープすることなく、カーボンを不純物として引き上げ単結晶のトップ側で1〜10×10¹⁷atoms/ccとなるように導入し、かつ酸素濃度の範囲は9〜17×10¹⁷atoms/cc(oldASTM)となるように、単結晶引き上げ速度(mm/min)×単結晶直径(mm)が180mm²/min以上、540mm²/min以下を満足する条件下で育成されたシリコン単結晶をウェーハに加工する半導体シリコン基板の製造方法。
育成されたシリコン単結晶より加工されたウェーハに無欠陥層形成熱処理を施す請求項1に記載の半導体シリコン基板の製造方法。
育成されたシリコン単結晶より加工されたウェーハに酸素析出物形成熱処理を施す請求項1に記載の半導体シリコン基板の製造方法。
育成されたシリコン単結晶より加工されたウェーハにエピタキシャル成膜処理する請求項1から請求項3のいずれかに記載の半導体シリコン基板の製造方法。
ウェーハに施す無欠陥層形成熱処理は、水素ガス雰囲気あるいは不活性ガス雰囲気中で1150℃以上の温度で30分〜4時間の熱処理である請求項2に記載の半導体シリコン基板の製造方法。
ウェーハに施す酸素析出物形成熱処理は、不活性ガス雰囲気、処理温度が800〜1000℃、処理時間が30分〜2時間である請求項3に記載の半導体シリコン基板の製造方法。
ウェーハに施す酸素析出物形成熱処理は、400〜700℃に1〜24時間保持し、次に850〜1050℃に30分〜4時間保持する二段階熱処理である請求項3に記載の半導体シリコン基板の製造方法。
育成されたシリコン単結晶に、450〜600℃の温度で1〜24時間の前段熱処理を施す請求項1に記載の半導体シリコン基板の製造方法。
前段熱処理を施したシリコン単結晶より得られたウェーハに、850〜1050℃の温度で30分〜4時間の後段熱処理を施し、その後エピタキシャル成長によりシリコン基板表面にエピタキシャル膜を形成する請求項8に記載の半導体シリコン基板の製造方法。