JP4080593B2

JP4080593B2 - 光センサ

Info

Publication number: JP4080593B2
Application number: JP12761198A
Authority: JP
Inventors: 悟村松; 秀卓鈴木
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1998-05-11
Filing date: 1998-05-11
Publication date: 2008-04-23
Anticipated expiration: 2018-05-11
Also published as: US6326610B1; JPH11326063A

Description

【０００１】
【発明の属する技術分野】
本発明は、多段式の電子冷却部を有する光センサに関する。
【０００２】
【従来の技術】
例えばＣＣＤイメージセンサ等では、受光部として例えばフォトダイオード等の光センサが多数並設されており、この光センサに対しては、当該光センサを冷却する電子冷却部が設けられている。この電子冷却部としては、ペルチェ素子を多段に積層して強制空冷するものが知られている。
【０００３】
このペルチェ素子を多段に積層した電子冷却部では、放熱効率を向上すべく、放熱側には、光センサに近い吸熱側のペルチェ素子より高出力の（より消費電流が大きい）ペルチェ素子を配置する必要がある。このため、吸熱側と放熱側とでは、出力特性〔Ｉ（電流）−Ｖ（電圧）特性〕の異なるペルチェ素子が配置されることになる。
【０００４】
このように出力特性の異なるペルチェ素子を積層した場合に、個々のペルチェ素子の特性を最大限に引き出すには、各々のペルチェ素子を最適動作点、すなわち消費電力に対するペルチェ素子の冷却能力が最大となる点で動作させる必要がある。
【０００５】
このため、従来では、各々独立した電源により、各々のペルチェ素子を最適動作点で駆動していた。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記各ペルチェ素子を各々独立した電源で駆動する場合には、上述のように、各々のペルチェ素子を最適動作点で駆動し得るため、冷却効率は優れているが、電源がペルチェ素子の個数分必要となるため、装置が大型化するといった問題がある。
【０００７】
一方、１個の共通電源で各ペルチェ素子を駆動する場合には、何れか一つのペルチェ素子しか最適動作点で動作できないといった問題がある。
【０００８】
本発明は、このような課題を解決するためになされたものであり、小型化及び冷却効率の向上を図ることができる光センサを提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の光センサは、電子冷却部を有する光センサであって、光センサの近傍に配置された温度センサと、温度センサの出力に基づいて、放熱フィン上に固定された電子冷却部に駆動電流を供給し、且つ、放熱フィン上に載置された温度制御用回路基板に設けられる電流制御部と、を備え、電子冷却部は、放熱側の第１のペルチェ素子と、第１のペルチェ素子より消費電流が小さい吸熱側の１個以上の第２のペルチェ素子とを積層した多段構造で構成され、ペルチェ素子は電気的に直列接続されると共に電流制御部からの駆動電流により駆動され、第２のペルチェ素子には、温度制御用回路基板に設けられたバイパス回路が並列接続され、第１のペルチェ素子は、電流制御部からの駆動電流により当該第１のペルチェ素子の最適動作点で駆動され、第２のペルチェ素子は、電流制御部からの駆動電流がバイパス回路により分流されて当該第２のペルチェ素子の最適動作点で駆動されることを特徴としている。
【００１０】
このような本発明に係る光センサによれば、放熱側の第１のペルチェ素子と、この第１のペルチェ素子より消費電流が小さい吸熱側の１個以上の第２のペルチェ素子とが直列接続されると共に、第２のペルチェ素子には、当該第２のペルチェ素子に対する電流を分流するバイパス回路が並列接続され、電流制御部からの駆動電流により、第１のペルチェ素子が最適動作点（消費電力に対するペルチェ素子の冷却能力が最大となる点）で駆動され、この駆動電流は、第２のペルチェ素子が最適動作点で駆動するようにバイパス回路に分流されて、第２のペルチェ素子も最適動作点で駆動されるため、冷却効率の向上が図られる。また、第１及び第２のペルチェ素子が積層されると共に全ペルチェ素子が１個の共通電源（電流制御部）により駆動されるため、小型化が図られる。また、ペルチェ素子同士が直列接続されるため、並列接続に比して、回路が簡素化されると共により小型化が図られる。さらにまた、各ペルチェ素子の特性偏差分を補正する電流制限抵抗等が用いられていないため、冷却効率の低下が防止され、冷却効率の向上がより図られる。
【００１１】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、各図において、同一の要素には同一の符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の実施形態に係る光センサを備えた光検出器ヘッドを示す斜視図、図２は、光検出器ヘッドの分解斜視図であり、本実施形態の光検出器ヘッドは、例えばＣＣＤイメージセンサ用のものである。
【００１３】
この光検出器ヘッドでは、読取対象物に対する受光用の入射窓１ａが上部に開口されたＣＣＤパッケージ１内に、読取対象物を撮像するためのＣＣＤ素子２が配置されている。このＣＣＤ素子２は、例えばフォトダイオード等の光センサＰＤ（図３参照）を多数並設したものを受光部として備えている。このＣＣＤ素子２のピン２ａは、ＣＣＤパッケージ１の側部から突出し、コネクタ３を介して、ＣＣＤ素子２を駆動するＣＣＤ駆動用回路基板４に接続されている。
【００１４】
また、ＣＣＤパッケージ１内の上記ＣＣＤ素子２の近傍には、当該ＣＣＤ素子２の温度を検出する温度センサとして例えばサーミスタＲｔが配置されている。このサーミスタＲｔは、例えばＣＣＤ素子２が設けられる基板上に配置されていても良い。
【００１５】
さらに、上記ＣＣＤパッケージ１内の下部には、電子冷却部Ｐｅ（図３参照）が配置されている。この電子冷却部Ｐｅは、下段の第１のペルチェ素子Ｐｅ１と、この第１のペルチェ素子Ｐｅ１に重ねて固定された上段の第２のペルチェ素子Ｐｅ２と、から成る２段式であり、上段の第２のペルチェ素子Ｐｅ２上に上記ＣＣＤ素子２が固定され、下段の第１のペルチェ素子Ｐｅ１が、ＣＣＤパッケージ１の下板を構成する薄板状のＣＣＤ支持板１ｂ上に固定される。ＣＣＤ素子２に当接する第２のペルチェ素子Ｐｅ２は吸熱側のペルチェ素子を構成し、一方、第１のペルチェ素子Ｐｅ１は放熱側のペルチェ素子を構成する。この放熱側の第１のペルチェ素子Ｐｅ１としては、放熱効率を向上すべく、吸熱側の第２のペルチェ素子Ｐｅ２に比して、より高出力の（より消費電流が大きい）ペルチェ素子が用いられている。すなわち、Ｉ−Ｖ特性が異なるペルチェ素子が各々用いられている。
【００１６】
上記ＣＣＤパッケージ１は、図１及び図２に示すように、その下部に設けられた上記ＣＣＤ支持板１ｂを介して複数のビス５により、放熱フィン６上に固定された放熱ブロック１３上に固定されるか、放熱フィン６上に直接固定される。
【００１７】
この放熱フィン６上には、四隅に上方に突出する支持体７ａを有すると共に上記電子冷却部Ｐｅを制御する回路（詳しくは後述）が形成された温度制御用回路基板７が載置されている。この温度制御用回路基板７は、その中央に開口された開口部７ｂを上記放熱ブロック１３に緩挿することで水平方向の位置決めがなされている。この温度制御用回路基板７の支持体７ａ上には、上記ＣＣＤ駆動用回路基板４が載置され、温度制御用回路基板７に対してＣＣＤ駆動用回路基板４が支持体７ａの高さ分離間した状態にされており、この状態で、複数のビス９が、支持体７ａに形成された雌螺子に各々螺合されて、温度制御用回路基板７に対してＣＣＤ駆動用回路基板４が固定されている。
【００１８】
また、上記放熱フィン６は、その下部が放熱ファン８上に固定されており、上記ＣＣＤ素子２を構成する光センサＰＤの熱が、電子冷却部Ｐｅ、放熱フィン６及び放熱ファン８を介して外部に放熱されるように構成されている。
【００１９】
図３は、光センサＰＤ（ＣＣＤ素子２）を冷却する電子冷却部Ｐｅの制御回路図であり、この制御回路は、一部（図３において点線で囲まれたＣＣＤパッケージ１及びパワートランジスタＴｒ１，Ｔｒ２）を除いて、前述した温度制御用回路基板７上に形成されているものである。
【００２０】
この制御回路では、上記第１のペルチェ素子Ｐｅ１と第２のペルチェ素子Ｐｅ２とが直列に接続されていると共に、第１のペルチェ素子Ｐｅ１に直列接続される電流制御部Ａと、第２のペルチェ素子Ｐｅ２に並列接続されるバイパス回路Ｂと、を備えている。
【００２１】
電流制御部Ａは、Ｖcc電源、このＶcc電源とサーミスタＲｔとの間に接続された抵抗Ｒ１、第１の基準電圧Ｖref、演算増幅器Ｕ１，Ｕ２及び電流制御部Ａ側のパワートランジスタＴｒ１等を備え、サーミスタＲｔの出力に基づいて、第１のペルチェ素子Ｐｅ１に対して当該第１のペルチェ素子Ｐｅ１の駆動電流として最も効率的な駆動電流Ｉ１を供給するように構成される。
【００２２】
すなわち、演算増幅器Ｕ１の一方の入力端子には、サーミスタＲｔと抵抗Ｒ１の接続点が接続され、他方の入力端子には、第１の基準電圧Ｖrefが接続される。また、演算増幅器Ｕ２の一方の入力端子には、演算増幅器Ｕ１の出力端子が接続され、他方の入力端子には、パワートランジスタＴｒ１のエミッタが接続される。また、パワートランジスタＴｒ１のベースには、演算増幅器Ｕ２の出力端子が接続され、コレクタには、Ｖcc電源が接続される。さらに、パワートランジスタＴｒ１のエミッタと演算増幅器Ｕ２の他方の端子との接続点には、第１のペルチェ素子Ｐｅ１の入力端子が接続される。
【００２３】
一方、バイパス回路Ｂは、第２の基準電圧Ｖbias、演算増幅器Ｕ３及びバイパス回路Ｂ側のパワートランジスタＴｒ２等を備え、第２のペルチェ素子Ｐｅ２に対して当該第２のペルチェ素子Ｐｅ２の駆動電流として最も効率的な駆動電流Ｉ２を供給すべく上記駆動電流Ｉ１のうちの余分な電流Ｉ３を分流するように構成される。
【００２４】
すなわち、Ｖcc電源が供給される演算増幅器Ｕ３の一方の入力端子には、第２の基準電圧Ｖbiasが接続され、他方の入力端子には、当該演算増幅器Ｕ３の出力が接続される。また、パワートランジスタＴｒ２のベースには、演算増幅器Ｕ２の出力端子が接続され、エミッタには、第１のペルチェ素子Ｐｅ１と第２のペルチェ素子Ｐｅ２との直列接続点が接続され、コレクタには、第２のペルチェ素子Ｐｅ２の出力端子とグランド電源との接続点が接続される。
【００２５】
なお、電流制御部Ａ側のパワートランジスタＴｒ１、バイパス回路Ｂ側のパワートランジスタＴｒ２は、図１及び図２に示すように、例えばシリコンラバー等より成る熱伝導体１０ａ，１０ｂを介して、例えばアルミ等より成る放熱板１１ａ，１１ｂに各々固定されており、これらの放熱板１１ａ，１１ｂは、上記放熱フィン６の側部に各々例えばテフロン等を介して電気的に絶縁されて固定されている。このように上記温度制御用回路基板７に対して外付けにされたこれらのパワートランジスタＴｒ１，Ｔｒ２は、当該温度制御用回路基板７に対して各々のリード線１２ａ，１２ｂを介して接続されている。
【００２６】
このように構成された回路では、電流制御部ＡにサーミスタＲｔからの温度情報電圧が入力されると、電流制御部Ａにより第１のペルチェ素子Ｐｅ１には駆動電流Ｉ１が流されて、当該第１のペルチェ素子Ｐｅ１は最適動作点、すなわち消費電力に対する第１のペルチェ素子Ｐｅ１の冷却能力が最大となる点で駆動される。
【００２７】
この時、バイパス回路Ｂには、上記駆動電流Ｉ１のうちの第２のペルチェ素子Ｐｅ２に対する余分な電流Ｉ３が分流され、第２のペルチェ素子Ｐｅ２には駆動電流Ｉ２が流されて、当該第２のペルチェ素子Ｐｅ２は最適動作点、すなわち消費電力に対する第２のペルチェ素子Ｐｅ２の冷却能力が最大となる点で駆動される。
【００２８】
このように、本実施形態においては、放熱側の第１のペルチェ素子Ｐｅ１と、この第１のペルチェ素子Ｐｅ１より消費電流が小さい吸熱側の第２のペルチェ素子Ｐｅ２とが直列接続されると共に、第２のペルチェ素子Ｐｅ２には、当該第２のペルチェ素子Ｐｅ２に対する電流を分流するバイパス回路Ｂが並列接続され、電流制御部Ａからの駆動電流Ｉ１により、第１のペルチェ素子Ｐｅ１が最適動作点で駆動され、この駆動電流Ｉ１は、第２のペルチェ素子Ｐｅ２が最適動作点で駆動するようにバイパス回路Ｂに分流されて、第２のペルチェ素子Ｐｅ２も最適動作点で駆動される。これにより、冷却効率の向上が図られるようになっている。また、第１及び第２のペルチェ素子Ｐｅ１，Ｐｅ２が積層される、すなわち電子冷却部Ｐｅが積層タイプであると共に両ペルチェ素子Ｐｅ１，Ｐｅ２が１個の共通電源Ｖcc（電流制御部Ａ）により駆動されるため、小型化が図られるようになっている。
【００２９】
また、本実施形態においては、以下の効果を得ることもできる。すなわち、制御回路を構成するパワートランジスタＴｒ１，Ｔｒ２が、温度制御用回路基板７外に配置された各々異なる放熱板１１ａ，１１ｂに取り付けられているため、各パワートランジスタＴｒ１，Ｔｒ２で発生した熱が効率的に外部に放熱されることになり、光センサＰＤに対する冷却効率の向上が一層図られるようになっている。
【００３０】
また、Ｖcc電源を、電流制御部Ａ側のパワートランジスタＴｒ１が飽和しない限度の電圧まで下げるように設定すれば、全体の消費電力を抑えることも可能である。
【００３１】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であるというのはいうまでもなく、例えば、上記実施形態においては、ペルチェ素子Ｐｅ１，Ｐｅ２を２段に積層した場合の例が述べられているが、３段以上に積層した場合にも同様に適用できる。この場合には、全てのペルチェ素子を直列に接続すると共に、第１のペルチェ素子以外の全てのペルチェ素子に、各ペルチェ素子を最適動作点で動作させ得るバイパス回路を各々並列に接続すれば良い。
【００３２】
また、上記実施形態においては、ＣＣＤイメージセンサのフォトダイオードを冷却する例が述べられているが、これに限定されるものではなく、要は、特性の異なるペルチェ素子を多段に積層して光センサを冷却する場合全てに適用することができる。
【００３３】
なお、特開平９−２１９４７５号公報には、ペルチェ素子に電流制限用抵抗を直列に接続した電子冷却素子回路を複数個並列に接続すると共に、当該電子冷却素子回路と並列に電流制御部を接続し、この電流制御部によりバイパス回路を構成することで、ペルチェ素子に流れる電流を制御すると共に、各ペルチェ素子の特性偏差分を電流制限抵抗により補正する電子冷却素子の給電回路が開示されているが、この回路では、小型化及び冷却効率を向上すべく、特性の異なるペルチェ素子を多段に積層して各ペルチェ素子を最適動作点で動作させるという思想及び構成は全く開示されておらず、本発明とは全く異なるものである。また、この公報に記載の回路では、電流制限抵抗を用いているため、当該抵抗で電力が消費されるだけではなく抵抗自体が熱源となって冷却効率が低下すると共に、ペルチェ素子を並列に接続しているため、回路が複雑化するといった問題があるが、本発明では、前述のように、これらの問題点は解消されている。
【００３４】
【発明の効果】
以上述べたように、本発明による光センサは、放熱側の第１のペルチェ素子と、この第１のペルチェ素子より消費電流が小さい吸熱側の１個以上の第２のペルチェ素子とを直列接続すると共に、第２のペルチェ素子に対して、当該第２のペルチェ素子に対する電流を分流するバイパス回路を並列接続して、電流制御部からの駆動電流により、第１のペルチェ素子を最適動作点で駆動し、この駆動電流を、第２のペルチェ素子が最適動作点で駆動するようにバイパス回路に分流して、第２のペルチェ素子も最適動作点で駆動するように構成しているため、冷却効率の向上を図ることが可能となる。また、第１及び第２のペルチェ素子を積層すると共に全ペルチェ素子を１個の共通電源（電流制御部）により駆動するように構成しているため、小型化を図ることが可能となる。また、ペルチェ素子同士を直列接続する構成のため、並列接続に比して、回路を簡素化し得ると共により小型化を図ることが可能となる。さらにまた、各ペルチェ素子の特性偏差分を補正する電流制限抵抗等を用いる構成（特開平９−２１９４７５号公報に記載のもの）を採用していないため、冷却効率の低下を防止でき、冷却効率の向上をより図ることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る光センサを備えた光検出器ヘッドを示す斜視図である。
【図２】光検出器ヘッドの分解斜視図である。
【図３】光センサを冷却する電子冷却部の制御回路図である。
【符号の説明】
Ａ…電流制御部、Ｂ…バイパス回路、Ｉ１…駆動電流、Ｉ３…余分な電流、ＰＤ…光センサ、Ｐｅ…電子冷却部、Ｐｅ１…第１のペルチェ素子、Ｐｅ２…第２のペルチェ素子、Ｒｔ…温度センサ。

Claims

電子冷却部を有する光センサであって、
前記光センサの近傍に配置された温度センサと、
前記温度センサの出力に基づいて、放熱フィン上に固定された前記電子冷却部に駆動電流を供給し、且つ、前記放熱フィン上に載置された温度制御用回路基板に設けられる電流制御部と、を備え、
前記電子冷却部は、放熱側の第１のペルチェ素子と、前記第１のペルチェ素子より消費電流が小さい吸熱側の１個以上の第２のペルチェ素子とを積層した多段構造で構成され、
前記ペルチェ素子は電気的に直列接続されると共に前記電流制御部からの駆動電流により駆動され、
前記第２のペルチェ素子には、前記温度制御用回路基板に設けられたバイパス回路が並列接続され、
前記第１のペルチェ素子は、前記電流制御部からの駆動電流により当該第１のペルチェ素子の最適動作点で駆動され、
前記第２のペルチェ素子は、前記電流制御部からの駆動電流が前記バイパス回路により分流されて当該第２のペルチェ素子の最適動作点で駆動されることを特徴とする光センサ。