JP4091265B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4091265B2 JP4091265B2 JP2001100399A JP2001100399A JP4091265B2 JP 4091265 B2 JP4091265 B2 JP 4091265B2 JP 2001100399 A JP2001100399 A JP 2001100399A JP 2001100399 A JP2001100399 A JP 2001100399A JP 4091265 B2 JP4091265 B2 JP 4091265B2
- Authority
- JP
- Japan
- Prior art keywords
- deuterium
- insulating film
- gate insulating
- silicon substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01338—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電気的な書き込み及び消去が可能な不揮発性半導体メモリ（ＥＥＰＲＯＭ）に代表されるような、ゲート絶縁膜がトンネル絶縁膜として利用される素子では、書き込み及び消去の際に、１０ＭＶ／ｃｍを上回る高い電界がゲート酸化膜に印加される。また、論理演算素子のＭＯＳＦＥＴに用いられるゲート絶縁膜では、性能を維持するために、微細化されるほど高い電界が印加されるようになる。
【０００３】
このようなゲート絶縁膜は、高い電界が印加され、この電界から高いエネルギーを得た電子が通過するために、高い信頼性が要求される。例えば電気的ストレスを印加した時にゲート絶縁膜中に欠陥が生じる問題がある。この欠陥は、ストレス誘起リーク電流（ＳＩＬＣ）と呼ばれる低電界リーク電流や絶縁破壊を引き起こす種となるために、この欠陥生成をいかにして低減させるかが、ゲート絶縁膜を有する半導体装置の信頼性を左右する。
【０００４】
このような欠陥が生じるメカニズムは、膜中に存在する水素原子が深い関係にあると指摘されている。このため従来ではゲート絶縁膜中の水素を、その同位体である重水素や三重水素に置換して、欠陥の発生を低減する技術が提案されている。例えば重水素をゲート絶縁膜中に導入する方法としては、トランジスタのシンター工程で、窒素希釈した水素ガスでアニールする代わりに窒素希釈した重水素ガス雰囲気中或いは１００％の重水素ガス雰囲気中に晒し、アニールする方法がある。また、重水（Ｄ２Ｏ）をシリコン基板上に晒して、ゲート酸化膜を形成する方法（特開平１０−１２６０９号公報）或いはゲート酸化膜を重水素アンモニア（ＮＤ３）中に晒して窒化し、重水素を含有するシリコン酸窒化膜を形成する方法（特開平１１−２７４４８９号公報）がある。
【０００５】
【発明が解決しようとする課題】
本発明者らの研究の結果、上述した従来の方法ではゲート絶縁膜の電気的な信頼性を向上させるには不十分であることが分かった。以下にその実験結果を示す。
【０００６】
図１は、従来の方法でシリコン基板上にＳｉＯ２からなるゲート絶縁膜を形成し、重水素原子を導入し、このゲート絶縁膜上にゲート電極を形成したときの、ゲート絶縁膜中の重水素の濃度分布である。
【０００７】
図１中、破線（１）は、ＳｉＯ２からなるゲート絶縁膜を形成後、低温（４５０℃）で重水素を含むガス雰囲気中に晒し、ゲート絶縁膜中に重水素を導入した場合である。この方法では、ゲート絶縁膜中の重水素濃度分布は図１中の破線（１）に示すのように、シリコン基板とゲート絶縁膜との界面近傍には重水素原子を導入することができるが、ゲート絶縁膜中のそれ以外の部分に十分な重水素を導入することができないことが分かる。この場合、シリコン基板との界面近傍以外のゲート絶縁膜中には重水素が導入されないため、欠陥発生を抑制できていない。さらに本発明者らの分析の結果、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素はシリコンの未結合手と結合し、Ｄ−Ｓｉ≡Ｓｉ３（重水素が結合しているシリコン原子が３つのシリコン原子と結合している状態。すなわち、ゲート絶縁膜と半導体基板界面に主に存在するシリコンの未結合手を重水素が終端している状態）という結合のみが形成されていることが分かった。このＤ−Ｓｉ≡Ｓｉ３の重水素はＦ−Ｎストレスのような比較的エネルギーの高い電子が通過すると、容易に結合が切断され欠陥が生成されてしまうという問題がある。
【０００８】
また、図１中、実線（２）は、特開平１１−２７４４８９号公報に記載された方法でゲート絶縁膜中に重水素原子を導入した場合である。この方法では、シリコン基板の界面との界面近傍におけるゲート絶縁膜中の重水素濃度が、ゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度よりも低いことが分かる。
【０００９】
図２に、この方法で形成したゲート絶縁膜のストレス誘起リーク電流と、重水素を導入していないＳｉＯ２からなるゲート絶縁膜のストレス誘起リーク電流を比較した図を示す。
【００１０】
図２に示すように、シリコン基板側からゲート電極側へＦ−Ｎストレスにより電子を注入した場合（基板注入条件）は、重水素を導入したゲート絶縁膜（斜線の棒グラフ）が重水素を導入していないゲート絶縁膜（無地の棒グラフ）よりもストレス誘起リーク電流が抑制されていることが分かる。一方ゲート電極側から半導体基板方向へ電子を注入した場合（ゲート注入条件）では、重水素を導入したゲート絶縁膜（斜線の棒グラフ）と重水素を導入していないゲート絶縁膜（無地の棒グラフ）とストレス誘起リーク電流はあまり変わっていないことが分かった。これはシリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度が不十分であるため、十分な欠陥生成抑制効果を得ることができないためであると考えられる。
【００１１】
本発明は、上記問題に鑑みて成されたもので、電気的な信頼性の高いゲート絶縁膜を具備する半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、シリコン基板と、
前記シリコン基板上に形成され、酸素、シリコン及び重水素を含むゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を挟む前記シリコン基板に形成されたソースおよびドレイン領域と、を具備し、
前記ゲート絶縁膜は、膜全体の重水素濃度が１×１０１７ｃｍ−３以上であり、水素濃度が２×１０１９ｃｍ−３以下であり、かつ前記ゲート絶縁膜の前記シリコン基板との界面および膜中における重水素濃度は、常に、前記ゲート電極との界面における重水素濃度よりも高いことを特徴とする半導体装置を提供する。
【００１３】
このとき、前記ゲート絶縁膜の前記ゲート電極との界面近傍における重水素濃度が１×１０１８ｃｍ−３以上であることが好ましい。
【００１４】
また、前記ゲート絶縁膜は、膜全体の重水素濃度が１×１０１７ｃｍ−３以上であり、かつ水素濃度が１×１０１９ｃｍ−３以下であることが好ましい。
【００１５】
また、前記ゲート絶縁膜の、膜厚方向における中間領域の重水素濃度が、前記シリコン基板との界面近傍における重水素濃度よりも高いことが好ましい。
【００１６】
また、前記ゲート絶縁膜の、膜厚方向における中間領域の重水素濃度が、前記シリコン基板との界面近傍における重水素濃度よりも低く、かつ前記ゲート電極との界面近傍における重水素濃度よりも高いことが好ましい。
【００１８】
また、前記ゲート絶縁膜は、３原子数以下の酸素原子と結合したシリコン原子と、前記シリコン原子と結合した重水素原子と、酸素原子と結合した重水素原子とを含むことが好ましい。
【００１９】
また、本発明は、重水素と酸素の混合ガスを用いてシリコン基板の表面を酸化する工程と、
続いて、酸素ガスを用いて前記シリコン基板の表面を酸化する工程と、
続いて、重水素アンモニアを用いて前記シリコン基板の表面を窒化する工程と、
その後、前記シリコン基板の表面上にゲート電極を形成する工程と、
その後、前記シリコン基板中にソース拡散領域及びドレイン拡散領域を形成する工程とを具備し、
前記重水素と酸素の混合ガスを用いた酸化の温度と前記重水素アンモニアを用いた窒化の温度が、前記酸素ガスを用いた酸化の温度以上であることを特徴とする半導体装置の製造方法を提供する。
【００２１】
【発明の実施の形態】
以下に、本発明の実施形態について図面を用いて詳細に説明する。
【００２２】
図３は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比を横軸にとり、ストレス誘起リーク電流を縦軸に取ったときのグラフである。
【００２３】
図３から分かるように、ストレス誘起リーク電流は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が大きくなるほど低減することが分かる。すなわちゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度よりも、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度が大きいほどストレス誘起リーク電流が低くなっている。
【００２４】
また、逆にストレス誘起リーク電流は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が１以下では、急激に高くなっている。
【００２５】
これらの実験結果より、ストレス誘起リーク電流は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が１よりも大きく、さらに好ましくは２以上であればよいことが分かる。
【００２６】
図４は、ゲート絶縁膜中の重水素濃度と水素濃度を示す特性図である。ここでは水素濃度及び重水素濃度の異なる４種類の試料について、それぞれのストレス誘起リーク電流を測定した。
【００２７】
図４からストレス誘起リーク電流は、重水素濃度が高くなるほど低減していることが分かる。同時に水素濃度が低くなるほどストレス誘起リーク電流が低減されていることが分かる。この実験結果から重水素濃度が高くなるほど、言い換えると水素濃度が低くなるほどゲート絶縁膜中の欠陥を抑制できることがいえる。
【００２８】
また、この実験結果より重水素濃度がゲート絶縁膜全体に少なくとも１×１０１７ｃｍ−３以上含まれることによって、ストレス誘起リーク電流が５×１０−９Ａ／ｃｍ２以上を達成できることが分かる。このときの水素濃度は２×１０１９ｃｍ−３以下である。
【００２９】
図３及び図４に示す実験結果より、ゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度が１×１０１７ｃｍ−３以上で、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が１よりも多いことが、ゲート絶縁膜中の欠陥を抑えストレス誘起リーク電流を低減することに重要であることが分かる。このときより好ましくはゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度が１×１０１８ｃｍ−３以上であればよい。
【００３０】
図５は、ＳｉＯ２からなるゲート絶縁膜の重水素導入温度とゲート絶縁膜中の水素原子及び重水素原子の濃度との関係を示すグラフである。ゲート絶縁膜は８００℃の熱酸化によりシリコン基板上に形成した。
【００３１】
図６に示すように、重水素を導入する温度は８００℃以上で、１×１０１７ｃｍ−３以上の重水素濃度が導入され１×１０１９ｃｍ−２以下の水素濃度が達成されていることが分かる。すなわち熱酸化によるゲート絶縁膜を形成する温度以上の温度で重水素原子をゲート絶縁膜中に導入することで、良好な重水素濃度のプロファイルを得ることができる。
【００３２】
この方法によれば、ＳｉＯ２からなるゲート絶縁膜を例にとって説明すると、膜厚方向において少なくとも１×１０１７ｃｍ−３以上の重水素原子を導入することが可能となる。また、ゲート絶縁膜中の重水素原子は、Ｄ−Ｓｉ≡（Ｓｉ）３の結合以外にＤ−Ｓｉ≡（Ｓｉ）３−ｎ（Ｏ）ｎ（１≦ｎ≦３）の結合が形成される。この結合は、酸素原子が少なくとも１つのシリコン原子に結合し、このシリコン原子に重水素原子が結合したものである。重水素原子が結合したシリコン原子に電気陰性度の大きい酸素原子が結合することで、Ｄ−Ｓｉ結合の結合エネルギーは５％以上増加する。したがってゲート絶縁膜はエネルギー的に安定となり高い電気的ストレスが印加されても欠陥が発生し難くなる。また、ゲート絶縁膜中には、より重水素の結合エネルギーが大きいＤ−Ｏ−Ｓｉ≡という結合も形成されるので欠陥が発生し難くなる。
【００３３】
一方結合エネルギーが弱く欠陥発生の要因となる水素原子が関係するＨ−Ｓｉ≡結合やＨ−Ｏ−Ｓｉ≡の結合は１×１０１９ｃｍ−３以下まで減少させることができる。このような意味においても電気的ストレスによる欠陥の生成を抑制することができる。したがってこの方法によると、欠陥が生成されやすい弱い構造が分布するシリコン基板及びゲート電極との界面近傍におけるゲート絶縁膜中に、十分な重水素原子を導入させることができ、またその結合状態も最適化ができるので、電気的ストレスの種類や方向にかかわらず、高信頼なゲート絶縁膜を実現可能である。
【００３４】
図６は、本発明によるｎチャネルトランジスタの構造断面図である。
【００３５】
このｎチャネルトランジスタは、ｐ型シリコン基板１と、このｐ型シリコン基板１上に形成された素子分離のためのシリコン酸化膜２と、シリコン基板１の表面に形成されたリンがイオン注入されたｎ型ソース拡散領域６ａ及びドレイン拡散領域６ｂと、これらの間のシリコン基板1上に形成されたゲート絶縁膜３とを具備している。このゲート絶縁膜３は、シリコン、酸素、窒素を主成分とするオキシナイトライドでできている。またこのゲート絶縁膜３は重水素を含有している。ゲート絶縁膜３下のソース拡散領域６ａ及びドレイン拡散領域６ｂの端部には、それぞれソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成されている。ソースエクステンション領域６ｃは、ソース拡散領域６ａよりも濃度が低いｎ型である。ドレインエクステンション領域６ｄは、ドレイン拡散領域６ｂよりも濃度が低いｎ型である。
【００３６】
ゲート絶縁膜３上には、多結晶シリコンからなるゲート電極４が形成されている。ゲート電極４上には、シリサイド膜５が形成されている。ゲート電極４の側壁にはシリコン窒化物からなるゲート側壁膜７が形成されている。ソース拡散領域６ａ及びドレイン拡散層６ｂ上には、シリサイド膜８が形成されている。
【００３７】
この基板全面にはＣＶＤ法により堆積されたシリコン酸化膜９が形成されている。シリサイド膜８上にはコンタクト孔が開口され、配線となるＡｌ電極１０がスパッタにより形成されている。
【００３８】
次に、図６に示すトランジスタの第１の製造方法を説明する。
【００３９】
先ず、例えば面方位（１００）、比抵抗４Ωｃｍ〜６Ωｃｍのｐ型シリコン基板１を用意し、このｐ型シリコン基板１の表面に通常の選択酸化法によって厚さ０．６μｍ程度の素子分離絶縁膜２を形成する。
【００４０】
次に、例えば水素及び酸素を混合させ燃焼させてシリコン基板１の表面を熱酸化し、厚さ７ｎｍのシリコン酸化膜を形成する。続いて、例えば重水素アンモニア（ＮＤ３）ガス雰囲気中に、このシリコン酸化膜を曝して窒素を導入したオキシナイトライド膜を形成する。このとき、重水素アンモニアガス雰囲気中での処理は、シリコン酸化膜の形成温度以上の温度で行う。
【００４１】
この工程により、重水素はオキシナイトライド膜とシリコン基板１との界面近傍に拡散し、また酸化工程で導入された水素は脱離する。このようにして重水素が含有されたゲート絶縁膜３を形成することができる。
【００４２】
図７（１）に、このときのゲート絶縁膜３中の重水素濃度分布を示す。
【００４３】
図７（１）に示すように、ゲート絶縁膜３のうち膜厚方向に対して中間領域における重水素濃度が、ゲート電極との界面近傍における重水素濃度よりも低く、かつシリコン基板との界面近傍における重水素濃度よりも低い。
【００４４】
窒化処理を施すと、窒素原子は、窒素はシリコン基板１とゲート絶縁膜３の界面に最も多く分布しゲート絶縁膜中で最小値となるように分布する。窒素の結合手は３本でありシリコンの結合手の４本に比べ１本少ないため、これに起因した欠陥が生成される。この方法では、図７（１）に示すように、重水素が、窒素が多く含まれるシリコン基板１との界面近傍に多く含まれるように分布するので、窒素に起因する欠陥を防ぐことができ、オキシナイトライド膜をより安定化させることができる。
【００４５】
さらに、特に電気的に弱いＳｉ−Ｈ結合もシリコン基板との界面近傍に多く分布するために、重水素が水素と置換され電気的に強いＳｉ−Ｄ結合が形成されることによりゲート絶縁膜に高電界ストレスを印加した後のストレス誘起リーク電流の増加を低減させることが可能となる。
【００４６】
また、ここでは、水素と酸素の燃焼酸化を用いてシリコン基板１上にオキシナイトライド膜を形成し、これを重水素アンモニアで処理することによってゲート絶縁膜３を形成した。しかしこれに限定されるものではなく、例えば、シリコン基板１を重水素ガスと酸素ガスとの混合ガスを燃焼させて酸化し、続いてアンモニア（ＮＨ３）で窒化処理を行ってゲート絶縁膜を形成しても良い。この方法によっても同様の重水素分布が得られ、同様の効果が得られる。ただし、この場合、重水素導入工程となる酸化温度を、アンモニアによる窒化工程の温度以上で行うことが必要である。
【００４７】
次に、ゲート絶縁膜３上にゲート電極４として厚さ２００ｎｍの多結晶シリコン膜を堆積する。次いで、この多結晶シリコン中に例えばオキシ塩化リン（ＰＯＣｌ３）を用いて、８５０℃、３０分間リン拡散処理を行い、多結晶シリコン膜を低抵抗化させる。次に、レジストマスクでパターニングした後、多結晶シリコン膜を反応性イオンエッチング法によりエッチングして、ゲート電極４を形成する。
【００４８】
次に、例えばリンをドーズ量１×１０１６ｃｍ−２でイオンを注入する。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散して活性化させ、ソース拡散領域及びドレイン拡散領域を形成する。
【００４９】
次に、ゲート電極４の側壁に厚さ５０ｎｍ程度のシリコン窒化膜からなるゲート側壁絶縁膜７を形成する。このゲート側壁絶縁膜７は、例えば、全面に厚さ５０ｎｍのシリコン窒化膜をＣＶＤ法により堆積し、反応性イオンエッチング法によりエッチングして形成される。
【００５０】
次に、ゲート側壁絶縁膜７をマスクとしてリンイオンを打ち込む。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散し活性化させる。この工程によりソース拡散領域６ａ及びドレイン拡散領域６ｂが形成されると同時に、ソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成される。
【００５１】
次に、全面に厚さ２５ｎｍのチタン薄膜及び厚さ５０ｎｍのチタンナイトライド薄膜をスパッタ法により順次堆積する。次に、窒素雰囲気中、７００℃で１分間熱処理することにより、チタン薄膜をすべてシリコン基板１と反応させる。この工程によりゲート電極上にはチタンシリサイド膜５が形成され、ソース拡散領域６ａ及びドレイン拡散領域６ｂ上にチタンシリサイド膜８が形成される。この後、例えば、フッ化水素酸の水溶液、硫酸と過酸化水素の混合溶液によって、チタンナイトライド膜および絶縁膜上の未反応のチタン薄膜を選択的に剥離する。
【００５２】
次に、全面に厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法により堆積する。そして異方性ドライエッチングによりシリコン酸化膜９のシリサイド膜５及び８にコンタクトホールを開口する。
【００５３】
次に、シリコン及び銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングしてＡｌ配線１０を形成する。
【００５４】
次に、ゲート絶縁膜中の窒素を安定化させるために４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理する。このようにして図４に示す電界効果トランジスタを形成できる。
【００５５】
次に、図６に示すトランジスタの第２の製造方法を説明する。
【００５６】
先ず、例えば面方位（１００）、比抵抗４Ωｃｍ〜６Ωｃｍのｐ型シリコン基板１を用意し、このｐ型シリコン基板１の表面に通常の選択酸化法によって厚さ０．６μｍ程度の素子分離絶縁膜２を形成する。
【００５７】
次に、例えば水素及び酸素を混合させ燃焼させてシリコン基板１の表面を熱酸化し、続いて水素ガスを重水素ガスに切り替えて、重水素と酸素の混合ガスで燃焼酸化する。こうして厚さ７ｎｍの重水素を含有するシリコン酸化膜を形成する。このとき重水素による熱酸化は、水素燃焼酸化による酸化膜形成温度以上で行う。そして窒素或いは酸素雰囲気中で熱処理をすることでゲート絶縁膜３を形成することができる。
【００５８】
図７（２）に、このときのゲート絶縁膜３中の重水素濃度分布を示す。
【００５９】
図７（２）に示すように、ゲート絶縁膜３のうち膜厚方向に対して中間領域における重水素濃度が、シリコン基板１との界面近傍における重水素濃度よりも低く、かつゲート電極４との界面近傍における重水素濃度よりも高い。
【００６０】
重水素燃焼酸化で取り込まれた重水素は、シリコン基板１との界面に拡散して最も多く取り込まれることになる。シリコン基板１との界面近傍におけるゲート絶縁膜３には、水素燃焼酸化中に形成されるＳｉ−Ｈ結合やＳｉ−ＯＨ結合に起因する欠陥が生じやすい。しかしながら図７（２）に示す重水素分布によってシリコン基板との界面近傍では効率よく欠陥を安定化することができる。
【００６１】
また、ゲート絶縁膜３の中央にも十分に重水素が分布しているので、ストレス誘起リーク電流の伝導パスとなる膜中央部のトラップの生成を低減することができる。したがってストレス誘起リーク電流を効果的に低減させることができる。
【００６２】
また、重水素ガスを導入する工程でより高濃度に導入することによって、図７（３）に示すように、膜中央部がもっとも濃度が高く、続いてシリコン基板１との界面近傍が高いようにしても良い。こうすることでさらにストレス誘起リーク電流を低減させることが可能となる。この場合は、例えばＦ−Ｎトンネル電流を利用する不揮発性メモリのような場合に、特に有効である。
【００６３】
図７（３）に示す重水素プロファイルを達成するためには、例えば重水素及び酸素を混合させ燃焼させることを利用してこのシリコン基板を熱酸化し、続いて重水素ガスの供給を止めて酸素ガスのみで酸化し、さらに重水素アンモニア（ｎＤ３）で窒化処理を行いオキシナイトライド膜からなるゲート絶縁膜３を形成しても良い。
【００６４】
このときの熱履歴を図８に示す。図８に示すように、重水素による燃焼酸化及び重水素アンモニアガス雰囲気中での処理は、酸素燃焼酸化による酸化膜形成温度以上の温度で行う。これにより、重水素はオキシナイトライドからなるゲート絶縁膜３とシリコン基板１との界面近傍に拡散すると同時にゲート絶縁膜３の中央部が重水素の最大値となるようにできる。
【００６５】
次に、ゲート絶縁膜３上にゲート電極４として厚さ２００ｎｍの多結晶シリコン膜を堆積する。次いで、この多結晶シリコン中に例えばオキシ塩化リン（ＰＯＣｌ３）を用いて、８５０℃、３０分間リン拡散処理を行い、多結晶シリコン膜を低抵抗化させる。次に、レジストマスクでパターニングした後、多結晶シリコン膜を反応性イオンエッチング法によりエッチングして、ゲート電極４を形成する。 次に、例えばリンをドーズ量１×１０１６ｃｍ−２でイオンを注入する。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散して活性化させ、ソース拡散領域及びドレイン拡散領域を形成する。
【００６６】
次に、ゲート電極４の側壁に厚さ５０ｎｍ程度のシリコン窒化膜からなるゲート側壁絶縁膜７を形成する。このゲート側壁絶縁膜７は、例えば、全面に厚さ５０ｎｍのシリコン窒化膜をＣＶＤ法により堆積し、反応性イオンエッチング法によりエッチングして形成される。
【００６７】
次に、ゲート側壁絶縁膜７をマスクとしてリンイオンを打ち込む。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散し活性化させる。この工程によりソース拡散領域６ａ及びドレイン拡散領域６ｂが形成されると同時に、ソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成される。
【００６８】
次に、全面に厚さ２５ｎｍのチタン薄膜及び厚さ５０ｎｍのチタンナイトライド薄膜をスパッタ法により順次堆積する。次に、窒素雰囲気中、７００℃で１分間熱処理することにより、チタン薄膜をすべてシリコン基板１と反応させる。この工程によりゲート電極上にはチタンシリサイド膜５が形成され、ソース拡散領域６ａ及びドレイン拡散領域６ｂ上にチタンシリサイド膜８が形成される。この後、例えば、フッ化水素酸の水溶液、硫酸と過酸化水素の混合溶液によって、チタンナイトライド膜および絶縁膜上の未反応のチタン薄膜を選択的に剥離する。
【００６９】
次に、全面に厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法により堆積する。そして異方性ドライエッチングによりシリコン酸化膜９のシリサイド膜５及び８にコンタクトホールを開口する。
【００７０】
次に、シリコン及び銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングしてＡｌ配線１０を形成する。
【００７１】
次に、ゲート絶縁膜中の窒素を安定化させるために４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理する。このようにして図４に示す電界効果トランジスタを形成できる。
【００７２】
第２の製造方法では、ゲート絶縁膜３としてシリコン酸化膜を例にとって説明したが、これに限定されるものではない。例えば、シリコン基板上に重水素シラン（ＳｉＤ４）と重水素アンモニア（ＮＤ３）で重水素をシリコン窒化膜中に導入する。続いて、シラン（ＳｉＨ４）と重水素アンモニア（ＮＤ３）、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）でシリコン窒化膜を積層することでも同様なプロファイルが得られ、シリコン窒化膜の高信頼化を図ることが可能となる。
【００７３】
次に、図４に示すトランジスタの第３の製造方法を説明する。
【００７４】
先ず、例えば面方位（１００）、比抵抗４Ωｃｍ〜６Ωｃｍのｐ型シリコン基板１を用意し、このｐ型シリコン基板１の表面に通常の選択酸化法によって厚さ０．６μｍ程度の素子分離絶縁膜２を形成する。
【００７５】
次に、例えば重水素及び酸素を混合させ燃焼させてシリコン基板１の表面を熱酸化してシリコン酸化膜を形成する。続いて例えば重水素アンモニア（ＮＤ３）で、シリコン酸化膜を窒化処理する。こうして厚さ７ｎｍの重水素を含有するシリコン酸窒化膜からなるゲート絶縁膜３を形成する。このようにゲート絶縁膜３を形成すると同時に重水素が含有する工程を行っても良い。
【００７６】
次に、ゲート絶縁膜３上にゲート電極４として厚さ２００ｎｍの多結晶シリコン膜を堆積する。次いで、この多結晶シリコン中に例えばオキシ塩化リン（ＰＯＣｌ３）を用いて、８５０℃、３０分間リン拡散処理を行い、多結晶シリコン膜を低抵抗化させる。次に、レジストマスクでパターニングした後、多結晶シリコン膜を反応性イオンエッチング法によりエッチングして、ゲート電極４を形成する。
【００７７】
次に、重水素ガス及び酸素ガスの混合ガスで酸化を行い、ゲート電極４の多結晶シリコンの表面を酸化し、ゲート加工時のダメージを修復すると同時に、これにより重水素がゲート絶縁膜中に導入され、所望の重水素濃度プロファイルを得ることができる。このとき重水素の燃焼酸化による後酸化工程はゲート絶縁膜３の形成温度以上で行う。
【００７８】
次に、例えばリンをドーズ量１×１０１６ｃｍ−２でイオンを注入する。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散して活性化させ、ソース拡散領域及びドレイン拡散領域を形成する。
【００７９】
次に、ゲート電極４の側壁に厚さ５０ｎｍ程度のシリコン窒化膜からなるゲート側壁絶縁膜７を形成する。このゲート側壁絶縁膜７は、例えば、全面に厚さ５０ｎｍのシリコン窒化膜をＣＶＤ法により堆積し、反応性イオンエッチング法によりエッチングして形成される。
【００８０】
次に、ゲート側壁絶縁膜７をマスクとしてリンイオンを打ち込む。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散し活性化させる。この工程によりソース拡散領域６ａ及びドレイン拡散領域６ｂが形成されると同時に、ソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成される。
【００８１】
次に、全面に厚さ２５ｎｍのチタン薄膜及び厚さ５０ｎｍのチタンナイトライド薄膜をスパッタ法により順次堆積する。次に、窒素雰囲気中、７００℃で１分間熱処理することにより、チタン薄膜をすべてシリコン基板１と反応させる。この工程によりゲート電極上にはチタンシリサイド膜５が形成され、ソース拡散領域６ａ及びドレイン拡散領域６ｂ上にチタンシリサイド膜８が形成される。この後、例えば、フッ化水素酸の水溶液、硫酸と過酸化水素の混合溶液によって、チタンナイトライド膜および絶縁膜上の未反応のチタン薄膜を選択的に剥離する。
【００８２】
次に、全面に厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法により堆積する。そして異方性ドライエッチングによりシリコン酸化膜９のシリサイド膜５及び８にコンタクトホールを開口する。
【００８３】
次に、シリコン及び銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングしてＡｌ配線１０を形成する。
【００８４】
次に、ゲート絶縁膜中の窒素を安定化させるために４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理する。このようにして図４に示す電界効果トランジスタを形成できる。
【００８５】
第３の製造方法では、ゲート絶縁膜３の形成時及びゲート電極４の加工後の酸化で重水素の導入を行っている。しかしこれに限定されるものではなくゲート絶縁膜３の形成を水素ガスと酸素ガスの燃焼酸化などで行い、ゲート電極４の加工後の酸化のみに重水素を導入しても同様の効果が得られる。このとき、ゲート電極４の加工後の重水素燃焼酸化は、ゲート絶縁膜３の形成温度と以上で行うようにする。また、ゲート電極４の周辺に重水素の拡散源を設置し、そこから重水素を拡散させても同様な効果が得られる。このとき、例えばゲート電極４の周辺に重水素を高濃度に含有する窒化膜や、重水素が導入された多結晶シリコン、重水素が導入されたシリコン酸化膜などを設置して、これらの膜からゲート電極４に重水素を拡散させても良い。
【００８６】
上述したトランジスタの製造方法では、ゲート絶縁膜３としてシリコン熱酸化膜やシリコン窒化膜、オキシナイトライド膜を例に挙げて説明しているが、これに限定されるものではなく、それ以外の高誘電体膜やその界面層の酸化膜やシリケート膜に対しても適用可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形しても実施可能である。
【００８７】
【発明の効果】
ゲート絶縁膜の重水素原子の分布を制御することで絶縁破壊や界面準位生成に起因するストレス誘起リーク電流を防止し、ゲート絶縁膜の電気的特性を大きく改善することができる。
【図面の簡単な説明】
【図１】 従来の方法で作製したゲート絶縁膜中の重水素濃度を示す特性図。
【図２】 従来の方法で作製した重水素導入のゲート絶縁膜のストレス誘起リーク電流と、重水素が導入されていないゲート絶縁膜のストレス誘起リーク電流について、基板注入条件及びゲート注入条件で比較した図。
【図３】 シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比とストレス誘起リーク電流との関係を示す特性図。
【図４】 重水素濃度が異なる４つの試料について、ゲート絶縁膜中の水素及び重水素濃度とストレス誘起リーク電流の関係を示す図。
【図５】 重水素導入処理温度と、ゲート絶縁膜中の水素及び重水素濃度との関係、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との近傍におけるゲート絶縁膜中の重水素濃度に対する比との関係を示す図。
【図６】 本発明における電界効果トランジスタの断面図。
【図７】 本発明における電界効果トランジスタのゲート絶縁膜中の重水素濃度分布を示す図。
【図８】 重水素を導入する工程を含む、ゲート絶縁膜形成工程における熱履歴を示す図。
【符号の説明】
１・・・ｐ型シリコン基板
２・・・素子分離絶縁膜
３・・・ゲート絶縁膜
４・・・ゲート電極
５・・・シリサイド膜
６ａ・・・ソース拡散領域
６ｂ・・・ドレイン拡散領域
６ｃ・・・ソースエクステンション領域
６ｄ・・・ドレインエクステンション領域
７・・・ゲート側壁絶縁膜
８・・・シリサイド膜
９・・・層間絶縁膜
１０・・・アルミニウム配線
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電気的な書き込み及び消去が可能な不揮発性半導体メモリ（ＥＥＰＲＯＭ）に代表されるような、ゲート絶縁膜がトンネル絶縁膜として利用される素子では、書き込み及び消去の際に、１０ＭＶ／ｃｍを上回る高い電界がゲート酸化膜に印加される。また、論理演算素子のＭＯＳＦＥＴに用いられるゲート絶縁膜では、性能を維持するために、微細化されるほど高い電界が印加されるようになる。
【０００３】
このようなゲート絶縁膜は、高い電界が印加され、この電界から高いエネルギーを得た電子が通過するために、高い信頼性が要求される。例えば電気的ストレスを印加した時にゲート絶縁膜中に欠陥が生じる問題がある。この欠陥は、ストレス誘起リーク電流（ＳＩＬＣ）と呼ばれる低電界リーク電流や絶縁破壊を引き起こす種となるために、この欠陥生成をいかにして低減させるかが、ゲート絶縁膜を有する半導体装置の信頼性を左右する。
【０００４】
このような欠陥が生じるメカニズムは、膜中に存在する水素原子が深い関係にあると指摘されている。このため従来ではゲート絶縁膜中の水素を、その同位体である重水素や三重水素に置換して、欠陥の発生を低減する技術が提案されている。例えば重水素をゲート絶縁膜中に導入する方法としては、トランジスタのシンター工程で、窒素希釈した水素ガスでアニールする代わりに窒素希釈した重水素ガス雰囲気中或いは１００％の重水素ガス雰囲気中に晒し、アニールする方法がある。また、重水（Ｄ２Ｏ）をシリコン基板上に晒して、ゲート酸化膜を形成する方法（特開平１０−１２６０９号公報）或いはゲート酸化膜を重水素アンモニア（ＮＤ３）中に晒して窒化し、重水素を含有するシリコン酸窒化膜を形成する方法（特開平１１−２７４４８９号公報）がある。
【０００５】
【発明が解決しようとする課題】
本発明者らの研究の結果、上述した従来の方法ではゲート絶縁膜の電気的な信頼性を向上させるには不十分であることが分かった。以下にその実験結果を示す。
【０００６】
図１は、従来の方法でシリコン基板上にＳｉＯ２からなるゲート絶縁膜を形成し、重水素原子を導入し、このゲート絶縁膜上にゲート電極を形成したときの、ゲート絶縁膜中の重水素の濃度分布である。
【０００７】
図１中、破線（１）は、ＳｉＯ２からなるゲート絶縁膜を形成後、低温（４５０℃）で重水素を含むガス雰囲気中に晒し、ゲート絶縁膜中に重水素を導入した場合である。この方法では、ゲート絶縁膜中の重水素濃度分布は図１中の破線（１）に示すのように、シリコン基板とゲート絶縁膜との界面近傍には重水素原子を導入することができるが、ゲート絶縁膜中のそれ以外の部分に十分な重水素を導入することができないことが分かる。この場合、シリコン基板との界面近傍以外のゲート絶縁膜中には重水素が導入されないため、欠陥発生を抑制できていない。さらに本発明者らの分析の結果、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素はシリコンの未結合手と結合し、Ｄ−Ｓｉ≡Ｓｉ３（重水素が結合しているシリコン原子が３つのシリコン原子と結合している状態。すなわち、ゲート絶縁膜と半導体基板界面に主に存在するシリコンの未結合手を重水素が終端している状態）という結合のみが形成されていることが分かった。このＤ−Ｓｉ≡Ｓｉ３の重水素はＦ−Ｎストレスのような比較的エネルギーの高い電子が通過すると、容易に結合が切断され欠陥が生成されてしまうという問題がある。
【０００８】
また、図１中、実線（２）は、特開平１１−２７４４８９号公報に記載された方法でゲート絶縁膜中に重水素原子を導入した場合である。この方法では、シリコン基板の界面との界面近傍におけるゲート絶縁膜中の重水素濃度が、ゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度よりも低いことが分かる。
【０００９】
図２に、この方法で形成したゲート絶縁膜のストレス誘起リーク電流と、重水素を導入していないＳｉＯ２からなるゲート絶縁膜のストレス誘起リーク電流を比較した図を示す。
【００１０】
図２に示すように、シリコン基板側からゲート電極側へＦ−Ｎストレスにより電子を注入した場合（基板注入条件）は、重水素を導入したゲート絶縁膜（斜線の棒グラフ）が重水素を導入していないゲート絶縁膜（無地の棒グラフ）よりもストレス誘起リーク電流が抑制されていることが分かる。一方ゲート電極側から半導体基板方向へ電子を注入した場合（ゲート注入条件）では、重水素を導入したゲート絶縁膜（斜線の棒グラフ）と重水素を導入していないゲート絶縁膜（無地の棒グラフ）とストレス誘起リーク電流はあまり変わっていないことが分かった。これはシリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度が不十分であるため、十分な欠陥生成抑制効果を得ることができないためであると考えられる。
【００１１】
本発明は、上記問題に鑑みて成されたもので、電気的な信頼性の高いゲート絶縁膜を具備する半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、シリコン基板と、
前記シリコン基板上に形成され、酸素、シリコン及び重水素を含むゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を挟む前記シリコン基板に形成されたソースおよびドレイン領域と、を具備し、
前記ゲート絶縁膜は、膜全体の重水素濃度が１×１０１７ｃｍ−３以上であり、水素濃度が２×１０１９ｃｍ−３以下であり、かつ前記ゲート絶縁膜の前記シリコン基板との界面および膜中における重水素濃度は、常に、前記ゲート電極との界面における重水素濃度よりも高いことを特徴とする半導体装置を提供する。
【００１３】
このとき、前記ゲート絶縁膜の前記ゲート電極との界面近傍における重水素濃度が１×１０１８ｃｍ−３以上であることが好ましい。
【００１４】
また、前記ゲート絶縁膜は、膜全体の重水素濃度が１×１０１７ｃｍ−３以上であり、かつ水素濃度が１×１０１９ｃｍ−３以下であることが好ましい。
【００１５】
また、前記ゲート絶縁膜の、膜厚方向における中間領域の重水素濃度が、前記シリコン基板との界面近傍における重水素濃度よりも高いことが好ましい。
【００１６】
また、前記ゲート絶縁膜の、膜厚方向における中間領域の重水素濃度が、前記シリコン基板との界面近傍における重水素濃度よりも低く、かつ前記ゲート電極との界面近傍における重水素濃度よりも高いことが好ましい。
【００１８】
また、前記ゲート絶縁膜は、３原子数以下の酸素原子と結合したシリコン原子と、前記シリコン原子と結合した重水素原子と、酸素原子と結合した重水素原子とを含むことが好ましい。
【００１９】
また、本発明は、重水素と酸素の混合ガスを用いてシリコン基板の表面を酸化する工程と、
続いて、酸素ガスを用いて前記シリコン基板の表面を酸化する工程と、
続いて、重水素アンモニアを用いて前記シリコン基板の表面を窒化する工程と、
その後、前記シリコン基板の表面上にゲート電極を形成する工程と、
その後、前記シリコン基板中にソース拡散領域及びドレイン拡散領域を形成する工程とを具備し、
前記重水素と酸素の混合ガスを用いた酸化の温度と前記重水素アンモニアを用いた窒化の温度が、前記酸素ガスを用いた酸化の温度以上であることを特徴とする半導体装置の製造方法を提供する。
【００２１】
【発明の実施の形態】
以下に、本発明の実施形態について図面を用いて詳細に説明する。
【００２２】
図３は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比を横軸にとり、ストレス誘起リーク電流を縦軸に取ったときのグラフである。
【００２３】
図３から分かるように、ストレス誘起リーク電流は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が大きくなるほど低減することが分かる。すなわちゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度よりも、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度が大きいほどストレス誘起リーク電流が低くなっている。
【００２４】
また、逆にストレス誘起リーク電流は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が１以下では、急激に高くなっている。
【００２５】
これらの実験結果より、ストレス誘起リーク電流は、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が１よりも大きく、さらに好ましくは２以上であればよいことが分かる。
【００２６】
図４は、ゲート絶縁膜中の重水素濃度と水素濃度を示す特性図である。ここでは水素濃度及び重水素濃度の異なる４種類の試料について、それぞれのストレス誘起リーク電流を測定した。
【００２７】
図４からストレス誘起リーク電流は、重水素濃度が高くなるほど低減していることが分かる。同時に水素濃度が低くなるほどストレス誘起リーク電流が低減されていることが分かる。この実験結果から重水素濃度が高くなるほど、言い換えると水素濃度が低くなるほどゲート絶縁膜中の欠陥を抑制できることがいえる。
【００２８】
また、この実験結果より重水素濃度がゲート絶縁膜全体に少なくとも１×１０１７ｃｍ−３以上含まれることによって、ストレス誘起リーク電流が５×１０−９Ａ／ｃｍ２以上を達成できることが分かる。このときの水素濃度は２×１０１９ｃｍ−３以下である。
【００２９】
図３及び図４に示す実験結果より、ゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度が１×１０１７ｃｍ−３以上で、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比が１よりも多いことが、ゲート絶縁膜中の欠陥を抑えストレス誘起リーク電流を低減することに重要であることが分かる。このときより好ましくはゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度が１×１０１８ｃｍ−３以上であればよい。
【００３０】
図５は、ＳｉＯ２からなるゲート絶縁膜の重水素導入温度とゲート絶縁膜中の水素原子及び重水素原子の濃度との関係を示すグラフである。ゲート絶縁膜は８００℃の熱酸化によりシリコン基板上に形成した。
【００３１】
図６に示すように、重水素を導入する温度は８００℃以上で、１×１０１７ｃｍ−３以上の重水素濃度が導入され１×１０１９ｃｍ−２以下の水素濃度が達成されていることが分かる。すなわち熱酸化によるゲート絶縁膜を形成する温度以上の温度で重水素原子をゲート絶縁膜中に導入することで、良好な重水素濃度のプロファイルを得ることができる。
【００３２】
この方法によれば、ＳｉＯ２からなるゲート絶縁膜を例にとって説明すると、膜厚方向において少なくとも１×１０１７ｃｍ−３以上の重水素原子を導入することが可能となる。また、ゲート絶縁膜中の重水素原子は、Ｄ−Ｓｉ≡（Ｓｉ）３の結合以外にＤ−Ｓｉ≡（Ｓｉ）３−ｎ（Ｏ）ｎ（１≦ｎ≦３）の結合が形成される。この結合は、酸素原子が少なくとも１つのシリコン原子に結合し、このシリコン原子に重水素原子が結合したものである。重水素原子が結合したシリコン原子に電気陰性度の大きい酸素原子が結合することで、Ｄ−Ｓｉ結合の結合エネルギーは５％以上増加する。したがってゲート絶縁膜はエネルギー的に安定となり高い電気的ストレスが印加されても欠陥が発生し難くなる。また、ゲート絶縁膜中には、より重水素の結合エネルギーが大きいＤ−Ｏ−Ｓｉ≡という結合も形成されるので欠陥が発生し難くなる。
【００３３】
一方結合エネルギーが弱く欠陥発生の要因となる水素原子が関係するＨ−Ｓｉ≡結合やＨ−Ｏ−Ｓｉ≡の結合は１×１０１９ｃｍ−３以下まで減少させることができる。このような意味においても電気的ストレスによる欠陥の生成を抑制することができる。したがってこの方法によると、欠陥が生成されやすい弱い構造が分布するシリコン基板及びゲート電極との界面近傍におけるゲート絶縁膜中に、十分な重水素原子を導入させることができ、またその結合状態も最適化ができるので、電気的ストレスの種類や方向にかかわらず、高信頼なゲート絶縁膜を実現可能である。
【００３４】
図６は、本発明によるｎチャネルトランジスタの構造断面図である。
【００３５】
このｎチャネルトランジスタは、ｐ型シリコン基板１と、このｐ型シリコン基板１上に形成された素子分離のためのシリコン酸化膜２と、シリコン基板１の表面に形成されたリンがイオン注入されたｎ型ソース拡散領域６ａ及びドレイン拡散領域６ｂと、これらの間のシリコン基板1上に形成されたゲート絶縁膜３とを具備している。このゲート絶縁膜３は、シリコン、酸素、窒素を主成分とするオキシナイトライドでできている。またこのゲート絶縁膜３は重水素を含有している。ゲート絶縁膜３下のソース拡散領域６ａ及びドレイン拡散領域６ｂの端部には、それぞれソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成されている。ソースエクステンション領域６ｃは、ソース拡散領域６ａよりも濃度が低いｎ型である。ドレインエクステンション領域６ｄは、ドレイン拡散領域６ｂよりも濃度が低いｎ型である。
【００３６】
ゲート絶縁膜３上には、多結晶シリコンからなるゲート電極４が形成されている。ゲート電極４上には、シリサイド膜５が形成されている。ゲート電極４の側壁にはシリコン窒化物からなるゲート側壁膜７が形成されている。ソース拡散領域６ａ及びドレイン拡散層６ｂ上には、シリサイド膜８が形成されている。
【００３７】
この基板全面にはＣＶＤ法により堆積されたシリコン酸化膜９が形成されている。シリサイド膜８上にはコンタクト孔が開口され、配線となるＡｌ電極１０がスパッタにより形成されている。
【００３８】
次に、図６に示すトランジスタの第１の製造方法を説明する。
【００３９】
先ず、例えば面方位（１００）、比抵抗４Ωｃｍ〜６Ωｃｍのｐ型シリコン基板１を用意し、このｐ型シリコン基板１の表面に通常の選択酸化法によって厚さ０．６μｍ程度の素子分離絶縁膜２を形成する。
【００４０】
次に、例えば水素及び酸素を混合させ燃焼させてシリコン基板１の表面を熱酸化し、厚さ７ｎｍのシリコン酸化膜を形成する。続いて、例えば重水素アンモニア（ＮＤ３）ガス雰囲気中に、このシリコン酸化膜を曝して窒素を導入したオキシナイトライド膜を形成する。このとき、重水素アンモニアガス雰囲気中での処理は、シリコン酸化膜の形成温度以上の温度で行う。
【００４１】
この工程により、重水素はオキシナイトライド膜とシリコン基板１との界面近傍に拡散し、また酸化工程で導入された水素は脱離する。このようにして重水素が含有されたゲート絶縁膜３を形成することができる。
【００４２】
図７（１）に、このときのゲート絶縁膜３中の重水素濃度分布を示す。
【００４３】
図７（１）に示すように、ゲート絶縁膜３のうち膜厚方向に対して中間領域における重水素濃度が、ゲート電極との界面近傍における重水素濃度よりも低く、かつシリコン基板との界面近傍における重水素濃度よりも低い。
【００４４】
窒化処理を施すと、窒素原子は、窒素はシリコン基板１とゲート絶縁膜３の界面に最も多く分布しゲート絶縁膜中で最小値となるように分布する。窒素の結合手は３本でありシリコンの結合手の４本に比べ１本少ないため、これに起因した欠陥が生成される。この方法では、図７（１）に示すように、重水素が、窒素が多く含まれるシリコン基板１との界面近傍に多く含まれるように分布するので、窒素に起因する欠陥を防ぐことができ、オキシナイトライド膜をより安定化させることができる。
【００４５】
さらに、特に電気的に弱いＳｉ−Ｈ結合もシリコン基板との界面近傍に多く分布するために、重水素が水素と置換され電気的に強いＳｉ−Ｄ結合が形成されることによりゲート絶縁膜に高電界ストレスを印加した後のストレス誘起リーク電流の増加を低減させることが可能となる。
【００４６】
また、ここでは、水素と酸素の燃焼酸化を用いてシリコン基板１上にオキシナイトライド膜を形成し、これを重水素アンモニアで処理することによってゲート絶縁膜３を形成した。しかしこれに限定されるものではなく、例えば、シリコン基板１を重水素ガスと酸素ガスとの混合ガスを燃焼させて酸化し、続いてアンモニア（ＮＨ３）で窒化処理を行ってゲート絶縁膜を形成しても良い。この方法によっても同様の重水素分布が得られ、同様の効果が得られる。ただし、この場合、重水素導入工程となる酸化温度を、アンモニアによる窒化工程の温度以上で行うことが必要である。
【００４７】
次に、ゲート絶縁膜３上にゲート電極４として厚さ２００ｎｍの多結晶シリコン膜を堆積する。次いで、この多結晶シリコン中に例えばオキシ塩化リン（ＰＯＣｌ３）を用いて、８５０℃、３０分間リン拡散処理を行い、多結晶シリコン膜を低抵抗化させる。次に、レジストマスクでパターニングした後、多結晶シリコン膜を反応性イオンエッチング法によりエッチングして、ゲート電極４を形成する。
【００４８】
次に、例えばリンをドーズ量１×１０１６ｃｍ−２でイオンを注入する。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散して活性化させ、ソース拡散領域及びドレイン拡散領域を形成する。
【００４９】
次に、ゲート電極４の側壁に厚さ５０ｎｍ程度のシリコン窒化膜からなるゲート側壁絶縁膜７を形成する。このゲート側壁絶縁膜７は、例えば、全面に厚さ５０ｎｍのシリコン窒化膜をＣＶＤ法により堆積し、反応性イオンエッチング法によりエッチングして形成される。
【００５０】
次に、ゲート側壁絶縁膜７をマスクとしてリンイオンを打ち込む。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散し活性化させる。この工程によりソース拡散領域６ａ及びドレイン拡散領域６ｂが形成されると同時に、ソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成される。
【００５１】
次に、全面に厚さ２５ｎｍのチタン薄膜及び厚さ５０ｎｍのチタンナイトライド薄膜をスパッタ法により順次堆積する。次に、窒素雰囲気中、７００℃で１分間熱処理することにより、チタン薄膜をすべてシリコン基板１と反応させる。この工程によりゲート電極上にはチタンシリサイド膜５が形成され、ソース拡散領域６ａ及びドレイン拡散領域６ｂ上にチタンシリサイド膜８が形成される。この後、例えば、フッ化水素酸の水溶液、硫酸と過酸化水素の混合溶液によって、チタンナイトライド膜および絶縁膜上の未反応のチタン薄膜を選択的に剥離する。
【００５２】
次に、全面に厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法により堆積する。そして異方性ドライエッチングによりシリコン酸化膜９のシリサイド膜５及び８にコンタクトホールを開口する。
【００５３】
次に、シリコン及び銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングしてＡｌ配線１０を形成する。
【００５４】
次に、ゲート絶縁膜中の窒素を安定化させるために４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理する。このようにして図４に示す電界効果トランジスタを形成できる。
【００５５】
次に、図６に示すトランジスタの第２の製造方法を説明する。
【００５６】
先ず、例えば面方位（１００）、比抵抗４Ωｃｍ〜６Ωｃｍのｐ型シリコン基板１を用意し、このｐ型シリコン基板１の表面に通常の選択酸化法によって厚さ０．６μｍ程度の素子分離絶縁膜２を形成する。
【００５７】
次に、例えば水素及び酸素を混合させ燃焼させてシリコン基板１の表面を熱酸化し、続いて水素ガスを重水素ガスに切り替えて、重水素と酸素の混合ガスで燃焼酸化する。こうして厚さ７ｎｍの重水素を含有するシリコン酸化膜を形成する。このとき重水素による熱酸化は、水素燃焼酸化による酸化膜形成温度以上で行う。そして窒素或いは酸素雰囲気中で熱処理をすることでゲート絶縁膜３を形成することができる。
【００５８】
図７（２）に、このときのゲート絶縁膜３中の重水素濃度分布を示す。
【００５９】
図７（２）に示すように、ゲート絶縁膜３のうち膜厚方向に対して中間領域における重水素濃度が、シリコン基板１との界面近傍における重水素濃度よりも低く、かつゲート電極４との界面近傍における重水素濃度よりも高い。
【００６０】
重水素燃焼酸化で取り込まれた重水素は、シリコン基板１との界面に拡散して最も多く取り込まれることになる。シリコン基板１との界面近傍におけるゲート絶縁膜３には、水素燃焼酸化中に形成されるＳｉ−Ｈ結合やＳｉ−ＯＨ結合に起因する欠陥が生じやすい。しかしながら図７（２）に示す重水素分布によってシリコン基板との界面近傍では効率よく欠陥を安定化することができる。
【００６１】
また、ゲート絶縁膜３の中央にも十分に重水素が分布しているので、ストレス誘起リーク電流の伝導パスとなる膜中央部のトラップの生成を低減することができる。したがってストレス誘起リーク電流を効果的に低減させることができる。
【００６２】
また、重水素ガスを導入する工程でより高濃度に導入することによって、図７（３）に示すように、膜中央部がもっとも濃度が高く、続いてシリコン基板１との界面近傍が高いようにしても良い。こうすることでさらにストレス誘起リーク電流を低減させることが可能となる。この場合は、例えばＦ−Ｎトンネル電流を利用する不揮発性メモリのような場合に、特に有効である。
【００６３】
図７（３）に示す重水素プロファイルを達成するためには、例えば重水素及び酸素を混合させ燃焼させることを利用してこのシリコン基板を熱酸化し、続いて重水素ガスの供給を止めて酸素ガスのみで酸化し、さらに重水素アンモニア（ｎＤ３）で窒化処理を行いオキシナイトライド膜からなるゲート絶縁膜３を形成しても良い。
【００６４】
このときの熱履歴を図８に示す。図８に示すように、重水素による燃焼酸化及び重水素アンモニアガス雰囲気中での処理は、酸素燃焼酸化による酸化膜形成温度以上の温度で行う。これにより、重水素はオキシナイトライドからなるゲート絶縁膜３とシリコン基板１との界面近傍に拡散すると同時にゲート絶縁膜３の中央部が重水素の最大値となるようにできる。
【００６５】
次に、ゲート絶縁膜３上にゲート電極４として厚さ２００ｎｍの多結晶シリコン膜を堆積する。次いで、この多結晶シリコン中に例えばオキシ塩化リン（ＰＯＣｌ３）を用いて、８５０℃、３０分間リン拡散処理を行い、多結晶シリコン膜を低抵抗化させる。次に、レジストマスクでパターニングした後、多結晶シリコン膜を反応性イオンエッチング法によりエッチングして、ゲート電極４を形成する。 次に、例えばリンをドーズ量１×１０１６ｃｍ−２でイオンを注入する。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散して活性化させ、ソース拡散領域及びドレイン拡散領域を形成する。
【００６６】
次に、ゲート電極４の側壁に厚さ５０ｎｍ程度のシリコン窒化膜からなるゲート側壁絶縁膜７を形成する。このゲート側壁絶縁膜７は、例えば、全面に厚さ５０ｎｍのシリコン窒化膜をＣＶＤ法により堆積し、反応性イオンエッチング法によりエッチングして形成される。
【００６７】
次に、ゲート側壁絶縁膜７をマスクとしてリンイオンを打ち込む。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散し活性化させる。この工程によりソース拡散領域６ａ及びドレイン拡散領域６ｂが形成されると同時に、ソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成される。
【００６８】
次に、全面に厚さ２５ｎｍのチタン薄膜及び厚さ５０ｎｍのチタンナイトライド薄膜をスパッタ法により順次堆積する。次に、窒素雰囲気中、７００℃で１分間熱処理することにより、チタン薄膜をすべてシリコン基板１と反応させる。この工程によりゲート電極上にはチタンシリサイド膜５が形成され、ソース拡散領域６ａ及びドレイン拡散領域６ｂ上にチタンシリサイド膜８が形成される。この後、例えば、フッ化水素酸の水溶液、硫酸と過酸化水素の混合溶液によって、チタンナイトライド膜および絶縁膜上の未反応のチタン薄膜を選択的に剥離する。
【００６９】
次に、全面に厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法により堆積する。そして異方性ドライエッチングによりシリコン酸化膜９のシリサイド膜５及び８にコンタクトホールを開口する。
【００７０】
次に、シリコン及び銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングしてＡｌ配線１０を形成する。
【００７１】
次に、ゲート絶縁膜中の窒素を安定化させるために４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理する。このようにして図４に示す電界効果トランジスタを形成できる。
【００７２】
第２の製造方法では、ゲート絶縁膜３としてシリコン酸化膜を例にとって説明したが、これに限定されるものではない。例えば、シリコン基板上に重水素シラン（ＳｉＤ４）と重水素アンモニア（ＮＤ３）で重水素をシリコン窒化膜中に導入する。続いて、シラン（ＳｉＨ４）と重水素アンモニア（ＮＤ３）、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）でシリコン窒化膜を積層することでも同様なプロファイルが得られ、シリコン窒化膜の高信頼化を図ることが可能となる。
【００７３】
次に、図４に示すトランジスタの第３の製造方法を説明する。
【００７４】
先ず、例えば面方位（１００）、比抵抗４Ωｃｍ〜６Ωｃｍのｐ型シリコン基板１を用意し、このｐ型シリコン基板１の表面に通常の選択酸化法によって厚さ０．６μｍ程度の素子分離絶縁膜２を形成する。
【００７５】
次に、例えば重水素及び酸素を混合させ燃焼させてシリコン基板１の表面を熱酸化してシリコン酸化膜を形成する。続いて例えば重水素アンモニア（ＮＤ３）で、シリコン酸化膜を窒化処理する。こうして厚さ７ｎｍの重水素を含有するシリコン酸窒化膜からなるゲート絶縁膜３を形成する。このようにゲート絶縁膜３を形成すると同時に重水素が含有する工程を行っても良い。
【００７６】
次に、ゲート絶縁膜３上にゲート電極４として厚さ２００ｎｍの多結晶シリコン膜を堆積する。次いで、この多結晶シリコン中に例えばオキシ塩化リン（ＰＯＣｌ３）を用いて、８５０℃、３０分間リン拡散処理を行い、多結晶シリコン膜を低抵抗化させる。次に、レジストマスクでパターニングした後、多結晶シリコン膜を反応性イオンエッチング法によりエッチングして、ゲート電極４を形成する。
【００７７】
次に、重水素ガス及び酸素ガスの混合ガスで酸化を行い、ゲート電極４の多結晶シリコンの表面を酸化し、ゲート加工時のダメージを修復すると同時に、これにより重水素がゲート絶縁膜中に導入され、所望の重水素濃度プロファイルを得ることができる。このとき重水素の燃焼酸化による後酸化工程はゲート絶縁膜３の形成温度以上で行う。
【００７８】
次に、例えばリンをドーズ量１×１０１６ｃｍ−２でイオンを注入する。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散して活性化させ、ソース拡散領域及びドレイン拡散領域を形成する。
【００７９】
次に、ゲート電極４の側壁に厚さ５０ｎｍ程度のシリコン窒化膜からなるゲート側壁絶縁膜７を形成する。このゲート側壁絶縁膜７は、例えば、全面に厚さ５０ｎｍのシリコン窒化膜をＣＶＤ法により堆積し、反応性イオンエッチング法によりエッチングして形成される。
【００８０】
次に、ゲート側壁絶縁膜７をマスクとしてリンイオンを打ち込む。注入されたリンイオンはシリコン基板１の内部で加速エネルギーに依存するピーク深さを中心にして分布する。その後、例えば９５０℃、３０秒間の熱処理を行い、リンをシリコン基板１中に拡散し活性化させる。この工程によりソース拡散領域６ａ及びドレイン拡散領域６ｂが形成されると同時に、ソースエクステンション領域６ｃ及びドレインエクステンション領域６ｄが形成される。
【００８１】
次に、全面に厚さ２５ｎｍのチタン薄膜及び厚さ５０ｎｍのチタンナイトライド薄膜をスパッタ法により順次堆積する。次に、窒素雰囲気中、７００℃で１分間熱処理することにより、チタン薄膜をすべてシリコン基板１と反応させる。この工程によりゲート電極上にはチタンシリサイド膜５が形成され、ソース拡散領域６ａ及びドレイン拡散領域６ｂ上にチタンシリサイド膜８が形成される。この後、例えば、フッ化水素酸の水溶液、硫酸と過酸化水素の混合溶液によって、チタンナイトライド膜および絶縁膜上の未反応のチタン薄膜を選択的に剥離する。
【００８２】
次に、全面に厚さ３００ｎｍのシリコン酸化膜９をＣＶＤ法により堆積する。そして異方性ドライエッチングによりシリコン酸化膜９のシリサイド膜５及び８にコンタクトホールを開口する。
【００８３】
次に、シリコン及び銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングしてＡｌ配線１０を形成する。
【００８４】
次に、ゲート絶縁膜中の窒素を安定化させるために４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理する。このようにして図４に示す電界効果トランジスタを形成できる。
【００８５】
第３の製造方法では、ゲート絶縁膜３の形成時及びゲート電極４の加工後の酸化で重水素の導入を行っている。しかしこれに限定されるものではなくゲート絶縁膜３の形成を水素ガスと酸素ガスの燃焼酸化などで行い、ゲート電極４の加工後の酸化のみに重水素を導入しても同様の効果が得られる。このとき、ゲート電極４の加工後の重水素燃焼酸化は、ゲート絶縁膜３の形成温度と以上で行うようにする。また、ゲート電極４の周辺に重水素の拡散源を設置し、そこから重水素を拡散させても同様な効果が得られる。このとき、例えばゲート電極４の周辺に重水素を高濃度に含有する窒化膜や、重水素が導入された多結晶シリコン、重水素が導入されたシリコン酸化膜などを設置して、これらの膜からゲート電極４に重水素を拡散させても良い。
【００８６】
上述したトランジスタの製造方法では、ゲート絶縁膜３としてシリコン熱酸化膜やシリコン窒化膜、オキシナイトライド膜を例に挙げて説明しているが、これに限定されるものではなく、それ以外の高誘電体膜やその界面層の酸化膜やシリケート膜に対しても適用可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形しても実施可能である。
【００８７】
【発明の効果】
ゲート絶縁膜の重水素原子の分布を制御することで絶縁破壊や界面準位生成に起因するストレス誘起リーク電流を防止し、ゲート絶縁膜の電気的特性を大きく改善することができる。
【図面の簡単な説明】
【図１】 従来の方法で作製したゲート絶縁膜中の重水素濃度を示す特性図。
【図２】 従来の方法で作製した重水素導入のゲート絶縁膜のストレス誘起リーク電流と、重水素が導入されていないゲート絶縁膜のストレス誘起リーク電流について、基板注入条件及びゲート注入条件で比較した図。
【図３】 シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との界面近傍におけるゲート絶縁膜中の重水素濃度に対する比とストレス誘起リーク電流との関係を示す特性図。
【図４】 重水素濃度が異なる４つの試料について、ゲート絶縁膜中の水素及び重水素濃度とストレス誘起リーク電流の関係を示す図。
【図５】 重水素導入処理温度と、ゲート絶縁膜中の水素及び重水素濃度との関係、シリコン基板との界面近傍におけるゲート絶縁膜中の重水素濃度のゲート電極との近傍におけるゲート絶縁膜中の重水素濃度に対する比との関係を示す図。
【図６】 本発明における電界効果トランジスタの断面図。
【図７】 本発明における電界効果トランジスタのゲート絶縁膜中の重水素濃度分布を示す図。
【図８】 重水素を導入する工程を含む、ゲート絶縁膜形成工程における熱履歴を示す図。
【符号の説明】
１・・・ｐ型シリコン基板
２・・・素子分離絶縁膜
３・・・ゲート絶縁膜
４・・・ゲート電極
５・・・シリサイド膜
６ａ・・・ソース拡散領域
６ｂ・・・ドレイン拡散領域
６ｃ・・・ソースエクステンション領域
６ｄ・・・ドレインエクステンション領域
７・・・ゲート側壁絶縁膜
８・・・シリサイド膜
９・・・層間絶縁膜
１０・・・アルミニウム配線
Claims (9)
- シリコン基板と、
前記シリコン基板上に形成され、酸素、シリコン及び重水素を含むゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を挟む前記シリコン基板に形成されたソースおよびドレイン領域と、を具備し、
前記ゲート絶縁膜は、膜全体の重水素濃度が１×１０１７ｃｍ−３以上であり、水素濃度が２×１０１９ｃｍ−３以下であり、かつ前記ゲート絶縁膜の前記シリコン基板との界面および膜中における重水素濃度は、常に、前記ゲート電極との界面における重水素濃度よりも高いことを特徴とする半導体装置。 - 前記ゲート絶縁膜の前記ゲート電極との界面における重水素濃度が１×１０１８ｃｍ−３以上であることを特徴とする請求項１記載の半導体装置。
- 前記ゲート絶縁膜の膜厚方向における重水素濃度は、膜中において最も高いことを特徴とする請求項１乃至請求項２のいずれかに記載された半導体装置。
- 前記ゲート絶縁膜の膜厚方向における重水素濃度は、前記シリコン基板との界面において最も高いことを特徴とする請求項 1 乃至請求項２のいずれかに記載された半導体装置。
- 前記ゲート絶縁膜は、３原子数以下の酸素原子と結合したシリコン原子と、前記シリコン原子と結合した重水素原子と、酸素原子と結合した重水素原子とを含むことを特徴とする請求項１乃至請求項４のいずれかに記載された半導体装置。
- 前記重水素をＤ、前記水素をＨ、前記シリコンをＳｉと表示したときに、前記ゲート絶縁膜は、Ｄ−Ｓｉ≡（Ｓｉ） ３ の結合、Ｄ−Ｓｉ≡（Ｓｉ） ３−ｎ （Ｏ） ｎ （１≦ｎ≦３）の結合およびＤ−Ｏ−Ｓｉ≡結合を有することを特徴とする請求項１乃至請求項４のいずれかに記載された半導体装置。
- 前記半導体装置は、不揮発性メモリであることを特徴とする請求項１乃至請求項６のいずれかに記載された半導体装置。
- 重水素と酸素の混合ガスを用いてシリコン基板の表面を酸化する工程と、
続いて、酸素ガスを用いて前記シリコン基板の表面を酸化する工程と、
続いて、重水素アンモニアを用いて前記シリコン基板の表面を窒化する工程と、
その後、前記シリコン基板の表面上にゲート電極を形成する工程と、
その後、前記シリコン基板中にソース拡散領域及びドレイン拡散領域を形成する工程とを具備し、
前記重水素と酸素の混合ガスを用いた酸化の温度と前記重水素アンモニアを用いた窒化の温度が、前記酸素ガスを用いた酸化の温度以上であることを特徴とする半導体装置の製造方法。 - 前記ゲート電極を形成する工程の後でありかつ前記ソース拡散領域及びドレイン拡散領域を形成する工程の前に、重水素と酸素の混合ガスを用いて前記ゲート電極の表面を酸化する工程を具備することを特徴とする請求項８に記載された半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001100399A JP4091265B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置及びその製造方法 |
| US10/109,893 US6891238B2 (en) | 2001-03-30 | 2002-04-01 | Semiconductor device and method of manufacturing the same |
| US10/872,509 US7109103B2 (en) | 2001-03-30 | 2004-06-22 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001100399A JP4091265B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299612A JP2002299612A (ja) | 2002-10-11 |
| JP4091265B2 true JP4091265B2 (ja) | 2008-05-28 |
Family
ID=18953842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001100399A Expired - Fee Related JP4091265B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6891238B2 (ja) |
| JP (1) | JP4091265B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1547139A4 (en) | 2002-09-30 | 2009-08-26 | Nanosys Inc | LARGE AREA, NANO-READY MACROELECTRONIC SUBSTRATES AND USES THEREOF |
| JP4458527B2 (ja) | 2003-11-20 | 2010-04-28 | セイコーエプソン株式会社 | ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| JP4073393B2 (ja) | 2003-12-02 | 2008-04-09 | 株式会社東芝 | 半導体装置の製造方法 |
| CN100464427C (zh) * | 2003-12-18 | 2009-02-25 | 精工爱普生株式会社 | 评估栅极绝缘膜的特性的方法 |
| JP2005203730A (ja) * | 2003-12-18 | 2005-07-28 | Seiko Epson Corp | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| JP4992957B2 (ja) * | 2004-02-10 | 2012-08-08 | セイコーエプソン株式会社 | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| JP4511307B2 (ja) * | 2004-02-10 | 2010-07-28 | セイコーエプソン株式会社 | ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| JP2006032542A (ja) * | 2004-07-14 | 2006-02-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP4225249B2 (ja) | 2004-07-21 | 2009-02-18 | セイコーエプソン株式会社 | 絶縁膜の評価方法 |
| KR100597649B1 (ko) * | 2004-11-26 | 2006-07-05 | 삼성전자주식회사 | 베리어 메탈을 포함하는 반도체 디바이스의 제조방법 및그 구조 |
| JP2006196713A (ja) * | 2005-01-13 | 2006-07-27 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその作製方法並びに重水素処理装置 |
| US20060275975A1 (en) * | 2005-06-01 | 2006-12-07 | Matt Yeh | Nitridated gate dielectric layer |
| JP4799229B2 (ja) * | 2006-03-14 | 2011-10-26 | Ｏｋｉセミコンダクタ株式会社 | 半導体記憶装置の製造方法 |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US8614124B2 (en) * | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US9018693B2 (en) * | 2007-07-20 | 2015-04-28 | Cypress Semiconductor Corporation | Deuterated film encapsulation of nonvolatile charge trap memory device |
| US8536640B2 (en) * | 2007-07-20 | 2013-09-17 | Cypress Semiconductor Corporation | Deuterated film encapsulation of nonvolatile charge trap memory device |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| JP2012186490A (ja) * | 2012-05-07 | 2012-09-27 | National Institute Of Advanced Industrial & Technology | 半導体装置及び半導体基板の重水素処理装置 |
| JP6505466B2 (ja) * | 2015-02-24 | 2019-04-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2018157035A (ja) * | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | 半導体装置、およびその製造方法 |
| US11508584B2 (en) | 2019-06-17 | 2022-11-22 | Applied Materials, Inc. | Deuterium-containing films |
| JP2021044486A (ja) * | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| KR102746860B1 (ko) | 2019-11-06 | 2024-12-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR20240084818A (ko) * | 2022-12-07 | 2024-06-14 | 삼성전자주식회사 | 반도체 장치 |
| KR102909674B1 (ko) * | 2023-02-10 | 2026-01-08 | 충북대학교 산학협력단 | 반도체 소자 제조방법 및 반도체 소자 |
| CN116338391B (zh) * | 2023-03-24 | 2025-05-20 | 广东电网有限责任公司 | 一种绝缘子状态检测方法、装置、电子设备以及介质 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872387A (en) * | 1996-01-16 | 1999-02-16 | The Board Of Trustees Of The University Of Illinois | Deuterium-treated semiconductor devices |
| US6023093A (en) | 1997-04-28 | 2000-02-08 | Lucent Technologies Inc. | Deuterated direlectric and polysilicon film-based semiconductor devices and method of manufacture thereof |
| US5972765A (en) * | 1997-07-16 | 1999-10-26 | International Business Machines Corporation | Use of deuterated materials in semiconductor processing |
| US6221705B1 (en) * | 1997-07-28 | 2001-04-24 | Texas Instruments Incorporated | Method for improving performance and reliability of MOS technologies and data retention characteristics of flash memory cells |
| US6143632A (en) * | 1997-12-18 | 2000-11-07 | Advanced Micro Devices, Inc. | Deuterium doping for hot carrier reliability improvement |
| JPH11274489A (ja) | 1998-03-26 | 1999-10-08 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP3250527B2 (ja) * | 1998-09-01 | 2002-01-28 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| KR100320796B1 (ko) * | 1999-12-29 | 2002-01-17 | 박종섭 | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| US6436799B1 (en) * | 2000-09-26 | 2002-08-20 | Cypress Semiconductor, Corporation | Process for annealing semiconductors and/or integrated circuits |
-
2001
- 2001-03-30 JP JP2001100399A patent/JP4091265B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-01 US US10/109,893 patent/US6891238B2/en not_active Expired - Lifetime
-
2004
- 2004-06-22 US US10/872,509 patent/US7109103B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020140043A1 (en) | 2002-10-03 |
| US6891238B2 (en) | 2005-05-10 |
| JP2002299612A (ja) | 2002-10-11 |
| US20040227198A1 (en) | 2004-11-18 |
| US7109103B2 (en) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4091265B2 (ja) | 半導体装置及びその製造方法 | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| EP0690487B1 (en) | Methods for forming oxide films | |
| US20050285180A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP2004158626A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| JPS6298642A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000216257A (ja) | 半導体装置およびその製造方法 | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1012609A (ja) | 半導体装置及びその製造方法 | |
| JP3681525B2 (ja) | 半導体装置の製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JPH04116869A (ja) | 半導体素子およびその製造方法 | |
| JP2002270833A (ja) | 半導体装置及びその製造方法 | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP2000232170A (ja) | 半導体装置およびその製造方法 | |
| JP2005109034A (ja) | 半導体装置及びその製造方法 | |
| JP3840965B2 (ja) | 半導体装置の製造方法 | |
| JP2007142024A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |