JP4138052B2 - フッ化ケイ酸ガラス膜の膜安定性向上のための方法及び装置 - Google Patents
フッ化ケイ酸ガラス膜の膜安定性向上のための方法及び装置 Download PDFInfo
- Publication number
- JP4138052B2 JP4138052B2 JP29278197A JP29278197A JP4138052B2 JP 4138052 B2 JP4138052 B2 JP 4138052B2 JP 29278197 A JP29278197 A JP 29278197A JP 29278197 A JP29278197 A JP 29278197A JP 4138052 B2 JP4138052 B2 JP 4138052B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- fluorine
- source
- gas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
- H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
- H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6924—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はウエハ処理中のハロゲンドープ誘電層の堆積に関し、より詳細には、低い比誘電率、高い膜安定性及び良好なギャップ充填特性を有するフッ素ドープシリコン酸化層を形成するための方法及び装置に関する。
【０００２】
【従来の技術】
現在の半導体デバイス製造における基本的なステップの１つに、気体の化学反応により半導体基板上に薄膜を形成する工程が挙げられる。このような堆積方法は、化学気相堆積法(chemical vapor deposition)ないしＣＶＤと呼ばれる。従来からの熱ＣＶＤプロセスでは、反応性ガスを基板表面に供給して、熱により化学反応を引き起こして所望の膜を生成する。熱ＣＶＤプロセスが行われる高い温度では、メタル層を有するデバイス構造体にダメージを与えることがある。
【０００３】
比較的低温でメタル層上に層を堆積する他のＣＶＤ法の中には、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：plasma enhanced CVD）法がある。プラズマＣＶＤ法は、基板表面に近い反応領域に高周波（ＲＦ）エネルギーを印加して、反応ガスの分解及び／又は励起を促進し、プラズマを生成する。プラズマ中の種の反応性が高いため、化学反応を引き起こすために要するエネルギーが低減でき、そのためこれらＣＶＤプロセスに必要な温度を下げることができる。このようにＰＥＣＶＤプロセスの温度は比較的低いため、堆積したメタル層の上の絶縁層の形成及び他の絶縁層の形成には理想的となっている。
【０００４】
半導体デバイスの幾何的関係は、半導体デバイスが初めて導入された数十年前に比べて劇的に小さくなってきた。それ以降、集積回路は、２年でサイズが半分の法則（しばしば「ムーアの法則」と呼ばれる）に概ね従ってきており、これは２年毎に１つのチップにフィットするデバイスの数が倍になることを意味している。今日のウエハ製造プラントでは、表面形状のサイズが０．５ミクロン、更に０．３５ミクロンの集積回路を製造しており、明日のプラントではこれよりも小さな表面形状サイズのデバイスを間もなく製造することになるだろう。
【０００５】
デバイスのサイズがより一層小さくなり集積密度が高くなるにつれて、産業界でかつては重要ではないと思われていた問題が顕在化してきている。３層、４層またはそれ以上の多層のメタルを半導体上に形成するマルチレベルメタルの技術の出現により、メタル間誘電（ＩＭＤ：intermetal dielectric）層等の絶縁層の比誘電率を下げることが、半導体製造者の１つの目標となった。インターコネクトメタライゼーションのＲＣ時間遅れを低減してメタライゼーションの異なるレベルの間のクロストークを防止しまた電力消費を低減するためには、メタル間誘電層は低い比誘電率を有することが特に望ましい。
【０００６】
低い比誘電率を得るために様々なアプローチがなされてきた。その中でもっとも有望な解決策の１つは、シリコン酸化物層にフッ素又は塩素若しくは臭素等のその他のハロゲン元素を包含させることである。フッ素は、シリコン酸化膜に好ましいハロゲンドーパントであって、ＳｉＯＦの網状組織全体に亘る分極を低減する陰性原子であるので、シリコン酸化膜の比誘電率を低減すると信じられている。フッ素ドープされたシリコン酸化膜は、フッ化ケイ酸ガラス（ＦＳＧ：fluoro silicate glass）膜とも呼ばれている。
【０００７】
ＦＧＳ膜を堆積する方法としては、プラズマを、プラズマになる前段階の物質（前駆物質）(precursor)としてＳｉＦ4、テトラエトキシシラン（ＴＥＯＳ）及び酸素を含むプロセスガスから形成するものがある。ガス分子中で４つのフッ素原子がシリコン原子に結合しているので、他のフッ素ソースと比較した場合に所定の流量に対して高いパーセンテージのフッ素を堆積チャンバ内に供給するという理由から、ＳｉＦ4はＦＳＧ膜に対して特に効果的なフッ素ソースであると信じられている。更にＳｉＦ4は、プラズマ反応に用いることのできるシリコンに結合たフッ素を他のフッ素ソースよりも多く有している。ＦＳＧ膜のためのフッ素ソースとしてのＳｉＦ4の使用は、上述した米国特許出願第08/538,696号明細書及び米国特許出願第08/616,707号明細書により詳細に論ぜられている。
【０００８】
メタル間シリコン酸化層にフッ素を包含させることは、比誘電率を低減するだけはなく、半導体構造体で近接して配置されるギャップを充填するなど、小さな幾何的関係のデバイスを製造する際に生じる共通の問題を解決するためにも役に立つ。フッ素はエッチング種であるため、フッ素をドープすることにより成長中の膜にエッチング効果が持ち込まれると考えられる。このように堆積とエッチングを同時に行う効果により、ＦＳＧ膜のギャップ充填の性能を向上することが可能になり、アスペクト比が１．８以上のメタル層が隣接し合うところを膜が適正に覆うことができるようになる。
【０００９】
【発明が解決しようとする課題】
このように、製造者はフッ素を様々な誘電層に包含させること、特にメタル間誘電層に包含させることを所望する。ＦＳＧ層の堆積において生じる問題の１つに膜の安定性がある。ＦＳＧ膜によっては、その格子構造の中に緩く結合したフッ素原子により、膜が吸湿し易くなることがある。吸湿により、膜の比誘電率は上昇し、膜がアニール等の熱プロセスに曝露されたときに更に問題を生じさせることがある。熱プロセスの高温が、吸収された水の分子や緩く結合しているフッ素原子を酸化物層から追い出してメタル層やその他の次に堆積する層の中へ移動させる。このような態様で分子や原子が移動することを、アウトガスと称する。このようなアウトガスは、膜を所定の温度に加熱したときに膜を離れるＨＦやＨ2Ｏを検出することによって測定されることができる。ＦＳＧ膜が堆積された後、基板処理中の少なくとも最高温度（例えば４５０℃）まではアウトガスが少ないか又は無いことが好ましい。
【００１０】
一般的に、ＦＳＧ膜の比誘電率及びギャップ充填能力は膜に含まれるフッ素の量に関係している。フッ素含有量を増加すると、比誘電率は低減されギャップ充填が改善される。しかし、フッ素含有率が高い（例えば７原子重量パーセント［at.wt.%］又は８原子重量パーセントより多いフッ素）ＦＳＧ膜は、フッ素含有率（例えば７原子重量パーセント［at.wt.%］又は８原子重量パーセントより少ないフッ素）が低い膜より吸湿性が高く、アウトガスの問題を有する傾向がある。
【００１１】
上記より、低い比誘電率を有する酸化物膜が、進歩する技術と歩調を合わせる必要があることが理解されよう。また、ハロゲンドープ酸化膜、特にフッ素を多く含むＦＳＧ膜の安定性を向上させて、膜における吸湿の及びアウトガスを低減するような方法が望まれることが理解されよう。
【００１２】
【課題を解決するための手段】
本発明は、低い比誘電率を有し且つ改善された高い安定性を有するハロゲンドープ層を提供する。また、本発明は、このような層を形成するための方法及び装置を提供する。プラズマ堆積操作中に第１のハロゲンソースガス及び第１のハロゲンソースと異なる第２のハロゲンソースガスを、堆積チャンバ内にシリコン及び酸素ソースと共に導入することにより、膜の安定性が向上する。プラズマはガスから形成されてチャンバ内に配置された基板上にハロゲンドープ層を堆積する。更にハロゲンソースを導入すると、プラズマのために余分の自由フッ素が提供され、膜のエッチング効果が向上される。膜堆積における向上されたエッチング成分は、膜のギャップ充填能力を改善し、膜の安定性に貢献する。
【００１３】
本発明の好ましい態様に従ってＦＳＧ膜を堆積する。この態様では第１のハロゲンソースガスはＳｉＦ4で、シリコンソースはＴＥＯＳである。酸素ソースとしてはＯ2、Ｎ2Ｏ又はこれらと同様のガスが可能で、第２のハロゲンソースとしてはＮＦ3、Ｆ2又はこれらと同様のソースのいずれかである。ＴＥＯＳの酸素に対する比は比較的高く、約１．９：１〜５．８：１であり、第２のハロゲンソースの第１に対する比は、約０．０１２５：１〜０．５：１である。この態様に従って堆積されたＦＳＧ膜は少なくとも９〜１０at.wt.%のフッ素を含んでおり、加熱が少なくとも４５０℃までの温度であれば、層からのＨ2Ｏ又はＨＦアウトガスは実質的に存在しない。
【００１４】
本発明の以上の態様及びその他の態様を、利点及び特徴と共に、以下の文章及び添付図面と関連して詳細に説明する。
【００１５】
【発明の実施の形態】
Ｉ．予備的説明
本発明は、低い比誘電率（実施形態のなかには約３．５より低いものもある）と、所望のギャップ充填特性とを有する絶縁層の堆積を可能にするものである。本発明の絶縁層は、少なくとも４５０℃までの温度に晒されても安定しており、従来の設計のＣＶＤチャンバ内で堆積され得る。
【００１６】
ＩＩ．代表的なＣＶＤ装置
本発明の方法を実行することができる好適なＣＶＤ装置の１つを図１及び図２に示す。これらの図は化学気相堆積装置１０の垂直断面図であって、その装置１０には真空チャンバ、すなわちプロセスチャンバ１５が設けられ、そのチャンバ１５には、チャンバ壁１５ａ及びチャンバ蓋アセンブリ１５ｂが設けられている。チャンバ壁１５ａ及びチャンバ蓋アセンブリ１５ｂを、図３及び図４に分解斜視図として示す。
【００１７】
リアクタ１０にはガス分散マニホールド１１が設けられており、そのガス分散マニホールドは、プロセスガスをプロセスチャンバ内の中心にある加熱式ペデスタル１２に載置されている基板（図示せず）に分散する。処理中に、基板（例えば半導体ウエハ）はペデスタル１２の平らな（又は僅かに凸曲線状の）面１２ａに配置される。ペデスタルは、下方のローディング／オフローディング位置（図１に示す）と、マニホールド１１に近接している上方の処理位置（図１では点線で示し、図２では実線で表わしている）との間を制御可能な状態で移動する。センターボード（図示せず）はセンサーを有し、ウエハの位置に関する情報を提供する。
【００１８】
堆積ガス及びキャリアガスは、従来の平坦で円形なガス分散面板１３ａの穿孔１３ｂ（図４に示す）を通ってチャンバ１５に導入される。更に詳細には、堆積プロセスガスは、吸込みマニホールド１１（図２に矢印４０で示す）を通り、従来の穿孔されたブロッカー板４２を通り、そして分散面板１３ａの孔１３ｂを通ってチャンバに流入される。
【００１９】
堆積ガス及びキャリアガスは、マニホールドに達する前にガス供給ライン８を通して混合装置９に入って混合され、それからマニホールド１１に送られる。通常、各プロセスガスの供給ラインには、（ｉ）プロセスガスのチャンバ流入を自動的に又は手動で遮断するために用いることができる数個の安全遮断バルブ（図示せず）と、（ｉｉ）供給ラインを通るガスの流れを測定する質量流量コントローラ（これも図示せず）とが設けられている。有毒ガスがプロセスで使用される場合は、数個の安全遮断バルブが従来の配置で各供給ラインに置かれる。
【００２０】
リアクタ１０で行われる堆積プロセスは、熱処理プロセス又はプラズマ励起プロセスのどちらかでありうる。プラズマ励起プロセスにおいて、ＲＦパワー供給源４４は、ガス分散面板１３ａとペデスタルとの間に電力を供給し、プロセスガス混合物を励起して、面板１３ａとペデスタルとの間の円柱形領域にプラズマを形成する（この領域を本明細書では・反応領域・と呼ぶ）。プラズマの成分は、反応し、ペデスタル１２に支持されている半導体ウエハの表面に所望の膜が堆積される。ＲＦパワー供給源４４は、混合周波数ＲＦパワー供給源であり、通常、１３．５６ＭＨｚの高ＲＦ周波（ＲＦ１）、３６０ＫＨｚの低ＲＦ周波（ＲＦ２）を供給し、真空チャンバ１５に導入された反応種の分解を促進する。
【００２１】
堆積プロセス中、排出路２３及び遮断バルブ２４を取り囲んでいるチャンバ本体の壁部１５ａを含むプロセスチャンバ１０の全体がプラズマによって加熱される。プラズマがオンされていないときは、高温の液体がプロセスチャンバの壁１５ａを通って循環し、チャンバは高温に維持される。チャンバ壁１５ａを加熱するために用いられる流体は、典型的な流体の種類、すなわち水ベースのエチレングリコール又はオイルベースの伝熱流体を含んでいる。この加熱によって、望ましくない反応生成物の凝縮が有益に低減又は排除される。またこの加熱によって、低温の真空通路の壁に凝縮して、ガスが流れていないときにプロセスチャンバに移動して戻った場合にプロセスを汚染する可能性のある、プロセスガスの揮発性生成物及び他の汚染物質が一層排除される。
【００２２】
層に堆積されなかったガス混合物の残余物（反応生成物を含む）は、チャンバから真空ポンプ（図示せず）によって排気される。特にガスは、反応領域を包囲している環状のスロット形オリフィス１６を通して、環状の排気プリナム１７に排気される。環状のスロット１６及びプリナム１７はチャンバの円筒形側壁１５ａ（壁にある上部絶縁ライニング１９を含む）の頂部と、円形チャンバ蓋２０の底部との間の隙間によって画されている。３６０゜の円対称で均一なスロットオリフィス１６及びプリナム１７は、ウエハ上にプロセスガスの均一な流れを達成し、ウエハ上に均一な膜を堆積するのに重要である。
【００２３】
ガスは、排気プリナム１７から排気プリナム１７の横延長部２１の下を流れ、のぞき窓２２を過ぎ、下方に延びるガス路２３を通り、真空遮断バルブ２４（本体は下部チャンバ壁１５ａと一体になっている）を過ぎ、フォアライン(foreline)（図示せず）を通して外部真空ポンプ（図示せず）に連結されている排出口２５に入る。
【００２４】
好ましくはアルミニウムのペデスタル１２のウエハ支持プラタ(platter)は、平行な同心円をなすように構成されているダブルフルターンシングルループ埋込みヒータ部材を用いて加熱される。このヒータ部材の外側部分は支持プラタの外周に隣接して通され、内側部分は小さな半径を有している方の同心円の軌跡上に通される。ヒータ用の電熱線はペデスタル１２のステムを通過する。
【００２５】
一般的に、チャンバライニング、ガス吹込みマニホールド面板及び他の多様なリアクタハードウエアのどれもが又は全てがアルミニウム又は陽極処理されたアルミニウム等の材料から作られている。このようなＣＶＤ装置の例が、「ＣＶＤプロセスチャンバ」という名称のZhao等に付与された米国特許第5,558,717号明細書の記載されている。第5,558,717号の特許は、譲受人であるアプライドマテリアルズインコーポレイテッドに譲渡され、本明細書に全体で援用されている。
【００２６】
ウエハがロボットブレード（図示せず）によって、チャンバ１０の側部の挿入／取出し口２６を通してチャンバの本体の中に及び中から移送されると、加熱ペデスタルアセンブリ１２及びウエハリフトピン１２ｂはリフト機構及びモータ３２によって上下動される。ペデスタル１２は、モータ３２によって処理位置１４とそれより低いウエハローディング位置との間を上下動される。モータ、供給ライン８に連結されているバルブ又は流量コントローラ２０、ガス送出し装置、スロットルバルブ３２、ＲＦパワー供給源４４並びにチャンバ及び基板の加熱システムは、コントロールライン３６（数本のみが図示されている）を介してそれら全てがシステムコントローラ３４によって制御されている。コントローラ３４は、光センサからのフィードバックによってスロットルバルブ及びサセプタ等の可動式機械アセンブリの位置を決定し、コントローラ３４の制御の下、適切なモータによって移動される。
【００２７】
好ましい実施形態において、システムコントローラは、ハードディスクドライブ（メモリ３８）、フロッピディスクドライブ及びプロセッサ３７を有している。プロセッサは、シングルボードコンピュータ（ＳＢＣ）、アナログインプット／アウトプットボード及びデジタルインプット／アウトプットボード、インターフェースボード並びにステッパモータコントロラボードを有している。ＣＶＤシステム１０の様々な部分が、ベルサモジューラヨーロピアンズ(Versa Modular Europeans（ＶＭＥ）)規格に従っており、その規格によってボード、カードケージ及びコネクタの寸法及び型が定められている。１６ビットデータバス及び２４ビットアドレスバスを有するバス構造もＶＭＥ規格によって定められている。
【００２８】
システムコントローラ３４によって、ＣＶＤ装置の全ての動きが制御されている。システムコントローラはシステムコントロールソフトウエアを実行する。そのソフトウエアは、メモリ３８等のコンピュータ読取り可能媒体に記憶されているコンピュータプログラムである。メモリ３８は、好ましくはハードディスクドライブであるが、他の種類のものであってもよい。コンピュータプログラムは、命令集合を含んでおり、その命令集合は、特定のプロセスのタイミング、ガスの混合、チャンバ圧、チャンバ温度、ＲＦ電力レベル、サセプタ位置及び他のパラメータを指示するものである。勿論、例えばフロッピディスク又は他の適当なドライブを含む他のメモリ素子に記憶されているもの等の他のコンピュータプログラムも、コントローラ３４を操作するのに用いることができる。
【００２９】
図５に示すように、使用者とコントローラ３４とのインターフェースは、ＣＲＴモニタ５０ａ及びライトペン５０ｂによってなされる。この図５は１以上のチャンバを含むことのできるマルチチャンバシステムのＣＶＤシステム１０及びシステムモニタの略図である。好ましい実施形態で、２つのモニタ５０ａが使用されており、１つはオペレータ用にクリーンルーム壁に取り付けられており、他方はサービス技術者用に壁の裏側に取り付けられている。両モニタ５０ａは同時に同じ情報を表示するが、ライトペン５０ｂは１つのみが可能である。ライトペン５０ｂはＣＲＴディスプレイによって発せられた光をペンの先端にあるライトセンサで検出する。特定の表示面又は機能を選択するために、オペレータはディスプレイ表示面の指定された領域に触れ、ペン５０ｂのボタンを押す。接触領域は特に明るい色に変化するか、新しいメニュー又は表示面がディスプレイされ、ライトペンとディスプレイ表示面との間で通信できたことが確認される。勿論、使用者がコントローラ３４と通信するために、キーボード、マウス又は他の指示若しくは通信装置等の他の装置を、ライトペン５０ｂの代わりに又はライトペン５０ｂに加えて使用することもできる。
【００３０】
膜を堆積するプロセスは、コントローラ３４で実行されるコンピュータプログラムプロダクトを用いて実施され得る。コンピュータプログラムコードは、68000アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン又は他のもの等の従来のどのコンピュータ読取り可能プログラミング言語によっても書かれることができる。プログラムコードとしては、単一のファイル又は複数のファイルに入力されており、従来のテキストエディタを使用して、コンピュータのメモリシステム等のコンピュータ使用可能媒体で具現化又はストアされているものが好適である。入力されたコードテキストが高級言語の場合、コードはコンパイルされ、その結果生じたコンパイラコードは次に、コンパイルされたウインドライブラリルーチンのオブジェクトコードとリンクする。システム使用者は、リンクされ且つコンパイルされたオブジェクトコードを実行するために、オブジェクトコードを呼び出し、そのコードをコンピュターシステムによってメモリにロードさせ、そのメモリからＣＰＵにそのコードを読取らせてコードを実行させ、プログラムで識別されたタスクを行わせる。
【００３１】
図６は、特定の実施形態に従った、システムコントロールソフトウエア、コンピュータプログラム７０の階層的コントロール構造を示したブロック図である。使用者は、ＣＲＴモニタに表示されたメニュー又は表示面に応じてプロセスセット番号及びプロセスチャンバ番号を、ライトペンを用いてプロセス選択サブルーチン７３に入力する。プロセスセットは、特定のプロセスを実行するのに必要なプロセスパラメータの所定の組合わせであり、予め決められたセット番号で識別される。プロセス選択サブルーチン７３は、（ｉ）所望のプロセスチャンバ、（ｉｉ）所望のプロセスを実行するようにプロセスチャンバを操作するのに必要な所望のプロセスパラメータのセットとを識別する。特定のプロセスを行うためのプロセスパラメータは、例えば、プロセスガスの組成及び流量、温度、圧力、ＲＦパワーレベル並びにＲＦ周波の低周波数等のプラズマ条件、冷却ガス圧及びチャンバ壁温度等のプロセス条件と関係しており、そのプロセス条件は使用者にレシピの形で提供されている。プロセスレシピによって特定されたパラメータは、ライトペン／ＣＲＴモニタインターフェースを用いて入力される。
【００３２】
プロセスをモニタする信号は、システムコントローラのアナログ入力ボード及びデジタル入力ボードによって提供され、プロセスを制御する信号は、ＣＶＤ装置１０のアナログ出力ボード及びデジタル出力ボードに出力される。
【００３３】
プロセスシーケンササブルーチン７５は、識別されたプロセスチャンバ及びプロセスパラメータのセットをプロセス選択サブルーチン７３から読み込むためと、多様なプロセスチャンバの制御操作のためとのプログラムコードを含んでいる。多数の使用者がプロセス組合せ番号及びプロセスチャンバ番号を入力することができ、或いは一人の使用者が多数のプロセス組合せ番号及びプロセスチャンバ番号を入力することができ、シーケンササブルーチン７５によって、選択されたプロセスが所望の順序にスケジュールされるように操作される。好ましくは、シーケンササブルーチン７５は以下のステップを行うプログラムコードを含んでいる。(i)プロセスチャンバの作動状況をモニタしてチャンバが使用されているか否かを決定するステップ、(ii)何のプロセスが使用されているチャンバ内で行われているかを決定するステップ、(iii)実行されるプロセスの型及びプロセスチャンバのアベイラビリティ(availability)をベースにして所望のプロセスを実行するステップ。ポーリング（polling）のような、プロセスチャンバが使用可能かをモニタする従来の方法を用いることができる。シーケンササブルーチン７５は、どのプロセスが実行されるかをスケジュールするときに、どのプロセスを優先させるかといったスケジュールを決定するために、選択したプロセスに対する、所望のプロセス状況と対比した使用プロセスチャンバの現状況若しくは使用者が入力した各々の特定のリクエストの「年代(age)」、又はシステムプログラマが含めることを望む他の関連あるファクタを考慮するように設計されることができる。
【００３４】
一旦、シーケンササブルーチン７５によって、どのプロセスチャンバ及びプロセスセットの組合わせが次に実行されるかが決定されると、シーケンササブルーチン７５は、特定のプロセスセットパラメータをチャンバ管理サブルーチン７７ａ〜７７ｃに渡してプロセスセットが実行される。チャンバ管理サブルーチン７７ａ〜７７ｃは、複数の処理タスクを、シーケンササブルーチン７５によって決定されたプロセスセットに従ってプロセスチャンバ１５内で制御するものである。例えば、チャンバ管理サブルーチン７７ａはプロセスチャンバ１５内のスパッタ及びＣＶＤプロセスの操作を制御するプログラムコードを含んでいる。チャンバ管理サブルーチン７７は、また多様なチャンバ構成要素サブルーチンを実行を制御し、それらのサブルーチンは、選択されたプロセスセットを実行するのに必要なチャンバ構成要素の操作を制御する。チャンバ構成要素サブルーチンの例としては、基板位置決めサブルーチン８０、プロセスガス制御サブルーチン８３、圧力制御サブルーチン８５、ヒータ制御サブルーチン８７及びプラズマ制御サブルーチン９０がある。当業者は、チャンバ１５内でどのようなプロセスの実行が望まれるかによって、他のチャンバ制御サブルーチンが含まれ得ることを容易に認識するであろう。操作中に、チャンバ管理サブルーチン７７ａは、実行される特定のプロセスセットに従って、プロセス構成要素サブルーチンを選択的にスケジュールするか又は呼び出す。チャンバ管理サブルーチン７７ａは、シーケンササブルーチン７５がどのプロセスチャンバ１５及びプロセスセットが次に実行されるかをスケジュールしたのと同様にプロセス構成要素サブルーチンをスケジュールする。通常、チャンバ管理サブルーチン７７ａは、個々の構成要素をモニタするステップと、実行されるプロセスセットのプロセスパラメータをベースにしてどの構成要素に操作が必要かを決定するステップと、モニタステップ及び決定ステップに応答してチャンバ構成要素サブルーチンを実行するステップとを含んでいる。
【００３５】
特定のチャンバ構成要素サブルーチンを図６を参照して説明する。基板位置決めサブルーチン８０はチャンバ構成要素を制御するプログラムコードを含んでおり、そのプログラムコードは基板をサセプタ１２上にローディングするためと、基板と基板をチャンバ１５内で望ましい高さに持ち上げてガス分散マニホールド１１との間の間隔を制御するため（これは任意事項である）に用いられるものである。基板がプロセスチャンバ１５内にローディングされると、サセプタ１２は基板を受けるように下げられ、その後サセプタ１２はチャンバ内で所望の高さに持ち上げられ、ＣＶＤプロセス中にガス分散マニホールドから第１の距離又は間隔で基板は維持される。操作中、チャンバ管理サブルーチン７７ａから転送されたサポート高さに関するプロセスセットパラメータに応じて、基板位置決めサブルーチン８０はサセプタの移動を制御する。
【００３６】
プロセスガス制御サブルーチン８３は、プロセスガス組成及び流量を制御するプログラムコードを有する。プロセスガス制御サブルーチン８３は、安全遮断バルブの開閉位置を制御し、また所望のガス流量を得るために質量流量コントローラの流量を増減する。プロセスガス制御サブルーチン８３は、全てのチャンバ構成要素サブルーチンと同様にチャンバ管理サブルーチン７７ａによって呼び出され、チャンバ管理サブルーチンから所望のガス流量に関するプロセスパラメータを受け取る。基本的に、プロセスガス流量制御サブルーチン８３は、ガス供給ラインを開けて、繰り返して、(i)必要な質量流量コントローラを読み取ること、(ii)読取り値を、チャンバ管理サブルーチン７７ａから受け取った所望のガス流量と比較すること、(iii)必要に応じてガス供給ラインの流量調整することの操作を行う。更に、プロセスガス制御サブルーチン８３は、ガス流量を危険流量に対してモニタするステップと、危険な状態が検出されたら安全遮断バルブを動作させるステップとを含んでいる。
【００３７】
プロセスの中には、反応プロセスガスがチャンバ内に導入される前にチャンバ内の圧力を安定させるために、ヘリウム又はアルゴン等の不活性ガスがチャンバ１５に流入されるものもある。プロセスガス制御サブルーチン８３は、これらのプロセスに対しては不活性ガスをチャンバ内の圧力を安定するために必要な時間チャンバ１５に流入するステップを含むようにプログラムされ、そして上述のステップは実行される。更に、プロセスガスが、例えばテトラエチルオルソシラン（ＴＥＯＳ）といった液体前駆物質から気化される場合、プロセスガス制御サブルーチン８３は、ヘリウム等の送出しガス（delivery gas）をバブラ(bubbler)アセンブリ内の液体前駆物質に通して泡立てるステップ又はヘリウム等のキャリアガスを液体噴射装置に導入するステップを含むように書込まれる。このタイプのプロセスにバブラが使用されると、プロセスガス制御サブルーチン８３は送出しガスの流れ、バブラ内の圧力及びバブラ温度を、所望のプロセスガス流量を得るように調整する。上述したように、所望のプロセスガス流量はプロセスパラメータとしてプロセスガス制御サブルーチン８３に転送される。更に、プロセスガス制御サブルーチン８３は、所望のプロセスガス流量を得るために必要な送出しガス流量、バブラ圧及びバブラ温度を、所定のガス流量に対する必要な値を含んでいる記憶された表にアクセスすることによって得るためのステップを含んでいる。一旦必要な値が得られると、それに応じて送出しガス流量、バブラ圧及びバブラ温度がモニタされ、必要な値と比較され、調整される。
【００３８】
圧力制御サブルーチン８５は、チャンバの排気装置１１５のスロットルバルブの開口部の大きさを調整することによって、チャンバ１５内の圧力を制御するためのプログラムコードを含んでいる。スロットルバルブの開口部の大きさは、全プロセスガス流、プロセスチャンバの大きさ及び排気装置１１５のポンピングの設定圧力に対応して、チャンバ圧を所望のレベルに制御するように設定されている。圧力制御サブルーチン８５が呼び出されると、所望の又は目標の圧力レベルが、チャンバ管理サブルーチン７７ａからパラメータとして受入れられる。圧力制御サブルーチン１４７は、チャンバに連結された１以上の従来圧力計を読むことによってチャンバ１５内の圧力を測定し、測定値を目標圧力と比較し、ＰＩＤ（比例、積分及び微分）値を目標圧力に対応させて記憶圧力表から得て、スロットルバルブを圧力表から得られたＰＩＤ値に従って調整するように作動する。また、圧力制御サブルーチン８５は、開口部がチャンバ１５を所望の圧力に調整する特定の大きさになるようにスロットルバルブを開閉するように書込まれることもできる。
【００３９】
ヒータ制御サブルーチン８７は、基板２０を加熱するのに用いられる加熱ユニットへの電流を制御するプログラムコードを含んでいる。加熱制御サブルーチン８７はまたチャンバ管理サブルーチン７７ａによって呼び出され、目標値又は設定値の温度パラメータを受信する。ヒータ制御サブルーチン８７は、サセプタ１２に配置されている熱電対の電圧出力を測定することによって温度を測定し、測定温度を設定温度と比較し、加熱ユニットに加えられる電流を増減し、設定温度を得る。温度は、記憶換算表の対応する温度を測定電圧から調べることにより、又は４次の多項式(a fourth order polynominal)を用いて温度を計算することによって得られる。埋込み型ループ状体がサセプタ１２を加熱するのに用いられる場合、ヒータ制御サブルーチン８７は、ループ状体に加えられる電流のランプ増減（ramp up/down）を漸次制御する。漸次的なランプ増減は、ランプの寿命を延ばしその信頼性を増加する。加えて、プロセス安全コンプライアンスを検出するように組込みフェールセーフモードを含めることができ、プロセスチャンバ１５が適当に準備されていない場合、加熱ユニットの操作を停止することができる。
【００４０】
プラズマ制御サブルーチン９０は、チャンバ１５内のプロセス電極に印加されるＲＦパワーレベルの低周波数及び高周波数をセットするためと、使用される低周波数のＲＦ周波をセットするためのプログラムコードを含んでいる。前に説明したチャンバ構成要素サブルーチンと同様に、プラズマ制御サブルーチン９０はチャンバ管理サブルーチン７７ａによって呼び出される。
【００４１】
上述のリアクタの記載は、主に説明するためのものであり、電子サイクロトロン共鳴（ＥＣＲ）プラズマＣＶＤ装置、誘導結合式ＲＦ高密度プラズマ装置等の他のプラズマＣＶＤ装置が用いられ得る。加えて、上述の装置の変形、例えばサセプタの設計、ヒータの設計、ＲＦパワー周波数、ＲＦパワーの接続位置及び他の部分の変更等を行うことも可能である。例えば、ウエハは石英ランプによって支持されて加熱されることも可能である。本発明の層及びその層を形成するための方法は、特定の装置及び特定のプラズマ励起方法に限定されない。
【００４２】
III．安定したハロゲンドープシリコン酸化膜の堆積
本発明は低い比誘電率、良好なギャップ充填特性及び高安定性を有する、共形なハロゲンドープ層を提供する。ＦＳＧフィルムが、ＳｉＦ4、ＴＥＯＳ、Ｏ2及び第２のフッ素ソースを含む処理ガスから堆積される本発明の好ましい実施形態は、以下に例として説明及び記載されている。本発明は、この好ましい実施形態のどの方法にも限定されることを意図するものでなく、他のプロセスガスからの他のＦＳＧ膜の形成及びハロゲンドープシリコン酸化膜に適応できる。
【００４３】
本発明の好ましい実施形態に従ってＳｉＦ4−ＦＳＧ膜を形成するために、真空ロックドアを通して真空チャンバ１５にウエハがローディングされ、サセプタ１２上に載置される（図７、ステップ２００）。サセプタは、次に処理位置１４に移動される（ステップ２０５）。処理位置１４内でウエハは、ガス分散マニホールド１１から約２００〜６００ｍｉｌ（５．０８〜１５．２４ｍｍ）（好ましくは約２２０〜３００ｍｉｌ（５．５９〜７．６２ｍｍ））に置かれている。
【００４４】
ウエハが適当に配置されたならば、ウエハ及びサセプタは、２００〜５００℃の温度に加熱され（ステップ２１０）、プロセスガスがガス分散マニホールドから反応チャンバに導入される（ステップ２１５）。好ましくは、ウエハ及びサセプタは約３００〜４５０℃に加熱される。プロセスガスは、第１のフッ素ソースとしてＳｉＦ4と、ＴＥＯＳと、Ｏ2の形での酸素と、比較的容易に自由フッ素に分解するＮＦ3又はＦ2等の第２のフッ素ソースとを含んでいる。実施の態様の中には、他のフッ素ソース（例えば、ＣＦ4、Ｃ2Ｆ6、ＴＥＦＳ、ＦＡＳＩ−４等）を、第２のフッ素ソースとして使用することが可能なものもある。しかしながら、膜を不安定にする一因となる炭素又は他の元素を含まない第２のフッ素ソースを使用することが好ましい。
【００４５】
第２のフッ素ソースの含有はプラズマの中に更なる自由フッ素を提供し、その自由フッ素は膜の成長のエッチング効果が向上されると考えられている。エッチングが向上すると、より良いギャップ充填能力と改善された安定性が提供される。第１のフッ素ソースの第２のフッ素ソースに対する比は、膜の安定特性及びギャップ充填を最大にするように正確に制御され得る。例えば、第１のフッ素ソースとしてＳｉＦ4が、第２のフッ素ソースとしてＮＦ3が使用された場合、チャンバへの過剰なＮＦ3の導入は膜の均一性、安定性及び堆積率に逆に作用する。各々のガスが導入される率は、ファクタの中でチャンバの堆積及び設計に依存しており、以下により詳細に論ずる。
【００４６】
約１〜１００ｔｏｒｒ（好ましくは約２〜１０ｔｏｒｒ）の間で選択される圧力が反応チャンバ内でセットされ、堆積中に真空ポンプ装置及びプロセスガスの導入（ステップ２２０）と関連してスロットルバルブ３２によって維持される。プロセス条件がセットされると、混合周波数ＲＦパワー源を用いてプラズマが形成される（ステップ２２５）。プラズマは選択された時間維持され、所望の厚さを有する層を堆積する。
【００４７】
パワー源は、高周波数が３〜１４ＭＨｚ（好ましくは１３．５６ＭＨｚ）且つ５０〜２０００Ｗ（約０．１〜３．９５Ｗ／ｃｍ2のパワー密度）、低周波数が約５００ＫＨｚ以下（好ましくは約３５０ＫＨｚ）且つ３００Ｗ以下で操作される。低周波数パワー源は、膜の堆積中のイオン衝撃を制御する。低周波数源が操作されるところでパワーを増加すると、イオン衝撃が増加し、膜の成長が更に安定する。従って低周波数パワー源４００Ｗ以上で操作されることが好ましく、所定のハードウエア形状に対して適当ならば、低周波数パワー源が約８００Ｗ以上で操作されることが更に一層好ましい。
【００４８】
堆積が完了した後、シリコン、酸素及びハロゲン元素の導入は止められ、プラズマは消える。そして、「ハロゲンドープシリコン酸化膜の安定性を改善する方法及び装置」という名称で、アプライドマテリアルズインコーポレイテッドに譲渡されている米国特許出願第08/616707号明細書に記載されているように、ヘリウム流は更に５〜１２０秒以上維持されて、膜がより一層安定化される（ステップ２３０）。この米国特許出願第08/616707号明細書は１９９６年３月１５日に出願されており、本明細書に援用されている。好ましくは、ヘリウム流は少なくとも更に約１０秒間維持される。この間、チャンバ温度及び圧力は変わらない。米国特許出願第08/616707号明細書に記載されているように、ヘリウムのみを流すステップは膜をアニールして、緩く結合した原子のより強い結合の形成及び／又は堆積膜からの移動を可能にすると考えられている。原子が堆積膜からガス放出すると、ヘリウム流はガス放出した原子を運び去るので、原子は膜表面の他の原子と結合又は反応して更なる緩い結合を形成することはない。ヘリウムアニールステップ中に、堆積温度（例えば〜６００℃）より高い温度にチャンバを加熱して、更に膜を安定させることも可能である。しかし、好ましくはチャンバ温度は、堆積金属ラインが損傷をうけないように約４５０℃以下に維持される。
【００４９】
本発明の、この好ましい実施形態で、ガスは以下に示すステップ２１５の範囲の速度で導入される。ＴＥＯＳは、室温では液体であるが、液体噴射バルブ等を用いて気化された後、ヘリウムキャリアガスと混合される。ＴＥＯＳは、液体噴射バルブへ、約５００〜３０００ｍｇｍ（正味流量約９６０〜５７６０ｓｃｃｍに相当する）で導入される。Ｏ2はチャンバに約２００〜２０００ｓｃｃｍで導入される。ヘリウムは本明細書に援用されている米国特許出願第08/616707号明細書に記載されているように、高速で導入される。一実施形態において、高速のヘリウム導入速度は、ＴＥＯＳに対して１６００ｓｃｃｍのヘリウムキャリアガス流量であり、異なったガスラインから導入されるヘリウム流量は１０００ｓｃｃｍで提供される。
【００５０】
ＳｉＦ4がチャンバに導入される速度は、ＦＳＧ膜の所望のフッ素濃度に依存しているが、０．５〜５．７パーセント（フーリエ変換赤外分光（ＦＴＩＲ）のＳｉＦ結合に対するＳｉＦ＋ＳｉＯ結合のピーク面積の比によって測定）のＳｉＦ4−ＦＳＧを含むＦＳＧ膜に対して一般的に約１００〜４０００ｓｃｃｍであろう。選択したパーセントを有するＳｉＦ4−ＦＳＧのＦＳＧ膜の堆積に使用されるＳｉＦ4のＴＥＯＳに対する最適な比は、プラズマのパワー密度及び他のファクタに依存している。高周波数ＲＦパワーが１３５０Ｗ（パワー密度２．６７Ｗ／ｃｍ2）のとき、ＳｉＦ4のＴＥＯＳに対する最適な比は、１％のＳｉＦ4−ＦＳＧ膜に対して約０．１６９：１（２０００ｍｇｍに対して６５０ｓｃｃｍであり、約３８４０ｓｃｃｍの正味流量と等価）で、５．７％のＳｉＦ4−ＦＳＧ膜に対して約１．８２３：１（１０００ｍｇｍに対して３５００ｓｃｃｍであり、約１９２０ｓｃｃｍの正味流量と等価）である。高パワー密度のときは、同様の膜を堆積するのに少ないＳｉＦ4が使用される。
【００５１】
本実施形態の第２のフッ素ソース（ＮＦ3又はＦ2）が３０〜５００ｓｃｃｍの割合で導入される。プロセスガスでのＳｉＦ4と第２のフッ素ソースの組合わせは、安定した膜の堆積をもたらし、ただＳｉＦ4、ＮＦ3又はＦ2等の一つのフッ素ソースから堆積されたＦＳＧ膜よりも良好なギャップ充填及び他の特性を有する
ＳｉＦ4を使用すると、プラズマ内に余分のシリコンが提供され、もって膜の堆積率が増加する。ＳｉＦ4は、また安定したＳｉＦの網目の成長を促進する。一方ＮＦ3又はＦ2は、プラズマ内で分解されるのが比較的容易であり、更なる自由フッ素ソースを提供し、成長する膜のエッチング効果を向上し、もってギャップ充填能力を増加する。ＮＦ3又はＦ2が導入される比は、プラズマに対して過剰な自由フッ素を提供しないように制御されるべきである。過剰なＮＦ3又はＦ2がチャンバに導入されると、プラズマ中の過剰なフッ素が、成長している膜を過剰にエッチングし、堆積速度の減少及び均一性の問題をもたらす。従って、ＮＦ3又はＦ2のいずれかの、ＳｉＦ4に対する比は、約０．０１２５：１から０．５：１までの間にあるのが好ましい。
【００５２】
更に、シリコンソースの酸素ソースに対する比は或る所定の比を越えて大きくされるのが好ましい（所定の比とは、そのように比を大きくせずに、単一のハロゲンドーパントのみを用いて膜を堆積する場合に最適となる比）。好ましい一実施形態において、ＴＥＯＳの酸素に対する比は約１．９：１から５．８：１までの間である。更に好ましくは、比は約３．８５１：１（例えば２０００ｍｇｍ（３８４０ｓｃｃｍと等価）のＴＥＯＳ及び１０００ｓｃｃｍのＯ2）。反応に用いることのできる酸素の量が、シリコンの量と比べて比較的少ない場合、成長している膜のＯＨ結合の形成を低減し、むしろ水分を吸収し膜の不安定性をもたらすと信じられている。
【００５３】
上述したガス導入速度はアプライドマテリアルズインコーポレイテッドによって製造された５．９リットルの堆積を有する抵抗加熱ＤｘＺ ＤＣＶＤチャンバをベースにしていることを理解されたい。他の実施形態において、ガスが導入される実際の速度は、設計及び／又は容積が異なると変化するであろう。
【００５４】
一実施形態においては、プロセスガスの全ての成分が最初に同時にチャンバに導入される。ステップ２１５のこのようなガス成分の同時導入の変形として、本発明の好ましい実施形態では、成分の導入は厳密な順序で行われる。これらの実施形態において、ヘリウム又は他のガスが、堆積チャンバに始めに導入され、ＴＥＯＳ及びフッ素ソースが導入される前にヘリウムからプラズマが形成される。次に、「境界面でのプラズマ励起ＣＶＤ膜の膜質を改良する方法及び装置」という名称の、１９９６年２月９日に出願された、発明者Anand Gupta, Virendra V.S.Rana, Amrita Verma, Mohan K.Bhan及び Sudhakar Subrahmanyamによる米国特許出願第08/599,270号明細書に記載されているように、ＴＥＯＳ、ＳｉＦ4及び第２のフッ素ソースはプラズマが全出力に達した後に導入される。この米国特許出願第08/599,270号は、アプライドマテリアルズインコーポレイテッドに譲渡され、本明細書に全ての用途において援用されている。このようなプロセス順序は、プラズマが起こる一方で反応ガス同士に起こる可能性のある不完全な反応を最小にし、従って更に膜の安定性及び品質を改善する。
【００５５】
ＩＶ．試験結果及び測定値
本発明の有効性を示すため、本発明の方法の利益を用いる場合と用いない場合で様々なＦＧＳ膜を堆積する実験を行った。これらの実験は、アプライドマテリアルズイコンーポレイテッド製の抵抗加熱ＤｘＺチャンバで行われた。ＤｘＺチャンバは、２００ｍｍウエハ用であり、同様にアプライドマテリアルズインコーポレイテッド製のＰ５０００基板プロセスシステム内に置かれている。
【００５６】
実験では、３つの異なったＦＳＧ膜が低抵抗シリコンウエハ上に堆積された。各々の膜の堆積は、チャンバ内への２１００ｓｃｃｍの速度のＳｉＦ4、１０００ｓｃｃｍのＯ2、１６００ｓｃｃｍのヘリウムキャリアガスと混合された２０００ｍｇｍのＴＥＯＳ及びチャンバ内へ１０００ｓｃｃｍで導入される第２のヘリウムソースの導入を含んでいる。第１の膜（基板１）の場合、ＮＦ3はプロセスガスに加えられない。第２及び第３の膜（基板２及び基板３）の場合、ＮＦ3はそれぞれ５０ｓｃｃｍ及び１００ｓｃｃｍで加えられる。それぞれの膜に対して均一性、応力、反射率及び比誘電率を測定した。測定結果を以下の表１に示す。
【００５７】
【表１】
表１から明らかなように、プロセスガス内へ比較的少ない量のＮＦ3が導入されると、膜に含まれるフッ素の量が増加し、よって膜の比誘電率が減少される。また、熱離脱スペクトル（ＴＤＳ：thermal desorption spectrum）のデータは、比較的少ない量のＮＦ3を含んだプロセスガスから堆積される膜が、ＮＦ3の添加なしで堆積された膜より安定していることを示している。図８（Ａ）は、本発明の利益を受けないで、第１の基板上に堆積された膜からのＨ2Ｏ，Ｆ及びＨＦのアウトガスを測定したＴＤＳのデータを示すグラフであり、図８（Ｂ）は、５０ｓｃｃｍのＮＦ3プロセスガスを導入して第２の基板上に堆積されたＦＧＳ膜に対する同様のＴＤＳのデータのグラフである。図８（Ａ）では、約４００〜４５０℃でＨ2Ｏ及びＨＦのアウトガスがいくらか発生することは明らかである。一方、図８（Ｂ）から明らかなように、少なくとも約６００℃まで、ＨＦ及びＨ2Ｏのアウトガスは実質的に発生しない。
【００５８】
Ｖ． 代表的な構造体
図９は、本発明に従ったＣＭＯＳ集積回路４００の簡略化した断面図である。図示の如く、集積回路４００はＮＭＯＳトランジスタ４０３とＰＭＯＳトランジスタ４０６とを有しており、これらは、フィールド酸化物領域４２０によって分離し電気的に絶縁される。トランジスタ４０３と４０６はそれぞれ、ソース領域４１２と、ドレイン領域４１５と、ゲート領域４１８とを有している。
【００５９】
プリメタル誘電層４２１が、トランジスタ４０３とトランジスタ４０６をメタル層Ｍ１から隔て、コンタクト４２４によりメタル層Ｍ１とこれらトランジスタの間を接続している。メタル層Ｍ１は、集積回路４００に含まれる４つのメタル層Ｍ１〜Ｍ４の中の１つである。メタル層Ｍ１〜Ｍ４のそれぞれは、メタル間誘電層ＩＭＤ１、ＩＭＤ２、ＩＭＤ３によりそれぞれ、隣接メタル層から隔てられている。この隣接メタル層は、バイア４２６によって所定の開口部に接続される。メタル層Ｍ４の上には、平坦化されたパッシベーション層４３０が堆積する。
【００６０】
本発明の誘電層を、集積回路４００に示されるそれぞれの誘電層に用いてもよいが、この場合は、好ましい具体例の形成に用いられるＰＥＣＶＤと共に、低比誘電率、良好なギャップ充填特性等の膜の物理的特性が、ＩＭＤ１〜ＩＭＤ３のメタル間誘電層で示されている隣接メタル層同士の間の絶縁層として更に有用である。通常、このようなメタル間誘電層は、厚さ０．２〜０．３ミクロンである。
【００６１】
また、本発明の誘電層は、集積回路によっては含まれていることもあるダマシーン層(damascene layers)に用いてもよい。ダマシーン層では、ブランケットＦＳＧ層が基板上に形成され、選択的に基板までのエッチングがなされた後メタルで充填され、エッチバック又は研磨がなされて、Ｍ１のようなメタルコンタクトを形成する。メタル層を堆積した後、第２のブランケットＦＳＧ層を堆積し、選択的にエッチングする。そして、エッチング領域をメタルで充填し、エッチバック又は研磨を行いバイア４２６を形成する。
【００６２】
この簡略化した集積回路２００は、例示の目的のみのためのものであることが理解されよう。いわゆる当業者は、本発明の方法を用いてマイクロプロセッサ、アプリケーションスペシフィック集積回路（ＡＳＩＣＳ）、メモリーデバイス等のその他の集積回路を製造することができる。更に、 本発明の方法は、ＢｉＣＭＯＳ、ＮＭＯＳ、及びバイポーラ等の技術を用いる集積回路の製造に用いられる。
【００６３】
本発明のいくつかの実施形態について充分に説明したが、当業者には、本発明に従って低い比誘電率の酸化物層を堆積する他の均等な方法又は代替的な方法が明らかであろう。例えば、ここに説明した具体例はＴＥＯＳをシリコンソースとして用いＯ2 を酸素ソースとして用いているが、シラン等の他のシリコンソース、Ｎ2Ｏ 、ＣＯなどの他の酸素ソースなど、他のソースを用いることも可能である。またＳｉＦ4以外のフッ素ソース（例えばＣ2Ｆ6又はＴＥＦＳ）を用いてもよい。このような代替なものや均等なものは、本発明の範囲に含まれる。
【図面の簡単な説明】
【図１】本発明に従った化学気相堆積装置の一実施形態の垂直断面図である。
【図２】本発明に従った化学気相堆積装置の一実施形態の垂直縦断面図である。
【図３】図１に示すＣＶＤチャンバの部分的な分解斜視図である
【図４】図１に示すＣＶＤチャンバの部分的な分解斜視図である
【図５】１以上のチャンバを設けることの可能なマルチチャンバ装置内の装置モニタ及びＣＶＤ装置１０の簡略図である。
【図６】本発明にしたがった、システム制御ソフトウエア（コンピータプログラム７０）の階層制御構造のブロック図である。
【図７】本発明の方法の実施形態に従ったハロゲンドープシリコン酸化膜の形成のプロセスステップを示したフローチャートである。
【図８】（Ａ）及び（Ｂ）は、本発明の利益がある場合とない場合の、堆積膜内のＨ2Ｏ、ＨＦ及びＦのアウトガスを比較した熱吸収スペクトルのグラフである。
【図９】本発明の方法に従って製造された半導体デバイスの簡略断面図である。
【符号の説明】
１０…化学気相堆積装置、１１…ガス散布マニホールド、１２…ペデスタル、１４…処理位置、１５…プロセスチャンバ（リアクタチャンバ）、２０…チャンバ蓋、２４…遮断バルブ、３４…コントローラ、３７…プロセッサ、３８…メモリ、４４…ＲＦパワー供給源、５０ａ…ＣＲＴモニタ、５０ｂ…ライトペン、７３…プロセス選択サブルーチン、７５…シーケンササブルーチン、７７…チャンバ管理サブルーチン、８０…基板位置決めサブルーチン、８３…プロセスガス制御サブルーチン、８５…圧力制御サブルーチン、８７…ヒータ制御サブルーチン、９０…プラズマ制御サブルーチン、４００…集積回路、４０３…ＮＭＯＳトランジスタ、４０６…ＰＭＯＳトランジスタ、４１２…ソース領域、４１５…ドレイン領域、４１８…ゲート領域、４２１…プリメタル層、４２４…コンタクト、４２６…バイア、４３０…パッシベーション層。
【発明の属する技術分野】
本発明はウエハ処理中のハロゲンドープ誘電層の堆積に関し、より詳細には、低い比誘電率、高い膜安定性及び良好なギャップ充填特性を有するフッ素ドープシリコン酸化層を形成するための方法及び装置に関する。
【０００２】
【従来の技術】
現在の半導体デバイス製造における基本的なステップの１つに、気体の化学反応により半導体基板上に薄膜を形成する工程が挙げられる。このような堆積方法は、化学気相堆積法(chemical vapor deposition)ないしＣＶＤと呼ばれる。従来からの熱ＣＶＤプロセスでは、反応性ガスを基板表面に供給して、熱により化学反応を引き起こして所望の膜を生成する。熱ＣＶＤプロセスが行われる高い温度では、メタル層を有するデバイス構造体にダメージを与えることがある。
【０００３】
比較的低温でメタル層上に層を堆積する他のＣＶＤ法の中には、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：plasma enhanced CVD）法がある。プラズマＣＶＤ法は、基板表面に近い反応領域に高周波（ＲＦ）エネルギーを印加して、反応ガスの分解及び／又は励起を促進し、プラズマを生成する。プラズマ中の種の反応性が高いため、化学反応を引き起こすために要するエネルギーが低減でき、そのためこれらＣＶＤプロセスに必要な温度を下げることができる。このようにＰＥＣＶＤプロセスの温度は比較的低いため、堆積したメタル層の上の絶縁層の形成及び他の絶縁層の形成には理想的となっている。
【０００４】
半導体デバイスの幾何的関係は、半導体デバイスが初めて導入された数十年前に比べて劇的に小さくなってきた。それ以降、集積回路は、２年でサイズが半分の法則（しばしば「ムーアの法則」と呼ばれる）に概ね従ってきており、これは２年毎に１つのチップにフィットするデバイスの数が倍になることを意味している。今日のウエハ製造プラントでは、表面形状のサイズが０．５ミクロン、更に０．３５ミクロンの集積回路を製造しており、明日のプラントではこれよりも小さな表面形状サイズのデバイスを間もなく製造することになるだろう。
【０００５】
デバイスのサイズがより一層小さくなり集積密度が高くなるにつれて、産業界でかつては重要ではないと思われていた問題が顕在化してきている。３層、４層またはそれ以上の多層のメタルを半導体上に形成するマルチレベルメタルの技術の出現により、メタル間誘電（ＩＭＤ：intermetal dielectric）層等の絶縁層の比誘電率を下げることが、半導体製造者の１つの目標となった。インターコネクトメタライゼーションのＲＣ時間遅れを低減してメタライゼーションの異なるレベルの間のクロストークを防止しまた電力消費を低減するためには、メタル間誘電層は低い比誘電率を有することが特に望ましい。
【０００６】
低い比誘電率を得るために様々なアプローチがなされてきた。その中でもっとも有望な解決策の１つは、シリコン酸化物層にフッ素又は塩素若しくは臭素等のその他のハロゲン元素を包含させることである。フッ素は、シリコン酸化膜に好ましいハロゲンドーパントであって、ＳｉＯＦの網状組織全体に亘る分極を低減する陰性原子であるので、シリコン酸化膜の比誘電率を低減すると信じられている。フッ素ドープされたシリコン酸化膜は、フッ化ケイ酸ガラス（ＦＳＧ：fluoro silicate glass）膜とも呼ばれている。
【０００７】
ＦＧＳ膜を堆積する方法としては、プラズマを、プラズマになる前段階の物質（前駆物質）(precursor)としてＳｉＦ4、テトラエトキシシラン（ＴＥＯＳ）及び酸素を含むプロセスガスから形成するものがある。ガス分子中で４つのフッ素原子がシリコン原子に結合しているので、他のフッ素ソースと比較した場合に所定の流量に対して高いパーセンテージのフッ素を堆積チャンバ内に供給するという理由から、ＳｉＦ4はＦＳＧ膜に対して特に効果的なフッ素ソースであると信じられている。更にＳｉＦ4は、プラズマ反応に用いることのできるシリコンに結合たフッ素を他のフッ素ソースよりも多く有している。ＦＳＧ膜のためのフッ素ソースとしてのＳｉＦ4の使用は、上述した米国特許出願第08/538,696号明細書及び米国特許出願第08/616,707号明細書により詳細に論ぜられている。
【０００８】
メタル間シリコン酸化層にフッ素を包含させることは、比誘電率を低減するだけはなく、半導体構造体で近接して配置されるギャップを充填するなど、小さな幾何的関係のデバイスを製造する際に生じる共通の問題を解決するためにも役に立つ。フッ素はエッチング種であるため、フッ素をドープすることにより成長中の膜にエッチング効果が持ち込まれると考えられる。このように堆積とエッチングを同時に行う効果により、ＦＳＧ膜のギャップ充填の性能を向上することが可能になり、アスペクト比が１．８以上のメタル層が隣接し合うところを膜が適正に覆うことができるようになる。
【０００９】
【発明が解決しようとする課題】
このように、製造者はフッ素を様々な誘電層に包含させること、特にメタル間誘電層に包含させることを所望する。ＦＳＧ層の堆積において生じる問題の１つに膜の安定性がある。ＦＳＧ膜によっては、その格子構造の中に緩く結合したフッ素原子により、膜が吸湿し易くなることがある。吸湿により、膜の比誘電率は上昇し、膜がアニール等の熱プロセスに曝露されたときに更に問題を生じさせることがある。熱プロセスの高温が、吸収された水の分子や緩く結合しているフッ素原子を酸化物層から追い出してメタル層やその他の次に堆積する層の中へ移動させる。このような態様で分子や原子が移動することを、アウトガスと称する。このようなアウトガスは、膜を所定の温度に加熱したときに膜を離れるＨＦやＨ2Ｏを検出することによって測定されることができる。ＦＳＧ膜が堆積された後、基板処理中の少なくとも最高温度（例えば４５０℃）まではアウトガスが少ないか又は無いことが好ましい。
【００１０】
一般的に、ＦＳＧ膜の比誘電率及びギャップ充填能力は膜に含まれるフッ素の量に関係している。フッ素含有量を増加すると、比誘電率は低減されギャップ充填が改善される。しかし、フッ素含有率が高い（例えば７原子重量パーセント［at.wt.%］又は８原子重量パーセントより多いフッ素）ＦＳＧ膜は、フッ素含有率（例えば７原子重量パーセント［at.wt.%］又は８原子重量パーセントより少ないフッ素）が低い膜より吸湿性が高く、アウトガスの問題を有する傾向がある。
【００１１】
上記より、低い比誘電率を有する酸化物膜が、進歩する技術と歩調を合わせる必要があることが理解されよう。また、ハロゲンドープ酸化膜、特にフッ素を多く含むＦＳＧ膜の安定性を向上させて、膜における吸湿の及びアウトガスを低減するような方法が望まれることが理解されよう。
【００１２】
【課題を解決するための手段】
本発明は、低い比誘電率を有し且つ改善された高い安定性を有するハロゲンドープ層を提供する。また、本発明は、このような層を形成するための方法及び装置を提供する。プラズマ堆積操作中に第１のハロゲンソースガス及び第１のハロゲンソースと異なる第２のハロゲンソースガスを、堆積チャンバ内にシリコン及び酸素ソースと共に導入することにより、膜の安定性が向上する。プラズマはガスから形成されてチャンバ内に配置された基板上にハロゲンドープ層を堆積する。更にハロゲンソースを導入すると、プラズマのために余分の自由フッ素が提供され、膜のエッチング効果が向上される。膜堆積における向上されたエッチング成分は、膜のギャップ充填能力を改善し、膜の安定性に貢献する。
【００１３】
本発明の好ましい態様に従ってＦＳＧ膜を堆積する。この態様では第１のハロゲンソースガスはＳｉＦ4で、シリコンソースはＴＥＯＳである。酸素ソースとしてはＯ2、Ｎ2Ｏ又はこれらと同様のガスが可能で、第２のハロゲンソースとしてはＮＦ3、Ｆ2又はこれらと同様のソースのいずれかである。ＴＥＯＳの酸素に対する比は比較的高く、約１．９：１〜５．８：１であり、第２のハロゲンソースの第１に対する比は、約０．０１２５：１〜０．５：１である。この態様に従って堆積されたＦＳＧ膜は少なくとも９〜１０at.wt.%のフッ素を含んでおり、加熱が少なくとも４５０℃までの温度であれば、層からのＨ2Ｏ又はＨＦアウトガスは実質的に存在しない。
【００１４】
本発明の以上の態様及びその他の態様を、利点及び特徴と共に、以下の文章及び添付図面と関連して詳細に説明する。
【００１５】
【発明の実施の形態】
Ｉ．予備的説明
本発明は、低い比誘電率（実施形態のなかには約３．５より低いものもある）と、所望のギャップ充填特性とを有する絶縁層の堆積を可能にするものである。本発明の絶縁層は、少なくとも４５０℃までの温度に晒されても安定しており、従来の設計のＣＶＤチャンバ内で堆積され得る。
【００１６】
ＩＩ．代表的なＣＶＤ装置
本発明の方法を実行することができる好適なＣＶＤ装置の１つを図１及び図２に示す。これらの図は化学気相堆積装置１０の垂直断面図であって、その装置１０には真空チャンバ、すなわちプロセスチャンバ１５が設けられ、そのチャンバ１５には、チャンバ壁１５ａ及びチャンバ蓋アセンブリ１５ｂが設けられている。チャンバ壁１５ａ及びチャンバ蓋アセンブリ１５ｂを、図３及び図４に分解斜視図として示す。
【００１７】
リアクタ１０にはガス分散マニホールド１１が設けられており、そのガス分散マニホールドは、プロセスガスをプロセスチャンバ内の中心にある加熱式ペデスタル１２に載置されている基板（図示せず）に分散する。処理中に、基板（例えば半導体ウエハ）はペデスタル１２の平らな（又は僅かに凸曲線状の）面１２ａに配置される。ペデスタルは、下方のローディング／オフローディング位置（図１に示す）と、マニホールド１１に近接している上方の処理位置（図１では点線で示し、図２では実線で表わしている）との間を制御可能な状態で移動する。センターボード（図示せず）はセンサーを有し、ウエハの位置に関する情報を提供する。
【００１８】
堆積ガス及びキャリアガスは、従来の平坦で円形なガス分散面板１３ａの穿孔１３ｂ（図４に示す）を通ってチャンバ１５に導入される。更に詳細には、堆積プロセスガスは、吸込みマニホールド１１（図２に矢印４０で示す）を通り、従来の穿孔されたブロッカー板４２を通り、そして分散面板１３ａの孔１３ｂを通ってチャンバに流入される。
【００１９】
堆積ガス及びキャリアガスは、マニホールドに達する前にガス供給ライン８を通して混合装置９に入って混合され、それからマニホールド１１に送られる。通常、各プロセスガスの供給ラインには、（ｉ）プロセスガスのチャンバ流入を自動的に又は手動で遮断するために用いることができる数個の安全遮断バルブ（図示せず）と、（ｉｉ）供給ラインを通るガスの流れを測定する質量流量コントローラ（これも図示せず）とが設けられている。有毒ガスがプロセスで使用される場合は、数個の安全遮断バルブが従来の配置で各供給ラインに置かれる。
【００２０】
リアクタ１０で行われる堆積プロセスは、熱処理プロセス又はプラズマ励起プロセスのどちらかでありうる。プラズマ励起プロセスにおいて、ＲＦパワー供給源４４は、ガス分散面板１３ａとペデスタルとの間に電力を供給し、プロセスガス混合物を励起して、面板１３ａとペデスタルとの間の円柱形領域にプラズマを形成する（この領域を本明細書では・反応領域・と呼ぶ）。プラズマの成分は、反応し、ペデスタル１２に支持されている半導体ウエハの表面に所望の膜が堆積される。ＲＦパワー供給源４４は、混合周波数ＲＦパワー供給源であり、通常、１３．５６ＭＨｚの高ＲＦ周波（ＲＦ１）、３６０ＫＨｚの低ＲＦ周波（ＲＦ２）を供給し、真空チャンバ１５に導入された反応種の分解を促進する。
【００２１】
堆積プロセス中、排出路２３及び遮断バルブ２４を取り囲んでいるチャンバ本体の壁部１５ａを含むプロセスチャンバ１０の全体がプラズマによって加熱される。プラズマがオンされていないときは、高温の液体がプロセスチャンバの壁１５ａを通って循環し、チャンバは高温に維持される。チャンバ壁１５ａを加熱するために用いられる流体は、典型的な流体の種類、すなわち水ベースのエチレングリコール又はオイルベースの伝熱流体を含んでいる。この加熱によって、望ましくない反応生成物の凝縮が有益に低減又は排除される。またこの加熱によって、低温の真空通路の壁に凝縮して、ガスが流れていないときにプロセスチャンバに移動して戻った場合にプロセスを汚染する可能性のある、プロセスガスの揮発性生成物及び他の汚染物質が一層排除される。
【００２２】
層に堆積されなかったガス混合物の残余物（反応生成物を含む）は、チャンバから真空ポンプ（図示せず）によって排気される。特にガスは、反応領域を包囲している環状のスロット形オリフィス１６を通して、環状の排気プリナム１７に排気される。環状のスロット１６及びプリナム１７はチャンバの円筒形側壁１５ａ（壁にある上部絶縁ライニング１９を含む）の頂部と、円形チャンバ蓋２０の底部との間の隙間によって画されている。３６０゜の円対称で均一なスロットオリフィス１６及びプリナム１７は、ウエハ上にプロセスガスの均一な流れを達成し、ウエハ上に均一な膜を堆積するのに重要である。
【００２３】
ガスは、排気プリナム１７から排気プリナム１７の横延長部２１の下を流れ、のぞき窓２２を過ぎ、下方に延びるガス路２３を通り、真空遮断バルブ２４（本体は下部チャンバ壁１５ａと一体になっている）を過ぎ、フォアライン(foreline)（図示せず）を通して外部真空ポンプ（図示せず）に連結されている排出口２５に入る。
【００２４】
好ましくはアルミニウムのペデスタル１２のウエハ支持プラタ(platter)は、平行な同心円をなすように構成されているダブルフルターンシングルループ埋込みヒータ部材を用いて加熱される。このヒータ部材の外側部分は支持プラタの外周に隣接して通され、内側部分は小さな半径を有している方の同心円の軌跡上に通される。ヒータ用の電熱線はペデスタル１２のステムを通過する。
【００２５】
一般的に、チャンバライニング、ガス吹込みマニホールド面板及び他の多様なリアクタハードウエアのどれもが又は全てがアルミニウム又は陽極処理されたアルミニウム等の材料から作られている。このようなＣＶＤ装置の例が、「ＣＶＤプロセスチャンバ」という名称のZhao等に付与された米国特許第5,558,717号明細書の記載されている。第5,558,717号の特許は、譲受人であるアプライドマテリアルズインコーポレイテッドに譲渡され、本明細書に全体で援用されている。
【００２６】
ウエハがロボットブレード（図示せず）によって、チャンバ１０の側部の挿入／取出し口２６を通してチャンバの本体の中に及び中から移送されると、加熱ペデスタルアセンブリ１２及びウエハリフトピン１２ｂはリフト機構及びモータ３２によって上下動される。ペデスタル１２は、モータ３２によって処理位置１４とそれより低いウエハローディング位置との間を上下動される。モータ、供給ライン８に連結されているバルブ又は流量コントローラ２０、ガス送出し装置、スロットルバルブ３２、ＲＦパワー供給源４４並びにチャンバ及び基板の加熱システムは、コントロールライン３６（数本のみが図示されている）を介してそれら全てがシステムコントローラ３４によって制御されている。コントローラ３４は、光センサからのフィードバックによってスロットルバルブ及びサセプタ等の可動式機械アセンブリの位置を決定し、コントローラ３４の制御の下、適切なモータによって移動される。
【００２７】
好ましい実施形態において、システムコントローラは、ハードディスクドライブ（メモリ３８）、フロッピディスクドライブ及びプロセッサ３７を有している。プロセッサは、シングルボードコンピュータ（ＳＢＣ）、アナログインプット／アウトプットボード及びデジタルインプット／アウトプットボード、インターフェースボード並びにステッパモータコントロラボードを有している。ＣＶＤシステム１０の様々な部分が、ベルサモジューラヨーロピアンズ(Versa Modular Europeans（ＶＭＥ）)規格に従っており、その規格によってボード、カードケージ及びコネクタの寸法及び型が定められている。１６ビットデータバス及び２４ビットアドレスバスを有するバス構造もＶＭＥ規格によって定められている。
【００２８】
システムコントローラ３４によって、ＣＶＤ装置の全ての動きが制御されている。システムコントローラはシステムコントロールソフトウエアを実行する。そのソフトウエアは、メモリ３８等のコンピュータ読取り可能媒体に記憶されているコンピュータプログラムである。メモリ３８は、好ましくはハードディスクドライブであるが、他の種類のものであってもよい。コンピュータプログラムは、命令集合を含んでおり、その命令集合は、特定のプロセスのタイミング、ガスの混合、チャンバ圧、チャンバ温度、ＲＦ電力レベル、サセプタ位置及び他のパラメータを指示するものである。勿論、例えばフロッピディスク又は他の適当なドライブを含む他のメモリ素子に記憶されているもの等の他のコンピュータプログラムも、コントローラ３４を操作するのに用いることができる。
【００２９】
図５に示すように、使用者とコントローラ３４とのインターフェースは、ＣＲＴモニタ５０ａ及びライトペン５０ｂによってなされる。この図５は１以上のチャンバを含むことのできるマルチチャンバシステムのＣＶＤシステム１０及びシステムモニタの略図である。好ましい実施形態で、２つのモニタ５０ａが使用されており、１つはオペレータ用にクリーンルーム壁に取り付けられており、他方はサービス技術者用に壁の裏側に取り付けられている。両モニタ５０ａは同時に同じ情報を表示するが、ライトペン５０ｂは１つのみが可能である。ライトペン５０ｂはＣＲＴディスプレイによって発せられた光をペンの先端にあるライトセンサで検出する。特定の表示面又は機能を選択するために、オペレータはディスプレイ表示面の指定された領域に触れ、ペン５０ｂのボタンを押す。接触領域は特に明るい色に変化するか、新しいメニュー又は表示面がディスプレイされ、ライトペンとディスプレイ表示面との間で通信できたことが確認される。勿論、使用者がコントローラ３４と通信するために、キーボード、マウス又は他の指示若しくは通信装置等の他の装置を、ライトペン５０ｂの代わりに又はライトペン５０ｂに加えて使用することもできる。
【００３０】
膜を堆積するプロセスは、コントローラ３４で実行されるコンピュータプログラムプロダクトを用いて実施され得る。コンピュータプログラムコードは、68000アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートラン又は他のもの等の従来のどのコンピュータ読取り可能プログラミング言語によっても書かれることができる。プログラムコードとしては、単一のファイル又は複数のファイルに入力されており、従来のテキストエディタを使用して、コンピュータのメモリシステム等のコンピュータ使用可能媒体で具現化又はストアされているものが好適である。入力されたコードテキストが高級言語の場合、コードはコンパイルされ、その結果生じたコンパイラコードは次に、コンパイルされたウインドライブラリルーチンのオブジェクトコードとリンクする。システム使用者は、リンクされ且つコンパイルされたオブジェクトコードを実行するために、オブジェクトコードを呼び出し、そのコードをコンピュターシステムによってメモリにロードさせ、そのメモリからＣＰＵにそのコードを読取らせてコードを実行させ、プログラムで識別されたタスクを行わせる。
【００３１】
図６は、特定の実施形態に従った、システムコントロールソフトウエア、コンピュータプログラム７０の階層的コントロール構造を示したブロック図である。使用者は、ＣＲＴモニタに表示されたメニュー又は表示面に応じてプロセスセット番号及びプロセスチャンバ番号を、ライトペンを用いてプロセス選択サブルーチン７３に入力する。プロセスセットは、特定のプロセスを実行するのに必要なプロセスパラメータの所定の組合わせであり、予め決められたセット番号で識別される。プロセス選択サブルーチン７３は、（ｉ）所望のプロセスチャンバ、（ｉｉ）所望のプロセスを実行するようにプロセスチャンバを操作するのに必要な所望のプロセスパラメータのセットとを識別する。特定のプロセスを行うためのプロセスパラメータは、例えば、プロセスガスの組成及び流量、温度、圧力、ＲＦパワーレベル並びにＲＦ周波の低周波数等のプラズマ条件、冷却ガス圧及びチャンバ壁温度等のプロセス条件と関係しており、そのプロセス条件は使用者にレシピの形で提供されている。プロセスレシピによって特定されたパラメータは、ライトペン／ＣＲＴモニタインターフェースを用いて入力される。
【００３２】
プロセスをモニタする信号は、システムコントローラのアナログ入力ボード及びデジタル入力ボードによって提供され、プロセスを制御する信号は、ＣＶＤ装置１０のアナログ出力ボード及びデジタル出力ボードに出力される。
【００３３】
プロセスシーケンササブルーチン７５は、識別されたプロセスチャンバ及びプロセスパラメータのセットをプロセス選択サブルーチン７３から読み込むためと、多様なプロセスチャンバの制御操作のためとのプログラムコードを含んでいる。多数の使用者がプロセス組合せ番号及びプロセスチャンバ番号を入力することができ、或いは一人の使用者が多数のプロセス組合せ番号及びプロセスチャンバ番号を入力することができ、シーケンササブルーチン７５によって、選択されたプロセスが所望の順序にスケジュールされるように操作される。好ましくは、シーケンササブルーチン７５は以下のステップを行うプログラムコードを含んでいる。(i)プロセスチャンバの作動状況をモニタしてチャンバが使用されているか否かを決定するステップ、(ii)何のプロセスが使用されているチャンバ内で行われているかを決定するステップ、(iii)実行されるプロセスの型及びプロセスチャンバのアベイラビリティ(availability)をベースにして所望のプロセスを実行するステップ。ポーリング（polling）のような、プロセスチャンバが使用可能かをモニタする従来の方法を用いることができる。シーケンササブルーチン７５は、どのプロセスが実行されるかをスケジュールするときに、どのプロセスを優先させるかといったスケジュールを決定するために、選択したプロセスに対する、所望のプロセス状況と対比した使用プロセスチャンバの現状況若しくは使用者が入力した各々の特定のリクエストの「年代(age)」、又はシステムプログラマが含めることを望む他の関連あるファクタを考慮するように設計されることができる。
【００３４】
一旦、シーケンササブルーチン７５によって、どのプロセスチャンバ及びプロセスセットの組合わせが次に実行されるかが決定されると、シーケンササブルーチン７５は、特定のプロセスセットパラメータをチャンバ管理サブルーチン７７ａ〜７７ｃに渡してプロセスセットが実行される。チャンバ管理サブルーチン７７ａ〜７７ｃは、複数の処理タスクを、シーケンササブルーチン７５によって決定されたプロセスセットに従ってプロセスチャンバ１５内で制御するものである。例えば、チャンバ管理サブルーチン７７ａはプロセスチャンバ１５内のスパッタ及びＣＶＤプロセスの操作を制御するプログラムコードを含んでいる。チャンバ管理サブルーチン７７は、また多様なチャンバ構成要素サブルーチンを実行を制御し、それらのサブルーチンは、選択されたプロセスセットを実行するのに必要なチャンバ構成要素の操作を制御する。チャンバ構成要素サブルーチンの例としては、基板位置決めサブルーチン８０、プロセスガス制御サブルーチン８３、圧力制御サブルーチン８５、ヒータ制御サブルーチン８７及びプラズマ制御サブルーチン９０がある。当業者は、チャンバ１５内でどのようなプロセスの実行が望まれるかによって、他のチャンバ制御サブルーチンが含まれ得ることを容易に認識するであろう。操作中に、チャンバ管理サブルーチン７７ａは、実行される特定のプロセスセットに従って、プロセス構成要素サブルーチンを選択的にスケジュールするか又は呼び出す。チャンバ管理サブルーチン７７ａは、シーケンササブルーチン７５がどのプロセスチャンバ１５及びプロセスセットが次に実行されるかをスケジュールしたのと同様にプロセス構成要素サブルーチンをスケジュールする。通常、チャンバ管理サブルーチン７７ａは、個々の構成要素をモニタするステップと、実行されるプロセスセットのプロセスパラメータをベースにしてどの構成要素に操作が必要かを決定するステップと、モニタステップ及び決定ステップに応答してチャンバ構成要素サブルーチンを実行するステップとを含んでいる。
【００３５】
特定のチャンバ構成要素サブルーチンを図６を参照して説明する。基板位置決めサブルーチン８０はチャンバ構成要素を制御するプログラムコードを含んでおり、そのプログラムコードは基板をサセプタ１２上にローディングするためと、基板と基板をチャンバ１５内で望ましい高さに持ち上げてガス分散マニホールド１１との間の間隔を制御するため（これは任意事項である）に用いられるものである。基板がプロセスチャンバ１５内にローディングされると、サセプタ１２は基板を受けるように下げられ、その後サセプタ１２はチャンバ内で所望の高さに持ち上げられ、ＣＶＤプロセス中にガス分散マニホールドから第１の距離又は間隔で基板は維持される。操作中、チャンバ管理サブルーチン７７ａから転送されたサポート高さに関するプロセスセットパラメータに応じて、基板位置決めサブルーチン８０はサセプタの移動を制御する。
【００３６】
プロセスガス制御サブルーチン８３は、プロセスガス組成及び流量を制御するプログラムコードを有する。プロセスガス制御サブルーチン８３は、安全遮断バルブの開閉位置を制御し、また所望のガス流量を得るために質量流量コントローラの流量を増減する。プロセスガス制御サブルーチン８３は、全てのチャンバ構成要素サブルーチンと同様にチャンバ管理サブルーチン７７ａによって呼び出され、チャンバ管理サブルーチンから所望のガス流量に関するプロセスパラメータを受け取る。基本的に、プロセスガス流量制御サブルーチン８３は、ガス供給ラインを開けて、繰り返して、(i)必要な質量流量コントローラを読み取ること、(ii)読取り値を、チャンバ管理サブルーチン７７ａから受け取った所望のガス流量と比較すること、(iii)必要に応じてガス供給ラインの流量調整することの操作を行う。更に、プロセスガス制御サブルーチン８３は、ガス流量を危険流量に対してモニタするステップと、危険な状態が検出されたら安全遮断バルブを動作させるステップとを含んでいる。
【００３７】
プロセスの中には、反応プロセスガスがチャンバ内に導入される前にチャンバ内の圧力を安定させるために、ヘリウム又はアルゴン等の不活性ガスがチャンバ１５に流入されるものもある。プロセスガス制御サブルーチン８３は、これらのプロセスに対しては不活性ガスをチャンバ内の圧力を安定するために必要な時間チャンバ１５に流入するステップを含むようにプログラムされ、そして上述のステップは実行される。更に、プロセスガスが、例えばテトラエチルオルソシラン（ＴＥＯＳ）といった液体前駆物質から気化される場合、プロセスガス制御サブルーチン８３は、ヘリウム等の送出しガス（delivery gas）をバブラ(bubbler)アセンブリ内の液体前駆物質に通して泡立てるステップ又はヘリウム等のキャリアガスを液体噴射装置に導入するステップを含むように書込まれる。このタイプのプロセスにバブラが使用されると、プロセスガス制御サブルーチン８３は送出しガスの流れ、バブラ内の圧力及びバブラ温度を、所望のプロセスガス流量を得るように調整する。上述したように、所望のプロセスガス流量はプロセスパラメータとしてプロセスガス制御サブルーチン８３に転送される。更に、プロセスガス制御サブルーチン８３は、所望のプロセスガス流量を得るために必要な送出しガス流量、バブラ圧及びバブラ温度を、所定のガス流量に対する必要な値を含んでいる記憶された表にアクセスすることによって得るためのステップを含んでいる。一旦必要な値が得られると、それに応じて送出しガス流量、バブラ圧及びバブラ温度がモニタされ、必要な値と比較され、調整される。
【００３８】
圧力制御サブルーチン８５は、チャンバの排気装置１１５のスロットルバルブの開口部の大きさを調整することによって、チャンバ１５内の圧力を制御するためのプログラムコードを含んでいる。スロットルバルブの開口部の大きさは、全プロセスガス流、プロセスチャンバの大きさ及び排気装置１１５のポンピングの設定圧力に対応して、チャンバ圧を所望のレベルに制御するように設定されている。圧力制御サブルーチン８５が呼び出されると、所望の又は目標の圧力レベルが、チャンバ管理サブルーチン７７ａからパラメータとして受入れられる。圧力制御サブルーチン１４７は、チャンバに連結された１以上の従来圧力計を読むことによってチャンバ１５内の圧力を測定し、測定値を目標圧力と比較し、ＰＩＤ（比例、積分及び微分）値を目標圧力に対応させて記憶圧力表から得て、スロットルバルブを圧力表から得られたＰＩＤ値に従って調整するように作動する。また、圧力制御サブルーチン８５は、開口部がチャンバ１５を所望の圧力に調整する特定の大きさになるようにスロットルバルブを開閉するように書込まれることもできる。
【００３９】
ヒータ制御サブルーチン８７は、基板２０を加熱するのに用いられる加熱ユニットへの電流を制御するプログラムコードを含んでいる。加熱制御サブルーチン８７はまたチャンバ管理サブルーチン７７ａによって呼び出され、目標値又は設定値の温度パラメータを受信する。ヒータ制御サブルーチン８７は、サセプタ１２に配置されている熱電対の電圧出力を測定することによって温度を測定し、測定温度を設定温度と比較し、加熱ユニットに加えられる電流を増減し、設定温度を得る。温度は、記憶換算表の対応する温度を測定電圧から調べることにより、又は４次の多項式(a fourth order polynominal)を用いて温度を計算することによって得られる。埋込み型ループ状体がサセプタ１２を加熱するのに用いられる場合、ヒータ制御サブルーチン８７は、ループ状体に加えられる電流のランプ増減（ramp up/down）を漸次制御する。漸次的なランプ増減は、ランプの寿命を延ばしその信頼性を増加する。加えて、プロセス安全コンプライアンスを検出するように組込みフェールセーフモードを含めることができ、プロセスチャンバ１５が適当に準備されていない場合、加熱ユニットの操作を停止することができる。
【００４０】
プラズマ制御サブルーチン９０は、チャンバ１５内のプロセス電極に印加されるＲＦパワーレベルの低周波数及び高周波数をセットするためと、使用される低周波数のＲＦ周波をセットするためのプログラムコードを含んでいる。前に説明したチャンバ構成要素サブルーチンと同様に、プラズマ制御サブルーチン９０はチャンバ管理サブルーチン７７ａによって呼び出される。
【００４１】
上述のリアクタの記載は、主に説明するためのものであり、電子サイクロトロン共鳴（ＥＣＲ）プラズマＣＶＤ装置、誘導結合式ＲＦ高密度プラズマ装置等の他のプラズマＣＶＤ装置が用いられ得る。加えて、上述の装置の変形、例えばサセプタの設計、ヒータの設計、ＲＦパワー周波数、ＲＦパワーの接続位置及び他の部分の変更等を行うことも可能である。例えば、ウエハは石英ランプによって支持されて加熱されることも可能である。本発明の層及びその層を形成するための方法は、特定の装置及び特定のプラズマ励起方法に限定されない。
【００４２】
III．安定したハロゲンドープシリコン酸化膜の堆積
本発明は低い比誘電率、良好なギャップ充填特性及び高安定性を有する、共形なハロゲンドープ層を提供する。ＦＳＧフィルムが、ＳｉＦ4、ＴＥＯＳ、Ｏ2及び第２のフッ素ソースを含む処理ガスから堆積される本発明の好ましい実施形態は、以下に例として説明及び記載されている。本発明は、この好ましい実施形態のどの方法にも限定されることを意図するものでなく、他のプロセスガスからの他のＦＳＧ膜の形成及びハロゲンドープシリコン酸化膜に適応できる。
【００４３】
本発明の好ましい実施形態に従ってＳｉＦ4−ＦＳＧ膜を形成するために、真空ロックドアを通して真空チャンバ１５にウエハがローディングされ、サセプタ１２上に載置される（図７、ステップ２００）。サセプタは、次に処理位置１４に移動される（ステップ２０５）。処理位置１４内でウエハは、ガス分散マニホールド１１から約２００〜６００ｍｉｌ（５．０８〜１５．２４ｍｍ）（好ましくは約２２０〜３００ｍｉｌ（５．５９〜７．６２ｍｍ））に置かれている。
【００４４】
ウエハが適当に配置されたならば、ウエハ及びサセプタは、２００〜５００℃の温度に加熱され（ステップ２１０）、プロセスガスがガス分散マニホールドから反応チャンバに導入される（ステップ２１５）。好ましくは、ウエハ及びサセプタは約３００〜４５０℃に加熱される。プロセスガスは、第１のフッ素ソースとしてＳｉＦ4と、ＴＥＯＳと、Ｏ2の形での酸素と、比較的容易に自由フッ素に分解するＮＦ3又はＦ2等の第２のフッ素ソースとを含んでいる。実施の態様の中には、他のフッ素ソース（例えば、ＣＦ4、Ｃ2Ｆ6、ＴＥＦＳ、ＦＡＳＩ−４等）を、第２のフッ素ソースとして使用することが可能なものもある。しかしながら、膜を不安定にする一因となる炭素又は他の元素を含まない第２のフッ素ソースを使用することが好ましい。
【００４５】
第２のフッ素ソースの含有はプラズマの中に更なる自由フッ素を提供し、その自由フッ素は膜の成長のエッチング効果が向上されると考えられている。エッチングが向上すると、より良いギャップ充填能力と改善された安定性が提供される。第１のフッ素ソースの第２のフッ素ソースに対する比は、膜の安定特性及びギャップ充填を最大にするように正確に制御され得る。例えば、第１のフッ素ソースとしてＳｉＦ4が、第２のフッ素ソースとしてＮＦ3が使用された場合、チャンバへの過剰なＮＦ3の導入は膜の均一性、安定性及び堆積率に逆に作用する。各々のガスが導入される率は、ファクタの中でチャンバの堆積及び設計に依存しており、以下により詳細に論ずる。
【００４６】
約１〜１００ｔｏｒｒ（好ましくは約２〜１０ｔｏｒｒ）の間で選択される圧力が反応チャンバ内でセットされ、堆積中に真空ポンプ装置及びプロセスガスの導入（ステップ２２０）と関連してスロットルバルブ３２によって維持される。プロセス条件がセットされると、混合周波数ＲＦパワー源を用いてプラズマが形成される（ステップ２２５）。プラズマは選択された時間維持され、所望の厚さを有する層を堆積する。
【００４７】
パワー源は、高周波数が３〜１４ＭＨｚ（好ましくは１３．５６ＭＨｚ）且つ５０〜２０００Ｗ（約０．１〜３．９５Ｗ／ｃｍ2のパワー密度）、低周波数が約５００ＫＨｚ以下（好ましくは約３５０ＫＨｚ）且つ３００Ｗ以下で操作される。低周波数パワー源は、膜の堆積中のイオン衝撃を制御する。低周波数源が操作されるところでパワーを増加すると、イオン衝撃が増加し、膜の成長が更に安定する。従って低周波数パワー源４００Ｗ以上で操作されることが好ましく、所定のハードウエア形状に対して適当ならば、低周波数パワー源が約８００Ｗ以上で操作されることが更に一層好ましい。
【００４８】
堆積が完了した後、シリコン、酸素及びハロゲン元素の導入は止められ、プラズマは消える。そして、「ハロゲンドープシリコン酸化膜の安定性を改善する方法及び装置」という名称で、アプライドマテリアルズインコーポレイテッドに譲渡されている米国特許出願第08/616707号明細書に記載されているように、ヘリウム流は更に５〜１２０秒以上維持されて、膜がより一層安定化される（ステップ２３０）。この米国特許出願第08/616707号明細書は１９９６年３月１５日に出願されており、本明細書に援用されている。好ましくは、ヘリウム流は少なくとも更に約１０秒間維持される。この間、チャンバ温度及び圧力は変わらない。米国特許出願第08/616707号明細書に記載されているように、ヘリウムのみを流すステップは膜をアニールして、緩く結合した原子のより強い結合の形成及び／又は堆積膜からの移動を可能にすると考えられている。原子が堆積膜からガス放出すると、ヘリウム流はガス放出した原子を運び去るので、原子は膜表面の他の原子と結合又は反応して更なる緩い結合を形成することはない。ヘリウムアニールステップ中に、堆積温度（例えば〜６００℃）より高い温度にチャンバを加熱して、更に膜を安定させることも可能である。しかし、好ましくはチャンバ温度は、堆積金属ラインが損傷をうけないように約４５０℃以下に維持される。
【００４９】
本発明の、この好ましい実施形態で、ガスは以下に示すステップ２１５の範囲の速度で導入される。ＴＥＯＳは、室温では液体であるが、液体噴射バルブ等を用いて気化された後、ヘリウムキャリアガスと混合される。ＴＥＯＳは、液体噴射バルブへ、約５００〜３０００ｍｇｍ（正味流量約９６０〜５７６０ｓｃｃｍに相当する）で導入される。Ｏ2はチャンバに約２００〜２０００ｓｃｃｍで導入される。ヘリウムは本明細書に援用されている米国特許出願第08/616707号明細書に記載されているように、高速で導入される。一実施形態において、高速のヘリウム導入速度は、ＴＥＯＳに対して１６００ｓｃｃｍのヘリウムキャリアガス流量であり、異なったガスラインから導入されるヘリウム流量は１０００ｓｃｃｍで提供される。
【００５０】
ＳｉＦ4がチャンバに導入される速度は、ＦＳＧ膜の所望のフッ素濃度に依存しているが、０．５〜５．７パーセント（フーリエ変換赤外分光（ＦＴＩＲ）のＳｉＦ結合に対するＳｉＦ＋ＳｉＯ結合のピーク面積の比によって測定）のＳｉＦ4−ＦＳＧを含むＦＳＧ膜に対して一般的に約１００〜４０００ｓｃｃｍであろう。選択したパーセントを有するＳｉＦ4−ＦＳＧのＦＳＧ膜の堆積に使用されるＳｉＦ4のＴＥＯＳに対する最適な比は、プラズマのパワー密度及び他のファクタに依存している。高周波数ＲＦパワーが１３５０Ｗ（パワー密度２．６７Ｗ／ｃｍ2）のとき、ＳｉＦ4のＴＥＯＳに対する最適な比は、１％のＳｉＦ4−ＦＳＧ膜に対して約０．１６９：１（２０００ｍｇｍに対して６５０ｓｃｃｍであり、約３８４０ｓｃｃｍの正味流量と等価）で、５．７％のＳｉＦ4−ＦＳＧ膜に対して約１．８２３：１（１０００ｍｇｍに対して３５００ｓｃｃｍであり、約１９２０ｓｃｃｍの正味流量と等価）である。高パワー密度のときは、同様の膜を堆積するのに少ないＳｉＦ4が使用される。
【００５１】
本実施形態の第２のフッ素ソース（ＮＦ3又はＦ2）が３０〜５００ｓｃｃｍの割合で導入される。プロセスガスでのＳｉＦ4と第２のフッ素ソースの組合わせは、安定した膜の堆積をもたらし、ただＳｉＦ4、ＮＦ3又はＦ2等の一つのフッ素ソースから堆積されたＦＳＧ膜よりも良好なギャップ充填及び他の特性を有する
ＳｉＦ4を使用すると、プラズマ内に余分のシリコンが提供され、もって膜の堆積率が増加する。ＳｉＦ4は、また安定したＳｉＦの網目の成長を促進する。一方ＮＦ3又はＦ2は、プラズマ内で分解されるのが比較的容易であり、更なる自由フッ素ソースを提供し、成長する膜のエッチング効果を向上し、もってギャップ充填能力を増加する。ＮＦ3又はＦ2が導入される比は、プラズマに対して過剰な自由フッ素を提供しないように制御されるべきである。過剰なＮＦ3又はＦ2がチャンバに導入されると、プラズマ中の過剰なフッ素が、成長している膜を過剰にエッチングし、堆積速度の減少及び均一性の問題をもたらす。従って、ＮＦ3又はＦ2のいずれかの、ＳｉＦ4に対する比は、約０．０１２５：１から０．５：１までの間にあるのが好ましい。
【００５２】
更に、シリコンソースの酸素ソースに対する比は或る所定の比を越えて大きくされるのが好ましい（所定の比とは、そのように比を大きくせずに、単一のハロゲンドーパントのみを用いて膜を堆積する場合に最適となる比）。好ましい一実施形態において、ＴＥＯＳの酸素に対する比は約１．９：１から５．８：１までの間である。更に好ましくは、比は約３．８５１：１（例えば２０００ｍｇｍ（３８４０ｓｃｃｍと等価）のＴＥＯＳ及び１０００ｓｃｃｍのＯ2）。反応に用いることのできる酸素の量が、シリコンの量と比べて比較的少ない場合、成長している膜のＯＨ結合の形成を低減し、むしろ水分を吸収し膜の不安定性をもたらすと信じられている。
【００５３】
上述したガス導入速度はアプライドマテリアルズインコーポレイテッドによって製造された５．９リットルの堆積を有する抵抗加熱ＤｘＺ ＤＣＶＤチャンバをベースにしていることを理解されたい。他の実施形態において、ガスが導入される実際の速度は、設計及び／又は容積が異なると変化するであろう。
【００５４】
一実施形態においては、プロセスガスの全ての成分が最初に同時にチャンバに導入される。ステップ２１５のこのようなガス成分の同時導入の変形として、本発明の好ましい実施形態では、成分の導入は厳密な順序で行われる。これらの実施形態において、ヘリウム又は他のガスが、堆積チャンバに始めに導入され、ＴＥＯＳ及びフッ素ソースが導入される前にヘリウムからプラズマが形成される。次に、「境界面でのプラズマ励起ＣＶＤ膜の膜質を改良する方法及び装置」という名称の、１９９６年２月９日に出願された、発明者Anand Gupta, Virendra V.S.Rana, Amrita Verma, Mohan K.Bhan及び Sudhakar Subrahmanyamによる米国特許出願第08/599,270号明細書に記載されているように、ＴＥＯＳ、ＳｉＦ4及び第２のフッ素ソースはプラズマが全出力に達した後に導入される。この米国特許出願第08/599,270号は、アプライドマテリアルズインコーポレイテッドに譲渡され、本明細書に全ての用途において援用されている。このようなプロセス順序は、プラズマが起こる一方で反応ガス同士に起こる可能性のある不完全な反応を最小にし、従って更に膜の安定性及び品質を改善する。
【００５５】
ＩＶ．試験結果及び測定値
本発明の有効性を示すため、本発明の方法の利益を用いる場合と用いない場合で様々なＦＧＳ膜を堆積する実験を行った。これらの実験は、アプライドマテリアルズイコンーポレイテッド製の抵抗加熱ＤｘＺチャンバで行われた。ＤｘＺチャンバは、２００ｍｍウエハ用であり、同様にアプライドマテリアルズインコーポレイテッド製のＰ５０００基板プロセスシステム内に置かれている。
【００５６】
実験では、３つの異なったＦＳＧ膜が低抵抗シリコンウエハ上に堆積された。各々の膜の堆積は、チャンバ内への２１００ｓｃｃｍの速度のＳｉＦ4、１０００ｓｃｃｍのＯ2、１６００ｓｃｃｍのヘリウムキャリアガスと混合された２０００ｍｇｍのＴＥＯＳ及びチャンバ内へ１０００ｓｃｃｍで導入される第２のヘリウムソースの導入を含んでいる。第１の膜（基板１）の場合、ＮＦ3はプロセスガスに加えられない。第２及び第３の膜（基板２及び基板３）の場合、ＮＦ3はそれぞれ５０ｓｃｃｍ及び１００ｓｃｃｍで加えられる。それぞれの膜に対して均一性、応力、反射率及び比誘電率を測定した。測定結果を以下の表１に示す。
【００５７】
【表１】
【００５８】
Ｖ． 代表的な構造体
図９は、本発明に従ったＣＭＯＳ集積回路４００の簡略化した断面図である。図示の如く、集積回路４００はＮＭＯＳトランジスタ４０３とＰＭＯＳトランジスタ４０６とを有しており、これらは、フィールド酸化物領域４２０によって分離し電気的に絶縁される。トランジスタ４０３と４０６はそれぞれ、ソース領域４１２と、ドレイン領域４１５と、ゲート領域４１８とを有している。
【００５９】
プリメタル誘電層４２１が、トランジスタ４０３とトランジスタ４０６をメタル層Ｍ１から隔て、コンタクト４２４によりメタル層Ｍ１とこれらトランジスタの間を接続している。メタル層Ｍ１は、集積回路４００に含まれる４つのメタル層Ｍ１〜Ｍ４の中の１つである。メタル層Ｍ１〜Ｍ４のそれぞれは、メタル間誘電層ＩＭＤ１、ＩＭＤ２、ＩＭＤ３によりそれぞれ、隣接メタル層から隔てられている。この隣接メタル層は、バイア４２６によって所定の開口部に接続される。メタル層Ｍ４の上には、平坦化されたパッシベーション層４３０が堆積する。
【００６０】
本発明の誘電層を、集積回路４００に示されるそれぞれの誘電層に用いてもよいが、この場合は、好ましい具体例の形成に用いられるＰＥＣＶＤと共に、低比誘電率、良好なギャップ充填特性等の膜の物理的特性が、ＩＭＤ１〜ＩＭＤ３のメタル間誘電層で示されている隣接メタル層同士の間の絶縁層として更に有用である。通常、このようなメタル間誘電層は、厚さ０．２〜０．３ミクロンである。
【００６１】
また、本発明の誘電層は、集積回路によっては含まれていることもあるダマシーン層(damascene layers)に用いてもよい。ダマシーン層では、ブランケットＦＳＧ層が基板上に形成され、選択的に基板までのエッチングがなされた後メタルで充填され、エッチバック又は研磨がなされて、Ｍ１のようなメタルコンタクトを形成する。メタル層を堆積した後、第２のブランケットＦＳＧ層を堆積し、選択的にエッチングする。そして、エッチング領域をメタルで充填し、エッチバック又は研磨を行いバイア４２６を形成する。
【００６２】
この簡略化した集積回路２００は、例示の目的のみのためのものであることが理解されよう。いわゆる当業者は、本発明の方法を用いてマイクロプロセッサ、アプリケーションスペシフィック集積回路（ＡＳＩＣＳ）、メモリーデバイス等のその他の集積回路を製造することができる。更に、 本発明の方法は、ＢｉＣＭＯＳ、ＮＭＯＳ、及びバイポーラ等の技術を用いる集積回路の製造に用いられる。
【００６３】
本発明のいくつかの実施形態について充分に説明したが、当業者には、本発明に従って低い比誘電率の酸化物層を堆積する他の均等な方法又は代替的な方法が明らかであろう。例えば、ここに説明した具体例はＴＥＯＳをシリコンソースとして用いＯ2 を酸素ソースとして用いているが、シラン等の他のシリコンソース、Ｎ2Ｏ 、ＣＯなどの他の酸素ソースなど、他のソースを用いることも可能である。またＳｉＦ4以外のフッ素ソース（例えばＣ2Ｆ6又はＴＥＦＳ）を用いてもよい。このような代替なものや均等なものは、本発明の範囲に含まれる。
【図面の簡単な説明】
【図１】本発明に従った化学気相堆積装置の一実施形態の垂直断面図である。
【図２】本発明に従った化学気相堆積装置の一実施形態の垂直縦断面図である。
【図３】図１に示すＣＶＤチャンバの部分的な分解斜視図である
【図４】図１に示すＣＶＤチャンバの部分的な分解斜視図である
【図５】１以上のチャンバを設けることの可能なマルチチャンバ装置内の装置モニタ及びＣＶＤ装置１０の簡略図である。
【図６】本発明にしたがった、システム制御ソフトウエア（コンピータプログラム７０）の階層制御構造のブロック図である。
【図７】本発明の方法の実施形態に従ったハロゲンドープシリコン酸化膜の形成のプロセスステップを示したフローチャートである。
【図８】（Ａ）及び（Ｂ）は、本発明の利益がある場合とない場合の、堆積膜内のＨ2Ｏ、ＨＦ及びＦのアウトガスを比較した熱吸収スペクトルのグラフである。
【図９】本発明の方法に従って製造された半導体デバイスの簡略断面図である。
【符号の説明】
１０…化学気相堆積装置、１１…ガス散布マニホールド、１２…ペデスタル、１４…処理位置、１５…プロセスチャンバ（リアクタチャンバ）、２０…チャンバ蓋、２４…遮断バルブ、３４…コントローラ、３７…プロセッサ、３８…メモリ、４４…ＲＦパワー供給源、５０ａ…ＣＲＴモニタ、５０ｂ…ライトペン、７３…プロセス選択サブルーチン、７５…シーケンササブルーチン、７７…チャンバ管理サブルーチン、８０…基板位置決めサブルーチン、８３…プロセスガス制御サブルーチン、８５…圧力制御サブルーチン、８７…ヒータ制御サブルーチン、９０…プラズマ制御サブルーチン、４００…集積回路、４０３…ＮＭＯＳトランジスタ、４０６…ＰＭＯＳトランジスタ、４１２…ソース領域、４１５…ドレイン領域、４１８…ゲート領域、４２１…プリメタル層、４２４…コンタクト、４２６…バイア、４３０…パッシベーション層。
Claims (9)
- リアクタチャンバ内の基板上にフッ素ドープシリコン酸化層を堆積するための方法であって、
第１のフッ素ソース、前記第１のフッ素ソースと異なる第２のフッ素ソース、シリコンソース及び酸素ソースを含むプロセスガスを前記チャンバ内に導入するステップと、
前記プロセスガスからプラズマを形成し、前記フッ素ドープシリコン酸化層を前記基板上に堆積するステップと、
を含む方法。 - 前記第１のフッ素ソースがＳｉＦ4を含み、前記シリコンソースが気化されたテトラエトキシシラン（ＴＥＯＳ）を含む請求項１に記載の方法。
- 前記第２のフッ素ソースがＮＦ3又はＦ2を含む請求項２に記載の方法。
- 前記第２のフッ素ソースの前記第１に対する比が、０．０１２５：１〜０．５：１である、請求項３に記載の方法。
- 前記フッ素ドープシリコン酸化層の堆積中、１〜５トールの圧力を設定し、維持するステップを更に含む、請求項３に記載の方法。
- 真空チャンバを形成するためのハウジングと、
基板を保持するための、前記ハウジングの中に配置された基板ホルダと、
プロセスガスを前記真空チャンバに導入して、前記基板上に層を堆積するためのガス送出し装置と、
前記プロセスガスからプラズマを形成するように構成されているプラズマ発生装置と、
前記ガス送出し装置及び前記プラズマ発生装置を制御するためのコントローラと、
前記化学気相堆積リアクタ装置の操作管理を具現化したコンピュータ読取り可能プログラムを有するコンピュータ読取り可能媒体を含む、前記コントローラに連結されているメモリと、
を具備する基板処理装置であって、前記コンピュータ読取り可能プラグラムは、
第１のフッ素ソース、前記第１のフッ素ソースと異なる第２のフッ素ソース、シリコンソース及び酸素ソースを含むプロセスガスを前記チャンバ内に導入するように前記ガス送出しシステムを制御する第１の命令集合と、
前記プロセスガスからプラズマを形成して、前記基板上に前記フッ素ドープシリコン酸化層を堆積するように前記プラズマ発生装置を制御する第２の命令集合と、
を備える、基板処理装置。 - 前記第１の命令集合が、前記シリコンソースとして気化されたＴＥＯＳを前記チャンバに導入するように前記ガス送出し装置を制御する請求項６に記載の基板処理装置。
- 前記第１の命令集合が、前記第１のフッ素ソースとしてＳｉＦ4を前記チャンバに導入するように前記ガス送出し装置を制御する請求項７に記載の基板処理装置。
- 前記第１の命令集合が、前記第２のフッ素ソースとしてＮＦ3又はＦ2を前記チャンバに導入するように前記ガス送出し装置を制御する請求項８に記載の基板処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/736555 | 1996-10-24 | ||
| US08/736,555 US5827785A (en) | 1996-10-24 | 1996-10-24 | Method for improving film stability of fluorosilicate glass films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10199873A JPH10199873A (ja) | 1998-07-31 |
| JP4138052B2 true JP4138052B2 (ja) | 2008-08-20 |
Family
ID=24960335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29278197A Expired - Fee Related JP4138052B2 (ja) | 1996-10-24 | 1997-10-24 | フッ化ケイ酸ガラス膜の膜安定性向上のための方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5827785A (ja) |
| JP (1) | JP4138052B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167601A (ja) * | 1994-12-13 | 1996-06-25 | Sony Corp | 半導体装置の製造方法 |
| US6191026B1 (en) * | 1996-01-09 | 2001-02-20 | Applied Materials, Inc. | Method for submicron gap filling on a semiconductor substrate |
| US6042901A (en) * | 1996-02-20 | 2000-03-28 | Lam Research Corporation | Method for depositing fluorine doped silicon dioxide films |
| US6001728A (en) * | 1996-03-15 | 1999-12-14 | Applied Materials, Inc. | Method and apparatus for improving film stability of halogen-doped silicon oxide films |
| JPH10242142A (ja) * | 1997-02-21 | 1998-09-11 | Nippon Asm Kk | 半導体素子とその製造方法 |
| US6228781B1 (en) | 1997-04-02 | 2001-05-08 | Applied Materials, Inc. | Sequential in-situ heating and deposition of halogen-doped silicon oxide |
| US6551665B1 (en) * | 1997-04-17 | 2003-04-22 | Micron Technology, Inc. | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers |
| US6077764A (en) | 1997-04-21 | 2000-06-20 | Applied Materials, Inc. | Process for depositing high deposition rate halogen-doped silicon oxide layer |
| US6451686B1 (en) * | 1997-09-04 | 2002-09-17 | Applied Materials, Inc. | Control of semiconductor device isolation properties through incorporation of fluorine in peteos films |
| US6121164A (en) * | 1997-10-24 | 2000-09-19 | Applied Materials, Inc. | Method for forming low compressive stress fluorinated ozone/TEOS oxide film |
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| US6667553B2 (en) | 1998-05-29 | 2003-12-23 | Dow Corning Corporation | H:SiOC coated substrates |
| US6159871A (en) | 1998-05-29 | 2000-12-12 | Dow Corning Corporation | Method for producing hydrogenated silicon oxycarbide films having low dielectric constant |
| JP2000150387A (ja) * | 1998-11-18 | 2000-05-30 | Applied Materials Inc | 配管系構造及び配管系ユニット |
| US6159870A (en) * | 1998-12-11 | 2000-12-12 | International Business Machines Corporation | Borophosphosilicate glass incorporated with fluorine for low thermal budget gap fill |
| US6372301B1 (en) * | 1998-12-22 | 2002-04-16 | Applied Materials, Inc. | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide |
| US6180540B1 (en) | 1999-02-18 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Method for forming a stabilized fluorosilicate glass layer |
| US6261975B1 (en) * | 1999-03-04 | 2001-07-17 | Applied Materials, Inc. | Method for depositing and planarizing fluorinated BPSG films |
| US6936310B1 (en) * | 1999-04-02 | 2005-08-30 | Sharp Kabushiki Kaisha | Plasma processing method |
| US6821571B2 (en) | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
| US6583069B1 (en) | 1999-12-13 | 2003-06-24 | Chartered Semiconductor Manufacturing Co., Ltd. | Method of silicon oxide and silicon glass films deposition |
| US6541400B1 (en) | 2000-02-09 | 2003-04-01 | Novellus Systems, Inc. | Process for CVD deposition of fluorinated silicon glass layer on semiconductor wafer |
| US6355581B1 (en) * | 2000-02-23 | 2002-03-12 | Chartered Semiconductor Manufacturing Ltd. | Gas-phase additives for an enhancement of lateral etch component during high density plasma film deposition to improve film gap-fill capability |
| JP2002057212A (ja) * | 2000-08-09 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置、及び半導体装置の製造方法 |
| US6232217B1 (en) | 2000-06-05 | 2001-05-15 | Chartered Semiconductor Manufacturing Ltd. | Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening |
| US6794311B2 (en) | 2000-07-14 | 2004-09-21 | Applied Materials Inc. | Method and apparatus for treating low k dielectric layers to reduce diffusion |
| JP3712356B2 (ja) * | 2000-10-23 | 2005-11-02 | アプライド マテリアルズ インコーポレイテッド | 成膜方法および半導体装置の製造方法 |
| US6511922B2 (en) * | 2001-03-26 | 2003-01-28 | Applied Materials, Inc. | Methods and apparatus for producing stable low k FSG film for HDP-CVD |
| US7074489B2 (en) * | 2001-05-23 | 2006-07-11 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
| US6716770B2 (en) * | 2001-05-23 | 2004-04-06 | Air Products And Chemicals, Inc. | Low dielectric constant material and method of processing by CVD |
| JP3504940B2 (ja) | 2002-05-17 | 2004-03-08 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US20050009367A1 (en) * | 2003-07-09 | 2005-01-13 | Taiwan Semiconductor Manufacturing Co. | Novel method to increase fluorine stability to improve gap fill ability and reduce k value of fluorine silicate glass (FSG) film |
| US7226875B2 (en) * | 2004-11-30 | 2007-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for enhancing FSG film stability |
| WO2020046980A1 (en) * | 2018-08-29 | 2020-03-05 | Applied Materials, Inc. | Non-uv high hardness low k film deposition |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4894352A (en) * | 1988-10-26 | 1990-01-16 | Texas Instruments Inc. | Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride |
| JP2960466B2 (ja) * | 1990-03-19 | 1999-10-06 | 株式会社日立製作所 | 半導体デバイスの配線絶縁膜の形成方法及びその装置 |
| US5045346A (en) * | 1990-07-31 | 1991-09-03 | Gte Laboratories Incorporated | Method of depositing fluorinated silicon nitride |
| US5290383A (en) * | 1991-03-24 | 1994-03-01 | Tokyo Electron Limited | Plasma-process system with improved end-point detecting scheme |
| JPH04341568A (ja) * | 1991-05-16 | 1992-11-27 | Toshiba Corp | 薄膜形成方法及び薄膜形成装置 |
| JP3670277B2 (ja) * | 1991-05-17 | 2005-07-13 | ラム リサーチ コーポレーション | 低い固有応力および／または低い水素含有率をもつＳｉＯ▲Ｘ▼フィルムの堆積法 |
| US5182000A (en) * | 1991-11-12 | 1993-01-26 | E. I. Du Pont De Nemours And Company | Method of coating metal using low temperature plasma and electrodeposition |
| JP3688726B2 (ja) * | 1992-07-17 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
| US5571571A (en) * | 1993-06-16 | 1996-11-05 | Applied Materials, Inc. | Method of forming a thin film for a semiconductor device |
| JP3204836B2 (ja) * | 1994-03-25 | 2001-09-04 | 東京エレクトロン株式会社 | プラズマ処理方法およびプラズマ処理装置 |
| US5563105A (en) * | 1994-09-30 | 1996-10-08 | International Business Machines Corporation | PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element |
| US5571576A (en) * | 1995-02-10 | 1996-11-05 | Watkins-Johnson | Method of forming a fluorinated silicon oxide layer using plasma chemical vapor deposition |
| US5643640A (en) * | 1995-11-27 | 1997-07-01 | International Business Machines Corporation | Fluorine doped plasma enhanced phospho-silicate glass, and process |
-
1996
- 1996-10-24 US US08/736,555 patent/US5827785A/en not_active Expired - Lifetime
-
1997
- 1997-10-24 JP JP29278197A patent/JP4138052B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10199873A (ja) | 1998-07-31 |
| US5827785A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138052B2 (ja) | フッ化ケイ酸ガラス膜の膜安定性向上のための方法及び装置 | |
| EP0874391B1 (en) | Process for depositing a Halogen-doped SiO2 layer | |
| US6020035A (en) | Film to tie up loose fluorine in the chamber after a clean process | |
| US8143174B2 (en) | Post-deposition treatment to enhance properties of Si-O-C low K films | |
| US6583497B2 (en) | Surface treatment of c-doped SiO2 film to enhance film stability during O2 ashing | |
| US6899763B2 (en) | Lid cooling mechanism and method for optimized deposition of low-K dielectric using TR methylsilane-ozone based processes | |
| US6635575B1 (en) | Methods and apparatus to enhance properties of Si-O-C low K films | |
| US6149974A (en) | Method for elimination of TEOS/ozone silicon oxide surface sensitivity | |
| US6602806B1 (en) | Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film | |
| US6566278B1 (en) | Method for densification of CVD carbon-doped silicon oxide films through UV irradiation | |
| US6523494B1 (en) | Apparatus for depositing low dielectric constant oxide film | |
| US5908672A (en) | Method and apparatus for depositing a planarized passivation layer | |
| US6035803A (en) | Method and apparatus for controlling the deposition of a fluorinated carbon film | |
| EP1050601A1 (en) | Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film | |
| US6451686B1 (en) | Control of semiconductor device isolation properties through incorporation of fluorine in peteos films | |
| US6753270B1 (en) | Process for depositing a porous, low dielectric constant silicon oxide film | |
| EP1054444A1 (en) | Process for depositing a porous, low dielectric constant silicon oxide film | |
| EP1050600B1 (en) | Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |