JP4139321B2 - 発光ダイオードの製造方法 - Google Patents

Description

本発明は、化合物半導体から成る発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）に関わり、特に、電流ブロック層を備え、高輝度であり、且つ安価に製造することのできる発光ダイオードに関する。

ＡｌＧａＩｎＰ系材料は、窒化物を除くIII−Ｖ族化合物半導体の中で最大のバンドギャップを有する直接遷移型半導体であり、５６０nm〜６６０nmの発光帯域において非常に高い輝度が得られることから、現在でも盛んに研究・開発が行われている。しかし最近の動向として、ＡｌＧａＩｎＰ系発光ダイオードは低価格化競争の最中にあり、各社メーカー共に発光ダイオードの原価低減、スループット向上に努めている。

ここで、ＡｌＧａＩｎＰ系発光ダイオードの製造におけるコストは、主に電流拡散層が占めている。この要因として、一つには高輝度を得るためには電流拡散層の膜厚を厚くする必要があることが挙げられる。この問題の解決には、電流拡散層としての材料にできるだけ抵抗の低い値が得られる材料を用いるのが有効とされ、電流拡散層としての材料は主にＧａＰ、ＡｌＧａＡｓから成っている。しかしこれらの抵抗率の低い材料を用いても、やはり電流分散効果を良くして、発光ダイオードの高輝度化、低動作電圧化を図るためには、この電流拡散層の膜厚を大体８μｍ以上とする必要があった。すると、電流拡散層の成長に掛かる原料費用が多くなり、更には、成長に掛かる時間がスループットを悪化させ、総合的にＡｌＧａＩｎＰ系発光ダイオードの製造原価を高くしていた。

この解決手段としては、半導体による電流拡散層の代わりに、キャリア濃度が非常に高く、薄い膜厚で十分な電流分散効果を得ることができる方法として、金属酸化物のＩＴＯ膜から成る透明導電膜を用いる方法が開発されている。

また、ＬＥＤとして充分な特性を達成させるための方法として、半導体最上層、つまり透明電極とクラッド層の間にｐ型ＧａＡｓコンタクト層を用いることにより、ＩＴＯ電極との接触抵抗を低下させる技術が開発されている。このような技術により、ＬＥＤ特性を悪くすることなく、上記金属酸化物である透明導電膜をＬＥＤに用いることができるようになった。このため金属酸化物窓層の膜厚が薄くできるため、低コスト化に大きく寄与した。

更にまた、高輝度を得る別の方策として、電流ブロック層を備えた電流狭窄型の発光ダイオードが提案されている（例えば特許文献１参照）。この特許文献１に示された発光ダイオードでは、発光層と電流拡散層との間に、電流拡散層と逆の導電性を有する半導体層を成長させ、これを選択的にエッチングし、電流ブロック層のパターンニングを行う。その後、その電流ブロック層上に電流拡散層を再成長させることで電流狭窄型発光ダイオードを得ている。
特開２００２−６４２１９号公報

しかしながら、特許文献１の方法では、ＭＯＣＶＤ法による成長工程が二度必要になる為、発光ダイオードの製造原価を低減することが難しい。特にＭＯＣＶＤ装置については、１成長におけるウェハの処理枚数が少ない為、スループットが悪く、製造コストが高くなってしまう。

従って本発明の目的は、上記の問題点を解決し、従来の電流ブロック層を備えた発光ダイオードよりも生産性に優れ、且つ低コストで製造することのできる高輝度発光ダイオードを提供することにある。

上記目的を達成するため、本発明は、次のように構成したものである。

請求項１の発明に係る発光ダイオードの製造方法は、基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層を順次設けて発光部を形成し、さらに該発光部上に高濃度に導電型決定不純物を含有したオーミックコンタクト層を設ける第１工程と、
前記オーミックコンタクト層上に、ポジレジスト膜から成り、上辺が短く下辺が長いテーパー状の電流ブロック層と、ＩＴＯ膜からなる透明導電膜とを設ける第２工程と、
前記第１工程と前記第２工程により形成される発光ダイオード用エピタキシャルウエハに、ワイヤボンディングが行われる表面電極を前記電流ブロック層の直上に位置するように形成すると共に、ダイボンディングが行われる裏面電極を前記基板側に形成する第３工程とを有することを特徴とする。ここで高濃度に導電型決定不純物を含有したオーミックコンタクト層とは、１×１０¹⁹／cm³以上の例えばＺｎを含有したオーミックコンタクト層を意味する。

請求項２の発明は、請求項１に記載の発光ダイオードの製造方法において、前記電流ブロック層の表面側の面積が前記表面電極と同等またはそれ以上の面積を有することを特徴とする。

請求項３の発明は、請求項１乃至２のいずれかに記載の発光ダイオードの製造方法において、前記基板がＧａＡｓ又はＳｉであり、前記発光部がＧａＩｎＰ、ＡｌＩｎＰ、またはＡｌＧａＩｎＰから成ることを特徴とする。

請求項４の発明は、請求項１乃至３のいずれかに記載の発光ダイオードの製造方法において、前記高濃度に導電型決定不純物を含有したオーミックコンタクト層が、ＧａＡｓからＡｌ混晶比０．３までのＡｌＧａＡｓであることを特徴とする。

請求項５の発明は、請求項１乃至４のいずれかに記載の発光ダイオードの製造方法において、前記コンタクト層の膜厚が１nm以上５０nm以下であることを特徴とする。

請求項６の発明は、請求項１乃至５のいずれかに記載の発光ダイオードの製造方法において、前記ＩＴＯ膜から成る透明導電膜の膜厚が２００nm以上５００nm以下であることを特徴とする。

請求項７の発明は、請求項１乃至６のいずれかに記載の発光ダイオードの製造方法において、前記ＩＴＯ膜から成る透明導電膜が真空蒸着法により形成されていることを特徴とする。

＜発明の要点＞
本発明によれば、電流拡散層として透明導電膜であるＩＴＯ膜を用い、更に発光部と上記ＩＴＯ膜との間に電流ブロック層を備えた構造の発光ダイオードにおいて、上辺が短く下辺が長いテーパー状の該電流ブロック層を表面金属の直下に、ポジ型のフォトレジスト膜が形成された発光ダイオード用エピタキシャルウエハを発光ダイオードに加工することで、生産性に優れ、且つ低コストで製造することのできる高輝度発光ダイオードを得ることができる。

電流ブロック層に用いるフォトレジスト膜は、その特性上、エピタキシャル層表面に空間を作らず、且つ断線することを未然に防止する為、ポジレジスト膜を用いる必要がある。

本発明の発光ダイオードの製造方法は、電流拡散層として透明導電膜であるＩＴＯ膜を用い、更に発光部とＩＴＯ膜との間にポジ型のフォトレジスト膜によって形成した上辺が短く下辺が長いテーパー状の電流ブロック層を表面金属の直下に備えた発光ダイオード用エピタキシャルウエハをチップ形状に加工し、ダイボンディング、ワイヤボンディングを行う方法である。

本発明では、電流ブロック層がフォトレジスト膜によって形成されているため、本発明に示した発光ダイオードの構造を採ることにより、従来の電流ブロック層を備えた電流狭窄型の発光ダイオードよりも画期的にスループットが高く、且つ極めて製造コストの低い発光ダイオードを作製できる様になった。これは、従来の電流ブロック層の形成方法が、主にＭＯＣＶＤ法によって形成される半導体層であり、更に該電流ブロック層の上に形成する電流拡散層が再びＭＯＣＶＤ法による半導体層によって形成されていたことに依存する。つまり、本明細書中に示した従来の方法によると、１回目のエピタキシャル成長後、エピタキシャルウェハ上にフォトレジストを用いてパターンニング、更に電流ブロック層の形状にする為のエッチング工程が必要であるが、本発明においては、単純にフォトレジストによるパターンニングのみで終息する。

更に、ＭＯＣＶＤ法による１バッチあたりのウェハ処理枚数はせいぜい６枚から１０枚程度であるのに対し、ＩＴＯ膜を形成する真空蒸着装置においては１バッチあたり６０枚から９０枚の処理が可能であることからも、本発明による電流狭窄型の発光ダイオードの製造スループット、及び製造コストが極めて優良であることは明らかである。

以下、本発明の実施形態を実施例を中心に説明する。

＜従来例＞
従来例として、図２に示した構造の発光波長６３０nm付近の赤色発光ダイオードを製作した。製作の過程は次の通りである。

ｎ型ＧａＡｓ基板１上に、ＭＯＣＶＤ法でｎ型ＧａＡｓバッファ層２、ｎ型ＤＢＲ層（ブラッグ反射層）３、ｎ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層４、アンドープ（Ａｌ_0.15Ｇａ_0.85）_0.5Ｉｎ_0.5Ｐ活性層５、ｐ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層６、ｐ型ＧａＡｓコンタクト層７を順次成長させ、発光ダイオード用エピタキシャルウェハを作製した。ちなみに上記ｎ型ＤＢＲ層３は、ｎ型ＡｌＩｎＰ（約５０nm）とｎ型ＧａＡｓ（約４０nm）から成る積層構造とし、そのペア数は１０ペアとした。

上記発光ダイオード用エピタキシャルウェハをＭＯＣＶＤ装置から搬出した後、該ウェハの表面、つまりｐ型コンタクト層７側へ、真空蒸着法によって膜厚３００nmのＩＴＯ膜８を形成した。この時、同一バッチ内にセットしたガラス基板を取り出し、ホール（Ｈａｌｌ）測定が可能なサイズに切断し、ＩＴＯ膜の電気特性を評価した所、キャリア濃度１．２７×１０²¹／cm³、移動度２２．４cm²／Ｖｓ、抵抗率２．３１×１０^-4Ω・cmであった。

そして、この発光ダイオード用エピタキシャルウェハ上面には、直径１２５μｍの円形のｐ側電極（表面電極）９を、マトリクス状に蒸着で形成した。このｐ型電極９は、ニッケル、金を、それぞれ２０nm、５００nmの順に蒸着した。

更にエピタキシャルウェハ底面には、全面にｎ側電極（裏面電極）１０を形成した。ｎ型電極１０は、金・ゲルマニウム、ニッケル、金を、それぞれ６０nm、１０nm、５００nmの順に蒸着し、その後、電極の合金化であるアロイを、窒素ガス雰囲気中４００℃で５分行った。

その後、このエピタキシャルウェハをダイシング等でチップサイズ３００μｍ角のチップ形状に加工し、更にダイボンディング、ワイヤボンディングを行って発光ダイオードチップを製作した。

この発光ダイオードチップのＬＥＤ特性を評価した結果、発光出力２．１３ｍＷ、動作電圧１．９８Ｖという発光ダイオードを作製することができた。

＜実施例＞
実施例として、図１に示した構造の発光波長６３０nm付近の赤色帯発光ダイオードを製作した。製作の過程は次の通りである。

ｎ型ＧａＡｓ基板１上に、ＭＯＣＶＤ法でｎ型ＧａＡｓバッファ層２、ｎ型ＤＢＲ層３、ｎ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層４、アンドープ（Ａｌ_0.15Ｇａ_0.85）_0.5Ｉｎ_0.5Ｐ活性層５、ｐ型（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層６、ｐ型ＧａＡｓコンタクト層７を順次成長させ、発光ダイオード用エピタキシャルウェハを作製した。ちなみに上記ｎ型ＤＢＲ層は、ｎ型ＡｌＩｎＰ（約５０nm）とｎ型ＧａＡｓ（約４０nm）から成る積層構造とし、そのペア数は１０ペアとした。

次に電流ブロック層１１の形成方法を記述する。上記発光ダイオード用エピタキシャルウェハをＭＯＣＶＤ装置から搬出した後、上記発光ダイオード用エピタキシャルウェハの表面にスピンコーターを用いて、ポジレジスト膜を一面に塗布した。この時、塗布したポジレジストはＯＦＰＲ−８００の粘度３０ｃＰであり、スピンコーターによる塗布条件は、回転数７０００ｒｐｍ、回転時間６０ｓｅｃとした。

ポジレジストの塗布後、マスクアライナーを用いて直径１２５μｍの円形ドットが形成される様に露光し、更にその後現像することで、上記の形状にパターンニングした。

パターンニング後、水洗、乾燥工程を経て、窒素ガス雰囲気中で３００℃、５分間のベーキングを行った。また、この時に作製したポジレジスト膜の膜厚を段差計にて測定した所、０．７５μｍであった。この様にして、ポジレジスト膜による電流ブロック層１１を形成した。

ベーキング後、該ウェハの表面、つまりパターンニングされたポジレジスト膜側へ、真空蒸着法によって膜厚３００nmのＩＴＯ膜８を形成した。この時、同一バッチ内にセットしたガラス基板を取り出し、ホール（Ｈａｌｌ）測定が可能なサイズに切断し、ＩＴＯ膜８の電気特性を評価した所、キャリア濃度１．２１×１０²¹／cm³、移動度２２．６cm²／Ｖｓ、抵抗率２．３０×１０^-4Ω・cmであった。

そして、この発光ダイオード用エピタキシャルウェハ上面には直径１２５μｍの円形のｐ側電極（表面電極）９をマトリクス状に、前工程で形成したポジレジスト膜のほぼ直上に位置する様に蒸着法で形成した。ｐ型電極９は、ニッケル、金を、それぞれ２０nm、５００nmの順に蒸着した。更にエピタキシャルウェハ底面には、全面にｎ側電極（裏面電極）１０を形成した。ｎ型電極１０は、金・ゲルマニウム、ニッケル、金を、それぞれ６０nm、１０nm、５００nmの順に蒸着し、その後、電極の合金化であるアロイを、窒素ガス雰囲気中４００℃で５分行った。

その後、このエピタキシャルウェハをダイシング等でチップサイズ３００μｍ角のチップ形状に加工し、更にダイボンディング、ワイヤボンディングを行って発光ダイオードチップを製作した。

この発光ダイオードチップのＬＥＤ特性を評価した結果、発光出力２．４６ｍＷ、動作電圧２．０８Ｖであった。

以上の様に、電流拡散層であるＩＴＯ膜８よりも下方向に位置する場所へポジレジスト膜から成る電流ブロック層１１を備えたことで、従来の電流ブロック層を具備しない発光ダイオード（図２）よりも高出力の発光ダイオードを作製することができた。図３に電流ブロック層１１の有無による発光出力の大小を比較して示した。

また更に、ＩＴＯ膜８の形成方法として真空蒸着法を用いることによって、電流拡散層、つまりＩＴＯ膜８の製造のスループットが格段に向上し、また原料費が安価に済むことで、大幅な低コスト化を達成することができた。しかも電流ブロック層１１に用いるフォトレジストは、エピタキシャルウェハ一枚に対する使用量がたったの数ｍｌで済み、更にパターンニング工程のみで済むことから、電流ブロック層形成に掛かるコストも極めて少ない。

＜最適条件に付いての根拠＞
第１に、電流ブロック層に用いるフォトレジストはポジ型のフォトレジストであることが好ましい。

何故ならば、通常、ポジレジストは露光された部分のみが現像液に溶解し、逆に露光されない部分のみがエピタキシャルウェハ上に残存することになる。そしてその時、エピタキシャルウェハ上に残存したポジレジストは、上辺が短く下辺が長いテーパー状になる特性を有している。これに対し、ネガ型のフォトレジストは、露光された箇所が残存し、露光されない箇所が現像液に溶解する。そして、残存したネガレジストの形状は上辺が長く下辺の短い逆テーパー状になる。

このネガレジストによって電流ブロック層を形成した場合、その上に被覆する様に形成するＩＴＯ膜とネガレジストによる電流ブロック層との間に空隙箇所が形成されてしまい、数々の不具合をもたらす要因となってしまうからである。例えばそれは、ＩＴＯ膜の断線であったりする。またその他には、空隙を作ることによって、半導体中から上方に発した光が空隙部分で下方に反射する成分が高くなり結果的に発光ダイオードの輝度を低下させてしまうことが挙げられる。

以上の理由により、電流ブロック層にはポジ型のレジストを用いることが望ましいのである。

第２に、電流ブロック層のサイズ、つまり直径は、表面電極つまりＩＴＯ膜の上に形成される電極の直径とほぼ同等であるか、若しくはそれよりも大きめに作製することが好ましい。

何故ならば、電流ブロック層の直径が表面電極の直径よりも小さいと、電極直下に流入した電流を遮蔽できない箇所が存在し、電流狭窄効果による発光出力の増大を縮小してしまうことになるからである。

また、電流ブロック層から、活性層までの間の半導体層の距離によっても電流ブロック層の直径を最適化する必要がある。例えば、本発明における実施例では、活性層から電流ブロック層までの距離はおよそ１μｍ程度であり、この程度であれば、電流ブロック層を迂回して流入する電流が電流ブロック層よりも下の半導体層で廻り込むことも殆どなく、極めて効率の高い電流狭窄効果による高輝度化が達成できる。逆に電流ブロック層から活性層までの半導体層の距離が１０μｍ程度と長い場合、電流ブロック層を迂回して流入した電流が活性層までの半導体層によって、再び電極直下の位置に廻り込んでしまい、結果的に電極直下での発光が増加し、大幅な輝度向上が望めなくなってしまう。この様な場合の対処としては、電極の直径よりも電流ブロック層の直径を大きくすることによって解決される。

第３に、ＩＴＯ膜と接するオーミックコンタクト層は、主に高濃度にＺｎ（亜鉛）が添加されたＡｌ混晶比０から０．３までのＧａＡｓ、又はＡｌＧａＡｓであることが望ましい。

ＩＴＯ膜は基本的にｎ型の半導体材料に属し、また、発光ダイオードは通常、ｐサイドアップで作製されるのが一般的である。この為、ＩＴＯ膜を電流拡散層に付帯した発光ダイオードは導電型が基板の側からｎ／ｐ／ｎ接合となってしまう。この為に発光ダイオードではＩＴＯ膜とｐ型半導体層との界面に大きな電位障壁が生じ、通常は非常に動作電圧の高い発光ダイオードとなってしまう。この問題を解消する為、ｐ型半導体層には非常に高いキャリア濃度を有するコンタクト層が必要となる。それには上記に示したＺｎが添加されたＧａＡｓから低Ａｌ混晶比のＡｌＧａＡｓが適しており、詳しくは、１×１０¹⁹／cm³以上のキャリア濃度を有していることが好ましい。

第４に、上記コンタクト層は、ＧａＡｓから低Ａｌ混晶比のＡｌＧａＡｓであり、このコンタクト層の膜厚は１nmから５０nmの範囲にあることが好ましい。

何故ならば、上記コンタクト層は、いずれも活性層で発光した光に対し吸収層となるバンドギャップを有している為、膜厚が厚くなるに連れ、発光出力が低下してしまう。従って、コンタクト層の膜厚の上限をおよそ５０nmとする。しかし、より好ましくは３０nmまでである。また、コンタクト層の膜厚が１nm未満になってくると、今度はＩＴＯ膜とコンタクト層との間でのトンネル接合が難しくなってくる為、低動作電圧化、動作電圧の安定化が困難になる。従ってＩＴＯ膜と接するコンタクト層の膜厚には最適値があり、それは１nmから５０nmなのである。

第５に、ＩＴＯ膜を形成する方法は、真空蒸着法であることが望ましい。理由は、以下製造方法ごとに述べる。

まずスパッタ法においては、酸素雰囲気でのプラズマが発生するため、アッシングと同様の効果が働き、電流ブロック層が除去されてしまうという問題が発生する。また、スパッタ装置自体の設備額が高額で、更に、１バッチあたりのチャージ枚数が少ないことから、スループットも問題となる。

次に、ＭＯＤ溶液を用いたスプレー法においては、第一に基板の表面温度を５００℃以上に加熱しないとＩＴＯ膜の抵抗率を下げることができない為、発光ダイオード用エピタキシャルウェハに対する熱の影響が大きく、コンタクト層の表面を酸化してしまい、トンネル接合が達成されなくなってしまうという問題が発生する。また、ＩＴＯ膜の高温での成膜になるので、ＩＴＯ膜のキャリア濃度で低下してしまい、トンネル接合しづらい状況を作ってしまうことも問題である。更には、多数枚チャージ、つまりスループットの高い製造設備の作製が難しく、安定した量産を行うには難しい。

次に、塗布法においてはスプレー法、スパッタ法、真空蒸着法と比較して、抵抗率を下げることが非常に難しいことが挙げられる。このことからコンタクト層とのトンネル接合が非常に難しい。更には、ＩＴＯ膜を２００nmから５００nm程度まで形成するのに、塗布、乾燥、焼成といった工程を幾度となく行う必要があることから、スループットが非常に悪い。

以上の理由から、製造装置の価格が安く、且つ安定性に優れ、スループットの高い方法として真空蒸着法であることが好ましいのである。

第６にＩＴＯ膜の膜厚は２００nmから５００nmの範囲にあることが好ましい。

下限が２００nmである所以は、充分な電流分散効果を得る為にはおよそ２００nm程度の膜厚が必要だからである。次に上限が５００nmである由縁は、真空蒸着法で形成する場合、ＩＴＯ膜の膜厚が５００nm程度になってくると、ＩＴＯ膜の透明性、つまり透過率が徐々に悪化してしまうという現象がある為である。また、およそ２００nmから３００nm程度のＩＴＯ膜によって充分な電流分散効果が得られることから、あまり厚くし過ぎても製造コストを増加させてしまうだけになる。

従って、ＩＴＯ膜の膜厚は２００nmから５００nmの範囲にあることが好ましく、より好ましくは２００nmから４００ｍ程度であると言える。

＜変形例１＞
本発明における実施例では、ＡｌＧａＩｎＰ系発光ダイオードを挙げて詳しく説明したが、本発明の意図するフォトレジストを用いた電流ブロック層は、他にも例えばＡｌＧａＡｓ系発光ダイオードや、ＩｎＧａＡｓＰ系長波長発光ダイオードにも適用可能である。

＜変形例２＞
本発明における実施例では、発光部をｎ型クラッド層４、活性層５、ｐ型クラッド層６によって構成したが、例えば、導電型決定不純物の拡散を抑止する為の半導体層を活性層の上下、若しくは上側か下側の一方に設けたとしても、該拡散抑止層はアンドープであるか、若しくは低濃度の半導体層であり、いずれにしろ電流ブロック層によって狭窄された電流が廻り込み、電流狭窄効果がもたらす発光輝度の向上を阻害するようなことは殆どあり得ない。

また、本発明の意図する所は、半導体層の表面にフォトレジストから成る電流ブロック層を設け、更に電流の広がりをＩＴＯ膜によって行うことから、上記の導電型決定不純物拡散抑止層の有無に関わりなく本発明が適用可能である。

＜変形例３＞
本発明における実施例では、ＧａＡｓ基板１上に発光ダイオード構造を形成し、それに電流ブロック層１１、ＩＴＯ膜８を順次形成することで発光ダイオードを得たが、その他にも例えば、基板がＧｅである場合や、または実施例の様に一度ＧａＡｓ基板上に発光ダイオード構造を形成し、その後、種々のウェハ融着技術を用いて、当初形成した発光ダイオード構造を生かし、異種基板に貼り付けられた状態での発光ダイオードにおいても、本発明に示したフォトレジストによる電流ブロック層とＩＴＯ膜から成る電流狭窄型の発光ダイオードは、基板の材料に関わらず適用可能であり、本発明の意図する効果を得ることができる。

＜変形例４＞
本発明における実施例では、活性層をクラッド層で挟み込んだ単純なダブルヘテロ構造としたが、他にも例えば活性層が量子井戸構造であっても、本発明の意図する効果を得ることができる。

本発明の一実施例にかかるＡｌＧａＩｎＰ系赤色発光ダイオードの断面構造図である。 従来例にかかるＡｌＧａＩｎＰ系赤色発光ダイオードの断面構造図である。 電流ブロック層の有無による発光出力の関係を示した図である。

符号の説明

１ 基板
２ バッファ層
３ ブラッグ反射層
４ ｎ型クラッド層
５ 活性層
６ ｐ型クラッド層
７ コンタクト層
８ ＩＴＯ膜
９ 表面電極
１０ 裏面電極
１１ 電流ブロック層

Claims (7)

1. 基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層を順次設けて発光部を形成し、さらに該発光部上に高濃度に導電型決定不純物を含有したオーミックコンタクト層を設ける第１工程と、
   前記オーミックコンタクト層上に、ポジレジスト膜から成る上辺が短く下辺が長いテーパー状の電流ブロック層と、ＩＴＯ膜からなる透明導電膜とを設ける第２工程と、
   前記第１工程と前記第２工程により形成される発光ダイオード用エピタキシャルウエハに、ワイヤボンディングが行われる表面電極を前記電流ブロック層の直上に位置するように形成すると共に、ダイボンディングが行われる裏面電極を前記基板側に形成する第３工程とを有することを特徴とする発光ダイオードの製造方法。
2. 請求項１に記載の発光ダイオードの製造方法において、
   前記電流ブロック層の表面側の面積が前記表面電極と同等またはそれ以上の面積を有することを特徴とする発光ダイオードの製造方法。
3. 請求項１乃至２のいずれかに記載の発光ダイオードの製造方法において、
   前記基板がＧａＡｓ又はＳｉであり、前記発光部がＧａＩｎＰ、ＡｌＩｎＰ、またはＡｌＧａＩｎＰから成ることを特徴とする発光ダイオードの製造方法。
4. 請求項１乃至３のいずれかに記載の発光ダイオードの製造方法において、
   前記高濃度に導電型決定不純物を含有したオーミックコンタクト層が、ＧａＡｓからＡｌ混晶比０．３までのＡｌＧａＡｓであることを特徴とする発光ダイオードの製造方法。
5. 請求項１乃至４のいずれかに記載の発光ダイオードの製造方法において、
   前記コンタクト層の膜厚が１nm以上５０nm以下であることを特徴とする発光ダイオードの製造方法。
6. 請求項１乃至５のいずれかに記載の発光ダイオードの製造方法において、
   前記ＩＴＯ膜から成る透明導電膜の膜厚が２００nm以上５００nm以下であることを特徴とする発光ダイオードの製造方法。
7. 請求項１乃至６のいずれかに記載の発光ダイオードの製造方法において、
   前記ＩＴＯ膜から成る透明導電膜が真空蒸着法により形成されていることを特徴とする発光ダイオードの製造方法。

Images