JP4165460B2 - 半導体装置 - Google Patents

Description

本発明は、チップサイズパッケージ（以下、ＣＳＰ: chip size (scale) packageと称す）構造の半導体装置に関するものである

近年、電子機器の小型化の要求に伴い、半導体装置の小型化・高密度化が図られている。このため、半導体装置の形状を半導体素子（チップ）に極力近づけ、そのサイズを小さくした、ＣＳＰ構造の半導体装置が提案されている。

ＣＳＰ構造の半導体装置では、外部接続端子の配列密度を高める必要があり、そのため、この外部接続端子として電極パッドに電気的に接続され、チップ面から垂直に伸びる柱状の端子（この柱状の端子は、以下、突起電極として説明するが、この端子は柱状電極、ポスト電極とも称されている。）を用いている。

図５にこの種の半導体装置の一般的構造を示す。同図において、５０１は集積回路が形成された半導体基板、５０２は電極パッド、５０３はパッシベーション膜、５０４はパッシベーション膜５０３と同様の電気絶縁性を有する絶縁膜、５０６は突起電極、５０５は電極パッド５０２と突起電極５０６との間の配線、５０７は封止樹脂層、５０８は外部との接続用の半田からなる外部端子である。

絶縁膜５０４の材料としては、外部端子５０８及び突起電極５０６にかかる応力を緩和し、パッシベーション膜５０３及び電極パッド５０２を含む半導体集積回路にクラックが発生しないようにするため、比較的弾性の高い例えばポリイミドが用いられ、その厚さは０．００５〜０．０１ｍｍ程度である。

また、電極パッド５０２にかかる応力を小さくするため、上から見たときに突起電極５０６の外縁が絶縁膜５０４の開口部（電極パッド５０２直上の絶縁膜５０４が存在しない部分）と重ならない位置に形成されるようなレイアウト設計を行う。絶縁膜５０４の開口部の寸法は直径０．０２〜０．０６ｍｍ程度、突起電極５０６の寸法は直径０．１５〜０．４ｍｍ程度である。この種の半導体装置は、例えば特許文献１に記載されている。
特開２００２−９３９４５号公報

しかしながら、集積回路のチップの面積が小さいとき、あるいはチップ上に設けられる電極パッドの数が多いときには、図５に示したように、突起電極５０６の形成位置を絶縁膜５０４の開口部から充分に遠ざけることが困難となり、外縁が絶縁膜５０４の開口部と重なるように突起電極５０６を形成しなければならない場合がある。このような場合、電極パッドに大きな応力がかかり、電極パッドにクラックが発生する可能性が大となり、半導体装置の信頼性が低下するという問題があった。
本発明は上記問題に鑑みなされたものであり、チップ面積の小さいＣＳＰ構造の半導体装置の信頼性を向上させること、及び電極パッドと突起電極の数の多いＣＳＰ構造の半導体装置の信頼性を向上させることを目的とする。

本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の概要は以下の通りである。
すなわち、本発明の半導体装置は、主表面を有する半導体基板と、前記主表面上に形成された電極パッドと、前記電極パッドの表面の一部を露出する第１の開口部を有し、前記主表面上を覆うパッシベーション膜と、前記電極パッドの表面の一部を露出し前記第１の開口部よりも内側に配置された第２の開口部を有し、前記パッシベーション膜上を覆う絶縁膜と、外縁を有し前記電極パッドに電気的に接続された柱状の突起電極と、前記突起電極の側面及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、前記第２の開口部は、前記突起電極の外縁よりも内側に配置されていることを特徴としている。

本発明によれば、チップ面積の小さいＣＳＰ構造の半導体装置の信頼性を向上させること、及び電極パッドと突起電極の数の多いＣＳＰ構造の半導体装置の信頼性を向上させることができる。

以下、実施例を挙げ、説明する。

図１（ａ）に本発明の第１の実施例に係るＣＳＰ構造の半導体装置の断面構造を示す。同図において、１０１は集積回路が形成された半導体基板、１０２は電極パッド、１０３はパッシベーション膜、１０４は絶縁膜、１０６は突起電極、１０５は電極パッド１０２と突起電極１０６との間の配線、１０７は封止樹脂層、１０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。
図１（ｂ）の上面図に示すように、本実施形態においては、電極パッド１０２と突起電極１０６とは完全に重なる。具体的には、絶縁膜１０４の開口部（第２の開口部）の直径は突起電極１０６の直径より小さく、パッシベーション膜１０３の開口部（第１の開口部）の中心、絶縁膜１０４の開口部の中心、及び突起電極１０６の中心は略一致し、上から見たときにパッシベーション膜１０３及び絶縁膜１０４の開口部は突起電極１０６の中に完全に含まれる。即ち、図１（ａ）において、平行な点線の内側に位置するようにそれらの開口部を形成する。

ＣＳＰ構造の半導体装置では、突起電極部分の応力はそのエッジ（周縁部もしくは外縁部）に集中するが、本実施形態では、絶縁膜１０４の開口部を突起電極１０６の直下に、該突起電極の断面内に含まれるように小さく形成し、応力の集中する突起電極のエッジを、ポリイミド等の比較的弾性が高く応力緩和機能を併せ持つ絶縁膜１０４で支持することにより、その下部にあるパッシベーション膜１０３及び電極パッド１０２をクラックの発生から保護している。尚、上記構造において、開口部の中心と突起電極１０６の中心とは必ずしも一致させる必要はない。

上に説明した第１の実施形態の構造は、パッド構造と突起電極構造とが完全に重なるので、該構造が占める面積は最小となり、半導体基板上でのパターン集積度向上の効果が期待できる。

ＣＳＰ構造の半導体装置では、電極パッド及び突起電極はチップ上に複数形成されるが、突起電極をチップのエッジに近い位置（例えばエッジから突起電極の中心までの距離が５００μｍ未満）に形成することは製造技術上困難である。従って電極パッドがチップのエッジに近い位置にある場合には、図１に示した構造ではなく、図２示すように、電極パッドと突起電極とが部分的に重なる構造とすることが好ましい。

図２（ａ）において、２０１は集積回路が形成された半導体基板、２０２はボンディングパッド、２０３はパッシベーション膜、２０４は絶縁膜、２０６は突起電極、２０５は電極パッド２０２と突起電極２０６との間の配線、２０７は封止樹脂層、２０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。

図２（ｂ）の上面図に示すように、本実施形態では、電極パッド２０２と突起電極２０６とがそれらの断面において一部重なる構成となっている。具体的には、上から見たときにパッシベーション膜２０３の開口部の断面はその一部が突起電極２０６の断面内にあり、一方、絶縁膜２０４の開口部の断面は全て突起電極２０６の断面の外に位置する。即ち、図２（ａ）において、絶縁膜２０４の開口部は平行な点線の外側に形成し、パッシベーション膜２０３の開口部は１つの点線を跨ぐ位置に形成する。

尚、図２（ｃ）に示すように、絶縁膜２０４の開口部が完全に突起電極の断面内に含まれてもよい。また、図２（ｂ）、（ｃ）では絶縁膜２０４の開口部の形状は矩形であるが、電極パッドがチップのコーナー近傍にある場合には、開口部の面積をできるだけ大きくするため、図２（ｄ）に示すような形状としてもよい。開口部の形状は、その面積を大きくできる任意の形状とすることができる。

本実施例においても、絶縁膜２０４の開口部を突起電極２０６の外側（または内側）に小さく形成し、応力の集中する突起電極２０６のエッジを、ポリイミド等の比較的弾性が高く応力緩和機能を併せ持つ絶縁膜２０４で支持することにより、その下部にあるパッシベーション膜及び電極パッドをクラックの発生から保護することができる。

上記第２の実施形態の構造は、既存ＩＣのＷ−ＣＳＰ化など、パッド位置に自由度がない場合等、やむを得ずパッド構造と突起電極構造の一部が重なる場合に有利である。図３に本実施例の構造を持つ半導体装置の電極パッド及び突起電極のレイアウトの一例を示す。

図４に本発明の第３の実施例に係るＣＳＰ構造の半導体装置の断面構造を示す。図４（ａ）において、４０１は集積回路が形成された半導体基板、４０２は電極パッド、４０３はパッシベーション膜、４０４は絶縁膜、４０６は突起電極、４０５はボンディングパッド４０２と柱状電極４０６との間の配線、４０７は封止樹脂層、４０８は該半導体装置を基板に電気的に接続するための半田からなる外部端子である。

本実施例も、第２の実施例と同様、電極パッドと突起電極とがそれらの断面において一部重なる構造であるが、絶縁膜４０４に開口部分を２つ形成する点を特徴とする。具体的には、図４（ｂ）の上面図に示すように、絶縁膜４０４には突起電極４０６の断面内に完全に含まれる小さな寸法の開口部と、突起電極４０６の外側に形成される開口部の２つの開口部を形成する。即ち、図４（ａ）において、２本の点線内に第１の開口を形成し、その左側に第２の開口を形成する。

上記第３の実施例の構造は、第１及び第２の実施例の効果を併せ持つ他、例えば電源供給や接地（グランド）等の目的から電極パッドと配線との接続面積を大きくし、電気的接続抵抗を小さくできるという効果を有する。

本発明の第１の実施形態に係る半導体装置の構造を示す断面図及び上面図である。 本発明の第２の実施形態に係る半導体装置の構造を示す断面図及び上面図である。 ＣＳＰ構造の半導体装置のボンディングパッド及び柱状電極のレイアウトの一例を示す図である。 本発明の第３の実施形態に係る半導体装置の構造を示す断面図及び上面図である。 従来のＣＳＰ構造の半導体装置の構造を示す断面図である。

符号の説明

１０１，２０１，４０１ 半導体基板、 １０２，２０２，４０２ ボンディングパッド、 １０３，２０３，４０３ パッシベーション膜、 １０４，２０４，４０４ 絶縁膜、 １０５，２０５，４０５ 配線、 １０６，２０６，４０６ 柱状電極、 １０８，２０８，４０８ 外部端子。

Claims (4)

1. 主表面を有する半導体基板と、
   前記主表面上に形成された電極パッドと、
   前記電極パッドの表面の一部を露出する第１の開口部を有し、前記主表面上を覆うパッシベーション膜と、
   前記電極パッドの表面の一部を露出し前記第１の開口部よりも内側に配置された第２の開口部を有し、前記パッシベーション膜上を覆う絶縁膜と、
   外縁を有し前記電極パッドに電気的に接続された柱状の突起電極と、
   前記突起電極の側面及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、
   前記第２の開口部は、前記突起電極の外縁よりも内側に配置されていることを特徴とする半導体装置。
2. 前記第１の開口部は、前記突起電極の外縁よりも内側に配置されていることを特徴とする請求項１記載の半導体装置。
3. 前記第１の開口部は、前記突起電極の外縁の直下を跨ぐように配置されていることを特徴とする請求項１記載の半導体装置。
4. 主表面を有する半導体基板と、
   前記主表面上に形成された複数の電極パッドであって、前記半導体基板のコーナー部に配置された第１の電極パッドと、前記コーナー部を除く領域に配置された第２の電極パッドとを含む複数の電極パッドと、
   前記第１及び第２の電極パッドの各々の表面の一部を露出する第１の開口部を有し、前記主表面上を覆うパッシベーション膜と、
   前記第１及び第２の電極パッドの各々の表面の一部を露出し前記第１の開口部よりも内側に配置された第２の開口部を有し、前記パッシベーション膜上を覆う絶縁膜と、
   外縁を有し対応する前記電極パッドの各々に電気的に接続された複数の柱状の突起電極と、
   前記突起電極の側面及び前記絶縁膜上を覆う封止樹脂とを有する半導体装置であって、
   前記第２の開口部は、前記突起電極の外縁よりも内側に配置されており、前記第２の電極パッドに対応する前記第１の開口部は、前記突起電極の外縁よりも内側に配置されており、前記第１の電極パッドに対応する前記第１の開口部は、前記突起電極の外縁の直下を跨ぐように配置されていることを特徴とする半導体装置。

Images