JP4190251B2 - 電源網解析方法 - Google Patents
電源網解析方法 Download PDFInfo
- Publication number
- JP4190251B2 JP4190251B2 JP2002311479A JP2002311479A JP4190251B2 JP 4190251 B2 JP4190251 B2 JP 4190251B2 JP 2002311479 A JP2002311479 A JP 2002311479A JP 2002311479 A JP2002311479 A JP 2002311479A JP 4190251 B2 JP4190251 B2 JP 4190251B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- virtual
- terminals
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路装置における電源網解析に関するものであり、特に、回路装置内に配置されている回路ブロック内の電源網を考慮した電源網解析に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置に代表される回路装置においては、複数の回路ブロックが配置された上で相互に電源配線が接続されて全体の回路が構成されている。電源配線が個々の回路ブロックに必要充分な電源を供給し、全体として正常動作を確保することができるか否かの検証を行うことを目的として電源網解析が行われる。
【０００３】
電源網解析は、理想的には、回路装置内に配線されている全ての電源配線について、配線上に有する抵抗を抵抗要素として抵抗網ネットリストを抽出することが必要であり、これにより正確な解析結果を得ることができる。しかしながら、回路規模の増大に伴い回路ブロック内の電源配線網の処理方法が問題となっており、処理方法に応じて解析時間と解析精度が異なってくる。
【０００４】
従来より行われている第１の処理方法は、回路ブロック間の電源配線と共に，回路ブロック内の電源配線に対しても抵抗網を抽出する方法である。全ての電源配線を忠実に抵抗網ネットリストにモデル化することができ、高精度の電源網解析が可能となる。
【０００５】
従来より行われている第２の処理方法は、特許文献１に開示されている方法である。特許文献１の方法では、電源配線網は、各回路ブロックに電源電圧ＶＤＤを供給する電源配線の等価抵抗、および各回路ブロックの電源端子における電流消費量を持つ電流源で構成される。
【０００６】
【特許文献１】
特開２０００−５７１８６号公報（段落００７４、第１１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、第１の処理方法では、全ての電源配線網パターンから抵抗網を抽出することから、多くの抽出処理時間を要すると共に、回路規模によっては膨大な抵抗網ネットリストとなってしまうため、電源網解析自体にも多大な処理時間を要することとなる。多大な解析時間が必要となり問題である。更に、現実的な時間で電源網解析を行うことができる抵抗網ネットリストには限界があり、解析可能な回路規模が制限されてしまうおそれがあり問題である。
【０００８】
また、特許文献１に開示されている第２の処理方法では、回路装置に配置されている回路ブロック内で消費される消費電流を、電流源として各電源端子に割り振って回路ブロック内の電流消費量をモデル化するものの、回路ブロック内の電源配線については抵抗網としてモデル化されないため、回路ブロックを通過する電源電流が電源網解析に反映されず、解析精度上の問題が生ずるおそれがある。
【０００９】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、回路ブロック内の電源配線を簡略化された抵抗網としてモデル化することにより、解析精度が向上した電源網解析を短時間で行うことが可能な電源網解析方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る電源網解析方法は、電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、電源配線を抵抗要素に分割して電源網解析を、コンピュータを用いて構築された解析システムでコンピュータの情報処理として行う際、回路ブロック内において、接続配線種の情報に基づき電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、電源配線と仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする。
【００１１】
請求項１の電源網解析方法では、仮想配線生成ステップにより、電源端子の接続配線種の情報に基づいて、回路ブロック内で電源端子間を相互に接続して仮想電源配線を生成する。生成された仮想電源配線を電源配線として追加して、抵抗網抽出ステップにより、電源配線と仮想電源配線とを抵抗要素に分割して抵抗網ネットリストを抽出する。
【００１２】
ここで、回路ブロックの対向する境界辺上に２つの電源端子が対向して存在する場合には、対向する境界辺に向かう直線部で電源端子間を接続して仮想電源配線を生成し、２つの前記電源端子が非対向で存在する場合には、対向する境界辺に向かう直線部を、１または２の屈曲部で結んで電源端子間を接続して仮想電源配線を生成することが好ましい。また、この場合の屈曲部は、９０°または４５°の角度を有して屈曲することが好ましい。
【００１３】
これにより、回路ブロック内の電源配線を、仮想電源配線により簡略化して抵抗網ネットリストとして抽出することができるので、全ての電源配線を抵抗網ネットリストとして抽出する場合に比して現実的な解析時間で必要な精度を有する電源網解析を行うことができる。
【００１４】
また、回路ブロック内を通過する電源配線が、仮想電源配線としてモデル化されるので、回路ブロックを通過する電源電流についても解析を行うことができ、回路ブロック内の電源配線を考慮しない場合に比して解析精度を向上させることができる。
【００１５】
また、請求項４に係る電源網解析方法は、請求項１に記載の電源網解析方法において、仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、仮想配線生成ステップでは、定義された仮想経路に基づき仮想電源配線を生成することを特徴とする。
【００１６】
請求項４の電源網解析方法では、仮想経路定義ステップにより、仮想電源配線の経路を仮想配線として定義した上で、仮想配線生成ステップにより、仮想電源配線を生成する。
【００１７】
これにより、回路ブロック内の仮想電源配線の回線経路を、予め所定の経路に定義しておくことができるので、回路ブロック内の電源配線に関する属性に応じて仮想電源配線を設定することができ、解析精度の向上に資することができる。
【００１８】
更に、電源端子から回路ブロックの対向する境界辺に向かう直線部が、既に配線された仮想電源配線と交差する場合には、電源端子と仮想電源配線とを接続する直線部を新たな仮想電源配線とすることが好ましい。これにより、接続先の電源端子がない場合にも、電源端子に対する仮想電源配線を設定することができる。また、接続先の電源端子がある場合でも、両電源端子を接続するまでもなくより近傍に存在する仮想電源配線との間で新たな仮想電源配線を構成することができる。
【００１９】
また、請求項５に係る電源網解析方法は、請求項１に記載の電源網解析方法において、電源端子間、仮想電源配線間、または電源端子と仮想電源配線との接続において相互の接続配線種が異なる場合、配線経路中に接続配線種間を接続する接続部を生成することを特徴とする。これにより、接続配線種の異なる配線経路も１つの仮想電源配線として扱うことができる。
【００２０】
ここで、電源端子間、または電源端子と仮想電源配線とが接続される場合には、生成される仮想電源配線の配線経路中に接続部を生成してやればよく、また、仮想電源配線が交差する場合には、仮想電源配線の交差領域に接続部を生成してやればよい。
【００２１】
ここで、接続配線種の１例として、電源配線に使用される金属配線層が考えられる。このときの接続部は、両接続配線種を接続するコンタクト層を有する構成とすることができる。更に、コンタクト層は、異種金属配線層を接続するビアコンタクト層や、両接続配線種が多層に離間した異種金属配線層である場合には、中間層を介して互いを接続するスタックドビアコンタクト層が考えられる。
【００２２】
【発明の実施の形態】
以下、本発明の電源網解析方法について具体化した実施形態を図１乃至図１０に基づき図面を参照しつつ詳細に説明する。
【００２３】
図１には、回路ブロックＡ乃至Ｅ（１乃至５）への電源配線ＰＬ１乃至ＰＬ７の接続例を示す配置レイアウトの模式図を示す。半導体集積回路における電源配線パターンのレイアウトに代表されるレイアウト模式図である。各回路ブロック１乃至５には、回路ブロックの外部から接続される電源配線の接続位置として電源端子ＴＡ１乃至ＴＥ４が設定されている。この電源端子ＴＡ１乃至ＴＥ４には、電源配線との接続位置と共に、接続すべき配線種も指定されている。ここで、配線種とは、半導体集積回路のレイアウトを例にとれば、電源配線が形成される金属層などの配線材料を指定する種別である。以下、配線種を配線層と称する。
【００２４】
ここで、電源配線ＰＬ１乃至ＰＬ７は、同一電源に対する配線であり、例えば、電源電圧ＶＣＣや接地電圧ＧＮＤ等が該当する。これらの電源配線は、回路装置全体で同一電源に接続されていると共に、図示されていない回路ブロック１乃至５内においても同一の配線として構成されている。従って、回路ブロック内の配線状況は図示されていないものの、各回路ブロック１乃至５における電源端子同士は、内部にて接続されていることが一般的である。本実施形態においては、これらの回路ブロック内に存在する電源配線を仮想的に生成し、電源端子間を仮想電源配線により接続するものである。以下、回路ブロックごとに仮想電源配線のモデル化を行う。
【００２５】
図２は、回路ブロック１に対する仮想電源配線のモデル化を示す。回路ブロック１は、２つの電源端子ＴＡ１、ＴＡ２が回路ブロック１の対向する境界辺に対向して配置されている場合である。両電源端子ＴＡ１、ＴＡ２を直結する直線は、各電源端子を有する境界辺に対して直角方向に配置される。
【００２６】
この場合に生成される仮想電源配線ＩＬ１は、対向する電源端子ＴＡ１、ＴＡ２を直結する配線となる。また仮想電源配線ＩＬ１を構成する配線層は、電源端子ＴＡ１、ＴＡ２が端子属性として有している電源配線ＰＬ１、ＰＬ２との接続配線層となる。ここでは、電源端子ＴＡ１、ＴＡ２は同一の配線層を接続属性として有している場合を示している。仮想電源配線ＩＬ１により、回路ブロック１の電源端子ＴＡ１、ＴＡ２は接続され、回路ブロック１を通過する電源配線をモデル化することができる。
【００２７】
尚、この仮想電源配線ＩＬ１は、電源端子ＴＡ１、ＴＡ２との間で直線部のみを有して接続される。このため、既知の抵抗抽出方法により直線部を抵抗要素として抽出すれば、仮想電源配線ＩＬ１は電源端子ＴＡ１、ＴＡ２を接続する１つの抵抗要素として抽出することができる。
【００２８】
また、電源端子ＴＡ１、ＴＡ２間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００２９】
図３は、回路ブロック２に対する仮想電源配線のモデル化を示す。回路ブロック２は、２つの電源端子ＴＢ１、ＴＢ２が回路ブロック２の対向する境界辺に、対向位置からずれて配置されている場合である。
【００３０】
この場合に生成される仮想電源配線ＩＬ２は、対向する電源端子ＴＢ１、ＴＢ２の各々から対向する境界辺に向けて伸長した直線部を、各々９０°で屈曲する２つのクランクを介して接続する配線となる。このときの配線層は仮想電源配線ＩＬ１の場合と同様に、電源端子ＴＢ１、ＴＢ２が端子属性として有している電源配線ＰＬ２、ＰＬ３との接続配線層となる。ここでは、電源端子ＴＢ１、ＴＢ２は同一の配線層を接続属性として有している場合を示している。仮想電源配線ＩＬ２により、回路ブロック２の電源端子ＴＢ１、ＴＢ２は接続され、回路ブロック２を通過する電源配線をモデル化することができる。
【００３１】
尚、この仮想電源配線ＩＬ２は、電源端子ＴＢ１、ＴＢ２との間で２つのクランクを介して接続される。このため、既知の抵抗抽出方法により直線部に対して１つの抵抗要素を抽出する方法に従えば、仮想電源配線ＩＬ２は電源端子ＴＢ１、ＴＢ２を接続する３つの抵抗要素として抽出することができる。
【００３２】
また、図３の例では、クランクとして９０°に屈曲する場合について示したが、クランクにおける屈曲角度は９０°に限定されるものではなく、４５°等の角度により構成することができることは言うまでもない。更に、図３の例では、クランクを２つ備える場合について説明したが、電源端子が存在する境界辺において９０°のクランクを有する構成、または境界辺の前で４５°のクランクを有する構成とすれば、１つのクランクにより仮想電源配線ＩＬ２を構成することも可能である。
【００３３】
また、仮想電源配線ＩＬ１と同様に、電源端子ＴＢ１、ＴＢ２間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００３４】
図４は、回路ブロック３に対する仮想電源配線のモデル化を示す。回路ブロック３は、２つの電源端子ＴＣ１、ＴＣ２が回路ブロック３の対向する境界辺に配置されている場合である。この場合、両電源端子ＴＣ１、ＴＣ２の配置関係は、対向または非対向の何れの場合も同様に適用することができる。また、電源端子が対向する境界辺にない場合でも同様に適用することができる。回路ブロック３内には、電源配線により供給される電源電圧の変動に対してクリティカルな動作を行う回路領域Ｘを含むものとする。このような回路領域Ｘに対しては、電圧変動が制限された電源電圧を供給する必要があり、電源網解析を通じて電源変動が仕様の範囲内であるか否かを精度よく検証することが必要となる。回路領域Ｘへの電源配線を正確に抽出する必要がある。
【００３５】
このような場合に、仮想電源配線を生成するに先立ち、所定の電源配線を予め仮想経路として定義しておくことができれば便宜である。仮想経路ＩＲは、設計者等により仮想電源配線の生成の前に予め定義された仮想経路である。回路領域Ｘへの電源配線を詳細に定義しておく。仮想電源配線の生成段階において、仮想経路ＩＲはそのまま仮想電源配線ＩＬ３として生成される。電源端子ＴＣ１、ＴＣ２を接続し、回路領域Ｘへの電源配線経路を詳細にトレースした配線となる。このとき、仮想電源配線ＩＬ３を構成する配線層は、仮想電源配線ＩＬ１、ＩＬ２の場合と同様に、電源端子ＴＣ１、ＴＣ２が端子属性として有している電源配線ＰＬ３、ＰＬ４との接続配線層となる。仮想電源配線ＩＬ３により、回路ブロック３の電源端子ＴＣ１、ＴＣ２は接続され、回路領域Ｘへの正確な電源配線を有して回路ブロック３を通過する電源配線をモデル化することができる。
【００３６】
尚、この仮想電源配線ＩＬ３は、電源端子ＴＣ１、ＴＣ２との間で４つのクランクを介して接続される。このため、既知の抵抗抽出方法により直線部に対して１つの抵抗要素を抽出する方法に従えば、仮想電源配線ＩＬ３は電源端子ＴＣ１、ＴＣ２を接続する４つの抵抗要素として抽出することができる。
【００３７】
また、図４の例では、仮想配線ＩＲを予め定義する理由として、回路ブロック３内に、電源電圧の変動に対してクリティカルな回路動作を行う回路領域Ｘが存在する場合を例に説明したが、仮想電源配線を生成する前に定義される仮想配線は、これ以外にも回路ブロック内で電源配線の配線経路を予め指定しておく必要がある場合に適用することができることは言うまでもない。
【００３８】
また、仮想電源配線ＩＬ１、ＩＬ２と同様に、電源端子ＴＣ１、ＴＣ２間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００３９】
図５は、回路ブロック４に対する仮想電源配線のモデル化を示す。回路ブロック４は、３つの電源端子ＴＤ１、ＴＤ２、ＴＤ３のうち、電源端子ＴＤ１、ＴＤ２が回路ブロック４の対向する境界辺に配置され、電源端子ＴＤ３が対向する境界辺を結ぶ境界辺に配置されている場合である。図５では、両電源端子ＴＤ１、ＴＤ２の配置関係が対向する場合を示しているが、非対向の場合も同様に適用することができることは言うまでもない。
【００４０】
この場合、先ず、対向する境界辺にある電源端子ＴＤ１、ＴＤ２を接続する仮想電源配線ＩＬ４Ａを生成する。このときの配線層は仮想電源配線ＩＬ１乃至ＩＬ３の場合と同様に、電源端子ＴＤ１、ＴＤ２が端子属性として有している電源配線ＰＬ１、ＰＬ５との接続配線層となる。ここでは、電源端子ＴＤ１、ＴＤ２は同一の配線層を接続属性として有している場合を示している。
【００４１】
電源端子ＴＤ３については、接続すべき他の電源端子が存在しない。この場合には、電源端子ＴＤ３から対向する境界辺に向けて、仮想電源配線ＩＬ４Ａに接続されるまで直線状に配線経路を伸長する。この配線経路が仮想電源配線ＩＬ４Ｂである。仮想電源配線ＩＬ４Ａ、ＩＬ４Ｂが接続されて凸状に生成された仮想電源配線ＩＬ４により、回路ブロック４の電源端子ＴＤ１乃至ＴＤ３は接続され、回路ブロック４を通過する電源配線をモデル化することができる。
【００４２】
尚、この仮想電源配線ＩＬ４は、仮想電源配線ＩＬ４Ａの中間点で仮想電源配線ＩＬ４Ｂが接続されるように構成される。このため、既知の抵抗抽出方法により接続部分までを１つの抵抗要素として抽出する方法に従えば、仮想電源配線ＩＬ４は、接続点と各電源端子ＴＤ１乃至ＴＤ３とを接続する３つの抵抗要素として抽出することができる。
【００４３】
また、仮想電源配線ＩＬ１乃至ＩＬ３と同様に、電源端子ＴＤ１乃至ＴＤ３間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００４４】
図６は、回路ブロック５に対する仮想電源配線のモデル化を示す。回路ブロック５は、４つの電源端子ＴＥ１乃至ＴＥ４のうち、電源端子ＴＥ１、ＴＥ２と電源端子ＴＥ３、ＴＥ４とが互いに対向する境界辺に配置されている場合である。図６では、電源端子ＴＥ１、ＴＥ２と電源端子ＴＥ３、ＴＥ４との配置関係は、対向する場合を示しているが、非対向の場合も同様に適用することができることは言うまでもない。
【００４５】
互いに対向する境界辺にある電源端子ＴＥ１、ＴＥ２および電源端子ＴＥ３、ＴＥ４とは各々接続され、仮想電源配線ＩＬ５ＡおよびＩＬ５Ｂを生成する。このときの配線層は仮想電源配線ＩＬ１乃至ＩＬ４Ｂの場合と同様に、電源端子ＴＥ１、ＴＥ２および電源端子ＴＥ３、ＴＥ４が端子属性として有している電源配線ＰＬ５、ＰＬ７および電源配線ＰＬ３、ＰＬ６との接続配線層となる。ここでは、各電源端子ＴＥ１乃至ＴＥ４は同一の配線層を接続属性として有している場合を示している。
【００４６】
２組の電源端子を接続して生成された仮想電源配線ＩＬ５Ａ、ＩＬ５Ｂは、その中間点で交差する。両仮想電源配線ＩＬ５Ａ、ＩＬ５Ｂは同一の配線層で構成されているので、交差領域において両仮想電源配線ＩＬ５Ａ、ＩＬ５Ｂは接続されて、仮想電源配線ＩＬ５が生成される。回路ブロック５の電源端子ＴＥ１乃至ＴＥ４は接続され、回路ブロック５を通過する電源配線をモデル化することができる。
【００４７】
尚、この仮想電源配線ＩＬ５は、両者の交差領域で接続されるように構成される。このため、既知の抵抗抽出方法により交差領域までを１つの抵抗要素として抽出する方法に従えば、仮想電源配線ＩＬ５は、交差領域と各電源端子ＴＥ１乃至ＴＥ４とを接続する４つの抵抗要素として抽出することができる。
【００４８】
また、仮想電源配線ＩＬ１乃至ＩＬ４Ｂと同様に、電源端子ＴＥ１乃至ＴＥ４間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００４９】
次に、互いに接続されるべき電源端子間、仮想電源配線間、または電源端子と仮想電源端子とが、互いに異なる配線層で構成されている場合における、仮想電源配線の生成について説明する。互いに配線層が異なる場合には、このままでは、両者は接続することができない。そこで、配線層間を接続するコンタクト層を配線系路上に配置することにより、両配線層間を接続することが便宜である。
【００５０】
図７（Ａ）は、電源端子間を接続する場合である。各電源端子の端子属性として互いに異なる配線層Ｍ１、Ｍ２で構成される場合には、両電源端子を接続する仮想電源配線上にコンタクト層Ｃ１を生成して両配線層を接続することができる。
【００５１】
図７（Ｂ）は、既に生成されている仮想電源配線に対して電源端子から新たに仮想電源配線を接続する場合である。電源端子が端子属性として有する配線層Ｍ２が既に生成されている仮想電源配線の配線層Ｍ１と異なる場合には、両仮想電源配線の接続点、または新たな仮想電源配線上にコンタクト層Ｃ１を生成して両配線層を接続することができる。
【００５２】
図７（Ｃ）は、仮想電源配線間を接続する場合である。各仮想電源配線が互いに異なる配線層Ｍ１、Ｍ２を有する場合には、両仮想電源配線の交差領域にコンタクト層Ｃ１を生成して両配線層を接続することができる。
【００５３】
ここで、コンタクト層Ｃ１とは、配線層Ｍ１と配線層Ｍ２とを物理的に接続する構造を有するものであり、配線層Ｍ１、Ｍ２の組み合わせにより、ビアコンタクト層、またはスタックドビアコンタクト層を適用することができる。ここで、スタックドビアコンタクト層とは、互いに２層以上離間した配線層を接続するためのビアコンタクト層のうち接続対象の配線層の中間に配置される１つ以上の配線層を介して両配線層を接続する構成のコンタクト層を言う。
【００５４】
図２乃至図７に個別に説明した仮想電源配線の生成方法により、図１に示した回路装置における回路ブロック１乃至５内の電源配線をモデル化した結果を図８に示す。各ブロックの電源端子に接続された電源配線ＰＬ１乃至ＰＬ７は、回路ブロック内の仮想電源配線ＩＬ１乃至ＩＬ５により回路ブロックを越えて相互に接続されることとなる。これにより、回路ブロックを通過して流れる電源電流の経路がモデル化され、電源網解析を精度よく行うことができる。
【００５５】
尚、図示はされていないが、図８に示した仮想電源配線を含めた電源配線網は、既存の抵抗網抽出方法により抵抗網ネットリストにモデル化される。更に、特許文献１等に記載されている既存の電流源設定方法により、モデル化された抵抗網ネットリストの各ノードには、回路ブロック等で消費される電源電流に応じた電流源が接続される。
【００５６】
以上に説明した電源網解析方法を具体化する電源網解析装置１０を図９に示す。図９の電源網解析装置１０では、中央処理装置（以下、ＣＰＵと略記する。）２０を中心にバス８０を介して、メモリ３０、磁気ディスク装置４０、表示装置（以下、ＣＲＴと略記する。）５０、キーボード６０、及び外部記憶媒体駆動装置７０が相互に接続されており、更に外部記憶媒体駆動装置７０にＣＤＲＯＭや磁気媒体等の外部記憶媒体９０が着脱可能に設置される構成である。
【００５７】
後述の図１０に示す電源網解析のフローを実行するコンピュータプログラムは、電源網解析装置１０内のメモリ３０や磁気ディスク装置４０に記録されている他、ＣＤＲＯＭや磁気媒体等の外部記憶媒体９０に記録されている場合に、外部記憶媒体駆動装置７０を介してメモリ３０、磁気ディスク装置４０に記録され、あるいは直接ＣＰＵ２０に転送される。また、インターネット等の通信回線（不図示）を介して伝送されることも可能である。
【００５８】
また、後述する図１０の解析フローに示す、電源配線の配置情報等のチップレイアウトデータが格納される格納部Ｄ１、チップ上の電源配線網から抽出された抵抗網ネットリストが格納される格納部Ｄ２、チップ上に配置されている回路ブロックについての電源端子情報等のデータが格納される格納部Ｄ３、および回路ブロックにおける電源端子情報に基づき仮想的に生成された仮想電源配線網についての抵抗網ネットリストが格納される格納部Ｄ４は、磁気ディスク装置４０や、ＣＤＲＯＭ、磁気媒体等の外部記憶媒体９０に記録されており、上記コンピュータプログラムの処理に従いＣＰＵ２０からの指令により必要に応じて参照される。そして、図１０に示す電源網解析のフローを実行するプログラムに従い電源網解析された解析結果は、ＣＲＴ５０等の確認手段により確認される。解析手順の入力の他、解析結果に対する電源配線の配線幅や引き回しルート等の修正は、キーボード６０等からの入力指示に従い行う。また、解析結果は格納部Ｄ５として磁気ディスク装置４０、あるいは外部記憶媒体駆動装置７０を介したＣＤＲＯＭ、磁気媒体等の外部記憶媒体９０に記録される。
【００５９】
図１０は、半導体集積回路のレイアウトデータについて電源網解析を行う場合を例にした電源網解析フローである。格納部Ｄ１に格納されているチップレイアウトデータから取り出された電源配線網は、既存の方法により抵抗要素に分割されて抵抗網ネットリストが抽出される（Ｓ１）。抽出された抵抗網ネットリストは、格納部Ｄ２に格納される。尚、必要に応じて特許文献１等に開示されているように、屈曲部、交差領域、またはコンタクト層等により分割された電源配線ごとに、回路ブロック外で消費される電源電流を電流源にモデル化して接続するようにしてもよい。
【００６０】
一方、格納部Ｄ３に格納されている回路ブロックデータから取り出された電源端子情報に対して（Ｓ２）仮想電源配線の生成処理が行われる（Ｓ３）。ここでは、図２乃至図７に示された個別の生成処理が電源端子情報に基づいて行われる。例えば、図２乃至図４に示された仮想電源配線のモデル化を基本的な処理として電源端子間を接続する仮想電源配線が生成されながら、必要に応じて、図５乃至図７の処理が行われ、回路ブロック内で効率よく接続された仮想電源配線が生成される。最終的には、屈曲部、交差領域、またはコンタクト層を介して１つの電源ノードとして相互に接続された仮想電源配線が生成される。
【００６１】
生成された仮想電源配線網は、既存の方法により抵抗要素に分割されて抵抗網ネットリストが抽出される（Ｓ４）。このとき合わせて、特許文献１等に開示されているように、屈曲部、交差領域、またはコンタクト層等により分割された仮想電源配線ごとに、回路ブロック内で消費される電源電流を電流源にモデル化して接続するようにしてもよい。抽出された抵抗網ネットリストは、格納部Ｄ４に格納される。
【００６２】
格納部Ｄ２に格納されている回路ブロック外の電源配線網についての抵抗網ネットリストと、格納部Ｄ４に格納されている回路ブロック内の仮想電源配線網についての抵抗網ネットリストとにより、既存の電源網解析が行われる（Ｓ６）。解析された結果は、格納部Ｄ５に格納される。
【００６３】
以上詳細に説明したとおり、本実施形態に係る電源網解析方法では、回路ブロック１乃至５内の電源配線を、仮想電源配線ＩＬ１乃至ＩＬ５により簡略化して抵抗網ネットリストとして抽出することができるので、全ての電源配線を抵抗網ネットリストとして抽出する場合に比して、現実的な解析時間で必要な精度を有する電源網解析を行うことができる。回路装置に備えられる回路ブロック１乃至５の回路規模、または回路ブッロク数の増加に対しても、解析時間が制約されることはなく、大規模回路に対しても有効な電源網解析を行うことができる。
【００６４】
また、回路ブロック１乃至５内を通過する電源配線が、仮想電源配線ＩＬ１乃至ＩＬ５としてモデル化されるので、回路ブロック１乃至５を通過する電源電流についても解析を行うことができ、回路ブロック１乃至５内の電源配線を考慮しない場合に比して解析精度を向上させることができる。
【００６５】
更に、回路ブロック３内の仮想電源配線ＩＬ３の回線経路を、仮想配線ＩＲとして予め所定の配線経路に定義しておくことができるので、回路ブロック３内の電源配線に関する属性に応じて仮想電源配線ＩＬ３を設定することができ、解析精度の向上に資することができる。
【００６６】
また、電源端子ＴＤ３から回路ブロック４の対向する境界辺に向かう直線部が、既に配線された仮想電源配線ＩＬ４Ａと交差する場合には、電源端子ＴＤ３と仮想電源配線ＩＬ４Ａとを接続する直線部を新たな仮想電源配線ＩＬ４Ｂとすることができる。これにより、接続すべき電源端子がない場合にも、電源端子ＴＤ３に対する仮想電源配線ＩＬ４Ｂを設定することができる。また、接続すべき電源端子がある場合でも、両電源端子を接続するまでもなくより近傍に存在する仮想電源配線との間で仮想電源配線を構成することができる。
【００６７】
また、異なる配線層については、コンタクト層等の接続部で接続してやれば、複数の配線経路も１つの仮想電源配線として扱うことができる。回路ブロック内の電源配線を簡略化した構成の仮想電源配線としてモデル化することができる。
【００６８】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、回路装置として半導体集積回路を代表例として記載したが、本発明はこれに限定されるものではなく、回路基板上に構成された回路装置等のその他の回路装置に対しても同様に適用することができる。
また、本実施形態については、１種類の電源配線に対して例示したが、電源配線は複数系統存在していてもそれぞれの電源配線に対して順次適用することができることは言うまでもない。
更に、電源端子間等を接続する仮想電源配線が有する配線幅については特に言及していないが、相互に接続される電源端子の端子属性として有する配線幅が同じであればその電源幅で接続すればよい。また、互いに異なる配線幅を有する電源端子を接続する場合には、何れか狭幅の配線幅で接続することや、仮想電源配線の途中で配線幅を変化させることも可能である。後者の場合には、配線幅の切替点を境界として抵抗要素の抽出を行うことが好ましい。その前後で仮想電源配線が有するシート抵抗が異なるからである。
【００６９】
ここで、本発明の技術思想により従来技術における課題を解決する手段を以下に列記する。
（付記１） 電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を行う電源網解析方法であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする電源網解析方法。
（付記２） 前記回路ブロックの対向する境界辺上に２つの前記電源端子が対向して存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部で前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする付記１に記載の電源網解析方法。
（付記３） 前記回路ブロックの対向する境界辺上に２つの前記電源端子が非対向で存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部を、１または２の屈曲部で結んで前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする付記１に記載の電源網解析方法。
（付記４） 前記屈曲部は、９０°または４５°の角度を有して屈曲することを特徴とする付記３に記載の電源網解析方法。
（付記５） 前記仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、前記仮想配線生成ステップでは、定義された前記仮想経路に基づき前記仮想電源配線を生成することを特徴とする付記１に記載の電源網解析方法。
（付記６） 前記電源端子から前記回路ブロックの対向する境界辺に向かう直線部が既に配線された前記仮想電源配線と交差する場合、前記電源端子と前記仮想電源配線とを接続する前記直線部を新たな仮想電源配線として生成することを特徴とする付記１に記載の電源網解析方法。
（付記７） 前記電源端子間、前記仮想電源配線間、または前記電源端子と前記仮想電源配線との接続において相互の前記接続配線種が異なる場合、配線経路中に前記接続配線種間を接続する接続部を生成することを特徴とする付記１に記載の電源網解析方法。
（付記８） 互いに前記接続配線種が異なる、前記電源端子間、または前記電源端子と前記仮想電源配線とが接続される場合、生成される前記仮想電源配線の配線経路中に前記接続部を生成することを特徴とする付記７に記載の電源網解析方法。
（付記９） 異なる前記接続配線種により生成された前記仮想電源配線が交差する場合、前記仮想電源配線の交差領域に前記接続部を生成することを特徴とする付記７に記載の電源網解析方法。
（付記１０） 電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を実行するコンピュータプログラムであって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有する電源網解析を実行することを特徴とするコンピュータプログラム。
（付記１１） 電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を実行する電源網解析装置であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有する電源網解析を実行することを特徴とする電源網解析装置。
【００７０】
【発明の効果】
本発明によれば、回路ブロック内の電源配線を簡略化された仮想電源配線でモデル化し、仮想電源配線に対して抵抗網を抽出することにより、解析精度が向上した電源網解析を短時間で行うことが可能な電源網解析方法を提供することが可能となる。
【図面の簡単な説明】
【図１】 電源配線と回路ブロックとの接続を示すレイアウト模式図である。
【図２】 仮想電源配線のモデル化（１）を示す図である。
【図３】 仮想電源配線のモデル化（２）を示す図である。
【図４】 仮想電源配線のモデル化（３）を示す図である。
【図５】 仮想電源配線のモデル化（４）を示す図である。
【図６】 仮想電源配線のモデル化（５）を示す図である。
【図７】 コンタクト層を有する場合を示す図である。
【図８】 本実施形態による電源配線網を示すレイアウト模式図である。
【図９】 本実施形態における電源網解析装置の構成図である。
【図１０】 本実施形態のフローチャートである。
【符号の説明】
１乃至５ 回路ブロックＡ乃至Ｅ
１０ 電源網解析装置
Ｃ１ コンタクト層
ＩＬ１乃至ＩＬ５、ＩＬ４Ａ、ＩＬ４Ｂ、ＩＬ５Ａ、ＩＬ５Ｂ
仮想電源配線
ＩＲ 仮想経路
Ｍ１、Ｍ２ 配線層
ＰＬ１乃至ＰＬ７ 電源配線
ＴＡ１乃至ＴＥ４ 電源端子
Ｘ 回路領域
【発明の属する技術分野】
本発明は、回路装置における電源網解析に関するものであり、特に、回路装置内に配置されている回路ブロック内の電源網を考慮した電源網解析に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置に代表される回路装置においては、複数の回路ブロックが配置された上で相互に電源配線が接続されて全体の回路が構成されている。電源配線が個々の回路ブロックに必要充分な電源を供給し、全体として正常動作を確保することができるか否かの検証を行うことを目的として電源網解析が行われる。
【０００３】
電源網解析は、理想的には、回路装置内に配線されている全ての電源配線について、配線上に有する抵抗を抵抗要素として抵抗網ネットリストを抽出することが必要であり、これにより正確な解析結果を得ることができる。しかしながら、回路規模の増大に伴い回路ブロック内の電源配線網の処理方法が問題となっており、処理方法に応じて解析時間と解析精度が異なってくる。
【０００４】
従来より行われている第１の処理方法は、回路ブロック間の電源配線と共に，回路ブロック内の電源配線に対しても抵抗網を抽出する方法である。全ての電源配線を忠実に抵抗網ネットリストにモデル化することができ、高精度の電源網解析が可能となる。
【０００５】
従来より行われている第２の処理方法は、特許文献１に開示されている方法である。特許文献１の方法では、電源配線網は、各回路ブロックに電源電圧ＶＤＤを供給する電源配線の等価抵抗、および各回路ブロックの電源端子における電流消費量を持つ電流源で構成される。
【０００６】
【特許文献１】
特開２０００−５７１８６号公報（段落００７４、第１１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、第１の処理方法では、全ての電源配線網パターンから抵抗網を抽出することから、多くの抽出処理時間を要すると共に、回路規模によっては膨大な抵抗網ネットリストとなってしまうため、電源網解析自体にも多大な処理時間を要することとなる。多大な解析時間が必要となり問題である。更に、現実的な時間で電源網解析を行うことができる抵抗網ネットリストには限界があり、解析可能な回路規模が制限されてしまうおそれがあり問題である。
【０００８】
また、特許文献１に開示されている第２の処理方法では、回路装置に配置されている回路ブロック内で消費される消費電流を、電流源として各電源端子に割り振って回路ブロック内の電流消費量をモデル化するものの、回路ブロック内の電源配線については抵抗網としてモデル化されないため、回路ブロックを通過する電源電流が電源網解析に反映されず、解析精度上の問題が生ずるおそれがある。
【０００９】
本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、回路ブロック内の電源配線を簡略化された抵抗網としてモデル化することにより、解析精度が向上した電源網解析を短時間で行うことが可能な電源網解析方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係る電源網解析方法は、電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、電源配線を抵抗要素に分割して電源網解析を、コンピュータを用いて構築された解析システムでコンピュータの情報処理として行う際、回路ブロック内において、接続配線種の情報に基づき電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、電源配線と仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする。
【００１１】
請求項１の電源網解析方法では、仮想配線生成ステップにより、電源端子の接続配線種の情報に基づいて、回路ブロック内で電源端子間を相互に接続して仮想電源配線を生成する。生成された仮想電源配線を電源配線として追加して、抵抗網抽出ステップにより、電源配線と仮想電源配線とを抵抗要素に分割して抵抗網ネットリストを抽出する。
【００１２】
ここで、回路ブロックの対向する境界辺上に２つの電源端子が対向して存在する場合には、対向する境界辺に向かう直線部で電源端子間を接続して仮想電源配線を生成し、２つの前記電源端子が非対向で存在する場合には、対向する境界辺に向かう直線部を、１または２の屈曲部で結んで電源端子間を接続して仮想電源配線を生成することが好ましい。また、この場合の屈曲部は、９０°または４５°の角度を有して屈曲することが好ましい。
【００１３】
これにより、回路ブロック内の電源配線を、仮想電源配線により簡略化して抵抗網ネットリストとして抽出することができるので、全ての電源配線を抵抗網ネットリストとして抽出する場合に比して現実的な解析時間で必要な精度を有する電源網解析を行うことができる。
【００１４】
また、回路ブロック内を通過する電源配線が、仮想電源配線としてモデル化されるので、回路ブロックを通過する電源電流についても解析を行うことができ、回路ブロック内の電源配線を考慮しない場合に比して解析精度を向上させることができる。
【００１５】
また、請求項４に係る電源網解析方法は、請求項１に記載の電源網解析方法において、仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、仮想配線生成ステップでは、定義された仮想経路に基づき仮想電源配線を生成することを特徴とする。
【００１６】
請求項４の電源網解析方法では、仮想経路定義ステップにより、仮想電源配線の経路を仮想配線として定義した上で、仮想配線生成ステップにより、仮想電源配線を生成する。
【００１７】
これにより、回路ブロック内の仮想電源配線の回線経路を、予め所定の経路に定義しておくことができるので、回路ブロック内の電源配線に関する属性に応じて仮想電源配線を設定することができ、解析精度の向上に資することができる。
【００１８】
更に、電源端子から回路ブロックの対向する境界辺に向かう直線部が、既に配線された仮想電源配線と交差する場合には、電源端子と仮想電源配線とを接続する直線部を新たな仮想電源配線とすることが好ましい。これにより、接続先の電源端子がない場合にも、電源端子に対する仮想電源配線を設定することができる。また、接続先の電源端子がある場合でも、両電源端子を接続するまでもなくより近傍に存在する仮想電源配線との間で新たな仮想電源配線を構成することができる。
【００１９】
また、請求項５に係る電源網解析方法は、請求項１に記載の電源網解析方法において、電源端子間、仮想電源配線間、または電源端子と仮想電源配線との接続において相互の接続配線種が異なる場合、配線経路中に接続配線種間を接続する接続部を生成することを特徴とする。これにより、接続配線種の異なる配線経路も１つの仮想電源配線として扱うことができる。
【００２０】
ここで、電源端子間、または電源端子と仮想電源配線とが接続される場合には、生成される仮想電源配線の配線経路中に接続部を生成してやればよく、また、仮想電源配線が交差する場合には、仮想電源配線の交差領域に接続部を生成してやればよい。
【００２１】
ここで、接続配線種の１例として、電源配線に使用される金属配線層が考えられる。このときの接続部は、両接続配線種を接続するコンタクト層を有する構成とすることができる。更に、コンタクト層は、異種金属配線層を接続するビアコンタクト層や、両接続配線種が多層に離間した異種金属配線層である場合には、中間層を介して互いを接続するスタックドビアコンタクト層が考えられる。
【００２２】
【発明の実施の形態】
以下、本発明の電源網解析方法について具体化した実施形態を図１乃至図１０に基づき図面を参照しつつ詳細に説明する。
【００２３】
図１には、回路ブロックＡ乃至Ｅ（１乃至５）への電源配線ＰＬ１乃至ＰＬ７の接続例を示す配置レイアウトの模式図を示す。半導体集積回路における電源配線パターンのレイアウトに代表されるレイアウト模式図である。各回路ブロック１乃至５には、回路ブロックの外部から接続される電源配線の接続位置として電源端子ＴＡ１乃至ＴＥ４が設定されている。この電源端子ＴＡ１乃至ＴＥ４には、電源配線との接続位置と共に、接続すべき配線種も指定されている。ここで、配線種とは、半導体集積回路のレイアウトを例にとれば、電源配線が形成される金属層などの配線材料を指定する種別である。以下、配線種を配線層と称する。
【００２４】
ここで、電源配線ＰＬ１乃至ＰＬ７は、同一電源に対する配線であり、例えば、電源電圧ＶＣＣや接地電圧ＧＮＤ等が該当する。これらの電源配線は、回路装置全体で同一電源に接続されていると共に、図示されていない回路ブロック１乃至５内においても同一の配線として構成されている。従って、回路ブロック内の配線状況は図示されていないものの、各回路ブロック１乃至５における電源端子同士は、内部にて接続されていることが一般的である。本実施形態においては、これらの回路ブロック内に存在する電源配線を仮想的に生成し、電源端子間を仮想電源配線により接続するものである。以下、回路ブロックごとに仮想電源配線のモデル化を行う。
【００２５】
図２は、回路ブロック１に対する仮想電源配線のモデル化を示す。回路ブロック１は、２つの電源端子ＴＡ１、ＴＡ２が回路ブロック１の対向する境界辺に対向して配置されている場合である。両電源端子ＴＡ１、ＴＡ２を直結する直線は、各電源端子を有する境界辺に対して直角方向に配置される。
【００２６】
この場合に生成される仮想電源配線ＩＬ１は、対向する電源端子ＴＡ１、ＴＡ２を直結する配線となる。また仮想電源配線ＩＬ１を構成する配線層は、電源端子ＴＡ１、ＴＡ２が端子属性として有している電源配線ＰＬ１、ＰＬ２との接続配線層となる。ここでは、電源端子ＴＡ１、ＴＡ２は同一の配線層を接続属性として有している場合を示している。仮想電源配線ＩＬ１により、回路ブロック１の電源端子ＴＡ１、ＴＡ２は接続され、回路ブロック１を通過する電源配線をモデル化することができる。
【００２７】
尚、この仮想電源配線ＩＬ１は、電源端子ＴＡ１、ＴＡ２との間で直線部のみを有して接続される。このため、既知の抵抗抽出方法により直線部を抵抗要素として抽出すれば、仮想電源配線ＩＬ１は電源端子ＴＡ１、ＴＡ２を接続する１つの抵抗要素として抽出することができる。
【００２８】
また、電源端子ＴＡ１、ＴＡ２間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００２９】
図３は、回路ブロック２に対する仮想電源配線のモデル化を示す。回路ブロック２は、２つの電源端子ＴＢ１、ＴＢ２が回路ブロック２の対向する境界辺に、対向位置からずれて配置されている場合である。
【００３０】
この場合に生成される仮想電源配線ＩＬ２は、対向する電源端子ＴＢ１、ＴＢ２の各々から対向する境界辺に向けて伸長した直線部を、各々９０°で屈曲する２つのクランクを介して接続する配線となる。このときの配線層は仮想電源配線ＩＬ１の場合と同様に、電源端子ＴＢ１、ＴＢ２が端子属性として有している電源配線ＰＬ２、ＰＬ３との接続配線層となる。ここでは、電源端子ＴＢ１、ＴＢ２は同一の配線層を接続属性として有している場合を示している。仮想電源配線ＩＬ２により、回路ブロック２の電源端子ＴＢ１、ＴＢ２は接続され、回路ブロック２を通過する電源配線をモデル化することができる。
【００３１】
尚、この仮想電源配線ＩＬ２は、電源端子ＴＢ１、ＴＢ２との間で２つのクランクを介して接続される。このため、既知の抵抗抽出方法により直線部に対して１つの抵抗要素を抽出する方法に従えば、仮想電源配線ＩＬ２は電源端子ＴＢ１、ＴＢ２を接続する３つの抵抗要素として抽出することができる。
【００３２】
また、図３の例では、クランクとして９０°に屈曲する場合について示したが、クランクにおける屈曲角度は９０°に限定されるものではなく、４５°等の角度により構成することができることは言うまでもない。更に、図３の例では、クランクを２つ備える場合について説明したが、電源端子が存在する境界辺において９０°のクランクを有する構成、または境界辺の前で４５°のクランクを有する構成とすれば、１つのクランクにより仮想電源配線ＩＬ２を構成することも可能である。
【００３３】
また、仮想電源配線ＩＬ１と同様に、電源端子ＴＢ１、ＴＢ２間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００３４】
図４は、回路ブロック３に対する仮想電源配線のモデル化を示す。回路ブロック３は、２つの電源端子ＴＣ１、ＴＣ２が回路ブロック３の対向する境界辺に配置されている場合である。この場合、両電源端子ＴＣ１、ＴＣ２の配置関係は、対向または非対向の何れの場合も同様に適用することができる。また、電源端子が対向する境界辺にない場合でも同様に適用することができる。回路ブロック３内には、電源配線により供給される電源電圧の変動に対してクリティカルな動作を行う回路領域Ｘを含むものとする。このような回路領域Ｘに対しては、電圧変動が制限された電源電圧を供給する必要があり、電源網解析を通じて電源変動が仕様の範囲内であるか否かを精度よく検証することが必要となる。回路領域Ｘへの電源配線を正確に抽出する必要がある。
【００３５】
このような場合に、仮想電源配線を生成するに先立ち、所定の電源配線を予め仮想経路として定義しておくことができれば便宜である。仮想経路ＩＲは、設計者等により仮想電源配線の生成の前に予め定義された仮想経路である。回路領域Ｘへの電源配線を詳細に定義しておく。仮想電源配線の生成段階において、仮想経路ＩＲはそのまま仮想電源配線ＩＬ３として生成される。電源端子ＴＣ１、ＴＣ２を接続し、回路領域Ｘへの電源配線経路を詳細にトレースした配線となる。このとき、仮想電源配線ＩＬ３を構成する配線層は、仮想電源配線ＩＬ１、ＩＬ２の場合と同様に、電源端子ＴＣ１、ＴＣ２が端子属性として有している電源配線ＰＬ３、ＰＬ４との接続配線層となる。仮想電源配線ＩＬ３により、回路ブロック３の電源端子ＴＣ１、ＴＣ２は接続され、回路領域Ｘへの正確な電源配線を有して回路ブロック３を通過する電源配線をモデル化することができる。
【００３６】
尚、この仮想電源配線ＩＬ３は、電源端子ＴＣ１、ＴＣ２との間で４つのクランクを介して接続される。このため、既知の抵抗抽出方法により直線部に対して１つの抵抗要素を抽出する方法に従えば、仮想電源配線ＩＬ３は電源端子ＴＣ１、ＴＣ２を接続する４つの抵抗要素として抽出することができる。
【００３７】
また、図４の例では、仮想配線ＩＲを予め定義する理由として、回路ブロック３内に、電源電圧の変動に対してクリティカルな回路動作を行う回路領域Ｘが存在する場合を例に説明したが、仮想電源配線を生成する前に定義される仮想配線は、これ以外にも回路ブロック内で電源配線の配線経路を予め指定しておく必要がある場合に適用することができることは言うまでもない。
【００３８】
また、仮想電源配線ＩＬ１、ＩＬ２と同様に、電源端子ＴＣ１、ＴＣ２間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００３９】
図５は、回路ブロック４に対する仮想電源配線のモデル化を示す。回路ブロック４は、３つの電源端子ＴＤ１、ＴＤ２、ＴＤ３のうち、電源端子ＴＤ１、ＴＤ２が回路ブロック４の対向する境界辺に配置され、電源端子ＴＤ３が対向する境界辺を結ぶ境界辺に配置されている場合である。図５では、両電源端子ＴＤ１、ＴＤ２の配置関係が対向する場合を示しているが、非対向の場合も同様に適用することができることは言うまでもない。
【００４０】
この場合、先ず、対向する境界辺にある電源端子ＴＤ１、ＴＤ２を接続する仮想電源配線ＩＬ４Ａを生成する。このときの配線層は仮想電源配線ＩＬ１乃至ＩＬ３の場合と同様に、電源端子ＴＤ１、ＴＤ２が端子属性として有している電源配線ＰＬ１、ＰＬ５との接続配線層となる。ここでは、電源端子ＴＤ１、ＴＤ２は同一の配線層を接続属性として有している場合を示している。
【００４１】
電源端子ＴＤ３については、接続すべき他の電源端子が存在しない。この場合には、電源端子ＴＤ３から対向する境界辺に向けて、仮想電源配線ＩＬ４Ａに接続されるまで直線状に配線経路を伸長する。この配線経路が仮想電源配線ＩＬ４Ｂである。仮想電源配線ＩＬ４Ａ、ＩＬ４Ｂが接続されて凸状に生成された仮想電源配線ＩＬ４により、回路ブロック４の電源端子ＴＤ１乃至ＴＤ３は接続され、回路ブロック４を通過する電源配線をモデル化することができる。
【００４２】
尚、この仮想電源配線ＩＬ４は、仮想電源配線ＩＬ４Ａの中間点で仮想電源配線ＩＬ４Ｂが接続されるように構成される。このため、既知の抵抗抽出方法により接続部分までを１つの抵抗要素として抽出する方法に従えば、仮想電源配線ＩＬ４は、接続点と各電源端子ＴＤ１乃至ＴＤ３とを接続する３つの抵抗要素として抽出することができる。
【００４３】
また、仮想電源配線ＩＬ１乃至ＩＬ３と同様に、電源端子ＴＤ１乃至ＴＤ３間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００４４】
図６は、回路ブロック５に対する仮想電源配線のモデル化を示す。回路ブロック５は、４つの電源端子ＴＥ１乃至ＴＥ４のうち、電源端子ＴＥ１、ＴＥ２と電源端子ＴＥ３、ＴＥ４とが互いに対向する境界辺に配置されている場合である。図６では、電源端子ＴＥ１、ＴＥ２と電源端子ＴＥ３、ＴＥ４との配置関係は、対向する場合を示しているが、非対向の場合も同様に適用することができることは言うまでもない。
【００４５】
互いに対向する境界辺にある電源端子ＴＥ１、ＴＥ２および電源端子ＴＥ３、ＴＥ４とは各々接続され、仮想電源配線ＩＬ５ＡおよびＩＬ５Ｂを生成する。このときの配線層は仮想電源配線ＩＬ１乃至ＩＬ４Ｂの場合と同様に、電源端子ＴＥ１、ＴＥ２および電源端子ＴＥ３、ＴＥ４が端子属性として有している電源配線ＰＬ５、ＰＬ７および電源配線ＰＬ３、ＰＬ６との接続配線層となる。ここでは、各電源端子ＴＥ１乃至ＴＥ４は同一の配線層を接続属性として有している場合を示している。
【００４６】
２組の電源端子を接続して生成された仮想電源配線ＩＬ５Ａ、ＩＬ５Ｂは、その中間点で交差する。両仮想電源配線ＩＬ５Ａ、ＩＬ５Ｂは同一の配線層で構成されているので、交差領域において両仮想電源配線ＩＬ５Ａ、ＩＬ５Ｂは接続されて、仮想電源配線ＩＬ５が生成される。回路ブロック５の電源端子ＴＥ１乃至ＴＥ４は接続され、回路ブロック５を通過する電源配線をモデル化することができる。
【００４７】
尚、この仮想電源配線ＩＬ５は、両者の交差領域で接続されるように構成される。このため、既知の抵抗抽出方法により交差領域までを１つの抵抗要素として抽出する方法に従えば、仮想電源配線ＩＬ５は、交差領域と各電源端子ＴＥ１乃至ＴＥ４とを接続する４つの抵抗要素として抽出することができる。
【００４８】
また、仮想電源配線ＩＬ１乃至ＩＬ４Ｂと同様に、電源端子ＴＥ１乃至ＴＥ４間で接続属性として配線層が異なる場合については、後述（図７）するようにコンタクト層を介して両配線層を接続することとなる。
【００４９】
次に、互いに接続されるべき電源端子間、仮想電源配線間、または電源端子と仮想電源端子とが、互いに異なる配線層で構成されている場合における、仮想電源配線の生成について説明する。互いに配線層が異なる場合には、このままでは、両者は接続することができない。そこで、配線層間を接続するコンタクト層を配線系路上に配置することにより、両配線層間を接続することが便宜である。
【００５０】
図７（Ａ）は、電源端子間を接続する場合である。各電源端子の端子属性として互いに異なる配線層Ｍ１、Ｍ２で構成される場合には、両電源端子を接続する仮想電源配線上にコンタクト層Ｃ１を生成して両配線層を接続することができる。
【００５１】
図７（Ｂ）は、既に生成されている仮想電源配線に対して電源端子から新たに仮想電源配線を接続する場合である。電源端子が端子属性として有する配線層Ｍ２が既に生成されている仮想電源配線の配線層Ｍ１と異なる場合には、両仮想電源配線の接続点、または新たな仮想電源配線上にコンタクト層Ｃ１を生成して両配線層を接続することができる。
【００５２】
図７（Ｃ）は、仮想電源配線間を接続する場合である。各仮想電源配線が互いに異なる配線層Ｍ１、Ｍ２を有する場合には、両仮想電源配線の交差領域にコンタクト層Ｃ１を生成して両配線層を接続することができる。
【００５３】
ここで、コンタクト層Ｃ１とは、配線層Ｍ１と配線層Ｍ２とを物理的に接続する構造を有するものであり、配線層Ｍ１、Ｍ２の組み合わせにより、ビアコンタクト層、またはスタックドビアコンタクト層を適用することができる。ここで、スタックドビアコンタクト層とは、互いに２層以上離間した配線層を接続するためのビアコンタクト層のうち接続対象の配線層の中間に配置される１つ以上の配線層を介して両配線層を接続する構成のコンタクト層を言う。
【００５４】
図２乃至図７に個別に説明した仮想電源配線の生成方法により、図１に示した回路装置における回路ブロック１乃至５内の電源配線をモデル化した結果を図８に示す。各ブロックの電源端子に接続された電源配線ＰＬ１乃至ＰＬ７は、回路ブロック内の仮想電源配線ＩＬ１乃至ＩＬ５により回路ブロックを越えて相互に接続されることとなる。これにより、回路ブロックを通過して流れる電源電流の経路がモデル化され、電源網解析を精度よく行うことができる。
【００５５】
尚、図示はされていないが、図８に示した仮想電源配線を含めた電源配線網は、既存の抵抗網抽出方法により抵抗網ネットリストにモデル化される。更に、特許文献１等に記載されている既存の電流源設定方法により、モデル化された抵抗網ネットリストの各ノードには、回路ブロック等で消費される電源電流に応じた電流源が接続される。
【００５６】
以上に説明した電源網解析方法を具体化する電源網解析装置１０を図９に示す。図９の電源網解析装置１０では、中央処理装置（以下、ＣＰＵと略記する。）２０を中心にバス８０を介して、メモリ３０、磁気ディスク装置４０、表示装置（以下、ＣＲＴと略記する。）５０、キーボード６０、及び外部記憶媒体駆動装置７０が相互に接続されており、更に外部記憶媒体駆動装置７０にＣＤＲＯＭや磁気媒体等の外部記憶媒体９０が着脱可能に設置される構成である。
【００５７】
後述の図１０に示す電源網解析のフローを実行するコンピュータプログラムは、電源網解析装置１０内のメモリ３０や磁気ディスク装置４０に記録されている他、ＣＤＲＯＭや磁気媒体等の外部記憶媒体９０に記録されている場合に、外部記憶媒体駆動装置７０を介してメモリ３０、磁気ディスク装置４０に記録され、あるいは直接ＣＰＵ２０に転送される。また、インターネット等の通信回線（不図示）を介して伝送されることも可能である。
【００５８】
また、後述する図１０の解析フローに示す、電源配線の配置情報等のチップレイアウトデータが格納される格納部Ｄ１、チップ上の電源配線網から抽出された抵抗網ネットリストが格納される格納部Ｄ２、チップ上に配置されている回路ブロックについての電源端子情報等のデータが格納される格納部Ｄ３、および回路ブロックにおける電源端子情報に基づき仮想的に生成された仮想電源配線網についての抵抗網ネットリストが格納される格納部Ｄ４は、磁気ディスク装置４０や、ＣＤＲＯＭ、磁気媒体等の外部記憶媒体９０に記録されており、上記コンピュータプログラムの処理に従いＣＰＵ２０からの指令により必要に応じて参照される。そして、図１０に示す電源網解析のフローを実行するプログラムに従い電源網解析された解析結果は、ＣＲＴ５０等の確認手段により確認される。解析手順の入力の他、解析結果に対する電源配線の配線幅や引き回しルート等の修正は、キーボード６０等からの入力指示に従い行う。また、解析結果は格納部Ｄ５として磁気ディスク装置４０、あるいは外部記憶媒体駆動装置７０を介したＣＤＲＯＭ、磁気媒体等の外部記憶媒体９０に記録される。
【００５９】
図１０は、半導体集積回路のレイアウトデータについて電源網解析を行う場合を例にした電源網解析フローである。格納部Ｄ１に格納されているチップレイアウトデータから取り出された電源配線網は、既存の方法により抵抗要素に分割されて抵抗網ネットリストが抽出される（Ｓ１）。抽出された抵抗網ネットリストは、格納部Ｄ２に格納される。尚、必要に応じて特許文献１等に開示されているように、屈曲部、交差領域、またはコンタクト層等により分割された電源配線ごとに、回路ブロック外で消費される電源電流を電流源にモデル化して接続するようにしてもよい。
【００６０】
一方、格納部Ｄ３に格納されている回路ブロックデータから取り出された電源端子情報に対して（Ｓ２）仮想電源配線の生成処理が行われる（Ｓ３）。ここでは、図２乃至図７に示された個別の生成処理が電源端子情報に基づいて行われる。例えば、図２乃至図４に示された仮想電源配線のモデル化を基本的な処理として電源端子間を接続する仮想電源配線が生成されながら、必要に応じて、図５乃至図７の処理が行われ、回路ブロック内で効率よく接続された仮想電源配線が生成される。最終的には、屈曲部、交差領域、またはコンタクト層を介して１つの電源ノードとして相互に接続された仮想電源配線が生成される。
【００６１】
生成された仮想電源配線網は、既存の方法により抵抗要素に分割されて抵抗網ネットリストが抽出される（Ｓ４）。このとき合わせて、特許文献１等に開示されているように、屈曲部、交差領域、またはコンタクト層等により分割された仮想電源配線ごとに、回路ブロック内で消費される電源電流を電流源にモデル化して接続するようにしてもよい。抽出された抵抗網ネットリストは、格納部Ｄ４に格納される。
【００６２】
格納部Ｄ２に格納されている回路ブロック外の電源配線網についての抵抗網ネットリストと、格納部Ｄ４に格納されている回路ブロック内の仮想電源配線網についての抵抗網ネットリストとにより、既存の電源網解析が行われる（Ｓ６）。解析された結果は、格納部Ｄ５に格納される。
【００６３】
以上詳細に説明したとおり、本実施形態に係る電源網解析方法では、回路ブロック１乃至５内の電源配線を、仮想電源配線ＩＬ１乃至ＩＬ５により簡略化して抵抗網ネットリストとして抽出することができるので、全ての電源配線を抵抗網ネットリストとして抽出する場合に比して、現実的な解析時間で必要な精度を有する電源網解析を行うことができる。回路装置に備えられる回路ブロック１乃至５の回路規模、または回路ブッロク数の増加に対しても、解析時間が制約されることはなく、大規模回路に対しても有効な電源網解析を行うことができる。
【００６４】
また、回路ブロック１乃至５内を通過する電源配線が、仮想電源配線ＩＬ１乃至ＩＬ５としてモデル化されるので、回路ブロック１乃至５を通過する電源電流についても解析を行うことができ、回路ブロック１乃至５内の電源配線を考慮しない場合に比して解析精度を向上させることができる。
【００６５】
更に、回路ブロック３内の仮想電源配線ＩＬ３の回線経路を、仮想配線ＩＲとして予め所定の配線経路に定義しておくことができるので、回路ブロック３内の電源配線に関する属性に応じて仮想電源配線ＩＬ３を設定することができ、解析精度の向上に資することができる。
【００６６】
また、電源端子ＴＤ３から回路ブロック４の対向する境界辺に向かう直線部が、既に配線された仮想電源配線ＩＬ４Ａと交差する場合には、電源端子ＴＤ３と仮想電源配線ＩＬ４Ａとを接続する直線部を新たな仮想電源配線ＩＬ４Ｂとすることができる。これにより、接続すべき電源端子がない場合にも、電源端子ＴＤ３に対する仮想電源配線ＩＬ４Ｂを設定することができる。また、接続すべき電源端子がある場合でも、両電源端子を接続するまでもなくより近傍に存在する仮想電源配線との間で仮想電源配線を構成することができる。
【００６７】
また、異なる配線層については、コンタクト層等の接続部で接続してやれば、複数の配線経路も１つの仮想電源配線として扱うことができる。回路ブロック内の電源配線を簡略化した構成の仮想電源配線としてモデル化することができる。
【００６８】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、回路装置として半導体集積回路を代表例として記載したが、本発明はこれに限定されるものではなく、回路基板上に構成された回路装置等のその他の回路装置に対しても同様に適用することができる。
また、本実施形態については、１種類の電源配線に対して例示したが、電源配線は複数系統存在していてもそれぞれの電源配線に対して順次適用することができることは言うまでもない。
更に、電源端子間等を接続する仮想電源配線が有する配線幅については特に言及していないが、相互に接続される電源端子の端子属性として有する配線幅が同じであればその電源幅で接続すればよい。また、互いに異なる配線幅を有する電源端子を接続する場合には、何れか狭幅の配線幅で接続することや、仮想電源配線の途中で配線幅を変化させることも可能である。後者の場合には、配線幅の切替点を境界として抵抗要素の抽出を行うことが好ましい。その前後で仮想電源配線が有するシート抵抗が異なるからである。
【００６９】
ここで、本発明の技術思想により従来技術における課題を解決する手段を以下に列記する。
（付記１） 電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を行う電源網解析方法であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする電源網解析方法。
（付記２） 前記回路ブロックの対向する境界辺上に２つの前記電源端子が対向して存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部で前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする付記１に記載の電源網解析方法。
（付記３） 前記回路ブロックの対向する境界辺上に２つの前記電源端子が非対向で存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部を、１または２の屈曲部で結んで前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする付記１に記載の電源網解析方法。
（付記４） 前記屈曲部は、９０°または４５°の角度を有して屈曲することを特徴とする付記３に記載の電源網解析方法。
（付記５） 前記仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、前記仮想配線生成ステップでは、定義された前記仮想経路に基づき前記仮想電源配線を生成することを特徴とする付記１に記載の電源網解析方法。
（付記６） 前記電源端子から前記回路ブロックの対向する境界辺に向かう直線部が既に配線された前記仮想電源配線と交差する場合、前記電源端子と前記仮想電源配線とを接続する前記直線部を新たな仮想電源配線として生成することを特徴とする付記１に記載の電源網解析方法。
（付記７） 前記電源端子間、前記仮想電源配線間、または前記電源端子と前記仮想電源配線との接続において相互の前記接続配線種が異なる場合、配線経路中に前記接続配線種間を接続する接続部を生成することを特徴とする付記１に記載の電源網解析方法。
（付記８） 互いに前記接続配線種が異なる、前記電源端子間、または前記電源端子と前記仮想電源配線とが接続される場合、生成される前記仮想電源配線の配線経路中に前記接続部を生成することを特徴とする付記７に記載の電源網解析方法。
（付記９） 異なる前記接続配線種により生成された前記仮想電源配線が交差する場合、前記仮想電源配線の交差領域に前記接続部を生成することを特徴とする付記７に記載の電源網解析方法。
（付記１０） 電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を実行するコンピュータプログラムであって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有する電源網解析を実行することを特徴とするコンピュータプログラム。
（付記１１） 電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を実行する電源網解析装置であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有する電源網解析を実行することを特徴とする電源網解析装置。
【００７０】
【発明の効果】
本発明によれば、回路ブロック内の電源配線を簡略化された仮想電源配線でモデル化し、仮想電源配線に対して抵抗網を抽出することにより、解析精度が向上した電源網解析を短時間で行うことが可能な電源網解析方法を提供することが可能となる。
【図面の簡単な説明】
【図１】 電源配線と回路ブロックとの接続を示すレイアウト模式図である。
【図２】 仮想電源配線のモデル化（１）を示す図である。
【図３】 仮想電源配線のモデル化（２）を示す図である。
【図４】 仮想電源配線のモデル化（３）を示す図である。
【図５】 仮想電源配線のモデル化（４）を示す図である。
【図６】 仮想電源配線のモデル化（５）を示す図である。
【図７】 コンタクト層を有する場合を示す図である。
【図８】 本実施形態による電源配線網を示すレイアウト模式図である。
【図９】 本実施形態における電源網解析装置の構成図である。
【図１０】 本実施形態のフローチャートである。
【符号の説明】
１乃至５ 回路ブロックＡ乃至Ｅ
１０ 電源網解析装置
Ｃ１ コンタクト層
ＩＬ１乃至ＩＬ５、ＩＬ４Ａ、ＩＬ４Ｂ、ＩＬ５Ａ、ＩＬ５Ｂ
仮想電源配線
ＩＲ 仮想経路
Ｍ１、Ｍ２ 配線層
ＰＬ１乃至ＰＬ７ 電源配線
ＴＡ１乃至ＴＥ４ 電源端子
Ｘ 回路領域
Claims (6)
- 電源配線との接続位置、および接続配線種の情報を含む２以上の電源端子を有する回路ブロックが少なくとも１つ配置されている回路装置に対して、前記電源配線を抵抗要素に分割して電源網解析を、コンピュータを用いて構築された解析システムで前記コンピュータの情報処理として行う電源網解析方法であって、
前記回路ブロック内において、前記接続配線種の情報に基づき前記電源端子間を相互に接続して仮想電源配線を生成する仮想配線生成ステップと、
前記電源配線と前記仮想電源配線とを、抵抗要素に分割して抵抗網ネットリストを抽出する抵抗網抽出ステップとを有することを特徴とする電源網解析方法。 - 前記回路ブロックの対向する境界辺上に２つの前記電源端子が対向して存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部で前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする請求項１に記載の電源網解析方法。
- 前記回路ブロックの対向する境界辺上に２つの前記電源端子が非対向で存在する場合、前記仮想配線生成ステップは、対向する前記境界辺に向かう直線部を、１または２の屈曲部で結んで前記電源端子間を接続することにより前記仮想電源配線を生成することを特徴とする請求項１に記載の電源網解析方法。
- 前記仮想電源配線の仮想経路を定義する仮想経路定義ステップを有し、前記仮想配線生成ステップでは、定義された前記仮想経路に基づき前記仮想電源配線を生成することを特徴とする請求項１に記載の電源網解析方法。
- 前記電源端子間、前記仮想電源配線間、または前記電源端子と前記仮想電源配線との接続において相互の前記接続配線種が異なる場合、配線経路中に前記接続配線種間を接続する接続部を生成することを特徴とする請求項１に記載の電源網解析方法。
- 前記仮想電源配線の配線種は前記接続配線種の情報に基づいて選択された前記電源配線と同じ配線種であり、前記仮想電源配線は前記電源端子を介して前記電源配線と接続されることを特徴とする請求項１に記載の電源網解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311479A JP4190251B2 (ja) | 2002-10-25 | 2002-10-25 | 電源網解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002311479A JP4190251B2 (ja) | 2002-10-25 | 2002-10-25 | 電源網解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004145738A JP2004145738A (ja) | 2004-05-20 |
| JP4190251B2 true JP4190251B2 (ja) | 2008-12-03 |
Family
ID=32456685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002311479A Expired - Fee Related JP4190251B2 (ja) | 2002-10-25 | 2002-10-25 | 電源網解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4190251B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7742720B2 (en) | 1999-02-26 | 2010-06-22 | Brother Kogyo Kabushiki Kaisha | Photosensitive member cartridge |
-
2002
- 2002-10-25 JP JP2002311479A patent/JP4190251B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7742720B2 (en) | 1999-02-26 | 2010-06-22 | Brother Kogyo Kabushiki Kaisha | Photosensitive member cartridge |
| US7949283B2 (en) | 1999-02-26 | 2011-05-24 | Brother Kogyo Kabushiki Kaisha | Photosensitive member cartridge |
| US8121520B2 (en) | 1999-02-26 | 2012-02-21 | Brother Kogyo Kabushiki Kaisha | Photosensitive member cartridge |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004145738A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8196080B2 (en) | Method and system for routing | |
| JP3995926B2 (ja) | 構造解析プログラム、構造解析方法、構造解析装置および半導体集積回路の製造方法 | |
| US8490036B2 (en) | System and technique of pattern matching and pattern replacement | |
| US8839175B2 (en) | Scalable meta-data objects | |
| US7802208B1 (en) | Design automation using spine routing | |
| Betz et al. | VPR: A new packing, placement and routing tool for FPGA research | |
| CN114117989B (zh) | 一种芯片的设计方法、设计装置、计算机设备及存储介质 | |
| US9536035B2 (en) | Wide pin for improved circuit routing | |
| US6941531B1 (en) | Method and apparatus for performing extraction on an integrated circuit design | |
| KR102238312B1 (ko) | 표준 셀들에 대한 핀 수정 | |
| CN114556352B (zh) | 用于执行自动布线的方法和系统 | |
| US20150067632A1 (en) | Efficient analog layout prototyping by layout reuse with routing preservation | |
| TWI410819B (zh) | 考量元件與佈線對稱之類比佈局方法 | |
| KR20180070320A (ko) | 쿼드러플 패터닝 리소그래피를 위한 집적 회로, 상기 집적 회로의 설계를 위한 컴퓨팅 시스템 및 컴퓨터 구현 방법 | |
| CN109074412B (zh) | 使用自动焊接和自动克隆的电路中的连接的交互式布线 | |
| CN114330214B (zh) | 一种包含走线的集成电路快速高精度计算的方法及装置 | |
| KR102717096B1 (ko) | 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법 | |
| JP4190251B2 (ja) | 電源網解析方法 | |
| KR101932805B1 (ko) | 패턴 기반 전력 및 접지 (ｐｇ) 라우팅 및 비아 생성 | |
| Mattison | Design automation of MOS artwork | |
| US20040003363A1 (en) | Integrated circuit design and manufacture utilizing layers having a predetermined layout | |
| JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
| US6734046B1 (en) | Method of customizing and using maps in generating the padring layout design | |
| JP2025529819A (ja) | 複製されたアレイにおけるクロックタイミング | |
| KR100591964B1 (ko) | 반도체 집적 회로의 배선 패턴 작성 방법 및 그 장치,기록 매체, 반도체 집적 회로 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |