JP4195032B2 - 直流電源装置 - Google Patents

Description

本発明は、交流電源から出力される交流を全波整流回路で直流に変換し、高周波抑制回路と平滑回路を経た後、ＤＣ−ＤＣコンバータを用いて安定した直流電圧を出力する直流電源装置に適用されるものである。

特に、負荷が無負荷の場合、又は負荷の入力容量が予め定められた値未満のとき、高周波抑制回路における電力消費を抑制して、消費電力の削減を図るのに適した直流電源装置に関する。

前記した直流電源装置の一例として、ノートパソコンのアダプタを例にして説明する。

ノートパソコンのアダプタ（以下、単にアダプタと称する）は、ノートパソコンが電源オフの状態でも、若干の電力を消費している。また、アダプタの出力電圧は、１００〜２４０Ｖに対応したワールドワイドの仕様が一般的である。

このようなアダプタは、力率改善のため、高周波抑制回路（ＰＦＣ回路）を備えている。特に、入力容量が７５ワット以上のノートパソコンは、高周波抑制回路を備えることが、社団法人日本情報技術産業協会（ＪＥＩＴＡ：Japan Electronice and Information Technology Industries Association）の規定よって定められている。

図７を用いて、従来のノートパソコンのアダプタを例にして説明する。

図７において、１は交流電源（コンセント）、２は全波整流回路、３は高周波抑制回路（ＰＦＣ回路）、４は平滑用コンデンサ、５はＤＣ−ＤＣコンバータ、ＬＰは全波整流回路２のプラスライン、ＬＭは全波整流回路２のマイナスラインである。

ここで、高周波抑制回路３は、チョークコイル３１と補助巻線３２とＦＥＴ３３と抵抗Ｒ３４と転流ダイオードＤ３５から構成されている。

また、高周波抑制回路３において、プラスラインＬＰには、図示するように、起動抵抗Ｒ１、コンデンサ７を介して、ＩＣ８が接続されている。また、高周波抑制回路３の補助巻線３２は、図示するように、ダイオードＤ１、抵抗Ｒ２を介してＩＣ８に接続されている。

また、ＩＣ８は、予め定められた所定電圧が供給されると、ＦＥＴ３３をオン／オフ制御するパルスをＦＥＴ３３のゲートに出力するように構成されている。

ＤＣ−ＤＣコンバータ５は、トランスＴとＦＥＴ５１を備えている。ＤＣ−ＤＣコンバータ５は、フライバック式コンバータでも、フォワード式コンバータでも、他の方式のものでもよい。したがって、ＤＣ−ＤＣコンバータ５の詳細な構成は、図示を省略している。

ＤＣ−ＤＣコンバータ５において、プラスラインＬＰは、図示するように、起動抵抗Ｒ３を介して、ＩＣ１１に接続されている。また、ＤＣ−ＤＣコンバータ５のトランスＴには、図示するように、補助巻線（バックアップ巻線）１２が設けられている。補助巻線１２は、図示するように、ダイオードＤ２、コンデンサ１０が設けられ、ＩＣ１１に電力を供給するように構成されている。

また、ＩＣ１１は、予め定められた所定電圧が供給されると、ＦＥＴ５１をオン／オフ制御するパルスをＦＥＴ５１のゲートに出力するように構成されている。

次に、図７に示す従来のアダプタの動作を説明する。

使用者は、アダプタの電源コードを交流電源（コンセント）１に接続する。これにより、アダプタが起動する。

全波整流回路２は、入力される交流を全波整流し、高周波抑制回路３に出力する。

コンデンサ７は、アダプタの起動時に、プラスラインＬＰと起動抵抗Ｒ１とを介して充電される。これにより、コンデンサ７の両端に生じる電圧がＩＣ８に電圧Ｖｃｃとして供給され、電圧Ｖｃｃが予め定められた電圧を超えると、ＩＣ８が動作を開始する。ＩＣ８が動作を開始すると、ＦＥＴ３３のゲートにパルスを出力し、ＦＥＴ３３をオン／オフ制御する。したがって、高周波抑制回路３のＦＥＴ３３が、オン／オフ動作を開始する。これにより、平滑コンデンサ４の両端に、高電圧が発生する。ただし、起動抵抗Ｒ１によるコンデンサ７への充電では、ＩＣ８は、数個のパルスしか出力できない。このパルスが無くなる前に、チョークコイル３１の補助巻線３２に電圧が誘起され、ダイオードＤ１と抵抗Ｒ２を介してＩＣ８を動作させるための電圧Ｖｃｃを確保する。これにより、ＩＣ８は、継続動作可能な安定した電圧Ｖｃｃを確保し、ＦＥＴ３３を継続してオン／オフ制御することができる。

同様に、ＤＣ−ＤＣコンバータ５においては、プラスラインＬＰと起動抵抗Ｒ３を介してコンデンサ１０を充電する。これにより、コンデンサ１０の両端に生じる電圧がＩＣ１１に電圧Ｖｃｃとして供給され、電圧Ｖｃｃが予め定められた電圧を超えると、ＩＣ１１が動作を開始する。ＩＣ１１が動作を開始すると、ＦＥＴ５１のゲートにパルスを出力し、ＦＥＴ５１をオン／オフ制御する。したがって、ＤＣ−ＤＣコンバータ５のＦＥＴ５１が、オン／オフ動作を開始する。ただし、起動抵抗Ｒ３によるコンデンサ１０への充電では、ＩＣ１１は、数個のパルスしか出力できない。そこで、パルスが無くなる前に、トランスＴの補助巻線１２の出力をダイオードＤ２で整流し、コンデンサ１０を充電して、ＩＣ１１を継続して動作させるのに十分な電圧Ｖｃｃを確保する。こうして、ＤＣ−ＤＣコンバータ５は、図示しないノートパソコン（負荷）に電力を供給する。

以上に説明したように、図７に示す従来のアダプタの高周波抑制回路３は、電源投入時においては、ＦＥＴ３３を起動抵抗Ｒ１とコンデンサ７によって動作させ、その後、補助巻線３２の電圧を用いて動作させている。同様に、ＤＣ−ＤＣコンバータ５は、電源投入時においては、ＦＥＴ５１を起動抵抗Ｒ３とコンデンサ１０によって動作させ、その後、補助巻線１２の出力を用いて動作させている。こうして、アダプタは、所定の直流電力を出力する。

しかし、前記した従来技術には、次のような問題点がある。

前記した直流電源装置は、無負荷の状態、又は負荷の入力容量が７５ワット未満でも動作する。しかし、前記したように、無負荷の状態又は負荷の入力容量が７５ワット未満の場合、直流電源装置には、高周波抑制回路を設けることが義務付けられていない。

そこで、無負荷の状態、又は負荷の入力容量が７５ワット未満の状態で、高周波抑制回路を備えた直流電源装置を運転すると、不要な電力を消費することになり、電力損失になる。具体的には、高周波抑制回路３を動作させるＦＥＴ３３のスイッチング動作に必要な電力、およびＩＣ８を動作させるために必要な電力等が無駄になるのである。なお、高周波波抑制回路３が動作しなくても、図７に示す構成の直流電源装置は、ＡＣ−ＤＣ変換を支障なく行う。

なお、高周波抑制回路における無駄な電力消費を抑制するため、負荷の入力容量が所定値以下の場合、高周波抑制回路の動作を停止させる回路を設けることを内容とする技術がある（特開２０００―３３３４５３号公報参照）。

本発明の目的は、高周波抑制回路を備えた直流電源装置を運転する場合、無負荷の状態、又は入力容量が予め定められた一定容量未満（例えば、７５ワット未満）の状態において、高周波抑制回路の運転を間欠的に行って、電力損失を抑制するようにした直流電源装置を提供することにある。

ここで、高周波抑制回路の運転を間欠的に行うとは、無負荷の状態、又は負荷の入力容量が一定容量未満の状態において、第１の期間に亘って高周波抑制回路を運転した後、第２の期間に亘って高周波抑制回路の運転を停止し、第１の期間と第２の期間を繰り返すことを意味する。また、第１の期間における高周波抑制回路の運転とは、第１の期間に亘って高周波抑制回路内のスイッチング素子をオン／オフ制御する複数のパルスを出力することを意味する。

具体的には、次のようにして、前記目的を達成する。

第１の発明は、交流電源からの交流出力を受け付けて全波整流する全波整流回路と、全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、高周波抑制回路をオン／オフ制御することによって全波整流における力率を改善するＩＣと、高周波抑制回路の出力を平滑する平滑コンデンサと、平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流−直流変換することにより負荷に一定電圧を出力するＤＣ−ＤＣコンバータと、補助巻線の端から電流を取り出し、抵抗を介してコンデンサに蓄積し、コンデンサに生じる電圧を前記ＩＣのＶｃｃ端子に印加するとともに、負荷に入力される電力容量が所定の電力容量を超えている場合にはＩＣを連続的に駆動をさせ、超えていない場合にはＩＣを間欠的に駆動させるＩＣ駆動回路とから構成さてる。

第２の発明は、交流電源からの交流出力を受け付けて全波整流する全波整流回路と、全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、高周波抑制回路をオン／オフ制御することによって全波整流における力率を改善するＩＣと、高周波抑制回路の出力を平滑する平滑コンデンサと、平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流−直流変換することにより負荷に一定電圧を出力するＤＣ−ＤＣコンバータと、補助巻線の端から電流を取り出し、ダイオードと抵抗との直列回路を介してコンデンサに蓄積し、コンデンサに生じる電圧をＩＣのＶｃｃ端子に印加するとともに、負荷に入力される電力容量が所定の電力容量を超えている場合にはＩＣを連続的に駆動をさせ、超えていない場合にはＩＣを間欠的に駆動させるＩＣ駆動回路とから構成されている。

第３の発明は、交流電源からの交流出力を受け付けて全波整流する全波整流回路と、全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、高周波抑制回路をオン／オフ制御することによって全波整流における力率を改善するＩＣと、高周波抑制回路の出力を平滑する平滑コンデンサと、平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流−直流変換することにより負荷に一定電圧を出力するＤＣ−ＤＣコンバータと、補助巻線の中間タップから電流を取り出し、ダイオードを介してコンデンサに蓄積し、コンデンサに生じる電圧をＩＣのＶｃｃ入力端子に印加するとともに、負荷に入力される電力容量が所定の電力容量を超えている場合にはＩＣを連続的に駆動をさせ、超えていない場合にはＩＣを間欠的に駆動させるＩＣ駆動回路とから構成されている。

第４の発明は、コンデンサの前段にツェイオードを設けている。

第１の発明によれば、トランスの補助巻線からＩＣを駆動するための電圧を取得することができる。ここで、トランスの補助巻線は、負荷の入力容量が一定容量未満の状態のとき、出力が小さくなる。したがって、トランスの補助巻線から取得できる電圧が低くなるため、ＩＣが駆動する状態と、駆動しない状態が交互に生じる。これにより、高周波抑制回路に設けられているスイッチング素子がオン／オフ制御される期間と、スイッチング素子がオン／オフ制御されない期間が交互に生じる間欠発振を行うことができる。したがって、無負荷又は負荷に入力容量が一定容量未満のとき、電力損失を抑制するようにした直流電源装置を提供することができる。

第２の発明によれば、補助巻線に誘起される電圧が低い場合、ＩＣが駆動する状態と駆動しない状態とを、交互に切り替えることができ、高周波抑制回路において間欠発振することができる。

第３の発明によれば、ＩＣが駆動する状態と駆動しない状態とを、交互に切り替えることができ、高周波抑制回路において間欠発振することができる。

第４の発明によれば、ツェナーダイオードは、ＩＣの動作を安定化するため、高周波抑制回路を安定して間欠発振させることができる。

以下、本発明の実施形態について説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態を示す回路図である。図１において、図７に示す従来技術と同一部分には同一符号を付してその説明を省略する。図１に示す第１の実施形態が、図７に示す従来技術と異なるのは、次の点である。

第１に起動抵抗Ｒ１が設けられていないこと、第２に高周波抑制回路３に補助巻線３２が設けられていないこと、第３にダイオードＤ１と抵抗Ｒ２が設けられていないことである。さらに、第４に補助巻線１２のダイオードＤ２が接続された側に、図示するように、ダイオードＤ３と抵抗Ｒ４とコンデンサ１３が設けられていることである。

以下、図１に示す第１の実施形態の動作について、図２に示す波形図を参照して説明する。図２に示す波形図は、無負荷運転時（ＤＣ−ＤＣコンバータ５の出力側に負荷がない状態）のものである。

使用者は、アダプタの電源コードを交流電源（コンセント）１に接続する（図２の時刻ｔ１参照）。これにより、アダプタが起動する。全波整流回路２は、入力される交流を全波整流し、高周波抑制回路３に出力する。これによって、コンセントからの入力電圧が、例えば交流電圧１００Ｖの場合、平滑コンデンサ４の両端に直流電圧として１４１Ｖが発生する（図２（ｃ）の時刻ｔ１〜ｔ３参照）。平滑コンデンサ４の電圧は、図２に示す時刻ｔ３まで約１４１Ｖを保持し、これによって、ＩＣ１１に起動抵抗Ｒ３を介して予め定められた所定電圧（約２０Ｖ、図２（ｂ）参照）が、電圧Ｖｃｃとして供給される。その結果、ＩＣ１１が動作を開始する（図２（ｂ）の時刻ｔ１〜ｔ２参照）。

ＩＣ１１が動作を開始すると、ＩＣ１１はＤＣ−ＤＣコンバータ５のＦＥＴ５１をオン／オフ制御するパルスをＦＥＴ５１のゲートに出力する。これによって、ＤＣ−ＤＣコンバータ５のＦＥＴ５１がオン／オフ制御され、ＤＣ−ＤＣコンバータ５が動作を開始する。

ＤＣ−ＤＣコンバータ５が動作を開始すると、ＤＣ−ＤＣコンバータ５に出力電圧（約２０Ｖ）が発生する（図２（ｄ）の時刻ｔ２参照）。

起動抵抗Ｒ３を介してのＩＣ１１の動作は、従来技術と同様に、パルスを数個出力するだけで消滅し、このままではＩＣ１１の動作も停止する。

しかし、ＤＣ−ＤＣコンバータ５の動作開始と共に、補助巻線１２に誘起された電流は、ダイオードＤ２によって整流され、コンデンサ１０によって平滑され、ＩＣ１１に電圧Ｖｃｃとして供給される。これによって、ＤＣ−ＤＣコンバータ５は、動作を継続する。

また、補助巻線１２に誘起された電流は、ダイオードＤ３と抵抗Ｒ４とを介してコンデンサ１３に供給され、コンデンサ１３を充電する。これにより、ＩＣ８が継続して動作させるのに十分な電圧（約１８Ｖ、図２（ａ）参照）が確保され、電圧Ｖｃｃとして供給される。したがって、ＩＣ８は、図２（ａ）の時刻ｔ３に示すように、動作を開始して、高周波抑制回路３のＦＥＴ３３のゲートにパルスを出力する。その結果、平滑コンデンサ４はその両端に約３８０Ｖの電圧を発生させる（図２（ｃ）の時刻ｔ３参照）。

時間が経過して時刻ｔ４になると、上述したように、この運転は無負荷運転であるから、補助巻線１２の誘起電圧が小さくなる（誘起電流が小さくなる）。そのため、コンデンサ１３にたまる電荷が少なくなり、コンデンサ１３の両端の電圧はＩＣ８を動作させるために必要な電圧値を超えたり、超えなかったりする状態を交互に繰り返す。そして、コンデンサ１３の両端の電圧が必要な電圧値を超えたタイミングでは発振を行い、超えないタイミングでは発振を行わない。したがって、間欠発振を繰り返す（図２（ａ）の矢印Ａ参照）。

図３を用いて、間欠発振について詳しく説明する。時刻ｔ４になると（図２（ａ）の矢印Ａ以降）、前記したように、コンデンサ１３の両端の電圧が必要な電圧値を超えたタイミングでは発振（図中のＢ〜Ｃ間）を行い、超えないタイミング（図中のＣ〜Ｂ間）では発振を行わない。図３はこの状態を示す波形図である。

すなわち、ＩＣ８に供給される電圧ＶｃｃがＩＣ８を動作させるために必要な電圧値を超えると、ＩＣ８は高周波抑制回路３のＦＥＴ３３をオン／オフ制御するパルスの出力を開始する（図中のＢ参照）。その後、ＩＣ８に供給されるＶｃｃが減少してＩＣ８の駆動が停止すると（図中のＣ参照）、ＩＣ８は高周波抑制回路３のＦＥＴ３３をオン／オフ制御するパルスの出力を停止する。なお、発振している期間（図中のＢ〜Ｃ間）は、ＩＣ８は多数のパルスを出力し、ＦＥＴ３３を多数回オン／オフ制御している。しかし、発振していない期間（図中のＣ〜Ｂ間）が存在するため、電力を大幅に抑制することができる。

図４は、第１の実施形態において、負荷側に電子負荷装置を取り付けて実験した結果を示す波形図である。

図４において、時刻ｔ０〜ｔ１の期間は、電子負荷装置が無負荷（出力電流が０Ａ）に設定されている期間である。時刻ｔ１において、電子負荷装置を用いて序々に負荷を掛けると、図示するように、時刻ｔ２において出力電流が０．２Ａを超える。そして、時刻ｔ０〜ｔ２の期間に亘って、高周波抑制回路３は、間欠発振を行う。

時刻ｔ２において出力電流が０．２Ａを超えた時点で、高周波抑制回路３が通常運転に切り替わる。時刻ｔ２〜ｔ３の期間（序々に負荷を大きくし、その後負荷を序々に小さくした期間）は、通常運転が行われる。

時刻ｔ３〜ｔ４において、出力電流が０．２Ａ〜０Ａに減少すると、図示するように、高周波抑制回路３が間欠発振に切り替わる。

なお、以上の説明では、無負荷時の出力電流を０Ａとして説明したが、ノートパソコン等の場合、ノートパソコン等の電源を切った状態においても、通常２０〜３０ｍＡ程度の入力電流が流れる。このような状態においても、高周波抑制回路３は間欠発振を行い、電力抑制に寄与する。

以上の説明から明らかなように、第１の実施形態によれば、無負荷時又は負荷の入力容量が一定容量未満の時、高周波抑制回路が間欠発振を行うので、従来技術のように連続発振を行う場合よりも、電力の消費を大幅に抑制することができる。また、図７に示す直流電源装置と比較して、追加の部品も不要であるため、コストダウンになる。

なお、第１の実施形態によれば、コンデンサ１３の容量を変えることにより、発振期間を可変することができる。

また、第１の実施形態によれば、抵抗Ｒ４は、補助巻線１２から出力される電圧のうち、一定電圧を常に負う。ゆえに、コンデンサ１３の電圧（Ｖｃｃ）が上昇したり、下降したりするのを可能にしている。

さらに、第１の実施形態によれば、従来技術と比較して、部品数が減少するという利点がある。
［第２の実施形態］
図５は、本発明の第２の実施形態を示す回路図である。図５において、図１に示す第１の実施形態と同一部分には同一符号を付してその説明を省略する。図５に示す第２の実施形態が、図１に示す第１の実施形態と異なるのは、次の点である。

第１に、図１に示す第１の実施形態では、補助巻線１２の端部からダイオードＤ３にラインを引き出していたのに対し、図５に示す第２の実施形態では、補助巻線１２の途中（中間タップ）からダイオードＤ３にラインを引き出している点である。すなわち、巻数を減らしていることである。

第２に、図１に示す第１の実施形態において設けられていた抵抗Ｒ４が、図５に示す第２の実施形態では、設けられていない点である。

具体的には、第２の実施形態は、抵抗Ｒ４の抵抗成分を補助巻線１２に負わせた点だけが第１の実施形態と異なる。すなわち、第２の実施形態は、補助巻線１２から低い電圧を取り出し、抵抗Ｒ４に相当する抵抗値を補助巻線１２に負わせている。換言すれば、第２の実施形態は、補助巻線１２の中の抵抗成分を使って、第１の実施形態の抵抗１４の役割を果たしているものである。

第２の実施形態の動作は、第１の実施形態の動作と同様であるので、説明を省略する。

第２の実施形態によれば、無負荷時又は負荷の入力容量が一定容量未満の時、高周波抑制回路が間欠発振を行うので、従来技術のように連続発振を行う場合よりも、電力の消費を大幅に抑制することができる。また、図７に示す直流電源装置と比較して、追加の部品も不要であるため、コストダウンになる。

なお、第２の実施形態によれば、コンデンサ１３の容量を変えることにより、発振期間を可変することができる。
さらに、第２の実施形態によれば、従来技術と比較して、部品数が減少するという利点がある。
［第３の実施形態］
図６は、本発明の第３の実施形態を示す回路図である。図６において、図１に示す第１の実施形態と同一部分には同一符号を付してその説明を省略する。図６に示す第３の実施形態が、図１に示す第１の実施形態と異なるのは、次の点である。

すなわち、図１に示す第１の実施形態では、抵抗Ｒ４とコンデンサ１３が直接接続されていた。しかし、図６に示す第３の実施形態においては、図示するように、コンデンサ１３の前段に間にツェナーダイオード１４が設けられている。ツェナーダイオード１４は、動作を安定化するため、ＩＣ８に供給される電圧Ｖｃｃを一定にするものである。具体的には、ツェナーダイオード１４に供給される電圧Ｖｃｃがツェナー電圧以上にならないと、ＩＣ８に電圧Ｖｃｃが供給されない。したがって、直流電源装置の負荷の値が、ある一定値を超えないと、高周波抑制回路３は起動しないため、無駄な電力消費を抑制することができる。

第３の実施形態は、第１、および第２の実施形態においても、コンデンサ１３の前段にツェナーダイオード１４を設けることにより、適用することができる。

第３の実施形態の動作は、第１の実施形態の動作と同様であるので、説明を省略する。

第３の実施形態によれば、無負荷時又は負荷の入力容量が一定容量未満の時、高周波抑制回路が間欠発振を行うので、従来技術のように連続発振を行う場合よりも、電力の消費を大幅に抑制することができる。また、図７に示す直流電源装置と比較して、追加の部品も不要であるため、コストダウンになる。

なお、第３の実施形態によれば、コンデンサ１３の容量を変えることにより、発振期間を可変することができる。

また、第３の実施形態によれば、抵抗Ｒ４は、補助巻線１２から出力される電圧のうち、一定電圧を常に負う。ゆえに、コンデンサ１３の電圧（Ｖｃｃ）が上昇したり、下降したりするのを可能にしている。

さらに、第３の実施形態によれば、従来技術と比較して、部品数が減少するという利点がある。

本発明によれば、高周波抑制回路を備えた直流電源装置を運転する場合、無負荷の状態、又は負荷の入力容量が予め定められた値未満のとき（例えば、入力容量が７５ワット未満のとき）、高周波抑制回路を間欠発振させることにより、電力損失を抑制することができる。

ここで、直流電源装置に用いられるＤＣ−ＤＣコンバータは、フライバック式コンバータでも、フォワード式コンバータでも、他の方式のものでもよい。

さらに、高周波抑制回路に設けられているスイッチング素子は、ＦＥＴに限らず、ＩＧＢＴ等でもよい。

さらに、通常、高周波抑制回路の電力損失を抑制するためには、専用の回路を設ける必要があるため、部品数が増える。しかし、この発明では、従来技術と比較して部品数を減らして、高周波抑制回路の電力損失を抑制することができる。

本発明の第１の実施形態を示す回路図 本発明の第１の実施形態の動作を説明するための波形図 本発明の第１の実施形態の動作を説明するための波形図 本発明の第１の実施形態の動作を説明するための波形図 本発明の第２の実施形態を示す回路図 本発明の第３の実施形態を示す回路図 従来のノートパソコンのアダプタの一例を示す図

Claims (4)

1. 交流電源からの交流出力を受け付けて全波整流する全波整流回路と、
   前記全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、
   前記高周波抑制回路をオン／オフ制御することによって前記全波整流における力率を改善するＩＣと、
   前記高周波抑制回路の出力を平滑する平滑コンデンサと、
   前記平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流−直流変換することにより負荷に一定電圧を出力するＤＣ−ＤＣコンバータと、
   前記補助巻線の端から電流を取り出し、抵抗を介してコンデンサに蓄積し、前記コンデンサに生じる電圧を前記ＩＣのＶｃｃ端子に印加するとともに、前記負荷に入力される電力容量が所定の電力容量を超えている場合には前記ＩＣを連続的に駆動をさせ、超えていない場合には前記ＩＣを間欠的に駆動させるＩＣ駆動回路と
   から構成されていることを特徴とする直流電源装置。
2. 交流電源からの交流出力を受け付けて全波整流する全波整流回路と、
   前記全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、
   前記高周波抑制回路をオン／オフ制御することによって前記全波整流における力率を改善するＩＣと、
   前記高周波抑制回路の出力を平滑する平滑コンデンサと、
   前記平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流−直流変換することにより負荷に一定電圧を出力するＤＣ−ＤＣコンバータと、
   前記補助巻線の端から電流を取り出し、ダイオードと抵抗との直列回路を介してコンデンサに蓄積し、前記コンデンサに生じる電圧を前記ＩＣのＶｃｃ端子に印加するとともに、前記負荷に入力される電力容量が所定の電力容量を超えている場合には前記ＩＣを連続的に駆動をさせ、超えていない場合には前記ＩＣを間欠的に駆動させるＩＣ駆動回路と
   から構成されていることを特徴とする直流電源装置。
3. 交流電源からの交流出力を受け付けて全波整流する全波整流回路と、
   前記全波整流回路によって全波整流された出力のうち高周波成分を除去する高周波抑制回路と、
   前記高周波抑制回路をオン／オフ制御することによって前記全波整流における力率を改善するＩＣと、
   前記高周波抑制回路の出力を平滑する平滑コンデンサと、
   前記平滑コンデンサの両端の電圧を、補助巻線を有するトランスを用いて直流−直流変換することにより負荷に一定電圧を出力するＤＣ−ＤＣコンバータと、
   前記補助巻線の中間タップから電流を取り出し、ダイオードを介してコンデンサに蓄積し、前記コンデンサに生じる電圧を前記ＩＣのＶｃｃ入力端子に印加するとともに、前記負荷に入力される電力容量が所定の電力容量を超えている場合には前記ＩＣを連続的に駆動をさせ、超えていない場合には前記ＩＣを間欠的に駆動させるＩＣ駆動回路と
   から構成されていることを特徴とする直流電源装置。
4. 請求項１ないし請求項３のいずれか１項に記載の直流電源装置において、
   前記コンデンサの前段にツェナーダイオードを設けたことを特徴とする直流電源装置。

Images