JP4201060B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4201060B2
JP4201060B2 JP33939796A JP33939796A JP4201060B2 JP 4201060 B2 JP4201060 B2 JP 4201060B2 JP 33939796 A JP33939796 A JP 33939796A JP 33939796 A JP33939796 A JP 33939796A JP 4201060 B2 JP4201060 B2 JP 4201060B2
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
heat sink
semiconductor chip
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33939796A
Other languages
Japanese (ja)
Other versions
JPH10178126A (en
Inventor
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP33939796A priority Critical patent/JP4201060B2/en
Publication of JPH10178126A publication Critical patent/JPH10178126A/en
Application granted granted Critical
Publication of JP4201060B2 publication Critical patent/JP4201060B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備えた半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】
たとえば、モータドライブ用パワーＩＣ、ある種のゲートアレイ、超ＬＳＩ等、駆動時に生じる発熱量が大きい樹脂パッケージ型半導体装置には、樹脂パッケージ内に放熱板を組み込み、これによって放熱性能を高めたものが見うけられる。
【０００３】
図７に、従来のこの種の樹脂パッケージ型半導体装置５の構造例を示す。この半導体装置５は、半導体チップ５０と、この半導体チップ５０が搭載されるダイパッド５１と、上記半導体チップ５０から発生する熱を外部に放出するための放熱板５４と、上記半導体チップ５０とワイヤ５３を介して電気的に導通させられている複数本の内部リード５２と、上記半導体チップ５０ないし上記内部リード５２を包み込む樹脂パッケージ５６と、上記各内部リード５２に連続して上記樹脂パッケージ５６の外部に延出する外部リード５５と、を備えて構成されている。
【０００４】
上記樹脂パッケージ型半導体装置５は、リードフレームに形成されたダイパッド５１の下面に上記放熱板５４を接合し、上記ダイパッド５１の上面に半導体チップ５０をボンディングし、この半導体チップ５０上に形成された上面電極（図示せず）をワイヤ５３を介してこれに対応する内部リード５２と結線し、さらに、合わせ状態においてダイパッド５１上の半導体チップ５０を収容配置可能なキャビティを有する上下の金型を用いて樹脂材料により上記ダイパッド５１、半導体チップ５０、内部リード５２、ワイヤボンディング部５２、および放熱板５４を樹脂パッケージングすることにより形成される。
【０００５】
【発明が解決しようとする課題】
上記ダイパッド５１としてニッケル合金、たとえばニッケルを４２％含む、いわゆる４２アロイを用い、上記放熱板５４として銅を用いた場合には、ハンダリフローの手法により上記半導体装置５を回路基板上に実装するときの熱によって上記ダイパッド５１および上記放熱板５４がそれぞれ熱膨張するが、上記放熱板５４と上記ダイパッド５１とはそれぞれ熱膨張係数が異なるために、上記放熱板５４と上記ダイパッド５１との間の接合部分に応力が集中してしまう。また、上記放熱板５４および上記ダイパッド５１の各々の接合面における上記した応力に対する伸び具合が、上記放熱板５４と上記ダイパッド５１と間で異なるために、上記放熱板５４が反ってしまったり、あるいは上記放熱板５４や上記半導体チップ５０が上記ダイパッド５１から剥離してしまったりする。このため、上記放熱板５４に十分に熱が伝えられず上記半導体装置５の放熱性が低下してしまったり、あるいは上記半導体装置５の品質の低下を招来してしまったりする。
【０００６】
したがって、上記放熱板５４は、熱伝導率、すなわち放熱性が高く、しかも上記ダイパッドとの接合部分のリフロー時の高温における伸び具合が上記ダイパッド１２と略同様である金属を用いて形成することが望まれる。そこで、上記ダイパッド５１として４２アロイを用いた場合には、アルミニウムなどの金属により形成された放熱板を用いることも考えられるが、アルミニウムは、その表面が酸化されて酸化膜が形成されやすいために、上記ダイパッドに対する接合安定性が低いといった欠点がある。特に、超音波接合法により上記放熱板５４と上記ダイパッド５１とを接合する場合には、上記酸化膜によって超音波供給時の金属の相互拡散が阻害されるために、上記放熱板５４と上記ダイパッド５１とを所定の強度をもって接合することが困難である。
【０００７】
本願発明は、上記した事情のもとで考え出されたものであって、リフロー時の熱によって放熱板や半導体チップがダイパッドから剥離してしまったり、上記放熱板が反ってしまうことを回避するとともに、上記ダイパッドに対して上記放熱板が強固に接合された半導体装置、およびその製造方法を提供することをその課題とする。
【０００８】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００９】
すなわち、本願発明の第１の側面に係る半導体装置は、半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備えた半導体装置であって、上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いており、上記放熱板は、その表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために上記ダイパッドに接する面に金属蒸着層からなる１０〜２０μｍの厚みの耐酸化処理が施されていることを特徴としている。
【００１０】
上記放熱板は、その表面に酸化による酸化膜が形成されることを抑制するために、耐酸化処理が施されているので、酸化膜が形成されることに起因した上記放熱板と上記ダイパッドとの間の接合安定性の低下を回避することができる。したがって、放熱板として表面が酸化されて酸化膜が形成されやすい金属を用いた場合であっても、上記放熱板の表面に耐酸化処理を施すことにより上記ダイパッドに対する上記放熱板の接合安定性を損なうことなく強固に上記ダイパッドに対して上記放熱板を接合することができる。
【００１１】
好ましくは、上記放熱板の表面は、上記放熱板および上記ダイパッドと異なる材質の金属により耐酸化処理が施されている。
【００１２】
上記放熱板として、熱伝導率、すなわち放熱性が高く、しかも上記ダイパッドとの接合部分のリフロー時の高温における伸び具合が上記ダイパッドと略同様である金属、たとえばアルミニウムなどの金属が用いられているので、リフロー時の高温によって上記放熱板が反ってしまったり、上記放熱板や上記半導体チップが上記ダイパッドから剥離してしまうことを回避することができる。したがって、上記放熱板に十分に熱が伝えられず上記半導体装置の放熱性が低下してしまったり、あるいは上記半導体装置の品質の低下を招来してしまうといった事態を回避することができる。
【００１３】
なお、上記放熱板の表面に耐酸化処理を施すための金属としては、銅または銀を用いるのが好適である。
【００１４】
銅および銀は、アルミニウムなどに比べて酸化されにくいために、上記放熱板の耐酸化層を形成するための金属として好適であり、また、上記銅および銀は、上記放熱板、すなわちアルミニウム、鉄、およびニッケルに対する蒸着安定性が高いといった利点をも有している。
【００１５】
なお、上記放熱板と上記ダイパッドとを接合する方法としては、超音波接合法またはスポット溶接などが考えられる。
【００１６】
本願発明の第２の側面に係る半導体装置の製造方法は、ダイパッドと、このダイパッドの周辺に先端部が配置された複数本の内部リードと、を備えるリードフレームを用いて半導体装置を製造するための方法であって、上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いるとともに、表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために表面に金属蒸着層からなる１０〜２０μｍの厚みの耐酸化処理が施された放熱板を上記ダイパッドと接合するステップと、上記ダイパッドの上面に半導体チップをボンディングするステップと、上記半導体チップと上記各内部リードとが電気的に導通するようにワイヤを用いて結線するステップと、を含むことを特徴としている。
【００１７】
このような半導体装置の製造方法によれば、上述した第１の側面に係る半導体装置の効果を奏することができる半導体装置を提供することができる。
【００１８】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００１９】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２０】
図１は、本願発明に係る半導体装置１０の一例を表す断面図、図２は、図１のII−II線に沿う断面図、図３は、上記半導体装置１０の製造に用いるリードフレーム２０の平面図、図４は、図３のリードフレーム２０に形成されたダイパッド１２の下面に放熱板１４を接合し、さらに上記ダイパッド１２の上面に半導体チップ１３をボンディングした状態の平面図、図５は、図４の半導体チップ１３と内部リード１５とをワイヤ１７で結線した状態の平面図、図６は、図５のリードフレーム２０を金型３に挟持した状態の断面図である。
【００２１】
図１および図２に示すように、上記半導体装置１０は、半導体チップ１３が搭載されるダイパッド１２と、上記半導体チップ１３から発生する熱を外部に放出するための放熱板１４と、上記半導体チップ１３と電気的に導通させられる複数本の内部リード１５と、上記半導体チップ１３ないし上記各内部リード１５を包み込む樹脂パッケージ１１と、上記各内部リード１５と連続して上記樹脂パッケージ１１の外部に延出する外部リード１６と、を備えて構成されている。
【００２２】
図４に良く表れているように、上記放熱板１４は、アルミニウムによって矩形状に形成されているとともに、矩形状に形成された上記ダイパッド１２よりも大の面積を有している。上記放熱板１４の表面には、銀または銅などを用いた金属蒸着、金属イオン注入、あるいは金属メッキなどの方法による耐酸化処理が施されて１０〜２０μｍ程度の厚みを有する耐酸化層１９が形成されている。図４および図５に良く表れているように、上記放熱板１４は、平面視において上記ダイパッド１２からその周縁部がはみ出すようにして上記ダイパッド１２の裏面に接合されている。
【００２３】
図１に示すように、上記半導体チップ１３の上面と上記各内部リード１５の先端部の上面とがワイヤ１７によって電気的に導通するように結線されており、半導体チップ１３、ダイパッド１２、放熱板１４、内部リード１６がエポキシ樹脂などの熱硬化性樹脂を材料として金型成形などによって樹脂パッケージ１１が形成されている。
【００２４】
図１に示すように、上記外部リード１６の先端部には、上記樹脂パッケージ１１の底面と面一になるように水平部１６Ａが形成されており、この水平部１６Ａをハンダ付けすることにより上記半導体装置１０が回路基板上に面実装されるように構成されている。
【００２５】
次に、図３ないし図６を参照しながら上記半導体装置１０の製造方法について説明する。便宜上、図３を参照しながら上記半導体装置１０の製造に用いるリードフレーム２０について先に説明する。
【００２６】
図３に示すように、幅方向に位置するサイドフレーム２１，２１間を掛け渡すようにしてサポートリード２２，２２によって支持された平面視矩形状のダイパッド１２が形成されている。そして、サイドフレーム２１，２１間を掛け渡すようにして、上記ダイパッド１２に対してフレームの長手方向両側に形成されている各タイバー２３，２３によってこのタイバー２３よりも外側に延びる外部リード１６および内側に延びる内部リード１５が一体につなげられている。このリードフレーム２０は、４２アロイなどのニッケル合金を材質とする金属薄板に打ち抜きプレス加工を施すことによって作成されている。
【００２７】
なお、このダイパッド１２は、その裏面側に放熱板１４を取り付けた状態において上記放熱板１４の周縁部の上面が内部リード１５の先端部の下面と接触しないように上記リードフレーム２０のその他の部分、たとえば上記内部リード１５対してダウンオフセットされている。
【００２８】
先ず、図４に示すように、矩形状に形成されたダイパッド１２の下面に、上記ダイパッド１２よりも大の面積を有し、かつアルミニウムによって矩形状に形成されているとともに、金属蒸着などの方法によりその表面に耐酸化処理が施されて耐酸化層１９が形成された放熱板１４をその周縁部が平面視において上記ダイパッド１２からはみ出すように接合する。上記耐酸化層１９を形成する金属としては、アルミニウムに比べて酸化されにくく、アルミニウムとの蒸着性の高い銀または銅などの金属を用いるのが好適あり、また、上記耐酸化層の厚みは、１０〜２０μｍ程度に設定されている。なお、上記ダイパッド１２と上記放熱板１４との接合方法は、超音波接合であっても、スポット溶接であっても、またその他であってもよい。
【００２９】
上記放熱板１４は、その表面が酸化されて酸化膜が形成されることを抑制するために耐酸化処理が施されているので、上記放熱板１４の表面に酸化膜が形成されることに起因した上記放熱板１４と上記ダイパッドとの間の接合強度が低下することを回避することができる。したがって、放熱板１４として表面が酸化されて酸化膜を形成しやすい金属であるアルミニウムを用いた場合であっても、上記放熱板１４の表面に耐酸化処理を施すことにより上記ダイパッド１２に対する上記放熱板１４の接合安定性を損なうことなく強固に上記ダイパッド１２に対して上記放熱板１４を接合することができる。
【００３０】
また、アルミニウムは、熱伝導率、すなわち放熱性が高く、しかも上記ダイパッド１２との接合部分のリフロー時の高温における伸び具合が上記ダイパッド１２と略同様であるので、上記放熱板１４としてアルミニウムを用いた場合には、リフロー時の高温によって上記放熱板１４が反ってしまったり、上記放熱板１４や上記半導体チップ１３が上記ダイパッド１２から剥離してしまうことを回避することができる。したがって、上記放熱板１４に十分に熱が伝えられず上記半導体装置１０の放熱性が低下してしまったり、あるいは上記半導体装置１０の品質の低下を招来してしまうといった事態を回避することができる。
【００３１】
次に、図４に示すように、上記ダイパッド１２の上面に半導体チップ１３を実装し、図５に示すように、この半導体チップ１３の上面に形成された上面電極（図示せず）と上記各内部リード１５の先端部とをワイヤ１７を用いて結線して電気的に導通するようにする。
【００３２】
続いて、図６に示すように、合わせ状態において上記ダイパッド１２および上記半導体チップ１３を収容可能なキャビティ４を形成する上下の金型３０，３１によって、図５に示すリードフレーム２０のタイバー２３の部分をはさみ付けて上記キャビティ４内に上記半導体チップ１３を収容する。そして、上記上下の金型３０，３１の型締めを行う。
【００３３】
なお、上記した上下の金型３０、３１のコーナー部には、ランナを介してキャビティ空間内に樹脂材料を供給するためのゲート（図示せず）が形成されており、型締めが行われた上下の金型３０，３１には、樹脂が注入される前からヒータなどによって熱が与えられている。
【００３４】
次いで、上記ゲートからランナ（図示せず）を介してエポキシ樹脂などの熱硬化性樹脂を溶融状態でキャビティ４内に注入し、上記金型３０，３１に与えられた熱によって注入された樹脂を硬化させて、樹脂パッケージ１１を形成させる。
【００３５】
最後に、リードフレーム２０にハンダメッキを行い、検査工程、標印工程を経た後に、リードフォーミングおよびリードフレームカット処理を施して、図１および図２に示すような個別の半導体装置１０が得られる。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す断面図である。
【図２】図１のII−II線に沿う断面図である。
【図３】上記半導体装置の製造に用いるリードフレームの平面図である。
【図４】図３のリードフレームに形成されたダイパッドの下面に放熱板を接合し、さらに上記ダイパッドの上面に半導体チップをボンディングした状態の平面図である。
【図５】図４の半導体チップと内部リードとをワイヤで結線した状態の平面図である。
【図６】図５のリードフレームを金型に挟持した状態の断面図である。
【図７】従来例の説明図である。
【符号の説明】
１０ 半導体装置
１１ 樹脂パッケージ
１２ ダイパッド
１３ 半導体チップ
１４ 放熱板
１５ 内部リード
１６ 外部リード
１７ ワイヤ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device including a die pad on which a semiconductor chip is mounted, a heat sink that is bonded to the die pad and that releases heat generated from the semiconductor chip to the outside, and a method for manufacturing the same. .
[0002]
[Prior art]
For example, resin package type semiconductor devices that generate a large amount of heat during driving, such as power ICs for motor drives, certain types of gate arrays, and ultra LSIs, incorporate a heat sink in the resin package, thereby improving heat dissipation performance. Can be seen.
[0003]
FIG. 7 shows an example of the structure of a conventional resin package type semiconductor device 5 of this type. The semiconductor device 5 includes a semiconductor chip 50, a die pad 51 on which the semiconductor chip 50 is mounted, a heat dissipation plate 54 for releasing heat generated from the semiconductor chip 50 to the outside, and the semiconductor chip 50 and wires 53. A plurality of internal leads 52 electrically connected to each other through the semiconductor chip 50, a resin package 56 enclosing the semiconductor chip 50 or the internal leads 52, and the exterior of the resin package 56 in succession to the internal leads 52. And an external lead 55 extending to the outside.
[0004]
The resin package type semiconductor device 5 is formed on the semiconductor chip 50 by bonding the heat sink 54 to the lower surface of the die pad 51 formed on the lead frame and bonding the semiconductor chip 50 to the upper surface of the die pad 51. Upper and lower dies having cavities capable of accommodating and arranging the semiconductor chip 50 on the die pad 51 in a combined state are connected to the internal leads 52 corresponding to the upper surface electrodes (not shown) via wires 53. The die pad 51, the semiconductor chip 50, the internal lead 52, the wire bonding portion 52, and the heat sink 54 are formed by resin packaging with a resin material.
[0005]
[Problems to be solved by the invention]
When the die pad 51 is made of a nickel alloy, for example, a so-called 42 alloy containing 42% nickel, and the heat sink 54 is made of copper, the semiconductor device 5 is mounted on a circuit board by a solder reflow technique. The die pad 51 and the heat radiating plate 54 are thermally expanded by the heat of the heat. However, since the heat radiating plate 54 and the die pad 51 have different coefficients of thermal expansion, the bonding between the heat radiating plate 54 and the die pad 51 is performed. Stress concentrates on the part. In addition, since the degree of elongation of the heat sink 54 and the die pad 51 against the stress is different between the heat sink 54 and the die pad 51, the heat sink 54 may be warped, or The heat sink 54 and the semiconductor chip 50 may be peeled off from the die pad 51. For this reason, heat cannot be sufficiently transmitted to the heat radiating plate 54, and the heat dissipation of the semiconductor device 5 may be deteriorated, or the quality of the semiconductor device 5 may be deteriorated.
[0006]
Therefore, the heat radiating plate 54 may be formed using a metal having a high thermal conductivity, that is, a heat radiating property, and having a degree of elongation at a high temperature at the time of reflow of the joint portion with the die pad substantially the same as that of the die pad 12. desired. Thus, when 42 alloy is used as the die pad 51, it is conceivable to use a heat sink made of a metal such as aluminum. However, since aluminum has a surface oxidized and an oxide film is easily formed. There is a drawback that the bonding stability to the die pad is low. In particular, when the heat dissipation plate 54 and the die pad 51 are bonded by an ultrasonic bonding method, the metal diffusion during the ultrasonic wave supply is inhibited by the oxide film, and thus the heat dissipation plate 54 and the die pad are used. It is difficult to join 51 with a predetermined strength.
[0007]
The present invention has been conceived under the circumstances described above, and avoids the heat sink and the semiconductor chip being peeled off from the die pad due to heat during reflow and the heat sink being warped. In addition, it is an object of the present invention to provide a semiconductor device in which the heat dissipation plate is firmly bonded to the die pad, and a manufacturing method thereof.
[0008]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means.
[0009]
That is, a semiconductor device according to the first aspect of the present invention includes a die pad on which a semiconductor chip is mounted, a heat sink that is bonded to the die pad and that releases heat generated from the semiconductor chip to the outside. In order to increase the bonding strength with the die pad by suppressing the oxidation of the surface of the heat sink, using a nickel alloy as the die pad and using aluminum as the heat sink. The surface in contact with the die pad is subjected to an oxidation resistance treatment having a thickness of 10 to 20 μm made of a metal vapor deposition layer.
[0010]
Since the heat sink is subjected to oxidation resistance treatment in order to suppress formation of an oxide film due to oxidation on the surface, the heat sink and the die pad resulting from the formation of the oxide film It is possible to avoid a decrease in bonding stability between the two. Therefore, even when a metal whose surface is oxidized and an oxide film is easily formed is used as the heat sink, the oxidation stability is applied to the surface of the heat sink to improve the bonding stability of the heat sink to the die pad. The heat sink can be firmly bonded to the die pad without loss.
[0011]
Preferably, the surface of the heat sink, the heat dissipation plate and oxidation treatment by different material of the metal with the die pad that has been subjected.
[0012]
As the heat radiating plate, a metal having a high thermal conductivity, that is, a heat radiating property, and having substantially the same elongation as that of the die pad at the time of reflow of the joint portion with the die pad, for example, a metal such as aluminum is used. Therefore, it can avoid that the said heat sink warps by the high temperature at the time of reflow, or the said heat sink and the said semiconductor chip peel from the said die pad. Accordingly, it is possible to avoid a situation in which heat is not sufficiently transmitted to the heat radiating plate and heat dissipation of the semiconductor device is deteriorated or quality of the semiconductor device is deteriorated.
[0013]
Na us, as a metal for applying oxidation treatment to the surface of the heat radiating plate, it is preferable to use copper or silver.
[0014]
Since copper and silver are less likely to be oxidized than aluminum and the like, they are suitable as metals for forming the oxidation resistant layer of the heat sink, and the copper and silver are suitable for the heat sink, that is, aluminum and iron. In addition, it has an advantage of high deposition stability against nickel.
[0015]
As a method of joining the upper Symbol radiating plate and the die pad, such as ultrasonic bonding method or spot welding is contemplated.
[0016]
A method of manufacturing a semiconductor device according to a second aspect of the present invention is for manufacturing a semiconductor device using a lead frame that includes a die pad and a plurality of internal leads having tips arranged around the die pad. In this method, a nickel alloy is used as the die pad, aluminum is used as the heat sink, and the surface is made of a metal vapor deposition layer of 10 to 20 μm in order to increase the bonding strength with the die pad by suppressing surface oxidation. A step of bonding a heat sink having an oxidation resistance of a thickness of 5 mm to the die pad, a step of bonding a semiconductor chip to the upper surface of the die pad, and the semiconductor chip and the internal leads being electrically connected to each other. And connecting with a wire.
[0017]
According to such a method for manufacturing a semiconductor device, it is possible to provide a semiconductor device that can exhibit the effects of the semiconductor device according to the first aspect described above.
[0018]
Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
[0020]
1 is a cross-sectional view showing an example of a semiconductor device 10 according to the present invention, FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1, and FIG. 3 is a view of a lead frame 20 used for manufacturing the semiconductor device 10. 4 is a plan view of a state in which a heat sink 14 is bonded to the lower surface of the die pad 12 formed on the lead frame 20 of FIG. 3, and a semiconductor chip 13 is bonded to the upper surface of the die pad 12. FIG. 4 is a plan view showing a state in which the semiconductor chip 13 and the internal lead 15 in FIG. 4 are connected by a wire 17, and FIG. 6 is a cross-sectional view showing a state in which the lead frame 20 in FIG.
[0021]
As shown in FIGS. 1 and 2, the semiconductor device 10 includes a die pad 12 on which a semiconductor chip 13 is mounted, a heat dissipation plate 14 for releasing heat generated from the semiconductor chip 13 to the outside, and the semiconductor chip. A plurality of internal leads 15 that are electrically connected to the semiconductor chip 13; a resin package 11 that encloses the semiconductor chip 13 or the internal leads 15; and a continuous extension of the internal leads 15 to the outside of the resin package 11. And an external lead 16 to be taken out.
[0022]
As better shown in FIG. 4, the heat radiating plate 14, together are formed in the A Ruminiu arm Thus in a rectangular shape, and has a large area than the die pad 12 formed in a rectangular shape. On the surface of the heat radiating plate 14, an oxidation resistant layer 19 having a thickness of about 10 to 20 μm is subjected to an oxidation resistance treatment by a method such as metal deposition using silver or copper, metal ion implantation, or metal plating. Is formed. 4 and 5, the heat radiating plate 14 is joined to the back surface of the die pad 12 such that the peripheral edge thereof protrudes from the die pad 12 in plan view.
[0023]
As shown in FIG. 1, the upper surface of the semiconductor chip 13 and the upper surface of the tip of each internal lead 15 are connected so as to be electrically connected by a wire 17, and the semiconductor chip 13, the die pad 12, the heat sink 14 and the internal lead 16 is formed of a resin package 11 by die molding or the like using a thermosetting resin such as an epoxy resin as a material.
[0024]
As shown in FIG. 1, a horizontal portion 16A is formed at the front end portion of the external lead 16 so as to be flush with the bottom surface of the resin package 11. By soldering the horizontal portion 16A, the above-described horizontal portion 16A is soldered. The semiconductor device 10 is configured to be surface mounted on a circuit board.
[0025]
Next, a method for manufacturing the semiconductor device 10 will be described with reference to FIGS. For convenience, the lead frame 20 used for manufacturing the semiconductor device 10 will be described first with reference to FIG.
[0026]
As shown in FIG. 3, the die pad 12 having a rectangular shape in plan view supported by the support leads 22 and 22 is formed so as to span between the side frames 21 and 21 positioned in the width direction. Then, external leads 16 and inner sides extending outward from the tie bar 23 by the tie bars 23 and 23 formed on both sides of the die pad 12 in the longitudinal direction of the frame so as to span between the side frames 21 and 21. An internal lead 15 extending in the direction is integrally connected. The lead frame 20 is prepared by performing press punching a nickel alloy such as 4 2 alloy thin metal plate to the material.
[0027]
The die pad 12 has other portions of the lead frame 20 so that the upper surface of the peripheral portion of the heat radiating plate 14 is not in contact with the lower surface of the tip portion of the internal lead 15 in a state where the heat radiating plate 14 is attached to the back surface side. For example, the internal lead 15 is down-offset.
[0028]
First, as shown in FIG. 4, the lower surface of the rectangular shape formed die pad 12 has a large area than the die pad 12, and the aluminum thus together is formed in a rectangular shape, metal deposition, etc. The heat radiating plate 14 having its surface subjected to oxidation resistance treatment and having the oxidation resistance layer 19 formed thereon is joined so that the peripheral edge thereof protrudes from the die pad 12 in plan view. As the metal forming the oxidation resistant layer 19, less likely to be oxidized as compared to aluminum, has preferred to use a metal such as vapor deposition highly silver or copper with aluminum, also, the thickness of the oxidation-resistant layer Is set to about 10 to 20 μm. In addition, the joining method of the said die pad 12 and the said heat sink 14 may be ultrasonic joining, spot welding, and others.
[0029]
The heat radiating plate 14 is subjected to oxidation resistance in order to suppress the oxidation of the surface and the formation of an oxide film. Therefore, the oxide film is formed on the surface of the heat radiating plate 14. It is possible to avoid a decrease in the bonding strength between the heat sink 14 and the die pad. Therefore, even when the surface as a heat radiating plate 14 with A Ruminiu arm is a metal easy to form an oxide film is oxidized, for the die pad 12 by performing oxidation treatment on the surface of the heat radiating plate 14 The heat sink 14 can be firmly bonded to the die pad 12 without impairing the bonding stability of the heat sink 14.
[0030]
In addition, aluminum has high thermal conductivity, that is, heat dissipation, and the degree of elongation at a high temperature during reflow of the joint portion with the die pad 12 is substantially the same as that of the die pad 12. In such a case, it is possible to avoid that the heat sink 14 is warped due to a high temperature during reflow or that the heat sink 14 or the semiconductor chip 13 is peeled off from the die pad 12. Therefore, it is possible to avoid a situation in which heat is not sufficiently transmitted to the heat radiating plate 14 and the heat dissipation of the semiconductor device 10 is deteriorated or the quality of the semiconductor device 10 is deteriorated. .
[0031]
Next, as shown in FIG. 4, a semiconductor chip 13 is mounted on the upper surface of the die pad 12, and as shown in FIG. 5, an upper surface electrode (not shown) formed on the upper surface of the semiconductor chip 13 and each of the above-mentioned The tip of the internal lead 15 is connected with a wire 17 so as to be electrically connected.
[0032]
Subsequently, as shown in FIG. 6, the upper and lower molds 30 and 31 that form the cavity 4 that can accommodate the die pad 12 and the semiconductor chip 13 in the mated state are used to form the tie bar 23 of the lead frame 20 shown in FIG. 5. The semiconductor chip 13 is accommodated in the cavity 4 by sandwiching the portion. Then, the upper and lower molds 30, 31 are clamped.
[0033]
Note that gates (not shown) for supplying a resin material into the cavity space via the runners are formed at the corners of the upper and lower molds 30 and 31 described above, and the molds are clamped. Heat is applied to the upper and lower molds 30 and 31 by a heater or the like before the resin is injected.
[0034]
Next, a thermosetting resin such as an epoxy resin is injected from the gate through a runner (not shown) into the cavity 4 in a molten state, and the resin injected by the heat applied to the molds 30 and 31 is injected. The resin package 11 is formed by curing.
[0035]
Finally, solder plating is performed on the lead frame 20, and after an inspection process and a marking process, lead forming and lead frame cutting processes are performed to obtain individual semiconductor devices 10 as shown in FIGS. .
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating an example of a semiconductor device according to the present invention.
2 is a cross-sectional view taken along line II-II in FIG.
FIG. 3 is a plan view of a lead frame used for manufacturing the semiconductor device.
4 is a plan view showing a state in which a heat sink is bonded to the lower surface of a die pad formed on the lead frame of FIG. 3 and a semiconductor chip is bonded to the upper surface of the die pad. FIG.
5 is a plan view of the semiconductor chip of FIG. 4 and internal leads connected by wires. FIG.
6 is a cross-sectional view of a state in which the lead frame of FIG. 5 is sandwiched between molds.
FIG. 7 is an explanatory diagram of a conventional example.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Resin package 12 Die pad 13 Semiconductor chip 14 Heat sink 15 Internal lead 16 External lead 17 Wire

Claims (4)

半導体チップが搭載されるダイパッドと、このダイパッドと接合されるとともに、上記半導体チップから発生する熱を外部に放出するための放熱板と、を備えた半導体装置であって、
上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いており、
上記放熱板は、その表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために上記ダイパッドに接する面に金属蒸着層からなる１０〜２０μｍの厚みの耐酸化処理が施されていることを特徴とする、半導体装置。A semiconductor device comprising: a die pad on which a semiconductor chip is mounted; and a heat sink that is bonded to the die pad and that releases heat generated from the semiconductor chip to the outside.
Nickel alloy is used as the die pad, aluminum is used as the heat sink,
In order to suppress the oxidation of the surface of the heat sink and increase the bonding strength with the die pad, the surface contacting the die pad is subjected to an oxidation resistance treatment having a thickness of 10 to 20 μm made of a metal vapor deposition layer. A semiconductor device is characterized. 上記放熱板の表面は、上記放熱板および上記ダイパッドと異なる材質の金属により耐酸化処理が施されている、請求項１に記載の半導体装置。  2. The semiconductor device according to claim 1, wherein a surface of the heat radiating plate is subjected to an oxidation resistance treatment with a metal different from the heat radiating plate and the die pad. 銅または銀を上記放熱板の耐酸化処理に用いる、請求項１または２に記載の半導体装置。Using copper or silver oxidation process of the heat dissipation plate, the semiconductor device according to claim 1 or 2. ダイパッドと、このダイパッドの周辺に先端部が配置された複数本の内部リードと、を備えるリードフレームを用いて半導体装置を製造するための方法であって、
上記ダイパッドとしてニッケル合金を用い、上記放熱板としてアルミニウムを用いるとともに、表面の酸化を抑制して上記ダイパッドとの接合強度を高めるために表面に金属蒸着層からなる１０〜２０μｍの厚みの耐酸化処理が施された放熱板を上記ダイパッドと接合するステップと、
上記ダイパッドの上面に半導体チップをボンディングするステップと、
上記半導体チップと上記各内部リードとが電気的に導通するようにワイヤを用いて結線するステップと、
を含むことを特徴とする、半導体装置の製造方法。A method for manufacturing a semiconductor device using a lead frame comprising: a die pad; and a plurality of internal leads having tips disposed around the die pad,
Nickel alloy is used as the die pad, aluminum is used as the heat sink , and oxidation resistance treatment with a thickness of 10 to 20 μm consisting of a metal vapor deposition layer on the surface in order to suppress surface oxidation and increase the bonding strength with the die pad. Joining the heat sink with the die pad,
Bonding a semiconductor chip to the upper surface of the die pad;
Connecting the semiconductor chip and each internal lead using a wire so as to be electrically connected; and
A method for manufacturing a semiconductor device, comprising:
JP33939796A 1996-12-19 1996-12-19 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4201060B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33939796A JP4201060B2 (en) 1996-12-19 1996-12-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33939796A JP4201060B2 (en) 1996-12-19 1996-12-19 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH10178126A JPH10178126A (en) 1998-06-30
JP4201060B2 true JP4201060B2 (en) 2008-12-24

Family

ID=18327098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33939796A Expired - Fee Related JP4201060B2 (en) 1996-12-19 1996-12-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4201060B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1625893A1 (en) 2004-08-10 2006-02-15 Konica Minolta Photo Imaging, Inc. Spray coating method, spray coating device and inkjet recording sheet
JP7714882B2 (en) * 2021-01-29 2025-07-30 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JPH10178126A (en) 1998-06-30

Similar Documents

Publication Publication Date Title
JP4699353B2 (en) Alternative FLMP package design and package manufacturing method
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP6076675B2 (en) Semiconductor device
TW200522328A (en) Semiconductor device and manufacturing method thereof
JP3627591B2 (en) Power semiconductor module manufacturing method
JP4023032B2 (en) Mounting structure and mounting method of semiconductor device
JP2020145476A (en) Semiconductor device
JP2829925B2 (en) Semiconductor package and electronic circuit board
JP2010118577A (en) Resin encapsulated semiconductor device and method of manufacturing the same
JP4201060B2 (en) Semiconductor device and manufacturing method thereof
JP3842356B2 (en) Semiconductor device and manufacturing method thereof
JP3688760B2 (en) Resin package type semiconductor device and manufacturing method thereof
JP5381401B2 (en) Semiconductor device and manufacturing method thereof
JP2000183113A (en) Method for electrically connecting an insulated gate bipolar transistor chip mounted on an integrated circuit wafer
JP3813680B2 (en) Manufacturing method of semiconductor device
JP3732604B2 (en) Resin package type semiconductor device and manufacturing method thereof
JPH08222673A (en) Lead frame
JPH0817998A (en) Lead frame
JP2001007271A (en) Semiconductor device and manufacturing method thereof
JPS5915386B2 (en) Method for manufacturing headers for semiconductor devices
JP5151837B2 (en) Manufacturing method of semiconductor device
JPH05145004A (en) Method for manufacturing semiconductor device
JP2001196401A (en) Method for forming resin package of semiconductor device
JPH10209360A (en) Semiconductor device and method of manufacturing the same
JPH0823067A (en) Lead frame

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060510

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees