JP4227596B2 - パルス生成回路、撮像装置及びカメラ - Google Patents

Description

本発明は、固体撮像素子を駆動するためのパルスを生成するパルス生成回路およびそのパルス生成回路を備える撮像装置及びカメラに関する。

近年、デジタル・スチルカメラやカムコーダ等の撮像装置において、高画質な撮影画像を得るためにイメージャ（撮像素子）の多画素化が進んでいる。そのため、フレームレートを維持するためにはイメージャで検出した信号を読み出す時間を高速化することが求められている。この要求に対して、イメージャで検出した信号を複数の読み出しチャンネルに分割する手法や、イメージャで検出した信号を読み出す駆動パルスを高速化する手法が用いられてきた。このような撮像システムにおいて、イメージャを駆動するため駆動パルスや、イメージャから出力された画素信号をディジタル化するための制御パルスは、１０ＭＨｚ〜４０ＭＨｚと高速な信号が用いられている。

図１２は、一般的なイメージャの駆動回路（タイミング発生器）を含む撮像装置の概略構成を示す図である。ＣＰＵ（中央演算装置）１００４からの指令によってタイミング発生器１００３は、イメージャ１０００に対して駆動パルス１０１１を供給する。イメージャ１０００から出力されたアナログ画素データ１００５は、ＡＤ（アナログ−ディジタル）コンバータ１００１に入力される。ＡＤコンバータ１００１は、タイミング発生回路１００３から供給されるＡＤ制御パルス１００８に応じて、入力されるアナログ画素データ１００５をディジタル化したディジタル画素信号１００６を出力する。このディジタル画素信号１００６は、映像エンジン１００２に供給される。映像エンジン１００２は、入力されるディジタル画素信号１００６に対して様々な画像処理を行い、画像データを生成、出力する。

一般的なイメージャ１０００の駆動装置であるタイミング発生回路１００３は、水平転送パルス、クランプパルス等の高速な水平駆動パルスと、垂直転送パルス等の低速な垂直駆動パルスを発生させる回路を具備している。高速な水平駆動パルスの形状・本数は、駆動するイメージャの種類によっても異なるが、複数の水平駆動パルス間の相対的な位相関係がイメージャから出力される画素信号の特性に大きな影響を与える。

図１３は、一般的なＣＭＯＳ型固体撮像装置の概略構成図と駆動信号と画素出力を表したタイミングチャートである。図１３において２次元に配列された画素１１０７は、各々が入射光量に応じた電気信号、いわゆる画素信号を生成する。画素信号の読み出しは、まず垂直走査回路１１０６により読み出す行を選択し、行の奇数番目に配列された画素の画素信号がラインメモリ回路１１０４に読み出され、偶数版目に配列された画素の画素信号がラインメモリ回路１１０５に読み出される。続いて、水平走査回路１１０２はチップ外部もしくは内部より入力される水平シフトパルス１１００によりラインメモリ回路１１０４に読み出された画素信号を順次選択し、増幅器１１０８によって増幅され、出力１１１２より出力される。

一方、水平走査回路１１０３はチップ外部もしくは内部より入力される水平シフトパルス１１０１によりラインメモリ回路１１０５に読み出された画素信号を順次選択肢、増幅器１１０９によって増幅され、出力１１１３より出力される。更に、出力１１１２、出力１１１３の各端子にスイッチ１１１０、スイッチ１１１１の一端がそれぞれ接続され、他端を互いに接続し、スイッチ１１１０、スイッチ１１１１を交互に選択することによって一線化し、出力バッファ１１１６を通して出力１１１７より画素信号を出力する。図１３に示したタイミングチャートにおいて、水平シフトパルス１１００、１１０１の周期はおよそ５０ｎｓ〜１００ｎｓであり、マルチプレクスパルス１１１４、１１１５や図示していないＡＤサンプリングパルスとの位相関係の変動は数ｎｓ以内に制御しなければならない。

以上に説明したように、イメージャの駆動信号の高速化に伴い、イメージャを駆動するために必要な複数の駆動パルス間の位相関係を緻密に制御しなければならなくなっている。特に、複数の水平駆動パルス間や、水平駆動パルスとＡＤサンプリングパルス間の位相関係は高品質な画素信号を得るために重要である。従来は、複数の駆動パルス間の位相関係を制御するために、例えば、図１４に示すようにイメージャ１２００とタイミング発生器１２０４の間に可変遅延線１２０３を設けて位相調整を行ったり、イメージャ１２０５とタイミング発生器１２０９の間にローパスフィルタ１２０８を設けて位相調整を行ったり、イメージャ１２１０とタイミング発生器１２１４の間にゲート素子１２１３を設けて位相調整を行ったりしていた。

更に、例えば図１４で示したゲート素子１２０３の伝播遅延を利用して位相調整を行う手法が開示されている（例えば、特許文献１参照。）。また、遅延回路が外部環境の影響を受けることを前提に、例えば温度が低い場合と高い場合とで可変遅延回路の遅延設定を変化させ一定の遅延量を得る手法が開示されている（例えば、特許文献２参照。）。

特開平９−３１２８１０号公報 特開２００１−５４０２７号公報

上記図１４に示すように、可変遅延線１２０３を用いて位相調整を行う場合には、遅延線と受端でのインピーダンスのミスマッチによって駆動パルス波形が乱れてしまうという問題がある。一方、ローパスフィルタ１２０８を用いて位相調整を行う場合には、可変抵抗とコンデンサの温度特性と、バッファアンプ１２０７における閾値電圧の温度特性の影響を受けるため、温度依存性が大きくなってしまうという問題がある。

また、特許文献１のように図１４で示したゲート素子１２０３の伝播遅延を利用して位相調整を行う場合には、ゲート素子の半導体プロセス変動や伝播遅延の温度依存性が大きいため、遅延量の安定性を確保するのが難しいという問題がある。
また、特許文献２の場合は温度や電圧の変化を検出する検出手段を必要とし、検出結果によって可変遅延回路の遅延設定を変化させるためにイメージャ駆動の動作制御が複雑化してしまうという問題がある。

本発明は、上述した事情を考慮してなされたもので、従来に比べて温度や半導体プロセス変動などの外部環境の影響を受けずに位相調整を行うことができるパルス生成回路、撮像装置及びカメラを提供することを目的とする。

この発明は、上述した課題を解決すべくなされたもので、本発明によるパルス生成回路においては、複数の遅延素子が直列に接続されて構成されると共に入力されるクロックを制御信号に応じた遅延量で遅延させて出力する遅延手段と、前記クロックと前記遅延手段の出力との位相差を検出する位相比較手段と、前記位相比較手段が検出した前記位相差に応じて遅延量を制御するための前記制御信号を前記遅延手段へ出力する遅延制御手段と、前記遅延素子のいずれか一つの出力信号を選択して遅延クロックを出力する選択出力手段と、前記入力されるクロックに同期した信号を生成するタイミング発生回路と、前記タイミング発生回路が生成した信号を前記入力されるクロックに同期化して信号を出力するフリップフロップを具備する複数の同期化回路と、前記複数の同期化回路がそれぞれ出力した信号を前記遅延クロックに同期化させたパルス信号を出力する複数の同期出力手段と、前記フリップフロップに供給する信号のクロックを制御するエッジ設定手段とを具備することを特徴とする。

また、本発明による撮像装置においては、撮像素子と、前記撮像素子が出力する信号をＡＤ変換する変換手段と、請求項１乃至４のいずれか１項に記載のパルス生成回路とを具備し、前記パルス生成回路は、前記撮像素子及び前記変換手段の少なくとも一方に前記パルス信号を出力することを特徴とする。

また、本発明によるカメラにおいては、請求項５に記載の撮像装置と、前記撮像素子へ光を結像する光学系とを具備することを特徴とする。

本発明によるパルス生成回路、撮像装置及びカメラは、従来に比べて温度や半導体プロセス変動などの外部環境の影響を受けずに位相調整を行うことができる。

以下に、図面を参照して、本発明の好適な実施の形態について説明する。
［第一の実施形態］
図１は、本発明の第一の実施形態における、可変遅延回路を用いた位相調整機能を持つ駆動パルス発生装置（パルス生成回路）の概略構成を示す図である。図１に示すように、可変遅延回路１０２は、入力されたマスタクロック１０１を基準として所望の遅延量を持った遅延クロック１０４を生成する。遅延クロック１０４の遅延量は、装置外部または内部から供給される遅延選択信号１０３によって設定される。一方、タイミング発生回路１０５は。マスタクロック１０１の立ち上がりに同期した信号１０６を生成し、出力する。この信号１０６がイメージャ（撮像素子）の駆動パルスのオリジナルとなるものである。

フリップフロップ１０７は、マスタクロック１０１の立ち上がりに同期化された信号１０６を遅延クロック１０４の立ち上がりで同期化することによって所望の遅延量を持ったセンサ駆動パルス１０８を生成する。

次に、図１に示した可変遅延回路１０２の内部構成例について説明する。
図２は、図１に示した可変遅延回路１０２の内部構成例を示す図である。図２に示すように、可変遅延回路１０２の位相比較回路２０２は、入力信号であるマスタクロック１０１と可変ディレイライン２０５を通過した信号との位相を比較する。遅延制御回路２０３は、位相比較回路２０２で求める位相差が最小になるような遅延量制御信号２０９を出力し、可変ディレイライン２０５を構成する遅延素子２０４に供給する。

遅延制御信号２０９は電圧値でも電流値のどちらでもよく、遅延素子２０４が電圧値によってその遅延量を変化させるのであれば電圧値を、電流によってその遅延量を変化させるのであれば電流値によって制御すればよい。また、遅延素子２０４を構成するゲート素子の段数によって遅延素子２０４が持つ遅延量を変化させる回路を用いた場合は、ゲート素子の段数を制御するセレクタ信号が遅延制御信号２０９の役割を果たす。

最終的には、入力信号であるマスタクロック１０１の周期と可変ディレイライン２０５の持つ遅延量が一致するように、可変ディレイライン２０５を構成する遅延素子２０４の遅延量を制御する。このように可変ディレイライン２０５を構成する遅延素子２０４が持つ遅延量を調整することによって、入力信号であるマスタクロック１０１の周期Ｐを遅延素子２０４の数Ｎで割った遅延量Ｐ／Ｎを制御単位とすることができる。

すなわち、可変遅延回路１０２は、各遅延素子２０４の出力を引き出し、セレクタ２０６によって所望の遅延素子の出力を選択することによって、マスタクロック１０１の周期Ｐを遅延素子２０４の数Ｎで割った遅延量Ｐ／Ｎ刻みの分解能で、遅延クロック１０４の遅延量を制御できる。図２に示す可変遅延回路１０２は、入力信号であるマスタクロック１０１の周期に依存した遅延量を生成するので、マスタクロック１０１の周期が変化しない限り周囲温度やプロセス変動の影響をほとんど受けないことを特徴としている。

次に、図１の更に詳細な構成及びその動作について説明する。
図３は、図１の更に詳細な構成及びその動作を示す図である。図３に示すように、タイミング発生回路１０５内のフリップフロップ１０９は、マスタクロック１０１に同期して信号Ａ（図１の信号１０６）を出力する。そして、フリップフロップ１０７が、その信号Ａを遅延クロック１０４に同期して出力した信号がセンサ駆動パルス１０８である。

生成されたセンサ駆動パルス１０８は、図２で示した構成の可変遅延回路１０２によってマスタクロック１０１を所望の遅延量だけ遅延させた遅延クロック１０４の立ち上がりで同期化されているため、温度変動や電圧変動などの外部環境の変動の影響を受けにくい。尚、本実施形態は、イメージャを駆動する駆動パルスに対して適応しているが、ＡＤコンバータに供給するＡＤサンプリングパルスなどの制御信号に本実施形態の可変遅延回路１０２を適応することによっても同様の効果が得られる。

以上説明したように、本実施形態の駆動パルス発生装置は、従来に比べて温度や半導体プロセス変動などの外部環境の影響を受けずに位相調整を行うことができる。これにより、本駆動パルス発生装置を利用した撮像装置においては、外部環境の変動に依存しない高品質な画素信号を容易に得ることができる。

［第二の実施形態］
次に、本発明の第二の実施形態における駆動パルス発生装置が備える可変遅延回路５１７（後述する図５を参照）の内部構成例について説明する。
図４は、第二の実施形態における可変遅延回路５１７の内部構成例を示す図である。図４に示すように、第一の実施形態の可変遅延回路１０２と比べて、出力用のセレクタを複数備えている点が異なる。本実施形態の可変遅延回路５１７は、入力信号４０１（図１のマスタクロック１０１）と可変ディレイライン４０５を通過した信号との位相を比較し、その位相差が最小になるような遅延量制御信号４０９を可変ディレイライン４０５を構成する遅延素子４０４に供給する。遅延制御信号４０９は電圧値でも電流値のどちらでもよく、遅延素子４０４が電圧値によってその遅延量を変化させるのであれば電圧値を、電流によってその遅延量を変化させるのであれば電流値によって制御すればよい。また、遅延素子４０４を構成するゲート素子の段数によって遅延素子４０４が持つ遅延量を変化させる回路を用いた場合は、ゲート素子の段数を制御するセレクタ信号が遅延制御信号４０９の役割を果たす。

最終的には、入力信号４０１の周期と可変ディレイライン４０５の持つ遅延量が一致するように、可変ディレイラインを構成する遅延素子４０４の遅延量を制御する。このように可変ディレイライン４０５を構成する遅延素子４０４が持つ遅延量を調整することによって、入力信号の周期Ｐを遅延素子の数Ｎで割った遅延量Ｐ／Ｎを得ることができる。各遅延素子の出力を引き出し、セレクタ４０６によって所望の遅延素子の出力を選択することによって、入力信号の周期Ｐを遅延素子の数Ｎで割った遅延量Ｐ／Ｎ刻みの分解能を持つ可変遅延回路が構成される。この可変遅延回路は、入力信号４０１の周期に依存した遅延量を生成するので、入力信号４０１の周期が変化しない限り周囲温度やプロセス変動の影響をほとんど受けないことを特徴としている。図４に示した可変遅延回路５１７は、可変ディレイライン４０５を構成する各遅延素子４０４の出力を選択する複数のセレクタ４０６、４０９、４１２を設けることによって複数の遅延信号４０８、４１１、４１４を生成することができる。

図５は、第二の実施形態における可変遅延回路５１７を用いた位相調整機能を持つ駆動パルス発生装置を示すブロック図である。図５に示すように、センサ駆動パルス１〜Ｎの遅延量は、駆動パルス発生装置外部より供給されるシリアル通信信号５０１、５０２、５０３をシリアル通信回路５１６で受信し、装置内の可変遅延回路５１７と同期化回路５０７、５０８、５０９にそれぞれ各駆動パルスの遅延制御信号と同期化制御信号を供給する。フリップフロップ５１０〜５１２のクロック端子には、可変遅延回路５１７が出力する３つの遅延クロック（上記遅延信号４０８、４１１、４１４）が入力される。

図６は、図５に示した駆動パルス発生回路の詳細を示すブロック図である。また、図７（ａ）、図７（ｂ）は、図６の駆動パルス発生回路の動作を示すタイミングチャートである。尚、図６は、以下の説明に必要な図５の一部のみを示す図である。

同期化回路５０９はマスタクロック５０６で同期化された信号Ａを出力する。次に、任意の遅延をとり得る遅延クロック６０４の立ち上がりで動作するＤフリップフロップ５１０のセットアップタイム、ホールドタイムを満足するために挿入されている。シリアル通信回路５１６は、排他的論理和素子６０３を利用して、設定された遅延量に応じて前段のＤフリップフロップ６０２に供給するクロックを、マスタクロック５０６とマスタクロック５０６の反転クロックとのどちらか一方に制御する（エッジ設定）。すなわち、本実施形態では、エッジ設定は装置外部よりシリアル通信によって設定している。

本実施形態のように、遅延クロック６０４で同期化される前段のＤフリップフロップ６０２において、マスタクロック５０６の正転・反転のいずれかで同期化することを切り替え可能とすることによって遅延クロック６０４がマスタクロック５０６に対して０度〜３６０度の遅延量（位相差）を持ったとしても、確実に遅延クロック６０４で同期化することが可能となる。図７（ａ）及び図７（ｂ）は、エッジ設定に応じてセンサ駆動パルス１が変化することを示している。また、設定されたエッジ設定は遅延量が温度変動や電圧変動等の外部環境に依存しないことから、外部環境の変動によって設定を変更する必要はなく、遅延設定に対して一義的に決定することができる。

以上説明したように、本実施形態の駆動パルス発生装置によれば、異なる遅延量を持つ複数のセンサ駆動パルスの相対的な位相関係は温度や電圧などの外部環境に依存しにくい構成である。例えば、本実施形態の駆動パルス発生装置により撮像素子を駆動する撮像装置であれば、外部環境の変動に影響されずに高品質な画素データを得ることができる。本実施形態の駆動パルス発生装置は、イメージャ（撮像素子）を駆動する駆動パルスを出力しているが、これに限定されるものではなく、ＡＤコンバータに供給するＡＤサンプリングパルスなどの制御信号を出力した場合にも、本実施形態と同様の効果が得られる。

［第三の実施形態］
本発明の第三の実施形態に係る駆動パルス発生装置は、図５に示した第二の実施形態に係る駆動パルス発生装置と類似する実施形態であるが、可変遅延回路に供給される遅延設定情報から最適なエッジ選択信号を同期化回路に供給する同期化制御回路を設けた点が異なる。

図８は、第三の実施形態における、可変遅延回路を用いた位相調整機能を持つ駆動パルス発生装置を示すブロック図である。センサ駆動パルス１〜Ｎの遅延量は、装置外部より供給されるシリアル通信信号７０１、７０２、７０３をシリアル通信回路７１６で受信し、装置内の可変遅延回路７１７と同期化制御回路７１８に供給される。同期化制御回路７１８では、可変遅延回路７１７に供給される遅延制御信号７０４にから最適な同期化制御信号を生成し、同期化回路７０８、７０９、７１０に供給する。

図９は、図８の駆動パルス発生装置の詳細な構成及びエッジ設定例を示す図である。尚、図９は、図８の一部の構成のみを詳細に示している。同期化回路８０６はマスタクロック８０１で同期化された信号Ａが、任意の遅延をとり得る遅延クロック８０２の立ち上がりで動作するＤフリップフロップ８０９のセットアップタイム、ホールドタイムを満足するために挿入されている。

設定された遅延量に応じて前段のＤフリップフロップ８０８に供給されるクロックを、マスタクロック８０１とマスタクロック８０１の反転クロック８０２とのどちらか一方に選択する。本実施形態では、そのエッジ設定は、図８に示すように遅延設定に応じて同期化制御回路８１２より供給される。この同期化制御信号は可変遅延回路８０３に設定される遅延量に応じて自動的に変化し、例えば図９の下段に示すテーブルで示したような制御を行う。本実施形態のように、遅延クロック８０２で同期化される前段のＤフリップフロップ８０８が、マスタクロック８０１の正転・反転のいずれかの切り替え機能を持たせることによって遅延クロック８０２がマスタクロック８０１に対して０度〜３６０度の遅延量（位相差）を持ったとしても、確実に遅延クロック８０２で同期化することが可能となる。

また、設定されたエッジ設定は遅延量が温度変動や電圧変動等の外部環境に依存しないことから、外部環境の変動によって設定を変更する必要はなく、遅延設定に対して一義的に決定することができる。

本実施形態の駆動パルス発生装置によれば、異なる遅延量を持つ複数のセンサ駆動パルスの相対的な位相関係は温度や電圧などの外部環境に依存しにくいため、外部環境に依らず高品質な画素データを得ることができる。本実施形態は、イメージャを駆動する駆動パルスに対して適応しているが、ＡＤコンバータに供給するＡＤサンプリングパルスなどの制御信号に本発明を適応することによっても同様の効果が得られる。

［実施例１］
次に、図１０を参照して、上記の第一〜第三の実施形態で示した駆動パルス発生装置を、撮像装置に適用した場合の実施例１について説明する。図１０は、上記の第一〜第三の実施形態で示した駆動パルス発生装置を撮像装置である「スチルビデオカメラ」に適用した場合を示すブロック図である。尚、後述するタイミング発生部８に上記の第一〜第三の実施形態で示した駆動パルス発生装置が含まれている。

図１０において、１はレンズのプロテクトとメインスイッチを兼ねるバリア、２は被写体の光学像を固体撮像素子４に結像させるレンズ、３はレンズ２を通った光量を可変するための絞り、４はレンズ２で結像された被写体を画像信号として取り込むための固体撮像素子、６は固体撮像素子４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８は固体撮像素子４、撮像信号処理回路５、Ａ／Ｄ変換器６、信号処理部７に、各種タイミング信号を出力するタイミング発生部、９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１０は画像データを一時的に記憶する為のメモリ部、１１は記録媒体に記録または読み出しを行うためのインターフェース部、１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１３は外部コンピュータ等と通信する為のインターフェース部である。

次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
バリア１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部９は絞り３を開放にし、固体撮像素子４から出力された信号はＡ／Ｄ変換器６で変換された後、信号処理部７に入力される。そのデータを基に露出の演算を全体制御・演算部９で行う。

この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９は絞りを制御する。次に、固体撮像素子４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
そして、合焦が確認された後に本露光が始まる。

露光が終了すると、固体撮像素子４から出力された画像信号はＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部に書き込まれる。その後、メモリ部１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。また、外部Ｉ／Ｆ部１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。

［実施例２］
次に、図１１を参照して、上記の第一〜第三の実施形態で示した駆動パルス発生装置を、撮像装置に適用した場合の実施例２について説明する。図１１は、上記の第一〜第三の実施形態で示した駆動パルス発生装置を撮像装置である「ビデオカメラ」に適用した場合を示すブロック図である。尚、後述する固体撮像素子３やサンプルホールド回路４に対して上記の第一〜第三の実施形態で示した駆動パルス発生装置が制御パルスを発信する構成である。ここでは、特に図１１に上記の第一〜第三の実施形態で示した駆動パルス発生装置を示していない。

図１１において、１は撮影レンズで焦点調節を行うためのフォーカスレンズ１Ａ、ズーム動作を行うズームレンズ１Ｂ、結像用のレンズ１Ｃを備えている。２は絞り、３は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子、４は固体撮像素子３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。

５はサンプルホールド回路４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路５から出力されたクロマ信号Ｃは、色信号補正回路２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。

また、プロセス回路５から出力された輝度信号Ｙと、色信号補正回路２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙは、エンコーダ回路（ＥＮＣ回路）２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいは電子ビューファインダ等のモニタＥＶＦへと供給される。

次いで、６はアイリス制御回路で有り、サンプルホールド回路４から供給される映像信号に基づいてアイリス駆動回路７を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り２の開口量を制御すべくｉｇメータを自動制御するものである。

１３、１４は、サンプルホールド回路４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第一のバンドパスフィルタ１３（ＢＰＦ１）、及び第二のバンドパスフィルタ１４（ＢＰＦ２）から出力された信号は、ゲート回路１５及びフォーカスゲート枠信号で各々でゲートされ、ピーク検出回路１６でピーク値が検出されてホールドされると共に、論理制御回路１７に入力される。

この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。また、１８はフォーカスレンズ１Ａの移動位置を検出するフォーカスエンコーダ、１９はズームレンズ１Ｂの焦点距離を検出するズームエンコーダ、２０は絞り２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路１７へと供給される。

論理制御回路１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い焦点調節を行う。即ち、各々のバンドパスフィルタ１３、１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ１Ａを駆動すべくフォーカス駆動回路９にフォーカスモータ１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

本発明の第一の実施形態における、可変遅延回路を用いた位相調整機能を持つ駆動パルス発生装置（パルス生成回路）の概略構成を示す図である。 図１に示した可変遅延回路１０２の内部構成例を示す図である。 図１の更に詳細な構成及びその動作を示す図である。 第二の実施形態における可変遅延回路５１７の内部構成例を示す図である。 第二の実施形態における可変遅延回路５１７を用いた位相調整機能を持つ駆動パルス発生装置を示すブロック図である。 図５に示した駆動パルス発生回路の詳細を示すブロック図である。 図６の駆動パルス発生回路の動作を示すタイミングチャートである。 第三の実施形態における、可変遅延回路を用いた位相調整機能を持つ駆動パルス発生装置を示すブロック図である。 図８の駆動パルス発生装置の詳細な構成及びエッジ設定例を示す図である。 上記の第一〜第三の実施形態で示した駆動パルス発生装置を撮像装置である「スチルビデオカメラ」に適用した場合を示すブロック図である。 上記の第一〜第三の実施形態で示した駆動パルス発生装置を撮像装置である「ビデオカメラ」に適用した場合を示すブロック図である。 一般的なイメージャの駆動回路（タイミング発生器）を含む撮像装置の概略構成を示す図である。 一般的なＣＭＯＳ型固体撮像装置の概略構成図と駆動信号と画素出力を表したタイミングチャートである。 従来の位相調整手法を示す図である。

符号の説明

１０１、５０６、７０６、８０１・・・マスタクロック
１０２、５１７、７１８、８０３・・・可変遅延回路
１０３、４０７、４１０、４１３、５０４、７０４・・・遅延選択信号
１０４、６０４、８０２・・・遅延クロック
１０５、７０７、８０５・・・タイミング発生回路
１０６・・・内部信号
１０７、１０９、５１０、５１１、５１２、６０１、６０２、７１１、７１２、７１３、８０７、８０８、８０９・・・Ｄフリップフロップ
１０８、５１３、５１４、５１５、７１４、７１５、７１６、８１１、１０１１、１２０１、１２０６、１２１１・・・センサ駆動パルス
４０１・・・入力信号
２０２、４０２・・・位相比較回路
２０３、４０３・・・遅延制御回路
２０４、４０４・・・遅延素子
２０５、４０５・・・可変ディレイライン
２０６、４０６、４０９、４１２・・・セレクタ
４０８、４１１、４１４・・・出力信号
２０９、４０９・・・遅延制御信号
５０１、７０１・・・チップセレクト
５０２、７０２・・・シリアルクロック
５０３、７０３・・・シリアルデータ
５０５、７０５、・・・同期化制御信号
５０７、５０８、５０９、７０８、７０９、７１０、８０６・・・同期化回路
５１５、７１７、８０４・・・シリアル通信回路
６０３、８１０・・・ＥＸＯＲゲート
７１８、８１２・・・同期化制御回路

Claims (6)

1. 複数の遅延素子が直列に接続されて構成されると共に入力されるクロックを制御信号に応じた遅延量で遅延させて出力する遅延手段と、
   前記クロックと前記遅延手段の出力との位相差を検出する位相比較手段と、
   前記位相比較手段が検出した前記位相差に応じて遅延量を制御するための前記制御信号を前記遅延手段へ出力する遅延制御手段と、
   前記遅延素子のいずれか一つの出力信号を選択して遅延クロックを出力する選択出力手段と、
   前記入力されるクロックに同期した信号を生成するタイミング発生回路と、
   前記タイミング発生回路が生成した信号を前記入力されるクロックに同期化して信号を出力するフリップフロップを具備する複数の同期化回路と、
   前記複数の同期化回路がそれぞれ出力した信号を前記遅延クロックに同期化させたパルス信号を出力する複数の同期出力手段と、
   前記フリップフロップに供給する信号のクロックを制御するエッジ設定手段と
   を具備することを特徴とするパルス生成回路。
2. 前記パルス信号は、設定され遅延量に応じて前記クロックの立ち上がり、又は立ち下がりのうちのどちらか一方を選択して同期化した後に、前記遅延クロックによって同期化されることを特徴とする請求項１に記載のパルス生成回路。
3. 前記遅延手段と、前記位相比較手段と、前記遅延制御手段と、前記選択出力手段とを具備する可変遅延回路に遅延制御信号を供給する遅延設定手段を更に具備することを特徴とする請求項１または２に記載のパルス生成回路。
4. 前記エッジ設定手段は、前記遅延設定手段によって前記可変遅延回路に供給される遅延制御信号の遅延設定に応じて前記フリップフロップに供給する信号のクロックを制御することを特徴とする請求項３に記載のパルス生成回路。
5. 撮像素子と、
   前記撮像素子が出力する信号をＡＤ変換する変換手段と、
   請求項１乃至４のいずれか１項に記載のパルス生成回路と
   を具備し、
   前記パルス生成回路は、前記撮像素子及び前記変換手段の少なくとも一方に前記パルス信号を出力することを特徴とする撮像装置。
6. 請求項５に記載の撮像装置と、
   前記撮像素子へ光を結像する光学系とを具備することを特徴とするカメラ。

Images