JP4318404B2 - 自動利得制御装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル無線端末装置の受信系等に用いられる自動利得制御装置に関する。
【０００２】
【従来の技術】
従来より、例えば無線端末装置ではデジタル化が進みつつある。公衆無線通信システムにおいては、ＴＤＭＡ（Time Division Multiple Access）方式の場合であっても、無線端末装置は、基地局と同期をとって動作することが前提条件となっており、基地局の動作タイミングに同期して待機し通信するといった動作を行う。
【０００３】
【発明が解決しようとする課題】
しかしながら、個人用または業務用のデジタル無線通信システムは、ユーザ同士が基地局を介さずに直接通信を行う機能を併有しているため、無線端末装置は、不定期に到来する電波を検出し復調しなければならない。しかも、リミッタ方式と呼ばれる常に高利得で運用できるＰＤＣ（Personal Digital Cellular）携帯電話のようなシステムとは異なり、多値変調／線形変調を行うシステムにおいては、受信信号を飽和させてしまった場合には該受信信号に含まれている情報が破壊されてしまうため、受信系が常に高利得で動作し、かつ電界強度の変化タイミングが判明していることを前提にしての利得制御はできない。また、同一周波数で複数のスロットにより通信を行うＴＤＭＡ方式の場合であっても、自己に割り当てられた複数のスロットにより複数の異なった受信電界強度を有する通信相手と同時に安定な通信を確立しなければならない。
【０００４】
更に、上述したようなシステムにおいて、受信電界強度に応じて利得制御増幅器の利得を制御するといった構成の一般的なアナログの自動利得制御（ＡＧＣ：Automatic Gain Control）ループを用いて受信系の利得を制御しようとすると、次のような問題点があった。すなわち、（１）いわゆるポンピングエフェクトが発生しないようにシステムの運用周波数に合わせて自動利得制御ループの時定数を調整しなければならない、（２）高速の利得制御を行う際の判定のタイミングはフレーム構造を認識しているデジタル信号プロセッサ（ＤＳＰ：Digital Signal Processor）により制御しなければならず、アナログの自動利得制御ループ単体での動作が困難である、（３）ＴＤＭＡ方式のように電界強度の異なる複数の電波が周期的に到来するような方式には非対応である、（４）一般的なアナログの自動利得制御ループでの制御信号となるＲＳＳＩ（Received Signal Strength Indicator）は、例えば４５０ｋＨｚ付近の第２中間周波数帯域を使用する汎用回路を利用することになるためフィルタやディスクリミネータ等が更に必要となり、部品点数が必然的に多くなってしまう、といった問題点があった。
【０００５】
本発明は、このような実状に鑑みて為されたものであり、上述したような問題点を一挙に解決することができるとともに、複数のシステムにおけるデジタル無線端末装置の受信動作に適した利得制御を自動的に行うことができるような自動利得制御装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】
上述した目的を達成するため、第１に、本発明の自動利得制御装置は、直交変調信号を増幅する利得制御増幅手段と、前記利得制御増幅手段からの増幅された直交変調信号を直交復調しベースバンドのＩ信号およびＱ信号として出力する復調手段と、前記復調手段からのベースバンドのＩ信号およびＱ信号をデジタル化するアナログ／デジタル変換手段と、前記アナログ／デジタル変換手段からのデジタル化されたＩ信号およびＱ信号に基づきこれらの二乗和を示す二乗和信号を生成する二乗和信号生成手段と、前記二乗和信号生成手段からの二乗和信号の所定のサンプリング期間における最大値を検出する最大値検出手段と、前記最大値検出手段からの二乗和信号の最大値を該最大値に対応した設定値変化量データに変換する第１の参照テーブル手段と、前記第１の参照テーブル手段からの設定値変化量データを該設定値変化量データに対応した利得変化設定値データに変換する第２の参照テーブル手段とを備え、前記第２の参照テーブル手段からの利得変化設定値データを前記利得制御増幅手段に供給して、該利得制御増幅手段の利得を自動的に制御することを特徴としている。
【０００７】
第２に、本発明の自動利得制御装置は、前記第１に記載の自動利得制御装置において、前記アナログ／デジタル変換手段が、前記復調手段からのベースバンドのＩ信号およびＱ信号をデジタル化するとともに、ルートナイキスト特性によるフィルタリング処理を施すことを特徴としている。
【０００８】
第３に、本発明の自動利得制御装置は、前記第１に記載の自動利得制御装置において、前記二乗和信号生成手段が、前記アナログ／デジタル変換手段からのデジタル化されたＩ信号およびＱ信号に対してそれぞれ二乗演算を施す第１および第２の二乗手段と、これらの二乗手段からの出力を加算して前記二乗和信号を生成する加算手段とを有していることを特徴としている。
【０００９】
第４に、本発明の自動利得制御装置は、前記第１に記載の自動利得制御装置において、前記最大値検出手段が、前記二乗和信号生成手段からの二乗和信号と１サンプリング前の二乗和信号とを比較し大きい方の信号を選択する比較・選択手段を有し、前記比較・選択手段からの出力に基づき前記所定のサンプリング期間における最大値を回路構成を簡素化しつつ検出することを特徴としている。
【００１０】
第５に、本発明の自動利得制御装置は、前記第１に記載の自動利得制御装置において、前記第１の参照テーブル手段が、前記利得制御増幅手段の利得が運用される機器の伝送速度、運用周波数または受信信号のフレーム中の位置に応じて適宜選択される複数種類の参照テーブルを有し、選択された参照テーブルにより前記最大値検出手段からの二乗和信号の最大値を該最大値に対応した設定値変化量データに変換することを特徴としている。
【００１１】
第６に、本発明の自動利得制御装置は、前記第５に記載の自動利得制御装置において、複数種類の参照テーブルを有する前記第１の参照テーブル手段を可変レジスタ化し、同様の機能を１つのテーブルで実現することも可能とすることを特徴としている。
【００１２】
第７に、本発明の自動利得制御装置は、前記第１に記載の自動利得制御装置において、前記第２の参照テーブル手段が、前記利得制御増幅手段を構成する素子に応じて少なくとも１種類の参照テーブルを有し、該参照テーブルにより前記第１の参照テーブル手段からの設定値変化量データを該設定値変化量データに対応した利得変化設定値データに変換することで複数種類の素子に対応することを特徴としている。
【００１３】
第８に、本発明の自動利得制御装置は、前記第７に記載の自動利得制御装置において、少なくとも１種類の参照テーブルを有する前記第２の参照テーブル手段を可変レジスタ化し、同様の機能を１つのテーブルで実現することも可能とすることを特徴としている。
【００１４】
第９に、本発明の自動利得制御装置は、前記第１に記載の自動利得制御装置において、前記第１の参照テーブル手段からの設定値変化量データを各スロット毎に保持し、複数のサブスロットに対応し独立して前記利得制御増幅手段の利得を制御することを特徴としている。
【００１５】
第１０に、本発明の自動利得制御装置は、前記第９に記載の自動利得制御装置において、前記スロットの数を６以下とし、ほとんどのスタンダードに対応させることを特徴としている。
【００１６】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら詳細に説明する。なお、本実施形態は、一例として、本発明を、ユーザ同士が基地局を介さずに直接通信を行うようなＴＤＭＡ方式のデジタル無線通信システムにおける無線端末装置の受信系に適用したものである。
【００１７】
図１は、本発明が適用されたデジタル無線端末装置の受信系の構成を示すブロック図である。図１において、シングルスーパーヘテロダイン方式の受信部（ＲＸ）２０は、アンテナ１０を介して供給される通信相手からの電波（高周波の直交変調信号）を増幅して中間周波数信号に周波数変換するフロントエンド回路（ＦＥ）２１と、このフロントエンド回路２１からの中間周波数信号を後述するゲートアレイ（ＧＡ）４０内の制御回路（ＣＯＮＴ）４１からの利得変化設定値データに応じた利得で増幅する利得制御増幅器（ＧＣＡ）２２と、この利得制御増幅器２２からの増幅された中間周波数信号をベースバンドのＩ信号およびＱ信号に直交復調する復調器（ＤＥＭ）２３とを備えている。受信系は、上述した受信部２０に加えて、更に、復調器２３からのＩ信号およびＱ信号をそれぞれデジタル信号に変換するとともに、ルートナイキスト特性を有する狭帯域のベースバンドフィルタを備えこれによるフィルタリング処理を施すアナログ／デジタル変換器（ＡＤＣ）３０と、このアナログ／デジタル変換器３０からのデジタル化されたベースバンドのＩ信号およびＱ信号に基づき上述した利得制御増幅器２２に供給される利得変化設定値データを生成する制御回路４１と、この制御回路４１を包含するゲートアレイ４０とを備えている。更に、制御回路４１に供給する各種制御信号を生成する等の機能を有するデジタル信号プロセッサ（ＤＳＰ）５０と、デジタル無線端末装置全体の動作を制御する等の機能を有する中央処理ユニット（ＣＰＵ）６０とが設けられている。ここで、利得制御増幅器２２と、復調器２３と、アナログ／デジタル変換器３０と、制御回路４１とにより、本実施形態の自動利得制御装置が構成されている。
【００１８】
上述したゲートアレイ４０内に設けられた制御回路４１は、例えば図２に示すような構成を有している。図２において、アナログ／デジタル変換器３０から供給されるデジタル化されかつルートナイキスト特性によるフィルタリング処理が施されたベースバンドのＩ信号（１６ビット）から上位６ビットを選択するビットセレクタ１０１は、選択された上位６ビットに対して二乗演算を施し１１ビットの信号を出力する二乗回路１０２に接続されている。一方、アナログ／デジタル変換器３０から供給されるデジタル化されかつルートナイキスト特性によるフィルタリング処理が施されたベースバンドのＱ信号（１６ビット）から上位６ビットを選択するビットセレクタ１０３は、選択された上位６ビットに対して二乗演算を施し１１ビットの信号を出力する二乗回路１０４に接続されている。これらの二乗回路１０２および１０４は、加算器１０５にそれぞれ接続されている。この加算器１０５は、二乗回路１０２および１０４からそれぞれ供給される１１ビットの信号を加算して１２ビットの信号（デジタル化されたベースバンドのＩ信号とＱ信号の二乗和を示す二乗和信号）として出力するものである。ここで、ビットセレクタ１０１および１０３と、二乗回路１０２および１０４と、加算器１０５とにより、二乗和信号生成部２００が構成されている。
【００１９】
加算器１０５は、コンパレータ１０６の一方の入力端子に接続されており、該コンパレータ１０６の他方の入力端子には、１サンプリング前の二乗和信号をラッチするラッチ回路１０７が接続されている。このコンパレータ１０６は、加算器１０５からの二乗和信号（１２ビット）とラッチ回路１０７からの１サンプリング前の二乗和信号（１２ビット）とを比較し、いずれの信号がより大きいかを示す信号を比較結果として出力するものである。コンパレータ１０６は、セレクタ１０８に接続されており、該セレクタ１０８には、更に加算器１０５およびラッチ回路１０７がそれぞれ接続されている。このセレクタ１０８は、コンパレータ１０６からの比較結果に応じて、加算器１０５からの二乗和信号およびラッチ回路１０７からの１サンプリング前の二乗和信号のうちいずれか一方（大きい方の信号）を選択的にラッチ回路１０７に供給するものである。すなわち、ラッチ回路１０７には、常に大きい方の信号がラッチされ、所定のサンプリング期間における二乗和信号の最大値が検出される。本実施形態では、この二乗和信号の最大値を受信信号のキャリアのレベルとみなしている。ここで、コンパレータ１０６と、ラッチ回路１０７と、セレクタ１０８とにより、最大値検出部３００が構成されている。なお、ラッチ回路１０７は、クリア信号によりクリアされ、ゲート信号により所定のサンプリング期間のみに駆動される。これらのクリア信号およびゲート信号は、前述したデジタル信号プロセッサ５０から供給される。
【００２０】
ラッチ回路１０７は、該ラッチ回路１０７からの出力をラッチするラッチ回路１０９に接続されている。このラッチ回路１０９は、該ラッチ回路１０９からの出力（二乗和信号の最大値）を該出力に対応した設定値の変化量を示す設定値変化量データに変換する第１の参照テーブル部１１０に接続されている。第１の参照テーブル部１１０は、前述した利得制御増幅器２２の利得を高速で制御するための高速モード用の参照テーブル１１０ａと、該利得制御増幅器２２の利得を低速で制御するための低速モード用の参照テーブル１１０ｂとを有している。第１の参照テーブル部１１０では、前述したデジタル信号プロセッサ５０から供給されるテーブル選択信号により、高速モード用の参照テーブル１１０ａおよび低速モード用の参照テーブル１１０ｂのうちいずれか一方が選択され、選択された参照テーブルによりラッチ回路１０９からの二乗和信号の最大値を該最大値に対応した設定値変化量データに変換する処理が行われる。ここで、高速モード用の参照テーブル１１０ａおよび低速モード用の参照テーブル１１０ｂは、例えば図３に示すような構成を有している。図３において、例えば高速モードでラッチ１０９の出力が「００００ ００００ ０１ｘｘ」の場合には、設定値の変化量は「＋３」ｄＢとなり、低速モードでラッチ１０９の出力が同様に「００００ ００００ ０１ｘｘ」の場合には、設定値の変化量は「＋１」ｄＢとなる。なお、図３には利得の変化量も記載されているが、これは後述する第２の参照テーブル部１１５から出力される利得変化設定値データによって示されるものであり、前述した利得制御増幅器２２の利得に対応するものである。
【００２１】
第１の参照テーブル部１１０は、該参照テーブル部１１０からの出力（設定値変化量データ）と後述するラッチ回路１１３からの出力とを加算する加算器１１１に接続されている。加算器１１１は、その加算結果を設定値の変化量の上限値および下限値で定められる範囲内に制限するリミッタ１１２に接続されている。リミッタ１１２は、該リミッタ１１２からの出力をラッチするラッチ回路１１３に接続されている。サブスロットレジスタ１１４は、ラッチ回路１１３の保持内容を各スロット毎に一時的に保持しておくとともに、各スロットの処理タイミングに応じて保持しておいた内容（データ）をラッチ回路１１３に戻すといった機能を有するものである。ラッチ回路１１３は、上述した加算器１１１に接続されているとともに、該ラッチ回路１１３からの出力（設定値変化量データ）を該出力に対応した利得の変化量を示す利得変化設定値データに変換する第２の参照テーブル部１１５に接続されている。第２の参照テーブル部１１５は、前述した利得制御増幅器２２を構成する素子に応じて該利得制御増幅器２２の利得を制御するための２種類の参照テーブル１１５ａおよび１１５ｂを有している。第２の参照テーブル部１１５では、ユーザにより、利得制御増幅器２２を構成する素子に応じて２種類の参照テーブル１１５ａおよび１１５ｂのうちいずれか一方が選択され、選択された参照テーブルによりラッチ回路１１３からの設定値変化量データを該データに対応した利得変化設定値データに変換する処理が行われる。この第２の参照テーブル部１１５は、利得制御増幅器２２に接続されており、利得変化設定値データが供給されることにより該利得制御増幅器２２の利得がスロット単位で自動的に制御される。なお、ラッチ回路１０９および第２の参照テーブル部１１５は、ラッチ回路１０７と同様に、上述したゲート信号により所定のサンプリング期間のみに駆動される。また、第１および第２の参照テーブル部１１０および１１５は、可変レジスタ化することにより、それぞれ同様の機能を１つのテーブルで実現することができる。例えばＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）内のデータをゲートアレイ４０内の制御回路４１に適宜ロードすることにより、レジスタテーブルの数を減らすことができる。更に、サブスロットレジスタ１１４におけるスロットの数を６以下とすることにより、ほとんどのスタンダードに対応させることができる。
【００２２】
次に、本実施形態の自動利得制御装置の動作について図１ないし図３を参照しながら説明する。まず、図１において、通信相手からの電波（高周波の直交変調信号）は、アンテナ１０を介してフロントエンド回路２１に供給され、増幅された後、中間周波数信号に周波数変換される。フロントエンド回路２１からの中間周波数信号は、利得制御増幅器２２に供給され、制御回路４１からの利得変化設定値データに応じた利得で増幅される。利得制御増幅器２２からの増幅された中間周波数信号は、復調器２３に供給され、ベースバンドのＩ信号およびＱ信号に直交復調される。復調器２３からのベースバンドのＩ信号およびＱ信号は、アナログ／デジタル変換器３０に供給され、それぞれデジタル信号に変換されるとともに、ルートナイキスト特性によるフィルタリング処理が施される。アナログ／デジタル変換器３０からのデジタル化されかつルートナイキスト特性によるフィルタリング処理が施されたＩ信号およびＱ信号は、制御回路４１に供給される。
【００２３】
以下、図２を参照しながら説明を続ける。アナログ／デジタル変換器３０からのデジタル化されかつルートナイキスト特性によるフィルタリング処理が施されたＩ信号（１６ビット）は、ビットセレクタ１０１に供給され、上位の６ビットが選択される。ビットセレクタ１０１からの選択された上位６ビットは、二乗回路１０２に供給され、二乗演算が施され１１ビットの信号とされた後、加算器１０５に供給される。一方、アナログ／デジタル変換器３０からのデジタル化されかつルートナイキスト特性によるフィルタリング処理が施されたＱ信号（１６ビット）は、ビットセレクタ１０３に供給され、上位の６ビットが選択される。ビットセレクタ１０３からの選択された上位６ビットは、二乗回路１０４に供給され、二乗演算が施され１１ビットの信号とされた後、加算器１０５に供給される。加算器１０５では、二乗回路１０２および１０４からそれぞれ供給される１１ビットの信号が加算され、１２ビットの二乗和信号として出力される。この１２ビットの二乗和信号は、コンパレータ１０６に供給され、ラッチ回路１０７から供給される１サンプリング前の二乗和信号と比較され、いずれの信号がより大きいかを示す信号が比較結果として該コンパレータ１０６から出力される。セレクタ１０８では、コンパレータ１０６からの比較結果に応じて、加算器１０５からの二乗和信号およびラッチ回路１０７からの１サンプリング前の二乗和信号のうちいずれか大きい方の信号が選択され、この信号がラッチ回路１０７に供給される。すなわち、ラッチ回路１０７には、常に大きい方の信号がラッチされ、所定のサンプリング期間における二乗和信号の最大値が検出される。
【００２４】
ラッチ回路１０７からの出力（二乗和信号の最大値）は、ラッチ回路１０９に供給され、ラッチされる。このラッチ回路１０９からの出力は、第１の参照テーブル部１１０に供給される。ここで、デジタル信号プロセッサ５０から供給されるテーブル選択信号により選択された参照テーブル（高速モード用の参照テーブル１１０ａおよび低速モード用の参照テーブル１１０ｂのうちいずれか一方）からの、ラッチ回路１０９の出力に対応した設定値変化量データ（図３参照）が、第１の参照テーブル部１１０からの設定値変化量データとして出力される。この第１の参照テーブル部１１０からの設定値変化量データは、加算器１１１およびリミッタ１１２を介してラッチ回路１１３に供給され、ラッチされる。ラッチ回路１１３からの出力は、第２の参照テーブル部１１５に供給される。ここで、ユーザにより利得制御増幅器２２を構成する素子に応じて選択された参照テーブル（２種類の参照テーブル１１５ａおよび１１５ｂのうちいずれか一方）からの、ラッチ回路１１３の出力に対応した利得変化設定値データ（図３参照）が、第２の参照テーブル部１１５からの利得変化設定値データとして出力される。そして、この第２の参照テーブル部１１５からの利得変化設定値データが、利得制御増幅器２２に供給され、該利得制御増幅器２２の利得が自動的に制御される。なお、ラッチ回路１１３の保持内容は、各スロット毎に一時的にサブスロットレジスタ１１４に保持され、また、保持された内容（データ）は各スロットの処理タイミングに応じてラッチ回路１１３に戻される。従って、利得制御増幅器２２の利得のスロット単位での制御が可能となっている。
【００２５】
このように、本実施形態の自動利得制御装置では、フロントエンド回路２１からの中間周波数信号を利得制御増幅器２２で増幅し、利得制御増幅器２２からの増幅された中間周波数信号を復調器２３で直交復調しベースバンドのＩ信号およびＱ信号として出力し、復調器２３からのベースバンドのＩ信号およびＱ信号をアナログ／デジタル変換器３０でデジタル化し、アナログ／デジタル変換器３０からのデジタル化されたＩ信号およびＱ信号に基づきこれらの二乗和を示す二乗和信号を二乗和信号生成部２００で生成し、二乗和信号生成部２００からの二乗和信号の所定のサンプリング期間における最大値を最大値検出部３００で検出している。更に、最大値検出部３００からの二乗和信号の最大値を第１の参照テーブル部１１０で該最大値に対応した設定値変化量データに変換し、第１の参照テーブル部１１０からの設定値変化量データを第２の参照テーブル部１１５で該設定値変化量データに対応した利得変化設定値データに変換し、そして、第２の参照テーブル部１１５からの利得変化設定値データを利得制御増幅器２２に供給して、該利得制御増幅器２２の利得を自動的に制御するようにしている。
【００２６】
なお、上述した実施形態では、第１の参照テーブル部１１０には、高速モード用および低速モード用の２種類の参照テーブル１１０ａおよび１１０ｂが設けられているが、本発明はこれには限定されず、運用される機器の伝送速度、運用周波数または受信信号のフレーム中の位置に応じて２種類以上の参照テーブルを設けるようにしてもよい。また、同様に、第２の参照テーブル部１１５には、２種類の参照テーブル１１５ａおよび１１５ｂが設けられているが、利得制御増幅器２２を構成する素子に応じて少なくとも１種類の参照テーブルを設けるようにすればよい。
【００２７】
【発明の効果】
上述した説明から明らかなように、本発明の自動利得制御装置によれば、前述したようなアナログの自動利得制御ループの有している問題点を一挙に解決することができるとともに、ユーザ同士が基地局を介さずに直接通信を行うようなＴＤＭＡ方式のデジタル無線通信システムにおける無線端末装置であっても、その受信動作に適した利得制御を自動的に行うことができる。
【図面の簡単な説明】
【図１】本発明が適用されたデジタル無線端末装置の受信系の構成を示すブロック図である。
【図２】図１におけるゲートアレイ内に設けられた制御回路の具体的な構成例を示すブロック図である。
【図３】図２における各参照テーブルの構成例を示す図である。
【符号の説明】
２２ 利得制御増幅器（ＧＣＡ）
２３ 復調器（ＤＥＭ）
３０ アナログ／デジタル変換器（ＡＤＣ）
１０２、１０４ 二乗回路
１０５ 加算器
１０６ コンパレータ
１０８ セレクタ
１１０ 第１の参照テーブル部
１１０ａ、１１０ｂ 参照テーブル
１１５ 第２の参照テーブル部
１１５ａ、１１５ｂ 参照テーブル
２００ 二乗和信号生成部
３００ 最大値検出部

Claims (2)

1. 直交変調信号を増幅する利得制御増幅手段と、
   前記利得制御増幅手段からの増幅された直交変調信号を直交復調しベースバンドのＩ信号およびＱ信号として出力する復調手段と、
   前記復調手段からのベースバンドのＩ信号およびＱ信号をデジタル化するアナログ／デジタル変換手段と、
   前記アナログ／デジタル変換手段からのデジタル化されたＩ信号およびＱ信号に基づきこれらの二乗和を示す二乗和信号を生成する二乗和信号生成手段と、
   前記二乗和信号生成手段からの二乗和信号の所定のサンプリング期間における最大値を検出する最大値検出手段と、
   前記最大値検出手段からの二乗和信号の最大値を該最大値に対応した設定値変化量データに変換する第１の参照テーブル手段と、
   前記第１の参照テーブル手段からの設定値変化量データを該設定値変化量データに対応した利得変化設定値データに変換する第２の参照テーブル手段とを備え、
   前記第２の参照テーブル手段からの利得変化設定値データを前記利得制御増幅手段に供給して、該利得制御増幅手段の利得を自動的に制御し、
   前記第１の参照テーブル手段が、前記利得制御増幅手段の利得が運用される機器の伝送速度、運用周波数または受信信号のフレーム中の位置に応じて適宜選択される複数種類の参照テーブルを有し、選択された参照テーブルにより前記最大値検出手段からの二乗和信号の最大値を該最大値に対応した設定値変化量データに変換することを特徴とする自動利得制御装置。
2. 複数種類の参照テーブルを有する前記第１の参照テーブル手段を可変レジスタ化し、同様の機能を１つのテーブルで実現することも可能とすることを特徴とする請求項１に記載の自動利得制御装置。

Images