JP4324352B2 - 平面型トランスフォーマーおよびその製造方法 - Google Patents
平面型トランスフォーマーおよびその製造方法 Download PDFInfo
- Publication number
- JP4324352B2 JP4324352B2 JP2002219813A JP2002219813A JP4324352B2 JP 4324352 B2 JP4324352 B2 JP 4324352B2 JP 2002219813 A JP2002219813 A JP 2002219813A JP 2002219813 A JP2002219813 A JP 2002219813A JP 4324352 B2 JP4324352 B2 JP 4324352B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating film
- conductors
- planar
- planar transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、平面型トランスフォーマーおよびその製造方法に関し、詳しくは、半導体集積回路などの半導体装置に適用される平面型トランスフォーマーおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、デジタルコードレスホンなどの無線通信を利用したモバイル・マルチメディア機器市場の拡大に伴い、高周波デバイスの研究が盛んに行われている。
例えば、低ノイズ増幅器（Low noise Amplifier）やミキサー（Mixer）、ＲＦ電力増幅器（RF Power Amplifier）などの高周波デバイスにトランスフォーマーやバランが用いられている。
【０００３】
従来のトランスフォーマーとしては、半導体基板の絶縁膜上に１次側と２次側のインダクタンス（金属膜コイル）を２重らせん状に平面的に形成したPlaner型のトランスフォーマーが知られている（例えば、Ali M. Niknejad他著、「Analysis, Design, and Optimization of Spiral Inductors and Transformers for Si RF IC's」（IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.33, No.10, 第1470〜1481頁, 1998年10月）参照)。
また、半導体基板上に１次側と２次側のインダクタンスを強磁性体からなる絶縁膜を介して重ねた多層構造のトランスフォーマーも知られている（例えば、特開平３−１９３５８号公報参照）。
【０００４】
【発明が解決しようとする課題】
トランスフォーマーにおいて、インダクタンスのQ値向上と低抵抗化を図って雑音を低減させるためには、インダクタンスを構成する金属配線の膜厚を厚くすることが有効である。
しかし、金属配線は膜厚が厚くなるに従って加工精度が厳しくなる。
このため、膜厚の厚い金属配線からなるインダクタンスは、隣接する金属配線の間隔（導体間隔）を広くとる必要がある。
しかし、インダクタンスは、その導体間隔が広くなるに従って電磁的な結合が悪くなる。
また、上述の多層構造のトランスフォーマーは、１次側インダクタンスと２次側インダクタンス間の絶縁膜の膜厚を薄くすることにより電磁的な結合の改善を図ることができる。
しかし、絶縁膜の膜厚を薄くすると寄生容量が増加し、トランスフォーマーの高周波特性を劣化させることになる。
【０００５】
この発明は以上のような事情を考慮してなされたものであり、インダクタンス間の電磁的な結合を改善でき、かつ、高周波特性が劣化しないトランスフォーマーおよびその製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
この発明は、絶縁膜と、絶縁膜の上面に２重らせん状に平面的に形成された帯状の第１および第２導体と、絶縁膜の下面に２重らせん状に平面的に形成された帯状の第３および第４導体とを備え、第１導体と第３導体は絶縁膜を貫通して設けられた第１導通部によって連続的に接続されて１次側コイルを構成し、第２導体と第４導体は絶縁膜を貫通して設けられた第２導通部によって連続的に接続されて２次側コイルを構成し、第１導体と第４導体は絶縁膜を介して上下に重なり、第２導体と第３導体は絶縁膜を介して上下に重なってなる平面型トランスフォーマーを提供するものである。
【０００７】
つまり、この発明による平面型トランスフォーマーは、絶縁膜の上面に帯状の第１および第２導体が２重らせん状に形成され、絶縁膜の下面に帯状の第３および第４導体が２重らせん状に形成される。
そして、第１導体と第３導体は、絶縁膜を貫通して連続的に接続され１次側コイル（１次側インダクタンス）を構成する。
また、第２導体と第４導体は、絶縁膜を貫通して連続的に接続され２次側コイル（２次側インダクタンス）を構成する。
【０００８】
このような構成において、１次側および２次側コイルを構成する上記の各導体は、１次側コイルと２次側コイルが絶縁膜を介して上下に重なるようにそれぞれ配置される。
このため、絶縁膜の上下における導体間隔が狭くなり、１次側コイルと２次側コイルの電磁的な結合を改善することができる。
【０００９】
この効果に伴い、導体の低抵抗化を図って雑音を低減させるために、導体の膜厚を厚くすることもできる。
つまり、導体の膜厚を厚くすることにより、同一面上における導体間隔が広くなって電磁的な結合が低下しても、その低下分は、１次側と２次側コイルの重なり幅を調整することにより補うことができる。
【００１０】
また、寄生容量が影響しない程度に絶縁膜の膜厚を厚くすることもできる。
つまり、絶縁膜の膜厚を厚くすることにより上下のコイル間の電磁的な結合が低下しても、その低下分は１次側コイルと２次側コイルの重なり幅を調整することにより補うことができる。
【００１１】
【発明の実施の形態】
この発明による平面型トランスフォーマーは、絶縁膜と、絶縁膜の上面に２重らせん状に平面的に形成された帯状の第１および第２導体と、絶縁膜の下面に２重らせん状に平面的に形成された帯状の第３および第４導体とを備え、第１導体と第３導体は絶縁膜を貫通して設けられた第１導通部によって連続的に接続されて１次側コイルを構成し、第２導体と第４導体は絶縁膜を貫通して設けられた第２導通部によって連続的に接続されて２次側コイルを構成し、第１導体と第４導体は絶縁膜を介して上下に重なり、第２導体と第３導体は絶縁膜を介して上下に重なってなることを特徴とする。
【００１２】
この発明による平面型トランスフォーマーにおいて、絶縁膜としては、電気的に絶縁できる膜であればよく特に限定されるものではないが、例えば、Ｐ−ＴＥＯＳ膜を用いることができる。
また、その作製方法としては、例えば、常圧ＣＶＤ法を用いることができる。
絶縁膜の膜厚は、例えば、約０．８〜１．４μｍ程度とすることができる。
【００１３】
第１導体と第２導体は、絶縁膜の上面に２重らせん状に形成される。また、第３導体と第４導体は、絶縁膜の下面に２重らせん状に形成される。
ここで、２重らせん状とは、２つの導体が隣接し、同一面上において平面的に渦巻いた形状のことである。
そして、その渦巻きの形は、特に限定されず、方形状、多角形状、円形状など様々な形とすることができる。
【００１４】
第１〜第４導体は、例えば、アルミニウム（Ａｌ）、金（Ａｕ）又は銅（Ｃｕ）などの低抵抗材料で形成することができる。
例えば、絶縁膜上に上記低抵抗材料の金属膜をスパッタリング法で形成し、形成された金属膜上にフォトリソグラフィ技術で所望パターンのレジストを形成する。
その後、形成されたレジストをマスクとしてドライエッチングを施すことにより第１導体と第２導体、並びに、第３導体と第４導体をそれぞれ２重らせん状に形成することができる。
【００１５】
第１〜第４導体は、幅約５〜２０μｍ程度、膜厚約０．６〜１．２μｍ程度とすることができ、隣接する導体との間隔、すなわち導体間隔は、約２〜８μｍ程度とすることができる。
【００１６】
第１導体と第３導体、並びに、第２導体と第４導体は、絶縁膜を貫通するように設けられた、導通部によってそれぞれ連続的に接続される。
このような導通部は、例えば、絶縁膜の所定箇所に貫通溝を形成し、この貫通溝にブランケット法などでタングステンなどの金属膜を埋め込むことにより形成することができる。
【００１７】
絶縁膜の上面で１次側コイルの一部を構成する第１導体と絶縁膜の下面で２次側コイルの一部を構成する第４導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
また、絶縁膜の上面で２次側コイルの一部を構成する第２導体と絶縁膜の下面で１次側コイルの一部を構成する第３導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
【００１８】
ここで、第１導体と第４導体、並びに、第２導体と第３導体が絶縁膜を介して重なる幅は、それぞれ約２〜１５μｍ程度とすることができる。
この結果、この発明による平面型トランスフォーマーにおいて、１次側コイルと２次側コイルの結合係数（ｋ値）は、上記の重なり幅を調整することにより大幅に改善することができる。
なお、この発明による平面型トランスフォーマーは、半導体基板上に絶縁膜を介して設けることもできる。
【００１９】
また、この発明において平面型トランスフォーマーは、少なくとも２つの平面型トランスフォーマーが絶縁膜を介して重ねられ、重ねられた前記平面型トランスフォーマーの１次側コイルどうしが前記絶縁膜を貫通して設けられた第３貫通部によって連続的に接続されるとともに２次側コイルどうしが前記絶縁膜を貫通して設けられた第４導通部によって連続的に接続され、各平面型トランスフォーマーが上述のこの発明によるトランスフォーマーからなっていてもよい。
【００２０】
また、この発明は別の観点からみると、上述のこの発明による平面型トランスフォーマーを製造する方法であって、絶縁膜の上面に帯状の第１および第２導体を平面的な２重らせん状に形成し、絶縁膜の下面に帯状の第３および第４導体を平面的な２重らせん状に形成し、第１および第３導体、並びに、第２および第４導体をそれぞれ連続的に接続する第１および第２導通部を絶縁膜を貫通して形成し、第１導体と第３導体を前記第１導通部によって連続的に接続して１次側コイルを形成し、第２導体と第４導体を前記第２導通部によって連続的に接続して２次側コイルを形成する工程を備え、第１導体と第４導体は絶縁膜を介して上下に重ねられ、第２導体と第３導体は絶縁膜を介して上下に重ねられる平面型トランスフォーマーの製造方法を提供するものでもある。
【００２１】
また、この発明において平面型トランスフォーマーの製造方法は、少なくとも２つの平面型トランスフォーマーを絶縁膜を介して重ね、重ねた平面型トランスフォーマーの１次側コイルどうしを連続的に接続する第３導通部を前記絶縁膜を貫通して形成するとともに２次側コイルどうしを連続的に接続する第４導通部を前記絶縁膜を貫通して形成し、各平面型トランスフォーマーを上述のこの発明による平面型トランスフォーマーの製造方法で製造する方法であってもよい。
【００２２】
【実施例】
以下に図面に示す実施例に基づいてこの発明を詳述する。なお、この実施例によってこの発明が限定されるものではない。また、以下に説明する複数の実施例において共通する部材には同じ符号を用いて説明する。
【００２３】
実施例１
この発明の実施例１による平面型トランスフォーマーについて図１〜６に基づいて説明する。
図１は実施例１による平面型トランスフォーマーの平面図、図２は図１に示される平面型トランスフォーマーのＡ−Ａ断面図、図３は図１に示される平面型トランスフォーマーのＢ−Ｂ断面図である。
図４は図２のＣ−Ｃ部分拡大図、図５および図６は実施例１による平面型トランスフォーマーの製造工程を示す工程図である。
【００２４】
図１〜４に示されるように、この発明の実施例１による平面型トランスフォーマー１００は、第２絶縁膜１１と、第２絶縁膜１１の上面に２重らせん状に平面的に形成された帯状の第１導体１２および第２導体１３と、第２絶縁膜１１の下面に２重らせん状に平面的に形成された帯状の第３導体１４および第４導体１５とを備え、第１導体１２と第３導体１４は第２絶縁膜１１を貫通して連続的に接続されて１次側コイル１８を構成し、第２導体１３と第４導体１５は第２絶縁膜１１を貫通して連続的に接続されて２次側コイル１９を構成し、第１導体１２と第４導体１５は第２絶縁膜１１を介して上下に重なり、第２導体１３と第３導体１４は第２絶縁膜１１を介して上下に重なってなる。
【００２５】
詳しくは、図２に示されるように、平面型トランスフォーマー１００は、シリコン基板２０の上に素子分離酸化膜２１と第１絶縁膜２２を介して形成されている。なお、第１絶縁膜２２は第１絶縁層２２ａと第２絶縁層２２ｂとから構成されている。
【００２６】
図２および図３に示されるように、平面型トランスフォーマー１００は、１次側および２次側コイル１８，１９の中心側の一端が、第１絶縁層２２ａの上に形成された引出し配線２３ａ，２３ｂとそれぞれ接続されている。
具体的には、第３および第４導体１４，１５の中心側の一端が第２絶縁層２２ｂを貫通して設けられたコンタクトホール２４ａ，２４ｂを介して引出し配線２３ａ，２３ｂとそれぞれ接続されている。
【００２７】
第１導体１２と第３導体１４、並びに、第２導体１３と第４導体１５は、第２絶縁膜１１を貫通して設けられるらせん状の第１および第２導通部１６，１７によってそれぞれ連続的に接続されている。
つまり、第１導体１２は１次側コイル１８の上部分を構成し、第３導体１４は１次側コイル１８の下部分を構成している。
一方、第２導体１３は２次側コイル１９の上部分を構成し、第４導体１５は２次側コイル１９の下部分を構成している。
そして、１次側および２次側コイル１８，１９を構成する第１〜４の各導体１２，１３，１４，１５は、１次側コイル１８の一部分と２次側コイル１９の一部分が第２絶縁膜１１を介して上下に重なるようにそれぞれ配置される。
【００２８】
このため、第２絶縁膜１１の上下における導体間隔が狭くなり、１次側コイル１８と２次側コイル１９の電磁的な結合が改善される。
なお、１次側コイルと２次側コイルに重なり幅が無い場合、結合係数（ｋ値）は０．７程度となる。
しかし、この発明では、図４に示す１次側コイル１８と２次側コイル１９の重なり幅ｗの値を約２〜１５μｍ程度の範囲内で変化させることにより、結合係数を大幅に改善することができる。
【００２９】
以下、実施例１による平面型トランスフォーマーの製造方法について図５および図６に基づいて説明する。
まず、図５（ａ）に示されるように、シリコン基板２０の上に素子分離酸化膜２１、第１絶縁層２２ａ、引出し配線２３ａ、引出し配線２３ｂ（図３参照）、第２絶縁層２２ｂ、コンタクトホール２４ａ、コンタクトホール２４ｂ（図３参照）を順次形成する。
【００３０】
第１および第２絶縁層２２ａ，２２ｂは、ＰＥ−ＴＥＯＳ膜を常圧ＣＶＤ法で形成し、形成されたＰＥ−ＴＥＯＳ膜に研磨法などで平坦化処理を行うことにより形成する。
引出し配線２３ａ，２３ｂは、第１絶縁層２２ａの上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
【００３１】
コンタクトホール２４ａ，２４ｂは、第２絶縁層２２ｂの所定箇所に貫通孔を形成し、形成された貫通孔にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通孔は、第２絶縁層２２ｂ上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【００３２】
次に、図５（ｂ）に示されるように、第１絶縁膜２２上に第３および第４導体１４，１５を形成する。
第３および第４導体１４，１５は、第１絶縁膜２２上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
この際、第３および第４導体１４，１５は、図４に示す膜厚ｔ１が約０．６〜１．２μｍ、導体間隔ｄが約５μｍ程度となるように形成される。
【００３３】
次に、図６（ｃ）に示されるように、第３および第４導体１４，１５を覆うように第２絶縁膜１１を形成し、形成された第２絶縁膜１１の所定箇所に第１および第２導通部１６，１７を形成する。
第２絶縁膜１１は、結合係数（ｋ値）を考慮し、図４に示す膜厚ｔ２が約１μｍ程度となるように形成する。
なお、第２絶縁膜１１の形成方法は、上述の第１絶縁膜２２の形成方法と同じである。
また、第１および第２導通部１６，１７は、第２絶縁膜１１の所定箇所に第３および第４導体１４，１５に対応したらせん状の貫通溝を形成し、形成された貫通溝にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通溝は、第２絶縁膜上１１上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【００３４】
次に、図６（ｄ）に示されるように、第２絶縁膜１１上に第１および第２導体１２，１３を形成する。
なお、第１および第２導体１２，１３も、上述の第３および第４導体１４，１５と同様の形成方法により、膜厚が約０．６〜１．２μｍ、導体間隔が約５μｍ程度となるように形成し、図１に示される平面型トランスフォーマー１００を完成させる。
【００３５】
なお、この後、必要であればトランスフォーマーの絶縁と保護を目的として第１および第２導体１２，１３を覆う保護膜をさらに形成してもよい。
このような保護膜としては、絶縁膜とＰ−ＳｉＮなどのパッシベーション膜を用いることができる。
【００３６】
実施例２
この発明の実施例２による平面型トランスフォーマーについて図７に基づいて説明する。図７は実施例２による平面型トランスフォーマーの断面図である。
【００３７】
図７に示されるように、実施例２による平面型トランスフォーマー２００は、上述の実施例１による平面型トランスフォーマー１００と同様の構成を有する平面型トランスフォーマー１００ａ、１００ｂを上下に重ね、それらの１次側コイル１８ａ，１８ｂと２次側コイル１９ａ，１９ｂをそれぞれ連続的に接続したものである。
【００３８】
１次側コイル１８ａ，１８ｂ、並びに、２次側コイル１９ａ，１９ｂの接続には実施例１の第１および第２導通部１６，１７と同様の構成を有する２重らせん状の第３および第４導通部２５，２６が用いられている。
その他の構成は上述の実施例１と同じであり、上述の実施例１と同様の工程を繰り返すことにより製造することができる。
【００３９】
【発明の効果】
この発明によれば、１次側コイルが絶縁膜を貫通して設けられた第１導通部によって連続的に接続された第１導体と第３導体により構成され、２次側コイルが絶縁膜を貫通して設けられた第２導通部によって連続的に接続された第２導体と第４導体により構成され、第１導体と第４導体は絶縁膜を介して上下に重なり、第２導体と第３導体は絶縁膜を介して上下に重なるので、絶縁膜の上下における導体間隔が狭くなり、１次側コイルと２次側コイルの電磁的な結合を改善することができる。
【図面の簡単な説明】
【図１】この発明の実施例１による平面型トランスフォーマーを示す平面図である。
【図２】図１に示される平面型トランスフォーマーのＡ−Ａ断面図である。
【図３】図１に示される平面型トランスフォーマーのＢ−Ｂ断面図である。
【図４】図２のＣ−Ｃ部分拡大図である。
【図５】実施例１による平面型トランスフォーマーの製造工程を示す工程図である。
【図６】実施例１による平面型トランスフォーマーの製造工程を示す工程図である。
【図７】この発明の実施例２による平面型トランスフォーマーを示す断面図である。
【符号の説明】
１１・・・第２絶縁膜
１２・・・第１導体
１３・・・第２導体
１４・・・第３導体
１５・・・第４導体
１６・・・第１導通部
１７・・・第２導通部
１８・・・１次側コイル
１９・・・２次側コイル
２０・・・シリコン基板
２１・・・素子分離酸化膜
２２・・・第１絶縁膜
２２ａ・・・第１絶縁層
２２ｂ・・・第２絶縁層
２３ａ，２３ｂ・・・引出し配線
２４ａ，２４ｂ・・・コンタクトホール
【発明の属する技術分野】
この発明は、平面型トランスフォーマーおよびその製造方法に関し、詳しくは、半導体集積回路などの半導体装置に適用される平面型トランスフォーマーおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、デジタルコードレスホンなどの無線通信を利用したモバイル・マルチメディア機器市場の拡大に伴い、高周波デバイスの研究が盛んに行われている。
例えば、低ノイズ増幅器（Low noise Amplifier）やミキサー（Mixer）、ＲＦ電力増幅器（RF Power Amplifier）などの高周波デバイスにトランスフォーマーやバランが用いられている。
【０００３】
従来のトランスフォーマーとしては、半導体基板の絶縁膜上に１次側と２次側のインダクタンス（金属膜コイル）を２重らせん状に平面的に形成したPlaner型のトランスフォーマーが知られている（例えば、Ali M. Niknejad他著、「Analysis, Design, and Optimization of Spiral Inductors and Transformers for Si RF IC's」（IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol.33, No.10, 第1470〜1481頁, 1998年10月）参照)。
また、半導体基板上に１次側と２次側のインダクタンスを強磁性体からなる絶縁膜を介して重ねた多層構造のトランスフォーマーも知られている（例えば、特開平３−１９３５８号公報参照）。
【０００４】
【発明が解決しようとする課題】
トランスフォーマーにおいて、インダクタンスのQ値向上と低抵抗化を図って雑音を低減させるためには、インダクタンスを構成する金属配線の膜厚を厚くすることが有効である。
しかし、金属配線は膜厚が厚くなるに従って加工精度が厳しくなる。
このため、膜厚の厚い金属配線からなるインダクタンスは、隣接する金属配線の間隔（導体間隔）を広くとる必要がある。
しかし、インダクタンスは、その導体間隔が広くなるに従って電磁的な結合が悪くなる。
また、上述の多層構造のトランスフォーマーは、１次側インダクタンスと２次側インダクタンス間の絶縁膜の膜厚を薄くすることにより電磁的な結合の改善を図ることができる。
しかし、絶縁膜の膜厚を薄くすると寄生容量が増加し、トランスフォーマーの高周波特性を劣化させることになる。
【０００５】
この発明は以上のような事情を考慮してなされたものであり、インダクタンス間の電磁的な結合を改善でき、かつ、高周波特性が劣化しないトランスフォーマーおよびその製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
この発明は、絶縁膜と、絶縁膜の上面に２重らせん状に平面的に形成された帯状の第１および第２導体と、絶縁膜の下面に２重らせん状に平面的に形成された帯状の第３および第４導体とを備え、第１導体と第３導体は絶縁膜を貫通して設けられた第１導通部によって連続的に接続されて１次側コイルを構成し、第２導体と第４導体は絶縁膜を貫通して設けられた第２導通部によって連続的に接続されて２次側コイルを構成し、第１導体と第４導体は絶縁膜を介して上下に重なり、第２導体と第３導体は絶縁膜を介して上下に重なってなる平面型トランスフォーマーを提供するものである。
【０００７】
つまり、この発明による平面型トランスフォーマーは、絶縁膜の上面に帯状の第１および第２導体が２重らせん状に形成され、絶縁膜の下面に帯状の第３および第４導体が２重らせん状に形成される。
そして、第１導体と第３導体は、絶縁膜を貫通して連続的に接続され１次側コイル（１次側インダクタンス）を構成する。
また、第２導体と第４導体は、絶縁膜を貫通して連続的に接続され２次側コイル（２次側インダクタンス）を構成する。
【０００８】
このような構成において、１次側および２次側コイルを構成する上記の各導体は、１次側コイルと２次側コイルが絶縁膜を介して上下に重なるようにそれぞれ配置される。
このため、絶縁膜の上下における導体間隔が狭くなり、１次側コイルと２次側コイルの電磁的な結合を改善することができる。
【０００９】
この効果に伴い、導体の低抵抗化を図って雑音を低減させるために、導体の膜厚を厚くすることもできる。
つまり、導体の膜厚を厚くすることにより、同一面上における導体間隔が広くなって電磁的な結合が低下しても、その低下分は、１次側と２次側コイルの重なり幅を調整することにより補うことができる。
【００１０】
また、寄生容量が影響しない程度に絶縁膜の膜厚を厚くすることもできる。
つまり、絶縁膜の膜厚を厚くすることにより上下のコイル間の電磁的な結合が低下しても、その低下分は１次側コイルと２次側コイルの重なり幅を調整することにより補うことができる。
【００１１】
【発明の実施の形態】
この発明による平面型トランスフォーマーは、絶縁膜と、絶縁膜の上面に２重らせん状に平面的に形成された帯状の第１および第２導体と、絶縁膜の下面に２重らせん状に平面的に形成された帯状の第３および第４導体とを備え、第１導体と第３導体は絶縁膜を貫通して設けられた第１導通部によって連続的に接続されて１次側コイルを構成し、第２導体と第４導体は絶縁膜を貫通して設けられた第２導通部によって連続的に接続されて２次側コイルを構成し、第１導体と第４導体は絶縁膜を介して上下に重なり、第２導体と第３導体は絶縁膜を介して上下に重なってなることを特徴とする。
【００１２】
この発明による平面型トランスフォーマーにおいて、絶縁膜としては、電気的に絶縁できる膜であればよく特に限定されるものではないが、例えば、Ｐ−ＴＥＯＳ膜を用いることができる。
また、その作製方法としては、例えば、常圧ＣＶＤ法を用いることができる。
絶縁膜の膜厚は、例えば、約０．８〜１．４μｍ程度とすることができる。
【００１３】
第１導体と第２導体は、絶縁膜の上面に２重らせん状に形成される。また、第３導体と第４導体は、絶縁膜の下面に２重らせん状に形成される。
ここで、２重らせん状とは、２つの導体が隣接し、同一面上において平面的に渦巻いた形状のことである。
そして、その渦巻きの形は、特に限定されず、方形状、多角形状、円形状など様々な形とすることができる。
【００１４】
第１〜第４導体は、例えば、アルミニウム（Ａｌ）、金（Ａｕ）又は銅（Ｃｕ）などの低抵抗材料で形成することができる。
例えば、絶縁膜上に上記低抵抗材料の金属膜をスパッタリング法で形成し、形成された金属膜上にフォトリソグラフィ技術で所望パターンのレジストを形成する。
その後、形成されたレジストをマスクとしてドライエッチングを施すことにより第１導体と第２導体、並びに、第３導体と第４導体をそれぞれ２重らせん状に形成することができる。
【００１５】
第１〜第４導体は、幅約５〜２０μｍ程度、膜厚約０．６〜１．２μｍ程度とすることができ、隣接する導体との間隔、すなわち導体間隔は、約２〜８μｍ程度とすることができる。
【００１６】
第１導体と第３導体、並びに、第２導体と第４導体は、絶縁膜を貫通するように設けられた、導通部によってそれぞれ連続的に接続される。
このような導通部は、例えば、絶縁膜の所定箇所に貫通溝を形成し、この貫通溝にブランケット法などでタングステンなどの金属膜を埋め込むことにより形成することができる。
【００１７】
絶縁膜の上面で１次側コイルの一部を構成する第１導体と絶縁膜の下面で２次側コイルの一部を構成する第４導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
また、絶縁膜の上面で２次側コイルの一部を構成する第２導体と絶縁膜の下面で１次側コイルの一部を構成する第３導体は、少なくともそれらの一部が絶縁膜を介して上下に重なる。
【００１８】
ここで、第１導体と第４導体、並びに、第２導体と第３導体が絶縁膜を介して重なる幅は、それぞれ約２〜１５μｍ程度とすることができる。
この結果、この発明による平面型トランスフォーマーにおいて、１次側コイルと２次側コイルの結合係数（ｋ値）は、上記の重なり幅を調整することにより大幅に改善することができる。
なお、この発明による平面型トランスフォーマーは、半導体基板上に絶縁膜を介して設けることもできる。
【００１９】
また、この発明において平面型トランスフォーマーは、少なくとも２つの平面型トランスフォーマーが絶縁膜を介して重ねられ、重ねられた前記平面型トランスフォーマーの１次側コイルどうしが前記絶縁膜を貫通して設けられた第３貫通部によって連続的に接続されるとともに２次側コイルどうしが前記絶縁膜を貫通して設けられた第４導通部によって連続的に接続され、各平面型トランスフォーマーが上述のこの発明によるトランスフォーマーからなっていてもよい。
【００２０】
また、この発明は別の観点からみると、上述のこの発明による平面型トランスフォーマーを製造する方法であって、絶縁膜の上面に帯状の第１および第２導体を平面的な２重らせん状に形成し、絶縁膜の下面に帯状の第３および第４導体を平面的な２重らせん状に形成し、第１および第３導体、並びに、第２および第４導体をそれぞれ連続的に接続する第１および第２導通部を絶縁膜を貫通して形成し、第１導体と第３導体を前記第１導通部によって連続的に接続して１次側コイルを形成し、第２導体と第４導体を前記第２導通部によって連続的に接続して２次側コイルを形成する工程を備え、第１導体と第４導体は絶縁膜を介して上下に重ねられ、第２導体と第３導体は絶縁膜を介して上下に重ねられる平面型トランスフォーマーの製造方法を提供するものでもある。
【００２１】
また、この発明において平面型トランスフォーマーの製造方法は、少なくとも２つの平面型トランスフォーマーを絶縁膜を介して重ね、重ねた平面型トランスフォーマーの１次側コイルどうしを連続的に接続する第３導通部を前記絶縁膜を貫通して形成するとともに２次側コイルどうしを連続的に接続する第４導通部を前記絶縁膜を貫通して形成し、各平面型トランスフォーマーを上述のこの発明による平面型トランスフォーマーの製造方法で製造する方法であってもよい。
【００２２】
【実施例】
以下に図面に示す実施例に基づいてこの発明を詳述する。なお、この実施例によってこの発明が限定されるものではない。また、以下に説明する複数の実施例において共通する部材には同じ符号を用いて説明する。
【００２３】
実施例１
この発明の実施例１による平面型トランスフォーマーについて図１〜６に基づいて説明する。
図１は実施例１による平面型トランスフォーマーの平面図、図２は図１に示される平面型トランスフォーマーのＡ−Ａ断面図、図３は図１に示される平面型トランスフォーマーのＢ−Ｂ断面図である。
図４は図２のＣ−Ｃ部分拡大図、図５および図６は実施例１による平面型トランスフォーマーの製造工程を示す工程図である。
【００２４】
図１〜４に示されるように、この発明の実施例１による平面型トランスフォーマー１００は、第２絶縁膜１１と、第２絶縁膜１１の上面に２重らせん状に平面的に形成された帯状の第１導体１２および第２導体１３と、第２絶縁膜１１の下面に２重らせん状に平面的に形成された帯状の第３導体１４および第４導体１５とを備え、第１導体１２と第３導体１４は第２絶縁膜１１を貫通して連続的に接続されて１次側コイル１８を構成し、第２導体１３と第４導体１５は第２絶縁膜１１を貫通して連続的に接続されて２次側コイル１９を構成し、第１導体１２と第４導体１５は第２絶縁膜１１を介して上下に重なり、第２導体１３と第３導体１４は第２絶縁膜１１を介して上下に重なってなる。
【００２５】
詳しくは、図２に示されるように、平面型トランスフォーマー１００は、シリコン基板２０の上に素子分離酸化膜２１と第１絶縁膜２２を介して形成されている。なお、第１絶縁膜２２は第１絶縁層２２ａと第２絶縁層２２ｂとから構成されている。
【００２６】
図２および図３に示されるように、平面型トランスフォーマー１００は、１次側および２次側コイル１８，１９の中心側の一端が、第１絶縁層２２ａの上に形成された引出し配線２３ａ，２３ｂとそれぞれ接続されている。
具体的には、第３および第４導体１４，１５の中心側の一端が第２絶縁層２２ｂを貫通して設けられたコンタクトホール２４ａ，２４ｂを介して引出し配線２３ａ，２３ｂとそれぞれ接続されている。
【００２７】
第１導体１２と第３導体１４、並びに、第２導体１３と第４導体１５は、第２絶縁膜１１を貫通して設けられるらせん状の第１および第２導通部１６，１７によってそれぞれ連続的に接続されている。
つまり、第１導体１２は１次側コイル１８の上部分を構成し、第３導体１４は１次側コイル１８の下部分を構成している。
一方、第２導体１３は２次側コイル１９の上部分を構成し、第４導体１５は２次側コイル１９の下部分を構成している。
そして、１次側および２次側コイル１８，１９を構成する第１〜４の各導体１２，１３，１４，１５は、１次側コイル１８の一部分と２次側コイル１９の一部分が第２絶縁膜１１を介して上下に重なるようにそれぞれ配置される。
【００２８】
このため、第２絶縁膜１１の上下における導体間隔が狭くなり、１次側コイル１８と２次側コイル１９の電磁的な結合が改善される。
なお、１次側コイルと２次側コイルに重なり幅が無い場合、結合係数（ｋ値）は０．７程度となる。
しかし、この発明では、図４に示す１次側コイル１８と２次側コイル１９の重なり幅ｗの値を約２〜１５μｍ程度の範囲内で変化させることにより、結合係数を大幅に改善することができる。
【００２９】
以下、実施例１による平面型トランスフォーマーの製造方法について図５および図６に基づいて説明する。
まず、図５（ａ）に示されるように、シリコン基板２０の上に素子分離酸化膜２１、第１絶縁層２２ａ、引出し配線２３ａ、引出し配線２３ｂ（図３参照）、第２絶縁層２２ｂ、コンタクトホール２４ａ、コンタクトホール２４ｂ（図３参照）を順次形成する。
【００３０】
第１および第２絶縁層２２ａ，２２ｂは、ＰＥ−ＴＥＯＳ膜を常圧ＣＶＤ法で形成し、形成されたＰＥ−ＴＥＯＳ膜に研磨法などで平坦化処理を行うことにより形成する。
引出し配線２３ａ，２３ｂは、第１絶縁層２２ａの上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
【００３１】
コンタクトホール２４ａ，２４ｂは、第２絶縁層２２ｂの所定箇所に貫通孔を形成し、形成された貫通孔にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通孔は、第２絶縁層２２ｂ上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【００３２】
次に、図５（ｂ）に示されるように、第１絶縁膜２２上に第３および第４導体１４，１５を形成する。
第３および第４導体１４，１５は、第１絶縁膜２２上にアルミニウム合金の金属膜をスパッタリング法で形成し、金属膜上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成する。
この際、第３および第４導体１４，１５は、図４に示す膜厚ｔ１が約０．６〜１．２μｍ、導体間隔ｄが約５μｍ程度となるように形成される。
【００３３】
次に、図６（ｃ）に示されるように、第３および第４導体１４，１５を覆うように第２絶縁膜１１を形成し、形成された第２絶縁膜１１の所定箇所に第１および第２導通部１６，１７を形成する。
第２絶縁膜１１は、結合係数（ｋ値）を考慮し、図４に示す膜厚ｔ２が約１μｍ程度となるように形成する。
なお、第２絶縁膜１１の形成方法は、上述の第１絶縁膜２２の形成方法と同じである。
また、第１および第２導通部１６，１７は、第２絶縁膜１１の所定箇所に第３および第４導体１４，１５に対応したらせん状の貫通溝を形成し、形成された貫通溝にブランケット法でタングステンを埋めこむことにより形成する。
なお、貫通溝は、第２絶縁膜上１１上に所定パターンのレジストを形成し、レジストをマスクとしてドライエッチングを行うことにより形成できる。
【００３４】
次に、図６（ｄ）に示されるように、第２絶縁膜１１上に第１および第２導体１２，１３を形成する。
なお、第１および第２導体１２，１３も、上述の第３および第４導体１４，１５と同様の形成方法により、膜厚が約０．６〜１．２μｍ、導体間隔が約５μｍ程度となるように形成し、図１に示される平面型トランスフォーマー１００を完成させる。
【００３５】
なお、この後、必要であればトランスフォーマーの絶縁と保護を目的として第１および第２導体１２，１３を覆う保護膜をさらに形成してもよい。
このような保護膜としては、絶縁膜とＰ−ＳｉＮなどのパッシベーション膜を用いることができる。
【００３６】
実施例２
この発明の実施例２による平面型トランスフォーマーについて図７に基づいて説明する。図７は実施例２による平面型トランスフォーマーの断面図である。
【００３７】
図７に示されるように、実施例２による平面型トランスフォーマー２００は、上述の実施例１による平面型トランスフォーマー１００と同様の構成を有する平面型トランスフォーマー１００ａ、１００ｂを上下に重ね、それらの１次側コイル１８ａ，１８ｂと２次側コイル１９ａ，１９ｂをそれぞれ連続的に接続したものである。
【００３８】
１次側コイル１８ａ，１８ｂ、並びに、２次側コイル１９ａ，１９ｂの接続には実施例１の第１および第２導通部１６，１７と同様の構成を有する２重らせん状の第３および第４導通部２５，２６が用いられている。
その他の構成は上述の実施例１と同じであり、上述の実施例１と同様の工程を繰り返すことにより製造することができる。
【００３９】
【発明の効果】
この発明によれば、１次側コイルが絶縁膜を貫通して設けられた第１導通部によって連続的に接続された第１導体と第３導体により構成され、２次側コイルが絶縁膜を貫通して設けられた第２導通部によって連続的に接続された第２導体と第４導体により構成され、第１導体と第４導体は絶縁膜を介して上下に重なり、第２導体と第３導体は絶縁膜を介して上下に重なるので、絶縁膜の上下における導体間隔が狭くなり、１次側コイルと２次側コイルの電磁的な結合を改善することができる。
【図面の簡単な説明】
【図１】この発明の実施例１による平面型トランスフォーマーを示す平面図である。
【図２】図１に示される平面型トランスフォーマーのＡ−Ａ断面図である。
【図３】図１に示される平面型トランスフォーマーのＢ−Ｂ断面図である。
【図４】図２のＣ−Ｃ部分拡大図である。
【図５】実施例１による平面型トランスフォーマーの製造工程を示す工程図である。
【図６】実施例１による平面型トランスフォーマーの製造工程を示す工程図である。
【図７】この発明の実施例２による平面型トランスフォーマーを示す断面図である。
【符号の説明】
１１・・・第２絶縁膜
１２・・・第１導体
１３・・・第２導体
１４・・・第３導体
１５・・・第４導体
１６・・・第１導通部
１７・・・第２導通部
１８・・・１次側コイル
１９・・・２次側コイル
２０・・・シリコン基板
２１・・・素子分離酸化膜
２２・・・第１絶縁膜
２２ａ・・・第１絶縁層
２２ｂ・・・第２絶縁層
２３ａ，２３ｂ・・・引出し配線
２４ａ，２４ｂ・・・コンタクトホール
Claims (4)
- 絶縁膜と、絶縁膜の上面に２重らせん状に平面的に形成された帯状の第１および第２導体と、絶縁膜の下面に２重らせん状に平面的に形成された帯状の第３および第４導体とを備え、第１導体と第３導体は絶縁膜を貫通して設けられた第１導通部によって連続的に接続されて１次側コイルを構成し、第２導体と第４導体は絶縁膜を貫通して設けられた第２導通部によって連続的に接続されて２次側コイルを構成し、第１導体と第４導体は絶縁膜を介して上下に重なり、第２導体と第３導体は絶縁膜を介して上下に重なってなる平面型トランスフォーマー。
- 少なくとも２つの平面型トランスフォーマーが絶縁膜を介して重ねられ、重ねられた前記平面型トランスフォーマーの１次側コイルどうしが前記絶縁膜を貫通して設けられた第３貫通部によって連続的に接続されるとともに２次側コイルどうしが前記絶縁膜を貫通して設けられた第４導通部によって連続的に接続され、各平面型トランスフォーマーが請求項１に記載のトランスフォーマーからなる平面型トランスフォーマー。
- 請求項１に記載の平面型トランスフォーマーを製造する方法であって、絶縁膜の上面に帯状の第１および第２導体を平面的な２重らせん状に形成し、絶縁膜の下面に帯状の第３および第４導体を平面的な２重らせん状に形成し、第１および第３導体、並びに、第２および第４導体をそれぞれ連続的に接続する第１および第２導通部を絶縁膜を貫通して形成し、第１導体と第３導体を前記第１導通部によって連続的に接続して１次側コイルを形成し、第２導体と第４導体を前記第２導通部によって連続的に接続して２次側コイルを形成する工程を備え、第１導体と第４導体は絶縁膜を介して上下に重ねられ、第２導体と第３導体は絶縁膜を介して上下に重ねられる平面型トランスフォーマーの製造方法。
- 少なくとも２つの平面型トランスフォーマーを絶縁膜を介して重ね、重ねた平面型トランスフォーマーの１次側コイルどうしを連続的に接続する第３導通部を前記絶縁膜を貫通して形成するとともに２次側コイルどうしを連続的に接続する第４導通部を前記絶縁膜を貫通して形成し、各平面型トランスフォーマーを請求項３に記載の製造方法で製造する平面型トランスフォーマーの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002219813A JP4324352B2 (ja) | 2002-07-29 | 2002-07-29 | 平面型トランスフォーマーおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002219813A JP4324352B2 (ja) | 2002-07-29 | 2002-07-29 | 平面型トランスフォーマーおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004063760A JP2004063760A (ja) | 2004-02-26 |
| JP4324352B2 true JP4324352B2 (ja) | 2009-09-02 |
Family
ID=31940621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002219813A Expired - Fee Related JP4324352B2 (ja) | 2002-07-29 | 2002-07-29 | 平面型トランスフォーマーおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4324352B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227730A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | チップコイル |
| JP4674590B2 (ja) | 2007-02-15 | 2011-04-20 | ソニー株式会社 | バラントランス及びバラントランスの実装構造、並びに、この実装構造を内蔵した電子機器 |
| US20150002256A1 (en) * | 2013-03-11 | 2015-01-01 | Bourns, Inc. | Devices and methods related to laminated polymeric planar magnetics |
| KR101642643B1 (ko) * | 2015-01-27 | 2016-07-29 | 삼성전기주식회사 | 코일 부품 및 이의 제조 방법 |
| WO2023181917A1 (ja) * | 2022-03-22 | 2023-09-28 | ローム株式会社 | 電子部品の製造方法 |
-
2002
- 2002-07-29 JP JP2002219813A patent/JP4324352B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004063760A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2904086B2 (ja) | 半導体装置およびその製造方法 | |
| KR100279753B1 (ko) | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 | |
| JP4948756B2 (ja) | 集積回路内に形成されたインダクタ及びその製造方法 | |
| US7808358B2 (en) | Inductor and method for fabricating the same | |
| TWI236763B (en) | High performance system-on-chip inductor using post passivation process | |
| US7064411B2 (en) | Spiral inductor and transformer | |
| TWI418017B (zh) | 用於形成電感器的方法 | |
| KR100929125B1 (ko) | 반도체 기판에 형성되는 박막 다층 하이 ｑ 변압기 | |
| JP2007110129A (ja) | 集積インダクター | |
| JP2003338556A (ja) | 並列積層インダクタ | |
| JP2009260141A (ja) | インダクタ素子を備えた半導体装置 | |
| JP4324352B2 (ja) | 平面型トランスフォーマーおよびその製造方法 | |
| JP2004031922A (ja) | 半導体装置 | |
| JP2000124403A (ja) | 半導体装置 | |
| US8004061B1 (en) | Conductive trace with reduced RF impedance resulting from the skin effect | |
| US6864581B1 (en) | Etched metal trace with reduced RF impendance resulting from the skin effect | |
| JP2010114283A (ja) | スパイラルインダクタ | |
| US7223680B1 (en) | Method of forming a dual damascene metal trace with reduced RF impedance resulting from the skin effect | |
| JP2006041357A (ja) | 半導体装置およびその製造方法 | |
| US7167072B2 (en) | Method of fabricating inductor and structure formed therefrom | |
| JP5090688B2 (ja) | 半導体装置 | |
| US7309639B1 (en) | Method of forming a metal trace with reduced RF impedance resulting from the skin effect | |
| KR100744464B1 (ko) | 집적형 인덕터 및 그 제조방법 | |
| CN114203668A (zh) | 电感模块及电感模块的制作方法 | |
| KR100731108B1 (ko) | 반도체 소자의 인덕터 구조 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |