JP4329984B2 - Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法 - Google Patents
Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法 Download PDFInfo
- Publication number
- JP4329984B2 JP4329984B2 JP2003029899A JP2003029899A JP4329984B2 JP 4329984 B2 JP4329984 B2 JP 4329984B2 JP 2003029899 A JP2003029899 A JP 2003029899A JP 2003029899 A JP2003029899 A JP 2003029899A JP 4329984 B2 JP4329984 B2 JP 4329984B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buffer layer
- substrate
- nitride semiconductor
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3216—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3416—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
Description
【０００１】
【発明の属する技術分野】
本発明は、ＧａＮ系半導体のようなIII−Ｖ族窒化物半導体から成る層構造体とその製造方法に関し、更に詳しくは、前記窒化物半導体の成長膜厚を厚くしてもそこにはクラックなどは発生しておらず、表面は平滑であり、更には、製造した半導体デバイスを動作させた時に基板側へのリーク電流が生じにくく、各種の半導体デバイスを製造する際の出発素材として有用な層構造体とその製造方法に関する。
【０００２】
【従来の技術】
例えばＧａＮの単結晶は、その融点が２０００℃を超え、しかもその融点における蒸気圧も１００ＧＰａを超える。そのため、ＧａＡｓの場合のように、例えばゾーンメルティング法などを適用して、直接、単結晶を製造することは極めて困難である。したがって、ＧａＮの単結晶を得るためには、ＧａＮとは異種類の基板材料を用い、その上に結晶成長を実施せざるを得ない。
【０００３】
しかしながら、ＧａＮと格子定数が一致する材料は全く存在しない。したがって、基板材料との格子不整合性を緩和するために、用いる基板の表面に予めバッファ層を形成し、そのバッファ層の上にＧａＮを結晶成長させるという方法が一般的に行われている。その場合、基板としては、従来からサファイア（Ａｌ2Ｏ3）基板が広く用いられている。しかし、サファイアとＧａＮとの格子不整合率は２０％以上と大きい。
【０００４】
このようなことから、サファイア基板を用いて、厚膜のＧａＮを結晶成長させる場合には、次のような２段階成長法が採用されている。第１の方法は、例えば有機金属気相成長法（ＭＯＣＶＤ法）により、まず、トリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3）を用い、水素をキャリアガスとし、成長温度８００℃で、サファイア基板の上に一旦厚み５０nm程度のＡｌＮ層をバッファ層として成膜し、ついで、成長温度を１１００℃に昇温して、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ3）を用いて前記バッファ層の上にＧａＮを厚く結晶成長させる方法である（非特許文献１を参照）。
【０００５】
第２の方法は、ＭＯＣＶＤ法により、ＴＭＧとＮＨ3を用い、水素をキャリアガスとし、温度５００〜６００℃で厚み１０〜２０nm程度のアモルファスなＧａＮ層をバッファ層として成膜し、ついで成長温度を１０００℃に昇温して厚膜なＧａＮを結晶成長させる方法である。また、ガスソース分子線エピタキシャル法（ＧＳＭＢＥ法）を用いた次のような方法も実施されている。
【０００６】
すなわち、金属Ｇａとプラズマ化した窒素を用いて、サファイア基板やＳｉ基板の上に成長温度５００〜５５０℃でＧａＮから成る薄いバッファ層を成膜し、ついで成長温度を８００℃に昇温してバッファ層の上に厚膜のＧａＮを結晶成長させる方法である。ところで、上記した従来の方法では、バッファ層はＡｌＮまたはＧａＮで形成されているが、その場合には、そのバッファ層の上に、厚み１μｍ以上の厚膜なＧａＮ層を結晶成長させると、当該ＧａＮ層にはクラックの発生することがある。
【０００７】
また、基板としてＳｉ基板を用いてＡｌＮまたはＧａＮから成るバッファ層の成膜操作を行うと、バッファ層は一様な膜状に成膜されず、島状模様をなして成膜される。したがって、この上に、更に厚膜のＧａＮを成長させた場合、形成された厚膜のＧａＮ層の表面には、下層のバッファ層の島状模様の影響を受けて微細な凹凸が発生してくることがある。
【０００８】
このような層構造体は、いずれの場合であっても、バッファ層の上の厚膜のＧａＮ層の品質が劣化しており、各種デバイスの出発素材としては好ましくない。また、このようにして製造された層構造体は、その後、ＧａＮ層の上にゲート電極、ソース電極、およびドレイン電極などを配置して例えば電界効果トランジスタ（ＦＥＴ）などに組み立てられるのであるが、その動作時には、基板がＳｉ基板である場合、基板側にｍＡオーダでリーク電流の流れることがある。
【０００９】
その理由は、抵抗率が真性Ｓｉ半導体以上の半導体Ｓｉ基板を作製することができないため、充分に高抵抗な半導体Ｓｉ基板を得られず、ピンチオフの状態であっても、空乏層によって阻止された電流が基板を伝わって流れるためである（非特許文献１を参照）。
【００１０】
【非特許文献１】
H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda, Appl. Phys. Lett. 48 (1986) 353
【００１１】
【発明が解決しようとする課題】
本発明は、バッファ層がＡｌＮまたはＧａＮから成る従来の層構造体における上記した問題を解決し、バッファ層の上に形成した厚膜の結晶成長層にクラックは発生せず、また形成した厚膜の結晶成長層の表面に微細凹凸も発生しておらず、更には、製造した半導体デバイスの動作時に基板側へのリーク電流も生じにくいように設計されている新規な層構造体とその製造方法の提供を目的とする。
【００１２】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、Ｓｉ基板と、前記Ｓｉ基板の上に形成され、下層部はＡｌxＧａ1-xＮ（０＜ｘ＜１）から成り、上層部はＡｌyＧａ1-yＮ（０.５＜ｙ≦１，ｘ＜ｙ）から成る２層構造のユニットバッファ層を少なくとも１層含むバッファ層と、前記バッファ層の上に形成されたIII−Ｖ族窒化物半導体の結晶成長層とを有することを特徴とするIII−Ｖ族窒化物半導体の層構造体（以下、層構造体Ｂという）が提供される。
【００１３】
また、本発明においては、エピタキシャル結晶成長法により、Ｓｉ基板の上に、温度６００〜９００℃で、ＡｌxＧａ1-xＮ（０＜ｘ＜１）から成る下層部とＡｌyＧａ1-yＮ（０.５＜ｙ≦１，ｘ＜ｙ）から成る上層部とを順次成膜して２層構造のユニットバッファ層を少なくとも１層形成したのち、前記バッファ層の上層部の上にIII−Ｖ族窒化物半導体から成る結晶成長層を形成することを特徴とする層構造体Ｂの製造方法が提供される。
【００１４】
【発明の実施の形態】
本発明の層構造体Ａの１例を図１に示す。この層構造体Ａは、基板１の上に、バッファ層２を介して厚膜の結晶成長層３が形成されていることと、これらの層の形成に用いる半導体材料がＧａＮ系半導体のようなIII−Ｖ族窒化物半導体であることは、既に説明した従来の層構造体の場合と同じである。
【００１５】
しかしながら、この層構造体Ａの場合は、そのバッファ層２は、従来のようなＡｌＮやＧａＮではなく、ＡｌxＧａ1-xＮ（０＜ｘ＜１）で形成されているところに最大の特徴がある。この層構造体Ａは製造方法Ａによって製造される。具体的には、基板１の上に、ＭＯＣＶＤ法やＧＳＭＢＥ法のようなエピタキシャル結晶成長法を適用してバッファ層（ＡｌＧａＮ層）２と結晶成長層３を順次成膜して製造される。
【００１６】
このとき、バッファ層２の成膜時における成長温度は６００〜９００℃に設定される。好ましくは、６５０〜９００℃に設定される。この製造方法Ａの場合、ＡｌＧａＮから成るバッファ層２の成膜時における成長温度が高く設定されているので、基板１の表面では、ＡｌＧａＮの成膜に用いる各原料の熱マイグレーションは促進されることになる。そのため、基板１の全体表面では各原料間の反応が進みやすくなり、その結果、ＡｌＮやＧａＮによるバッファ層の成膜時に発生しやすかった島状成長は起こらなくなり、基板表面の全面で均一な成膜が進行する。したがって、このバッファ層の上に成膜される結晶成長層の表面平滑性は向上する。
【００１７】
また、成長温度が高いので、成膜したＡｌＧａＮ層２の結晶品質も向上する。なお、バッファ層２の成膜時に採用する成長温度は、ＡｌＧａＮの組成との関係で適宜に設定される。例えば、Ａｌ組成が低いＡｌxＧａ1-xＮ（０＜ｘ≦０.５、より好ましくは、０＜ｘ≦０.２）のバッファ層を形成する場合には、成長温度を６５０〜８５０℃に設定することが好ましい。バッファ層２の均一性を実現することができるからである。
【００１８】
しかしながら、成長温度が９００℃を超えると、バッファ層２は成長しにくくなり、仮に成長したとしても、そのバッファ層は島状模様を呈していて不均一なものになってしまう。そのようなことから、成長温度の最大値は９００℃に設定される。また、ＡｌＧａＮのバッファ層を均一に成膜する場合には、Ｎ源（ＮＨ3）の導入に先立ち、予めＡｌ源やＧａ源を導入して基板１の表面に金属Ａｌや金属Ｇａを、数原子層の厚みだけ堆積しておき、その後、Ｎ源を導入して基板の上にＡｌＧａＮ層を成膜してもよい。
【００１９】
本発明の層構造体の場合、基板としては、従来のように、サファイア基板であってもよいが、Ｓｉ基板のようなダイヤモンド構造型のもの、また、ＧａＡｓ基板やＧａＰ基板のような閃亜鉛鉱型のものを用いても、クラックのない厚膜のＧａＮ系結晶成長層を成膜することができる。また、バッファ層の成膜に先立ち、Ｎ源（一般にＮＨ3）を導入して当該基板の表面に窒化処理を行い、その後、その窒化処理面にバッファ層を成膜すると、そのバッファ層の均一性が向上するので好適である。とくに、Ｓｉ基板の場合には、その表面を温度８００℃で５分間程度ＮＨ3に曝しながらＮＨ3で窒化処理を行うと、その後に成膜するバッファ層は非常に均一となるので好適である。
【００２０】
また、バッファ層２にはｐ型不純物をドープしてもよい。このようにすると、バッファ層２は高抵抗となり、例えば層構造体ＡでＦＥＴを組立て、それを作動させたしたときに当該バッファ層は高抵抗層として機能するので、基板側へのリーク電流の発生が抑制されるからである。このようなｐ型不純物としては、例えば、Ｍｇ，Ｚｎ，Ｃなどの１種または２種以上をあげることができ、またそのドーピング濃度は、目的とする抵抗値との関係で決められるが、概ね、１×１０17〜１×１０21cm-3程度に設定すればよい。
【００２１】
また、上記したバッファ層２の上に成膜されるIII−Ｖ族窒化物半導体としては、例えば、ＧａＮ，ＩｎＮ，ＩｎＧａＮ，ＩｎＡｌＧａＮ，ＡｌＧａＮ，ＧａＮＡｓ，ＧａＮＰ，ＩｎＧａＮＡｓＰ，ＩｎＡｌＧａＮＡｓＰの群から選ばれる１種または２種以上をあげることができる。次に、層構造体Ｂについて説明する。
【００２２】
この層構造体Ｂは、バッファ層が後述するようなユニットバッファ層を１層以上積層した構造になっていることを除いては、層構造体Ａと同じ構成になっている。バッファ層が１個のユニットバッファ層２’で形成されている場合の１例を図２に示す。
【００２３】
このユニットバッファ層２’は、下層部２ａ’と上層部２ｂ’とから成る２層構造になっていて、いずれもＡｌＧａＮで構成されているが、上層部２ｂ’と下層部２ａ’のＡｌＧａＮにおけるＡｌＮの混合比率を対比すると、上層部２ｂ’のＡｌＮ比率の方が下層部２ａ’のそれよりも大きく、結晶組成でＡｌＮリッチになっている。
【００２４】
具体的には、下層部２ａ’の組成は、層構造体Ａの場合と同様に、ＡｌxＧａ1-xＮ（０＜ｘ＜１）である。そして、上層部２ｂ’の組成を、ＡｌyＧａ1-yＮで表したとき、ｙ値は、０.５＜ｙ≦１.０の関係を満たし、かつ、ｘ＜ｙの関係を満たしている。したがって、このユニットバッファ層２’の場合、その上層側がＡｌＮリッチであるため全体で高抵抗になっている。また、表面は平滑になっている。
【００２５】
例えば、ユニットバッファ層２’の全体の厚みが５０nmであるとすれば、上記した上層部２ｂ’の厚みを１０〜２０nm程度に設定すれば、このユニットバッファ層２’を高抵抗層として機能させて、基板１側へのリーク電流の発生を抑制することができる。この層構造体Ｂは、製造方法Ｂによって製造される。具体的には、基板１の表面の全面を覆って、所定厚みの下層部２ａ’と上層部２ｂ’を順次成膜してユニットバッファ層２’を形成する。このときの成長温度は、製造方法Ａの場合と同じ理由で、下層部、上層部のいずれの形成時においても６００〜９００℃に設定される。なお、複数層のユニットバッファ層を形成する場合には、下層部と上層部の成膜操作を交互に必要回数だけ実施すればよい。
【００２６】
そして、形成されたバッファ層の上に、別のIII−Ｖ族窒化物半導体を成膜して結晶成長層３を形成する。この層構造体Ｂの場合も、ユニットバッファ層２’の成膜時に上層部２ｂ’や下層部２ａ’にｐ型不純物ドーピングして高抵抗にしてもよい。また、基板１の表面に前記した窒化処理を行ってユニットバッファ層２’の表面を平滑化することもできる。
【００２７】
なお、層構造体Ｂにおけるバッファ層は、ユニットバッファ層１層だけで構成してもよいが、このユニットバッファ層を複数層（例えば、３〜５層）積層して構成してもよい。
【００２８】
【実施例】
実施例１ＭＯＣＶＤ装置を用い、フッ酸で化学エッチングしたＳｉ基板を用い、次のようにして層構造体Ａを製造した。まず、Ｓｉ基板をＭＯＣＶＤ装置内にセットし、１×１０-6Torr以下の真空度にまで真空引きしたのち、真空度を１００Torrにまで下げて基板を８００℃に昇温した。基板を９００rpmで回転させ、基板温度が安定した時点で、ＴＭＧ５８nmol／min，ＴＭＡ２０n mol／min，ＮＨ3１２Ｌ／minの流量で４分間基板表面に導入してＡｌ0.3Ｇａ0.7Ｎから成る厚み５０nm程度のバッファ層を成膜した。
【００２９】
ついで、Ｓｉ基板の温度を１０３０℃に昇温し、ＴＭＧ５８n mol／min，ＮＨ3１２Ｌ／minを１５分間導入して厚み５００nmのＧａＮ層を成膜した。ついで、装置から基板を取り出し、ＧａＮ層の表面を目視観察した。金属光沢を有する鏡面になっていた。クラックは全く認められず、良質な結晶になっていることを確認することができた。
【００３０】
実施例２実施例１におけるバッファ層の成膜時に、ＴＭＧ，ＴＭＡ，ＮＨ3の外にシクロペタンジエニルマグネシウムを５n mol／minの流量で同時に導入して厚み５０nmのｐ−Ａｌ0.3Ｇａ0.7Ｎのバッファ層を成膜したのちシクロペタンジエニルマグネシウムの供給を絶ち、Ｓｉ基板の温度を１０３０℃に昇温し、ＴＭＧ５８n mol／min，ＮＨ3１２Ｌ／min、およびｎ型ドーパントのＳｉＨ4２n mol／minを１５分間導入して、キャリア濃度２×１０17cm-3で、厚み５００nmのｎ型ＧａＮ層を成膜した。このＧａＮ層にもクラックは全く認められず、表面は金属光沢の鏡面になっていた。
【００３１】
ついで、この層構造体にゲート電極、ソース電極、およびドレイン電極を組み付けてＧａＮ系ＭＥＳＦＥＴを製作した。なお、ゲート電極はＰｔ／Ａｕ、ソース電極とドレイン電極はＡｌ／Ｔｉ／Ａｕをそれぞれ蒸着して形成した。ゲート長は２μｍで、ゲート幅は２０cmに設定した。このＭＥＳＦＥＴの特性は、耐圧６００Ｖ、動作電流１０Ａであり、リーク電流は１μＡ以下であった。また、このＭＥＳＦＥＴは温度４００℃においても動作し続けた。
【００３２】
実施例３ＭＯＣＶＤ装置を用い、フッ酸で化学エッチングしたＳｉ基板を用い、次のようにして層構造体Ｂを製造した。まず、Ｓｉ基板をＭＯＣＶＤ装置内にセットし、１×１０-6Torr以下の真空度にまで真空引きしたのち、真空度を１６０Torrにまで下げて基板を８００℃に昇温した。基板を８００rpmで回転させ、基板温度が安定した時点で、ＴＭＧ５８n mol／min，ＴＭＡ２０n mol／min，ＮＨ3１２Ｌ／minの流量を５分間基板表面に導入してＡｌ0.2Ｇａ0.8Ｎから成る厚み４０nm程度の下層部を成膜した。続いて、ＴＭＧ３０n mol／min，ＴＭＡ７０n mol／min，ＮＨ3１２Ｌ／minに流量を切り換えて前記下層部の表面に２分間導入してＡｌ0.8Ｇａ0.2Ｎから成る厚み１０nmの上層部を成膜してユニットバッファ層を形成した。
【００３３】
ついで、Ｓｉ基板の温度を１０５０℃に昇温し、ＴＭＧ５０n mol／min，ＮＨ3１２Ｌ／minを１５分間導入し、前記ユニットバッファ層の上に、ｎ型ドーパントのＳｉＨ4２n mol／minを１５分間導入して、キャリア濃度２×１０7cm-3で、厚み５０nmのｎ型ＧａＮ層を形成した。装置から基板を取り出し、ＧａＮ層の表面を目視観察した。金属光沢を有する鏡面であった。またＧａＮ層にクラックは全く認められなかった。
【００３４】
その後、この層構造体Ｂを用いてＧａＮ系ＭＥＳＦＥＴを製作し、そのＭＥＳＦＥＴの特性を調べた。耐圧６００Ｖ、動作電流は１０Ａを超え、リーク電流は１μＡ以下であった。また、高温動作を調べたところ、温度４００℃でも動作し続けた。
【００３５】
実施例４
基板として、Ｓｉ基板に代えてサファイア基板を用いたことを除いては、実施例１と同様の条件で層構造体Ａを製造した。この層構造体は、実施例１の場合と同様に、表面は鏡面状態で、クラックは全く認められず、結晶性も高品質であった。
【００３６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、高品質で厚膜のＧａＮ系結晶成長層を成膜することができる。これは、半導体基板であるＳｉ基板の上に成膜するバッファ層が、下層部はＡｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）から成り、上層部はＡｌ y Ｇａ 1-y Ｎ（０.５＜ｙ≦１，ｘ＜ｙ）から成る２層構造のユニットバッファ層を少なくとも１層含む構成であり、それを成膜するときの温度を６００〜９００℃の高温に設定したことによって得られる効果である。また、本発明によれば、バッファ層を高抵抗にしてリーク電流の発生を抑制することも可能である。
【００３７】
したがって、本発明の層構造体を用いれば、例えば高耐圧・低オン抵抗で動作するＧａＮ系ＦＥＴのようなデバイスの素材を提供することができ、その工業的価値は極めて大である。
【図面の簡単な説明】
【図１】本発明の層構造体の１例Ａを示す断面図である。
【図２】本発明の層構造体の１例Ｂを示す断面図である。
【符号の説明】
１ 基板（Ｓｉ基板）
２ バッファ層
２’ ユニットバッファ層
２ａ’ 下層部
２ｂ’ 上層部
３ 結晶成長層
【発明の属する技術分野】
本発明は、ＧａＮ系半導体のようなIII−Ｖ族窒化物半導体から成る層構造体とその製造方法に関し、更に詳しくは、前記窒化物半導体の成長膜厚を厚くしてもそこにはクラックなどは発生しておらず、表面は平滑であり、更には、製造した半導体デバイスを動作させた時に基板側へのリーク電流が生じにくく、各種の半導体デバイスを製造する際の出発素材として有用な層構造体とその製造方法に関する。
【０００２】
【従来の技術】
例えばＧａＮの単結晶は、その融点が２０００℃を超え、しかもその融点における蒸気圧も１００ＧＰａを超える。そのため、ＧａＡｓの場合のように、例えばゾーンメルティング法などを適用して、直接、単結晶を製造することは極めて困難である。したがって、ＧａＮの単結晶を得るためには、ＧａＮとは異種類の基板材料を用い、その上に結晶成長を実施せざるを得ない。
【０００３】
しかしながら、ＧａＮと格子定数が一致する材料は全く存在しない。したがって、基板材料との格子不整合性を緩和するために、用いる基板の表面に予めバッファ層を形成し、そのバッファ層の上にＧａＮを結晶成長させるという方法が一般的に行われている。その場合、基板としては、従来からサファイア（Ａｌ2Ｏ3）基板が広く用いられている。しかし、サファイアとＧａＮとの格子不整合率は２０％以上と大きい。
【０００４】
このようなことから、サファイア基板を用いて、厚膜のＧａＮを結晶成長させる場合には、次のような２段階成長法が採用されている。第１の方法は、例えば有機金属気相成長法（ＭＯＣＶＤ法）により、まず、トリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ3）を用い、水素をキャリアガスとし、成長温度８００℃で、サファイア基板の上に一旦厚み５０nm程度のＡｌＮ層をバッファ層として成膜し、ついで、成長温度を１１００℃に昇温して、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ3）を用いて前記バッファ層の上にＧａＮを厚く結晶成長させる方法である（非特許文献１を参照）。
【０００５】
第２の方法は、ＭＯＣＶＤ法により、ＴＭＧとＮＨ3を用い、水素をキャリアガスとし、温度５００〜６００℃で厚み１０〜２０nm程度のアモルファスなＧａＮ層をバッファ層として成膜し、ついで成長温度を１０００℃に昇温して厚膜なＧａＮを結晶成長させる方法である。また、ガスソース分子線エピタキシャル法（ＧＳＭＢＥ法）を用いた次のような方法も実施されている。
【０００６】
すなわち、金属Ｇａとプラズマ化した窒素を用いて、サファイア基板やＳｉ基板の上に成長温度５００〜５５０℃でＧａＮから成る薄いバッファ層を成膜し、ついで成長温度を８００℃に昇温してバッファ層の上に厚膜のＧａＮを結晶成長させる方法である。ところで、上記した従来の方法では、バッファ層はＡｌＮまたはＧａＮで形成されているが、その場合には、そのバッファ層の上に、厚み１μｍ以上の厚膜なＧａＮ層を結晶成長させると、当該ＧａＮ層にはクラックの発生することがある。
【０００７】
また、基板としてＳｉ基板を用いてＡｌＮまたはＧａＮから成るバッファ層の成膜操作を行うと、バッファ層は一様な膜状に成膜されず、島状模様をなして成膜される。したがって、この上に、更に厚膜のＧａＮを成長させた場合、形成された厚膜のＧａＮ層の表面には、下層のバッファ層の島状模様の影響を受けて微細な凹凸が発生してくることがある。
【０００８】
このような層構造体は、いずれの場合であっても、バッファ層の上の厚膜のＧａＮ層の品質が劣化しており、各種デバイスの出発素材としては好ましくない。また、このようにして製造された層構造体は、その後、ＧａＮ層の上にゲート電極、ソース電極、およびドレイン電極などを配置して例えば電界効果トランジスタ（ＦＥＴ）などに組み立てられるのであるが、その動作時には、基板がＳｉ基板である場合、基板側にｍＡオーダでリーク電流の流れることがある。
【０００９】
その理由は、抵抗率が真性Ｓｉ半導体以上の半導体Ｓｉ基板を作製することができないため、充分に高抵抗な半導体Ｓｉ基板を得られず、ピンチオフの状態であっても、空乏層によって阻止された電流が基板を伝わって流れるためである（非特許文献１を参照）。
【００１０】
【非特許文献１】
H. Amano, N. Sawaki, I. Akasaki, and Y. Toyoda, Appl. Phys. Lett. 48 (1986) 353
【００１１】
【発明が解決しようとする課題】
本発明は、バッファ層がＡｌＮまたはＧａＮから成る従来の層構造体における上記した問題を解決し、バッファ層の上に形成した厚膜の結晶成長層にクラックは発生せず、また形成した厚膜の結晶成長層の表面に微細凹凸も発生しておらず、更には、製造した半導体デバイスの動作時に基板側へのリーク電流も生じにくいように設計されている新規な層構造体とその製造方法の提供を目的とする。
【００１２】
【課題を解決するための手段】
上記した目的を達成するために、本発明においては、Ｓｉ基板と、前記Ｓｉ基板の上に形成され、下層部はＡｌxＧａ1-xＮ（０＜ｘ＜１）から成り、上層部はＡｌyＧａ1-yＮ（０.５＜ｙ≦１，ｘ＜ｙ）から成る２層構造のユニットバッファ層を少なくとも１層含むバッファ層と、前記バッファ層の上に形成されたIII−Ｖ族窒化物半導体の結晶成長層とを有することを特徴とするIII−Ｖ族窒化物半導体の層構造体（以下、層構造体Ｂという）が提供される。
【００１３】
また、本発明においては、エピタキシャル結晶成長法により、Ｓｉ基板の上に、温度６００〜９００℃で、ＡｌxＧａ1-xＮ（０＜ｘ＜１）から成る下層部とＡｌyＧａ1-yＮ（０.５＜ｙ≦１，ｘ＜ｙ）から成る上層部とを順次成膜して２層構造のユニットバッファ層を少なくとも１層形成したのち、前記バッファ層の上層部の上にIII−Ｖ族窒化物半導体から成る結晶成長層を形成することを特徴とする層構造体Ｂの製造方法が提供される。
【００１４】
【発明の実施の形態】
本発明の層構造体Ａの１例を図１に示す。この層構造体Ａは、基板１の上に、バッファ層２を介して厚膜の結晶成長層３が形成されていることと、これらの層の形成に用いる半導体材料がＧａＮ系半導体のようなIII−Ｖ族窒化物半導体であることは、既に説明した従来の層構造体の場合と同じである。
【００１５】
しかしながら、この層構造体Ａの場合は、そのバッファ層２は、従来のようなＡｌＮやＧａＮではなく、ＡｌxＧａ1-xＮ（０＜ｘ＜１）で形成されているところに最大の特徴がある。この層構造体Ａは製造方法Ａによって製造される。具体的には、基板１の上に、ＭＯＣＶＤ法やＧＳＭＢＥ法のようなエピタキシャル結晶成長法を適用してバッファ層（ＡｌＧａＮ層）２と結晶成長層３を順次成膜して製造される。
【００１６】
このとき、バッファ層２の成膜時における成長温度は６００〜９００℃に設定される。好ましくは、６５０〜９００℃に設定される。この製造方法Ａの場合、ＡｌＧａＮから成るバッファ層２の成膜時における成長温度が高く設定されているので、基板１の表面では、ＡｌＧａＮの成膜に用いる各原料の熱マイグレーションは促進されることになる。そのため、基板１の全体表面では各原料間の反応が進みやすくなり、その結果、ＡｌＮやＧａＮによるバッファ層の成膜時に発生しやすかった島状成長は起こらなくなり、基板表面の全面で均一な成膜が進行する。したがって、このバッファ層の上に成膜される結晶成長層の表面平滑性は向上する。
【００１７】
また、成長温度が高いので、成膜したＡｌＧａＮ層２の結晶品質も向上する。なお、バッファ層２の成膜時に採用する成長温度は、ＡｌＧａＮの組成との関係で適宜に設定される。例えば、Ａｌ組成が低いＡｌxＧａ1-xＮ（０＜ｘ≦０.５、より好ましくは、０＜ｘ≦０.２）のバッファ層を形成する場合には、成長温度を６５０〜８５０℃に設定することが好ましい。バッファ層２の均一性を実現することができるからである。
【００１８】
しかしながら、成長温度が９００℃を超えると、バッファ層２は成長しにくくなり、仮に成長したとしても、そのバッファ層は島状模様を呈していて不均一なものになってしまう。そのようなことから、成長温度の最大値は９００℃に設定される。また、ＡｌＧａＮのバッファ層を均一に成膜する場合には、Ｎ源（ＮＨ3）の導入に先立ち、予めＡｌ源やＧａ源を導入して基板１の表面に金属Ａｌや金属Ｇａを、数原子層の厚みだけ堆積しておき、その後、Ｎ源を導入して基板の上にＡｌＧａＮ層を成膜してもよい。
【００１９】
本発明の層構造体の場合、基板としては、従来のように、サファイア基板であってもよいが、Ｓｉ基板のようなダイヤモンド構造型のもの、また、ＧａＡｓ基板やＧａＰ基板のような閃亜鉛鉱型のものを用いても、クラックのない厚膜のＧａＮ系結晶成長層を成膜することができる。また、バッファ層の成膜に先立ち、Ｎ源（一般にＮＨ3）を導入して当該基板の表面に窒化処理を行い、その後、その窒化処理面にバッファ層を成膜すると、そのバッファ層の均一性が向上するので好適である。とくに、Ｓｉ基板の場合には、その表面を温度８００℃で５分間程度ＮＨ3に曝しながらＮＨ3で窒化処理を行うと、その後に成膜するバッファ層は非常に均一となるので好適である。
【００２０】
また、バッファ層２にはｐ型不純物をドープしてもよい。このようにすると、バッファ層２は高抵抗となり、例えば層構造体ＡでＦＥＴを組立て、それを作動させたしたときに当該バッファ層は高抵抗層として機能するので、基板側へのリーク電流の発生が抑制されるからである。このようなｐ型不純物としては、例えば、Ｍｇ，Ｚｎ，Ｃなどの１種または２種以上をあげることができ、またそのドーピング濃度は、目的とする抵抗値との関係で決められるが、概ね、１×１０17〜１×１０21cm-3程度に設定すればよい。
【００２１】
また、上記したバッファ層２の上に成膜されるIII−Ｖ族窒化物半導体としては、例えば、ＧａＮ，ＩｎＮ，ＩｎＧａＮ，ＩｎＡｌＧａＮ，ＡｌＧａＮ，ＧａＮＡｓ，ＧａＮＰ，ＩｎＧａＮＡｓＰ，ＩｎＡｌＧａＮＡｓＰの群から選ばれる１種または２種以上をあげることができる。次に、層構造体Ｂについて説明する。
【００２２】
この層構造体Ｂは、バッファ層が後述するようなユニットバッファ層を１層以上積層した構造になっていることを除いては、層構造体Ａと同じ構成になっている。バッファ層が１個のユニットバッファ層２’で形成されている場合の１例を図２に示す。
【００２３】
このユニットバッファ層２’は、下層部２ａ’と上層部２ｂ’とから成る２層構造になっていて、いずれもＡｌＧａＮで構成されているが、上層部２ｂ’と下層部２ａ’のＡｌＧａＮにおけるＡｌＮの混合比率を対比すると、上層部２ｂ’のＡｌＮ比率の方が下層部２ａ’のそれよりも大きく、結晶組成でＡｌＮリッチになっている。
【００２４】
具体的には、下層部２ａ’の組成は、層構造体Ａの場合と同様に、ＡｌxＧａ1-xＮ（０＜ｘ＜１）である。そして、上層部２ｂ’の組成を、ＡｌyＧａ1-yＮで表したとき、ｙ値は、０.５＜ｙ≦１.０の関係を満たし、かつ、ｘ＜ｙの関係を満たしている。したがって、このユニットバッファ層２’の場合、その上層側がＡｌＮリッチであるため全体で高抵抗になっている。また、表面は平滑になっている。
【００２５】
例えば、ユニットバッファ層２’の全体の厚みが５０nmであるとすれば、上記した上層部２ｂ’の厚みを１０〜２０nm程度に設定すれば、このユニットバッファ層２’を高抵抗層として機能させて、基板１側へのリーク電流の発生を抑制することができる。この層構造体Ｂは、製造方法Ｂによって製造される。具体的には、基板１の表面の全面を覆って、所定厚みの下層部２ａ’と上層部２ｂ’を順次成膜してユニットバッファ層２’を形成する。このときの成長温度は、製造方法Ａの場合と同じ理由で、下層部、上層部のいずれの形成時においても６００〜９００℃に設定される。なお、複数層のユニットバッファ層を形成する場合には、下層部と上層部の成膜操作を交互に必要回数だけ実施すればよい。
【００２６】
そして、形成されたバッファ層の上に、別のIII−Ｖ族窒化物半導体を成膜して結晶成長層３を形成する。この層構造体Ｂの場合も、ユニットバッファ層２’の成膜時に上層部２ｂ’や下層部２ａ’にｐ型不純物ドーピングして高抵抗にしてもよい。また、基板１の表面に前記した窒化処理を行ってユニットバッファ層２’の表面を平滑化することもできる。
【００２７】
なお、層構造体Ｂにおけるバッファ層は、ユニットバッファ層１層だけで構成してもよいが、このユニットバッファ層を複数層（例えば、３〜５層）積層して構成してもよい。
【００２８】
【実施例】
実施例１ＭＯＣＶＤ装置を用い、フッ酸で化学エッチングしたＳｉ基板を用い、次のようにして層構造体Ａを製造した。まず、Ｓｉ基板をＭＯＣＶＤ装置内にセットし、１×１０-6Torr以下の真空度にまで真空引きしたのち、真空度を１００Torrにまで下げて基板を８００℃に昇温した。基板を９００rpmで回転させ、基板温度が安定した時点で、ＴＭＧ５８nmol／min，ＴＭＡ２０n mol／min，ＮＨ3１２Ｌ／minの流量で４分間基板表面に導入してＡｌ0.3Ｇａ0.7Ｎから成る厚み５０nm程度のバッファ層を成膜した。
【００２９】
ついで、Ｓｉ基板の温度を１０３０℃に昇温し、ＴＭＧ５８n mol／min，ＮＨ3１２Ｌ／minを１５分間導入して厚み５００nmのＧａＮ層を成膜した。ついで、装置から基板を取り出し、ＧａＮ層の表面を目視観察した。金属光沢を有する鏡面になっていた。クラックは全く認められず、良質な結晶になっていることを確認することができた。
【００３０】
実施例２実施例１におけるバッファ層の成膜時に、ＴＭＧ，ＴＭＡ，ＮＨ3の外にシクロペタンジエニルマグネシウムを５n mol／minの流量で同時に導入して厚み５０nmのｐ−Ａｌ0.3Ｇａ0.7Ｎのバッファ層を成膜したのちシクロペタンジエニルマグネシウムの供給を絶ち、Ｓｉ基板の温度を１０３０℃に昇温し、ＴＭＧ５８n mol／min，ＮＨ3１２Ｌ／min、およびｎ型ドーパントのＳｉＨ4２n mol／minを１５分間導入して、キャリア濃度２×１０17cm-3で、厚み５００nmのｎ型ＧａＮ層を成膜した。このＧａＮ層にもクラックは全く認められず、表面は金属光沢の鏡面になっていた。
【００３１】
ついで、この層構造体にゲート電極、ソース電極、およびドレイン電極を組み付けてＧａＮ系ＭＥＳＦＥＴを製作した。なお、ゲート電極はＰｔ／Ａｕ、ソース電極とドレイン電極はＡｌ／Ｔｉ／Ａｕをそれぞれ蒸着して形成した。ゲート長は２μｍで、ゲート幅は２０cmに設定した。このＭＥＳＦＥＴの特性は、耐圧６００Ｖ、動作電流１０Ａであり、リーク電流は１μＡ以下であった。また、このＭＥＳＦＥＴは温度４００℃においても動作し続けた。
【００３２】
実施例３ＭＯＣＶＤ装置を用い、フッ酸で化学エッチングしたＳｉ基板を用い、次のようにして層構造体Ｂを製造した。まず、Ｓｉ基板をＭＯＣＶＤ装置内にセットし、１×１０-6Torr以下の真空度にまで真空引きしたのち、真空度を１６０Torrにまで下げて基板を８００℃に昇温した。基板を８００rpmで回転させ、基板温度が安定した時点で、ＴＭＧ５８n mol／min，ＴＭＡ２０n mol／min，ＮＨ3１２Ｌ／minの流量を５分間基板表面に導入してＡｌ0.2Ｇａ0.8Ｎから成る厚み４０nm程度の下層部を成膜した。続いて、ＴＭＧ３０n mol／min，ＴＭＡ７０n mol／min，ＮＨ3１２Ｌ／minに流量を切り換えて前記下層部の表面に２分間導入してＡｌ0.8Ｇａ0.2Ｎから成る厚み１０nmの上層部を成膜してユニットバッファ層を形成した。
【００３３】
ついで、Ｓｉ基板の温度を１０５０℃に昇温し、ＴＭＧ５０n mol／min，ＮＨ3１２Ｌ／minを１５分間導入し、前記ユニットバッファ層の上に、ｎ型ドーパントのＳｉＨ4２n mol／minを１５分間導入して、キャリア濃度２×１０7cm-3で、厚み５０nmのｎ型ＧａＮ層を形成した。装置から基板を取り出し、ＧａＮ層の表面を目視観察した。金属光沢を有する鏡面であった。またＧａＮ層にクラックは全く認められなかった。
【００３４】
その後、この層構造体Ｂを用いてＧａＮ系ＭＥＳＦＥＴを製作し、そのＭＥＳＦＥＴの特性を調べた。耐圧６００Ｖ、動作電流は１０Ａを超え、リーク電流は１μＡ以下であった。また、高温動作を調べたところ、温度４００℃でも動作し続けた。
【００３５】
実施例４
基板として、Ｓｉ基板に代えてサファイア基板を用いたことを除いては、実施例１と同様の条件で層構造体Ａを製造した。この層構造体は、実施例１の場合と同様に、表面は鏡面状態で、クラックは全く認められず、結晶性も高品質であった。
【００３６】
【発明の効果】
以上の説明で明らかなように、本発明によれば、高品質で厚膜のＧａＮ系結晶成長層を成膜することができる。これは、半導体基板であるＳｉ基板の上に成膜するバッファ層が、下層部はＡｌ x Ｇａ 1-x Ｎ（０＜ｘ＜１）から成り、上層部はＡｌ y Ｇａ 1-y Ｎ（０.５＜ｙ≦１，ｘ＜ｙ）から成る２層構造のユニットバッファ層を少なくとも１層含む構成であり、それを成膜するときの温度を６００〜９００℃の高温に設定したことによって得られる効果である。また、本発明によれば、バッファ層を高抵抗にしてリーク電流の発生を抑制することも可能である。
【００３７】
したがって、本発明の層構造体を用いれば、例えば高耐圧・低オン抵抗で動作するＧａＮ系ＦＥＴのようなデバイスの素材を提供することができ、その工業的価値は極めて大である。
【図面の簡単な説明】
【図１】本発明の層構造体の１例Ａを示す断面図である。
【図２】本発明の層構造体の１例Ｂを示す断面図である。
【符号の説明】
１ 基板（Ｓｉ基板）
２ バッファ層
２’ ユニットバッファ層
２ａ’ 下層部
２ｂ’ 上層部
３ 結晶成長層
Claims (8)
- Ｓｉ基板と、
前記Ｓｉ基板の上に形成され、下層部はＡｌxＧａ1-xＮ（０＜ｘ＜１）から成り、上層部はＡｌyＧａ1-yＮ（０.５＜ｙ≦１，ｘ＜ｙ）から成る２層構造のユニットバッファ層を少なくとも１層含むバッファ層と、
前記バッファ層の上に形成されたIII−Ｖ族窒化物半導体の結晶成長層と
を有することを特徴とするIII−Ｖ族窒化物半導体の層構造体。 - 前記III−Ｖ族窒化物半導体が、ＧａＮ，ＩｎＮ，ＩｎＧａＮ，ＩｎＡｌＧａＮ，ＡｌＧａＮ，ＧａＮＡｓ，ＧａＮＰ，ＩｎＧａＮＡｓＰ，ＩｎＡｌＧａＮＡｓＰの群から選ばれる少なくとも１種である
請求項１のIII−Ｖ族窒化物半導体の層構造体。 - 前記Ｓｉ基板の表面が窒化処理されている
請求項１のIII−Ｖ族窒化物半導体の層構造体。 - 前記バッファ層は、ｐ型不純物がドープされて高抵抗化されている
請求項１のIII−Ｖ族窒化物半導体の層構造体。 - エピタキシャル結晶成長法により、Ｓｉ基板の上に、温度６００〜９００℃で、ＡｌxＧａ1-xＮ（０＜ｘ＜１）から成る下層部とＡｌyＧａ1-yＮ（０.５＜ｙ≦１，ｘ＜ｙ）から成る上層部とを順次成膜して２層構造のユニットバッファ層を少なくとも１層形成したのち、
前記バッファ層の上層部の上にIII−Ｖ族窒化物半導体から成る結晶成長層を形成する
ことを特徴とするIII−Ｖ族窒化物半導体の層構造体の製造方法。 - 前記バッファ層の成膜に先立ち、前記Ｓｉ基板の上に、金属Ａｌまたは金属Ｇａから成る原子層を複数層形成する
請求項５のIII−Ｖ族窒化物半導体の層構造体の製造方法。 - 前記バッファ層の成膜に先立ち、前記Ｓｉ基板の表面に窒化処理を行う
請求項５のIII−Ｖ族窒化物半導体の層構造体の製造方法。 - 前記バッファ層の成膜時に、ｐ型不純物をドーピングする
請求項５のIII−Ｖ族窒化物半導体の層構造体の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003029899A JP4329984B2 (ja) | 2002-02-28 | 2003-02-06 | Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法 |
| PCT/JP2003/001935 WO2003073514A1 (en) | 2002-02-28 | 2003-02-21 | Group iii-v nitride semiconductor multilayer structure and its production process |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002054527 | 2002-02-28 | ||
| JP2002-54527 | 2002-02-28 | ||
| JP2003029899A JP4329984B2 (ja) | 2002-02-28 | 2003-02-06 | Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003324068A JP2003324068A (ja) | 2003-11-14 |
| JP4329984B2 true JP4329984B2 (ja) | 2009-09-09 |
Family
ID=29552150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003029899A Expired - Lifetime JP4329984B2 (ja) | 2002-02-28 | 2003-02-06 | Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4329984B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278574A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Laboratories Of America, Inc. | Compound semiconductor-on-silicon wafer with a thermally soft insulator |
| JP4877144B2 (ja) * | 2007-08-10 | 2012-02-15 | 三菱化学株式会社 | エピタキシャルウェハの製造方法 |
| JP4519196B2 (ja) * | 2008-11-27 | 2010-08-04 | Ｄｏｗａエレクトロニクス株式会社 | 電子デバイス用エピタキシャル基板およびその製造方法 |
| JP5934575B2 (ja) * | 2012-05-16 | 2016-06-15 | サンケン電気株式会社 | 窒化物半導体装置の製造方法 |
-
2003
- 2003-02-06 JP JP2003029899A patent/JP4329984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003324068A (ja) | 2003-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4530171B2 (ja) | 半導体装置 | |
| JP3866540B2 (ja) | 窒化物半導体素子およびその製造方法 | |
| CN102326231B (zh) | 外延晶片的形成方法及半导体器件的制作方法 | |
| JP5099008B2 (ja) | ＳｉＣ基板を用いた化合物半導体装置とその製造方法 | |
| WO2006126319A1 (ja) | 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法 | |
| US8754419B2 (en) | Semiconductor device | |
| JP4458223B2 (ja) | 化合物半導体素子及びその製造方法 | |
| WO2010090262A1 (ja) | エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ | |
| CN107799583A (zh) | 在异质基底上的第III 族氮化物缓冲层结构的p 型掺杂 | |
| TW200822409A (en) | Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AIN and their alloys by metal organic chemical vapor deposition | |
| JP2005019872A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
| CN111406306B (zh) | 半导体装置的制造方法、半导体装置 | |
| US20170256407A1 (en) | Method for producing nitride semiconductor stacked body and nitride semiconductor stacked body | |
| CN108231556B (zh) | Iii-v族氮化物半导体外延片的制造方法 | |
| JP3977659B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP4468744B2 (ja) | 窒化物半導体薄膜の作製方法 | |
| JP5242156B2 (ja) | Ｉｉｉ−ｖ族窒化物系化合物半導体装置、及び電極形成方法 | |
| JPWO2007116517A1 (ja) | 化合物半導体構造とその製造方法 | |
| JP2927768B1 (ja) | 半導体装置およびその製造方法 | |
| JP5914999B2 (ja) | 半導体装置の製造方法 | |
| JP2007112633A (ja) | 窒化物半導体ウェーハ及び窒化物半導体素子 | |
| JP4329984B2 (ja) | Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法 | |
| US7981744B2 (en) | Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| JP2018101701A (ja) | 半導体基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090611 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4329984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |