JP4331973B2 - 電子回路装置の製造方法 - Google Patents
電子回路装置の製造方法 Download PDFInfo
- Publication number
- JP4331973B2 JP4331973B2 JP2003137514A JP2003137514A JP4331973B2 JP 4331973 B2 JP4331973 B2 JP 4331973B2 JP 2003137514 A JP2003137514 A JP 2003137514A JP 2003137514 A JP2003137514 A JP 2003137514A JP 4331973 B2 JP4331973 B2 JP 4331973B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- electronic circuit
- insulating material
- film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩなどの電子デバイスやその電子デバイスを実装するプリント基板の層間絶縁膜を形成するための技術に関する。
【０００２】
【従来の技術】
近時では、ＬＳＩなどの電子デバイスにおける回路構成の微細化が進行しており、それに伴い層間絶縁膜の材料として低誘電材料が用いられつつある。低誘電材料として好適なものに、ポリフェニルエーテル（ＰＰＥ）樹脂、テフロン（Ｒ）系樹脂、及びビスマレイド系樹脂などがあるが、これらの低誘電材料は強度が脆弱であり、これのみ単独で絶縁膜として成膜することが困難であるため、ポリテレフタル酸エチレン（ＰＥＴ）フィルムやガラスクロスなどの支持体に予め形成され、絶縁基体とされる。そして、これらの低誘電材料を絶縁膜として用いる場合には、支持体を含む絶縁基体の状態で絶縁膜として供される。
【０００３】
【特許文献１】
特開平７−１１５２７４号公報
【０００４】
【発明が解決しようとする課題】
上述のように、ＰＰＥ樹脂などの低誘電材料を支持体に形成した絶縁基体の状態で、低誘電材料を絶縁膜として用いる場合、その支持体自体の特性も絶縁膜の特性に含まれ、支持体の存在により低誘電材料そのものの特性を１００％生かすことができない。仮に、支持体等の不要部を除去しようとしても、従来のように薬品等を用いたのでは膨大な時間を要し現実的でない。
【０００５】
また、低誘電材料を支持体に形成しないで絶縁基体の状態で絶縁膜として供される場合、ＰＰＥ樹脂などの低誘電材料は脆弱であるために、その低誘電材料部分の膜厚に限界があり、例えば２０μｍ以上であれば取り扱いが可能であるが、それ以下の膜厚の薄膜である場合には取り扱いが極めて困難となり、製造上使用できない。
【０００６】
その他、低誘電材料を液体の状態で（配線又はビアが形成された）基板上に塗付した場合には、液状であるため、２μｍ〜３μｍ以上の膜厚に形成することが困難である。このように、ＰＰＥ樹脂などの低誘電材料は、回路微細化への多大な寄与が期待されている反面、所する膜厚（例えば１０μｍ）を形成しようとした場合、実際の製造が困難であるという問題を抱えている。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、絶縁材料、特にＰＰＥ樹脂などの低誘電材料に代表される単独の成膜が困難な絶縁材料を用い、所望の膜厚の絶縁膜を形成することを可能とする電子回路装置の製造方法を提供することを目的とする。
【０００８】
また、本発明は、絶縁材料としての特性を十分に生かすことができ、低誘電材料を半導体部品、プリント基板、パッケージ基板などに適用して、伝送信号の伝送速度の更なる高速化を実現する電子回路装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の電子回路装置の製造方法は、基板の表面に導電体が設けられてなる電子回路装置を製造するに際して、支持体上に絶縁材料が形成されてなる絶縁基体を用い、前記導電体が前記絶縁材料内に覆われるように前記基板の表面に前記絶縁基体を張り合わせる工程と、バイトを用いた切削加工により、前記支持体の全て、前記絶縁材料の表層、及び前記導電体の表層を同時に切削し、前記導電体の表面及び前記絶縁材料の表面が連続して平坦となるように平坦化処理する工程とを含む。
【００１０】
本発明の電子回路装置は、基板上に設けられた導電体を覆い、単独の成膜が困難である性質を有する絶縁材料からなる絶縁膜を備えた電子回路装置であって、前記導電体の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化されてなるものである。
【００１１】
【発明の実施の形態】
−本発明の基本骨子−
初めに、本発明の基本骨子について説明する。
本発明者は、基板上に形成された配線やビア部などの導電体を覆う層間絶縁膜として、ＰＰＥ樹脂などの低誘電材料に代表される単独の成膜が困難な絶縁材料（以下、成膜困難性絶縁材料と称する。）を支持体に形成してなる絶縁基体を用いるも、正確な成膜制御を行い望ましくは低誘電率の絶縁材料のみの層間絶縁膜を形成すべく、好適な手法を模索した。
【００１２】
その結果、ＣＭＰ法に替わり、基板上に形成された多数の微細な導電体の表面を安価に高速で一斉に平坦化する手法として注目されつつある、バイトを用いた切削加工を適用することに想到した。この切削加工によれば、基板上で絶縁膜内に導電体が埋め込み形成されているような場合でも、ＣＭＰ法のように金属と絶縁物の研磨速度等に依存することなく、基板上で一斉に導電物と絶縁物を連続して切削し、ディッシング等を発生せしめることなく全体的に両者を均一に平坦化することができる。銅、アルミニウム、ニッケル等の金属やポリイミド等の絶縁材料は、容易にバイトで切削可能な材料である。導電材料及び絶縁材料としては、前者が例えば延性金属であり、後者が例えば２００ＧＰａ以上の剛性率を有する樹脂等であれば、より好適である。
【００１３】
本発明では、成膜困難性絶縁材料を用いる際に、これを支持体に形成した絶縁基体の状態で用いるため、基板上に絶縁基体を貼り付けた時には成膜困難性絶縁材料内に導電体が安定に埋め込まれた状態となる。そして、上述の切削加工技術により、絶縁基体の貼り付け後には言わば不要となる支持体の全て及び成膜困難性絶縁材料の表層を一斉に切削除去する。このとき、例えばビア部である導電体の表面が露出するまで切削することにより、ビア部を覆うとともに、その上面を露出させ、表面が均一に平坦化されてなる成膜困難性絶縁材料のみからなる層間絶縁膜が形成される。この層間絶縁膜を膜厚２０μｍ以下の薄膜に形成することが可能である。このとき、絶縁基体と共に導電体の表層も切削し、導電体の表面及び成膜困難性絶縁材料の表面が連続して平坦となるように平坦化処理しても好適である。
【００１４】
更に、本発明の手法を多層配線技術に応用し、配線及びビア部などの導電体の形成、絶縁基体の貼り付け、及び切削加工の一連工程を複数回実行し、成膜困難性絶縁材料内に導電体が設けられ表面平坦化されてなる層を、ビア部で配線間が接続されるように複数積層形成することも好適である。
【００１５】
−具体的な諸実施形態−
以下、上述した基本骨子を踏まえ、本発明の具体的な諸実施形態について図面を用いて詳細に説明する。
【００１６】
［第１の実施形態］
ここでは、半導体部品（半導体基板又は半導体チップ）、プリント基板、パッケージ基板等の基板に形成される電子回路装置に本発明を適用した場合を開示する。
図１は、本実施形態による電子回路装置の製造方法を工程順に示す概略断面図である。
【００１７】
先ず、図１（ａ）に示すように、半導体基板やプリント基板、パッケージ基板等である基板１上に、各種電子回路（不図示）及びその配線２及び当該配線２上にこれと電気的に接続されてなるビア部３をパターン形成する。
【００１８】
続いて、配線２及びビア部３を覆う層間絶縁膜を形成する。
具体的には、図１（ｂ）に示すように、支持体となるガラスクロス１１の両面にＰＰＥ樹脂が含浸されてＰＰＥフィルム１２が形成されてなる絶縁基体１３を用いる。そして、この絶縁基体１３をその一方のＰＰＥフィルム１２で基板１上に張り合わせ、加熱処理する。このとき、図１（ｃ）に示すように、絶縁基体１３は一方のＰＰＥフィルム１２で配線２及びビア部３を埋め込んだ状態となる。
【００１９】
続いて、図１（ｄ）に示すように、ダイヤモンドなどの硬質材料からなるバイト１０を用い、絶縁基体１３を切削する。ここでは、ガラスクロス１１の全て及びＰＰＥフィルム１２の表層を、ビア部３の上面が露出するまで一斉に切削除去する。
【００２０】
この切削加工により、図１（ｅ）に示すように、配線２とビア部３とを（ビア部３については上面を露出するように）覆い、表面が均一に平坦化されてなるＰＰＥフィルム１２のみからなる層間絶縁膜４が形成される。このとき、基板１上では、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層５が形成されることになる。
【００２１】
なお、上述の切削加工を行うに際して、絶縁基体１３と共にビア部３の表層も切削し、ビア部３の表面及びＰＰＥフィルム１２の表面が連続して平坦となるように平坦化処理しても好適である。
【００２２】
以上説明したように、本実施形態によれば、強度が脆弱な低誘電絶縁材料であり、単独の成膜が困難なＰＰＥフィルム１２を用い、正確な成膜制御を行って層間絶縁膜４を形成することが可能であり、これにより、伝送信号の伝送速度の更なる高速化を実現する電子回路装置が実現する。
【００２３】
（変形例）
ここで、第１の実施形態の変形例について説明する。この場合、第１の実施形態と同様に、各種基板に形成される電子回路装置の製造方法を開示するが、絶縁基体の構成が異なる点で相違する。
図２は、本変形例による電子回路装置の製造方法を工程順に示す概略断面図である。なお、図１と対応する部材等については同一の符号を記す。
【００２４】
先ず、図２（ａ）に示すように、半導体基板やプリント基板、パッケージ基板等である基板１上に、各種電子回路（不図示）及びその配線２及び当該配線２上にこれと電気的に接続されてなるビア部３をパターン形成する。
【００２５】
続いて、配線２及びビア部３を覆う層間絶縁膜を形成する。
具体的には、図２（ｂ）に示すように、支持体となるＰＥＴフィルム２１の片面にＰＰＥフィルム２２が形成されてなる絶縁基体２３を用いる。そして、この絶縁基体２３をＰＰＥフィルム２２で基板１上に張り合わせ、加熱処理する。このとき、図２（ｃ）に示すように、絶縁基体２３はＰＰＥフィルム２２で配線２及びビア部３を埋め込んだ状態となる。
【００２６】
続いて、図２（ｄ）に示すように、ダイヤモンドなどの硬質材料からなるバイト１０を用い、絶縁基体２３を切削する。ここでは、ＰＥＴフィルム２１の全て及びＰＰＥフィルム２２の表層を、ビア部３の上面が露出するまで一斉に切削除去する。
【００２７】
この切削加工により、図２（ｅ）に示すように、配線２とビア部３とを（ビア部３については上面を露出するように）覆い、表面が均一に平坦化されてなるＰＰＥフィルム２２のみからなる層間絶縁膜４が形成される。このとき、基板１上では、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層５が形成されることになる。
【００２８】
なお、上述の切削加工を行うに際して、絶縁基体１３と共にビア部３の表層も切削し、ビア部３の表面及びＰＰＥフィルム２２の表面が連続して平坦となるように平坦化処理しても好適である。
【００２９】
［第２の実施形態］
次に、第２の実施形態について説明する。ここでは、第１の実施形態と同様に、各種基板に形成される電子回路装置の製造方法を開示するが、多層配線構造とされている点で相違する。
図３は、本実施形態による電子回路装置の製造方法の主要工程を示す概略断面図である。なお、図１と対応する部材等については同一の符号を記す。
【００３０】
本実施形態では、先ず第１の実施形態における図１（ａ）〜図１（ｄ）の一連工程を経て、図３（ａ）に示すように、配線２とビア部３とを（ビア部３については上面を露出するように）覆い、表面が均一に平坦化されてなるＰＰＥフィルム１２のみからなる層間絶縁膜４を形成する。このとき、基板１上では、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層５が形成されることになる。この配線層５が、本実施形態における多層配線層の１層目を構成する。
【００３１】
続いて、図３（ｂ）に示すように、配線層５上に、第１の実施形態における図１（ａ）〜図１（ｄ）と同様の一連工程を経て、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層３１を形成する。ここで、配線層５のビア部３と配線層３１の配線２とが電気的に接続されている。
【００３２】
続いて、図３（ｃ）に示すように、配線層３１上に、第１の実施形態における図１（ａ）〜図１（ｄ）と同様の一連工程を経て、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層３２を形成する。ここで、配線層３１のビア部３と配線層３２の配線２とが電気的に接続されている。
【００３３】
このように、前記一連工程を繰り返し実行することにより、配線層５，３１，３２が積層されてなる多層配線層４１を備える電子回路装置が実現する。なお、本実施形態では、３層の配線層からなる多層配線層を例示したが、２層又は４層以上に形成することも可能である。
【００３４】
以上説明したように、本実施形態によれば、強度が脆弱な低誘電絶縁材料であり、単独の成膜が困難なＰＰＥフィルム１２を用い、正確な成膜制御を行って層間絶縁膜４を形成することが可能であり、この層間絶縁膜の形成技術を利用して多層配線層を制御性良く確実に形成することができ、伝送信号の伝送速度の更なる高速化を実現する多層配線の電子回路装置が実現する。
【００３５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００３６】
（付記１）基板の表面に導電体が設けられてなる電子回路装置を製造するに際して、
支持体上に絶縁材料が形成されてなる絶縁基体を用い、前記導電体が前記絶縁材料内に覆われるように前記基板の表面に前記絶縁基体を張り合わせる工程と、バイトを用いた切削加工により、前記導電体の表面が露出するように平坦化処理する工程と
を含むことを特徴とする電子回路装置の製造方法。
【００３７】
（付記２）前記絶縁基体は、前記絶縁材料が前記支持体上又は前記支持体を挟んだ上下に形成されてなることを特徴とする付記１に記載の電子回路装置の製造方法。
【００３８】
（付記３）前記切削加工の際に、少なくとも前記支持体と前記絶縁材料の表層とを除去し、前記導電体の表面が露出して少なくとも前記絶縁材料の表面が平坦となるように平坦化処理することを特徴とする付記１又は２に記載の電子回路装置の製造方法。
【００３９】
（付記４）前記平坦化処理された後の前記絶縁材料の膜厚が２０μｍ以下であることを特徴とする付記３に記載の電子回路装置の製造方法。
【００４０】
（付記５）前記切削加工の際に、前記絶縁材料の表層と共に前記導電体の表層を除去し、前記導電体の表面及び前記絶縁材料の表面が連続して平坦となるように平坦化処理することを特徴とする付記３又は４に記載の電子回路装置の製造方法。
【００４１】
（付記６）前記絶縁基体は、前記支持体として、ポリテレフタル酸エチレンフィルムを使用し、当該ポリテレフタル酸エチレンフィルム上に前記絶縁材料が形成されてなるか、又はガラスクロスを使用し、当該ガラスクロスに前記絶縁材料が含浸されてなることを特徴とする付記１〜５のいずれか１項に記載の電子回路装置の製造方法。
【００４２】
（付記７）前記絶縁材料は、ポリフェニルエーテル樹脂、テフロン（Ｒ）系樹脂、及びビスマレイド系樹脂から選ばれた一種であることを特徴とする付記１〜６のいずれか１項に記載の電子回路装置の製造方法。
【００４３】
（付記８）一連の前記各工程を複数回実行し、前記絶縁材料内に前記導電体が設けられ表面平坦化されてなる層を複数積層形成することを特徴とする付記１〜７のいずれか１項に記載の電子回路装置の製造方法。
【００４４】
（付記９）基板上に設けられた導電体を覆い、単独の成膜が困難である性質を有する絶縁材料からなる絶縁膜を備えた電子回路装置であって、
前記導電体の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化されてなることを特徴とする電子回路装置。
【００４５】
（付記１０）前記絶縁膜の膜厚が２０μｍ以下であることを特徴とする付記９に記載の電子回路装置。
【００４６】
（付記１１）前記絶縁膜は、ポリフェニルエーテル樹脂、テフロン（Ｒ）系樹脂、及びビスマレイド系樹脂から選ばれた一種からなることを特徴とする付記９又は１０に記載の電子回路装置。
【００４７】
（付記１２）前記絶縁材料内に前記導電体が設けられ表面平坦化されてなる層が複数積層されてなることを特徴とする付記９〜１１のいずれか１項に記載の電子回路装置。
【００４８】
【発明の効果】
本発明によれば、絶縁材料、特にＰＰＥ樹脂などの低誘電材料に代表される単独の成膜が困難な絶縁材料を用い、所望の膜厚の絶縁膜を形成することが可能となる。
【００４９】
また、本発明によれば、絶縁材料としての特性を十分に生かすことができ、低誘電材料を半導体部品、プリント基板、パッケージ基板などに適用して、伝送信号の伝送速度の更なる高速化を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態による電子回路装置の製造方法を工程順に示す概略断面図である。
【図２】第１の実施形態の変形例による電子回路装置の製造方法を工程順に示す概略断面図である。
【図３】第２の実施形態による電子回路装置の製造方法を工程順に示す概略断面図である。
【符号の説明】
１ 基板
２ 配線
３ ビア部
４ 層間絶縁膜
５，３１，３２ 配線層
１１ ガラスクロス
１２，２２ ＰＰＥフィルム
１３，２３ 絶縁基体
２１ ＰＥＴフィルム
４１ 多層配線層
【発明の属する技術分野】
本発明は、ＬＳＩなどの電子デバイスやその電子デバイスを実装するプリント基板の層間絶縁膜を形成するための技術に関する。
【０００２】
【従来の技術】
近時では、ＬＳＩなどの電子デバイスにおける回路構成の微細化が進行しており、それに伴い層間絶縁膜の材料として低誘電材料が用いられつつある。低誘電材料として好適なものに、ポリフェニルエーテル（ＰＰＥ）樹脂、テフロン（Ｒ）系樹脂、及びビスマレイド系樹脂などがあるが、これらの低誘電材料は強度が脆弱であり、これのみ単独で絶縁膜として成膜することが困難であるため、ポリテレフタル酸エチレン（ＰＥＴ）フィルムやガラスクロスなどの支持体に予め形成され、絶縁基体とされる。そして、これらの低誘電材料を絶縁膜として用いる場合には、支持体を含む絶縁基体の状態で絶縁膜として供される。
【０００３】
【特許文献１】
特開平７−１１５２７４号公報
【０００４】
【発明が解決しようとする課題】
上述のように、ＰＰＥ樹脂などの低誘電材料を支持体に形成した絶縁基体の状態で、低誘電材料を絶縁膜として用いる場合、その支持体自体の特性も絶縁膜の特性に含まれ、支持体の存在により低誘電材料そのものの特性を１００％生かすことができない。仮に、支持体等の不要部を除去しようとしても、従来のように薬品等を用いたのでは膨大な時間を要し現実的でない。
【０００５】
また、低誘電材料を支持体に形成しないで絶縁基体の状態で絶縁膜として供される場合、ＰＰＥ樹脂などの低誘電材料は脆弱であるために、その低誘電材料部分の膜厚に限界があり、例えば２０μｍ以上であれば取り扱いが可能であるが、それ以下の膜厚の薄膜である場合には取り扱いが極めて困難となり、製造上使用できない。
【０００６】
その他、低誘電材料を液体の状態で（配線又はビアが形成された）基板上に塗付した場合には、液状であるため、２μｍ〜３μｍ以上の膜厚に形成することが困難である。このように、ＰＰＥ樹脂などの低誘電材料は、回路微細化への多大な寄与が期待されている反面、所する膜厚（例えば１０μｍ）を形成しようとした場合、実際の製造が困難であるという問題を抱えている。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、絶縁材料、特にＰＰＥ樹脂などの低誘電材料に代表される単独の成膜が困難な絶縁材料を用い、所望の膜厚の絶縁膜を形成することを可能とする電子回路装置の製造方法を提供することを目的とする。
【０００８】
また、本発明は、絶縁材料としての特性を十分に生かすことができ、低誘電材料を半導体部品、プリント基板、パッケージ基板などに適用して、伝送信号の伝送速度の更なる高速化を実現する電子回路装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の電子回路装置の製造方法は、基板の表面に導電体が設けられてなる電子回路装置を製造するに際して、支持体上に絶縁材料が形成されてなる絶縁基体を用い、前記導電体が前記絶縁材料内に覆われるように前記基板の表面に前記絶縁基体を張り合わせる工程と、バイトを用いた切削加工により、前記支持体の全て、前記絶縁材料の表層、及び前記導電体の表層を同時に切削し、前記導電体の表面及び前記絶縁材料の表面が連続して平坦となるように平坦化処理する工程とを含む。
【００１０】
本発明の電子回路装置は、基板上に設けられた導電体を覆い、単独の成膜が困難である性質を有する絶縁材料からなる絶縁膜を備えた電子回路装置であって、前記導電体の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化されてなるものである。
【００１１】
【発明の実施の形態】
−本発明の基本骨子−
初めに、本発明の基本骨子について説明する。
本発明者は、基板上に形成された配線やビア部などの導電体を覆う層間絶縁膜として、ＰＰＥ樹脂などの低誘電材料に代表される単独の成膜が困難な絶縁材料（以下、成膜困難性絶縁材料と称する。）を支持体に形成してなる絶縁基体を用いるも、正確な成膜制御を行い望ましくは低誘電率の絶縁材料のみの層間絶縁膜を形成すべく、好適な手法を模索した。
【００１２】
その結果、ＣＭＰ法に替わり、基板上に形成された多数の微細な導電体の表面を安価に高速で一斉に平坦化する手法として注目されつつある、バイトを用いた切削加工を適用することに想到した。この切削加工によれば、基板上で絶縁膜内に導電体が埋め込み形成されているような場合でも、ＣＭＰ法のように金属と絶縁物の研磨速度等に依存することなく、基板上で一斉に導電物と絶縁物を連続して切削し、ディッシング等を発生せしめることなく全体的に両者を均一に平坦化することができる。銅、アルミニウム、ニッケル等の金属やポリイミド等の絶縁材料は、容易にバイトで切削可能な材料である。導電材料及び絶縁材料としては、前者が例えば延性金属であり、後者が例えば２００ＧＰａ以上の剛性率を有する樹脂等であれば、より好適である。
【００１３】
本発明では、成膜困難性絶縁材料を用いる際に、これを支持体に形成した絶縁基体の状態で用いるため、基板上に絶縁基体を貼り付けた時には成膜困難性絶縁材料内に導電体が安定に埋め込まれた状態となる。そして、上述の切削加工技術により、絶縁基体の貼り付け後には言わば不要となる支持体の全て及び成膜困難性絶縁材料の表層を一斉に切削除去する。このとき、例えばビア部である導電体の表面が露出するまで切削することにより、ビア部を覆うとともに、その上面を露出させ、表面が均一に平坦化されてなる成膜困難性絶縁材料のみからなる層間絶縁膜が形成される。この層間絶縁膜を膜厚２０μｍ以下の薄膜に形成することが可能である。このとき、絶縁基体と共に導電体の表層も切削し、導電体の表面及び成膜困難性絶縁材料の表面が連続して平坦となるように平坦化処理しても好適である。
【００１４】
更に、本発明の手法を多層配線技術に応用し、配線及びビア部などの導電体の形成、絶縁基体の貼り付け、及び切削加工の一連工程を複数回実行し、成膜困難性絶縁材料内に導電体が設けられ表面平坦化されてなる層を、ビア部で配線間が接続されるように複数積層形成することも好適である。
【００１５】
−具体的な諸実施形態−
以下、上述した基本骨子を踏まえ、本発明の具体的な諸実施形態について図面を用いて詳細に説明する。
【００１６】
［第１の実施形態］
ここでは、半導体部品（半導体基板又は半導体チップ）、プリント基板、パッケージ基板等の基板に形成される電子回路装置に本発明を適用した場合を開示する。
図１は、本実施形態による電子回路装置の製造方法を工程順に示す概略断面図である。
【００１７】
先ず、図１（ａ）に示すように、半導体基板やプリント基板、パッケージ基板等である基板１上に、各種電子回路（不図示）及びその配線２及び当該配線２上にこれと電気的に接続されてなるビア部３をパターン形成する。
【００１８】
続いて、配線２及びビア部３を覆う層間絶縁膜を形成する。
具体的には、図１（ｂ）に示すように、支持体となるガラスクロス１１の両面にＰＰＥ樹脂が含浸されてＰＰＥフィルム１２が形成されてなる絶縁基体１３を用いる。そして、この絶縁基体１３をその一方のＰＰＥフィルム１２で基板１上に張り合わせ、加熱処理する。このとき、図１（ｃ）に示すように、絶縁基体１３は一方のＰＰＥフィルム１２で配線２及びビア部３を埋め込んだ状態となる。
【００１９】
続いて、図１（ｄ）に示すように、ダイヤモンドなどの硬質材料からなるバイト１０を用い、絶縁基体１３を切削する。ここでは、ガラスクロス１１の全て及びＰＰＥフィルム１２の表層を、ビア部３の上面が露出するまで一斉に切削除去する。
【００２０】
この切削加工により、図１（ｅ）に示すように、配線２とビア部３とを（ビア部３については上面を露出するように）覆い、表面が均一に平坦化されてなるＰＰＥフィルム１２のみからなる層間絶縁膜４が形成される。このとき、基板１上では、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層５が形成されることになる。
【００２１】
なお、上述の切削加工を行うに際して、絶縁基体１３と共にビア部３の表層も切削し、ビア部３の表面及びＰＰＥフィルム１２の表面が連続して平坦となるように平坦化処理しても好適である。
【００２２】
以上説明したように、本実施形態によれば、強度が脆弱な低誘電絶縁材料であり、単独の成膜が困難なＰＰＥフィルム１２を用い、正確な成膜制御を行って層間絶縁膜４を形成することが可能であり、これにより、伝送信号の伝送速度の更なる高速化を実現する電子回路装置が実現する。
【００２３】
（変形例）
ここで、第１の実施形態の変形例について説明する。この場合、第１の実施形態と同様に、各種基板に形成される電子回路装置の製造方法を開示するが、絶縁基体の構成が異なる点で相違する。
図２は、本変形例による電子回路装置の製造方法を工程順に示す概略断面図である。なお、図１と対応する部材等については同一の符号を記す。
【００２４】
先ず、図２（ａ）に示すように、半導体基板やプリント基板、パッケージ基板等である基板１上に、各種電子回路（不図示）及びその配線２及び当該配線２上にこれと電気的に接続されてなるビア部３をパターン形成する。
【００２５】
続いて、配線２及びビア部３を覆う層間絶縁膜を形成する。
具体的には、図２（ｂ）に示すように、支持体となるＰＥＴフィルム２１の片面にＰＰＥフィルム２２が形成されてなる絶縁基体２３を用いる。そして、この絶縁基体２３をＰＰＥフィルム２２で基板１上に張り合わせ、加熱処理する。このとき、図２（ｃ）に示すように、絶縁基体２３はＰＰＥフィルム２２で配線２及びビア部３を埋め込んだ状態となる。
【００２６】
続いて、図２（ｄ）に示すように、ダイヤモンドなどの硬質材料からなるバイト１０を用い、絶縁基体２３を切削する。ここでは、ＰＥＴフィルム２１の全て及びＰＰＥフィルム２２の表層を、ビア部３の上面が露出するまで一斉に切削除去する。
【００２７】
この切削加工により、図２（ｅ）に示すように、配線２とビア部３とを（ビア部３については上面を露出するように）覆い、表面が均一に平坦化されてなるＰＰＥフィルム２２のみからなる層間絶縁膜４が形成される。このとき、基板１上では、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層５が形成されることになる。
【００２８】
なお、上述の切削加工を行うに際して、絶縁基体１３と共にビア部３の表層も切削し、ビア部３の表面及びＰＰＥフィルム２２の表面が連続して平坦となるように平坦化処理しても好適である。
【００２９】
［第２の実施形態］
次に、第２の実施形態について説明する。ここでは、第１の実施形態と同様に、各種基板に形成される電子回路装置の製造方法を開示するが、多層配線構造とされている点で相違する。
図３は、本実施形態による電子回路装置の製造方法の主要工程を示す概略断面図である。なお、図１と対応する部材等については同一の符号を記す。
【００３０】
本実施形態では、先ず第１の実施形態における図１（ａ）〜図１（ｄ）の一連工程を経て、図３（ａ）に示すように、配線２とビア部３とを（ビア部３については上面を露出するように）覆い、表面が均一に平坦化されてなるＰＰＥフィルム１２のみからなる層間絶縁膜４を形成する。このとき、基板１上では、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層５が形成されることになる。この配線層５が、本実施形態における多層配線層の１層目を構成する。
【００３１】
続いて、図３（ｂ）に示すように、配線層５上に、第１の実施形態における図１（ａ）〜図１（ｄ）と同様の一連工程を経て、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層３１を形成する。ここで、配線層５のビア部３と配線層３１の配線２とが電気的に接続されている。
【００３２】
続いて、図３（ｃ）に示すように、配線層３１上に、第１の実施形態における図１（ａ）〜図１（ｄ）と同様の一連工程を経て、層間絶縁膜４内に配線２及びビア部３（ビア部３については上面が露出される）を覆い、表面平坦化されてなる例えば膜厚２０μｍ以下の薄い配線層３２を形成する。ここで、配線層３１のビア部３と配線層３２の配線２とが電気的に接続されている。
【００３３】
このように、前記一連工程を繰り返し実行することにより、配線層５，３１，３２が積層されてなる多層配線層４１を備える電子回路装置が実現する。なお、本実施形態では、３層の配線層からなる多層配線層を例示したが、２層又は４層以上に形成することも可能である。
【００３４】
以上説明したように、本実施形態によれば、強度が脆弱な低誘電絶縁材料であり、単独の成膜が困難なＰＰＥフィルム１２を用い、正確な成膜制御を行って層間絶縁膜４を形成することが可能であり、この層間絶縁膜の形成技術を利用して多層配線層を制御性良く確実に形成することができ、伝送信号の伝送速度の更なる高速化を実現する多層配線の電子回路装置が実現する。
【００３５】
以下、本発明の諸態様を付記としてまとめて記載する。
【００３６】
（付記１）基板の表面に導電体が設けられてなる電子回路装置を製造するに際して、
支持体上に絶縁材料が形成されてなる絶縁基体を用い、前記導電体が前記絶縁材料内に覆われるように前記基板の表面に前記絶縁基体を張り合わせる工程と、バイトを用いた切削加工により、前記導電体の表面が露出するように平坦化処理する工程と
を含むことを特徴とする電子回路装置の製造方法。
【００３７】
（付記２）前記絶縁基体は、前記絶縁材料が前記支持体上又は前記支持体を挟んだ上下に形成されてなることを特徴とする付記１に記載の電子回路装置の製造方法。
【００３８】
（付記３）前記切削加工の際に、少なくとも前記支持体と前記絶縁材料の表層とを除去し、前記導電体の表面が露出して少なくとも前記絶縁材料の表面が平坦となるように平坦化処理することを特徴とする付記１又は２に記載の電子回路装置の製造方法。
【００３９】
（付記４）前記平坦化処理された後の前記絶縁材料の膜厚が２０μｍ以下であることを特徴とする付記３に記載の電子回路装置の製造方法。
【００４０】
（付記５）前記切削加工の際に、前記絶縁材料の表層と共に前記導電体の表層を除去し、前記導電体の表面及び前記絶縁材料の表面が連続して平坦となるように平坦化処理することを特徴とする付記３又は４に記載の電子回路装置の製造方法。
【００４１】
（付記６）前記絶縁基体は、前記支持体として、ポリテレフタル酸エチレンフィルムを使用し、当該ポリテレフタル酸エチレンフィルム上に前記絶縁材料が形成されてなるか、又はガラスクロスを使用し、当該ガラスクロスに前記絶縁材料が含浸されてなることを特徴とする付記１〜５のいずれか１項に記載の電子回路装置の製造方法。
【００４２】
（付記７）前記絶縁材料は、ポリフェニルエーテル樹脂、テフロン（Ｒ）系樹脂、及びビスマレイド系樹脂から選ばれた一種であることを特徴とする付記１〜６のいずれか１項に記載の電子回路装置の製造方法。
【００４３】
（付記８）一連の前記各工程を複数回実行し、前記絶縁材料内に前記導電体が設けられ表面平坦化されてなる層を複数積層形成することを特徴とする付記１〜７のいずれか１項に記載の電子回路装置の製造方法。
【００４４】
（付記９）基板上に設けられた導電体を覆い、単独の成膜が困難である性質を有する絶縁材料からなる絶縁膜を備えた電子回路装置であって、
前記導電体の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化されてなることを特徴とする電子回路装置。
【００４５】
（付記１０）前記絶縁膜の膜厚が２０μｍ以下であることを特徴とする付記９に記載の電子回路装置。
【００４６】
（付記１１）前記絶縁膜は、ポリフェニルエーテル樹脂、テフロン（Ｒ）系樹脂、及びビスマレイド系樹脂から選ばれた一種からなることを特徴とする付記９又は１０に記載の電子回路装置。
【００４７】
（付記１２）前記絶縁材料内に前記導電体が設けられ表面平坦化されてなる層が複数積層されてなることを特徴とする付記９〜１１のいずれか１項に記載の電子回路装置。
【００４８】
【発明の効果】
本発明によれば、絶縁材料、特にＰＰＥ樹脂などの低誘電材料に代表される単独の成膜が困難な絶縁材料を用い、所望の膜厚の絶縁膜を形成することが可能となる。
【００４９】
また、本発明によれば、絶縁材料としての特性を十分に生かすことができ、低誘電材料を半導体部品、プリント基板、パッケージ基板などに適用して、伝送信号の伝送速度の更なる高速化を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態による電子回路装置の製造方法を工程順に示す概略断面図である。
【図２】第１の実施形態の変形例による電子回路装置の製造方法を工程順に示す概略断面図である。
【図３】第２の実施形態による電子回路装置の製造方法を工程順に示す概略断面図である。
【符号の説明】
１ 基板
２ 配線
３ ビア部
４ 層間絶縁膜
５，３１，３２ 配線層
１１ ガラスクロス
１２，２２ ＰＰＥフィルム
１３，２３ 絶縁基体
２１ ＰＥＴフィルム
４１ 多層配線層
Claims (5)
- 基板の表面に導電体が設けられてなる電子回路装置を製造するに際して、
支持体上に絶縁材料が形成されてなる絶縁基体を用い、前記導電体が前記絶縁材料内に覆われるように前記基板の表面に前記絶縁基体を張り合わせる工程と、
バイトを用いた切削加工により、前記支持体の全て、前記絶縁材料の表層、及び前記導電体の表層を同時に切削し、前記導電体の表面及び前記絶縁材料の表面が連続して平坦となるように平坦化処理する工程と
を含むことを特徴とする電子回路装置の製造方法。 - 前記絶縁基体は、前記絶縁材料が前記支持体上又は前記支持体を挟んだ上下に形成されてなることを特徴とする請求項１に記載の電子回路装置の製造方法。
- 前記絶縁基体は、前記支持体として、ポリテレフタル酸エチレンフィルムを使用し、当該ポリテレフタル酸エチレンフィルム上に前記絶縁材料が形成されてなるか、又はガラスクロスを使用し、当該ガラスクロスに前記絶縁材料が含浸されてなることを特徴とする請求項１又は２に記載の電子回路装置の製造方法。
- 前記絶縁材料は、ポリフェニルエーテル樹脂、テフロン（Ｒ）系樹脂、及びビスマレイド系樹脂から選ばれた一種であることを特徴とする請求項１〜３のいずれか１項に記載の電子回路装置の製造方法。
- 一連の前記各工程を複数回実行し、前記絶縁材料内に前記導電体が設けられ表面平坦化されてなる層を複数積層形成することを特徴とする請求項１〜４のいずれか１項に記載の電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137514A JP4331973B2 (ja) | 2003-05-15 | 2003-05-15 | 電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003137514A JP4331973B2 (ja) | 2003-05-15 | 2003-05-15 | 電子回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342839A JP2004342839A (ja) | 2004-12-02 |
| JP4331973B2 true JP4331973B2 (ja) | 2009-09-16 |
Family
ID=33527152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003137514A Expired - Fee Related JP4331973B2 (ja) | 2003-05-15 | 2003-05-15 | 電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4331973B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101787886B1 (ko) * | 2016-04-12 | 2017-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이의 제조 방법 |
| JP2019140161A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社ディスコ | フレキシブル配線板の製造方法及びフレキシブル配線板 |
-
2003
- 2003-05-15 JP JP2003137514A patent/JP4331973B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004342839A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6996976B2 (ja) | プリント回路基板のための高速インターコネクト | |
| TWI667674B (zh) | 嵌入在聚合物電介質中的薄膜電容器及其製造方法 | |
| US20160329244A1 (en) | Stacked Electronic Device and Method for Fabricating the Same | |
| CN103314649B (zh) | 将高密度多层薄膜转移及电接合至电路化且柔性的有机衬底的方法及相关联装置 | |
| KR101100946B1 (ko) | 마이크로 전자장치, 수동 마이크로 전자 구조체, 마이크로 전자 장치 제조 방법 및 시스템 | |
| JP7433318B2 (ja) | パッケージング基板及びこれを含む半導体装置 | |
| JP2004524684A (ja) | 多層の銅が超大規模集積回路に相互接続するための方法 | |
| US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
| US9583436B2 (en) | Package apparatus and manufacturing method thereof | |
| KR102412292B1 (ko) | 패키징 기판 및 이를 포함하는 반도체 장치 | |
| TW201637143A (zh) | 中介層、半導體裝置及其等之製造方法 | |
| US5679444A (en) | Method for producing multi-layer circuit board and resulting article of manufacture | |
| CN116916526A (zh) | 一种多层陶瓷电路板结构及其制备方法 | |
| JP4331973B2 (ja) | 電子回路装置の製造方法 | |
| US10157824B2 (en) | Integrated circuit (IC) package and package substrate comprising stacked vias | |
| TW202011786A (zh) | 線路基板及其製作方法 | |
| JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
| Lall et al. | An overview of multichip modules | |
| TW201110299A (en) | Multilayer semiconductor device and method for manufacturing multilayer semiconductor device | |
| US20170094786A1 (en) | Printed circuit board and method of manufacturing the same | |
| US20140144575A1 (en) | Insulating layer conduction method | |
| US20220087033A1 (en) | Circuit board and manufacturing method thereof | |
| KR20030083174A (ko) | 반도체 소자의 에어갭 형성방법 | |
| KR101703049B1 (ko) | 내장형 캐패시터를 구비하는 인쇄회로기판 및 그 제조방법 | |
| TWI827099B (zh) | 印刷電路板與其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090619 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4331973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |