JP4336037B2

JP4336037B2 - フィルタ用トラップ回路基板

Info

Publication number: JP4336037B2
Application number: JP2000363778A
Authority: JP
Inventors: 一希清水; 義宏宮脇
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2000-11-29
Filing date: 2000-11-29
Publication date: 2009-09-30
Anticipated expiration: 2020-11-29
Also published as: JP2002171103A

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波部品として使用される積層型ストリップラインフィルタ及びデュプレクサ等の周波数特性において、フィルタの減衰極特性を改善するためのフィルタ用トラップ回路基板に関するものであり、特にＴＥＭ（Transverse Electromagnetic Mode）あるいは準ＴＥＭを用いて形成されるフィルタ用トラップ回路基板に関するものである。
【０００２】
【従来技術】
従来より、同軸型誘電体共振器を用いた同軸形誘電体フィルタとともに、同軸型誘電体共振器の代わりに内部電極として分布定数回路を共振器に用いた誘電体層を積層してなる積層型ストリップラインフィルタが知られている。
このような積層型ストリップラインフィルタの所望周波数にて減衰特性を得る場合、例えば、積層型ストリップラインフィルタの入力側若しくは出力側に従続接続するトラップ回路を組み込む手法が多く用いられている。
【０００３】
このようなトラップ回路が組み込まれた積層型ストリップラインフィルタは特開平８−２７４５０４に示されている。この積層型ストリップラインフィルタのトラップ回路を構成するストリップラインへの結合部分の構造設計が簡単に行えることから、トラップ回路を構成するストリップラインに直列容量で電気的な接続を行った容量結合型のトラップ回路が一般的に使用されていた。
【０００４】
この容量結合型のトラップ回路基板の一例を図９に、またその等価回路図を図１０に、そのトラップ回路基板の伝送特性を図１１（ｂ）に示す。
【０００５】
従来のトラップ回路基板１００は図９に示すように、誘電体層６０１〜６０４が順次積層された誘電体ブロック６００が形成されており、その両主面及び端面にはアース電極４００、４０１が形成されている。また、誘電体層６０１、６０２間には一端がアース電極４０１に短絡したストリップライン２００が他端を開放するように延伸して形成されており、誘電体層６０２、６０３間には、入力電極３０１、出力電極３０２同士を接続し、かつ、ストリップライン２００と誘電体層６０２を介して直交する入出力伝送線路３００が形成されている。
【０００６】
そして、図１０に示すようにトラップ回路基板１００を構成するストリップライン２００は誘導性の領域を利用しており、ストリップライン２００と入出力伝送線路３００とで形成された容量成分３０３とが直列に接続されており、その回路を入出力伝送線路３００に対し並列に配置する事により、直列共振周波数にて減衰極をもつトラップ回路となる。そして、このトラップ回路を積層型ストリップラインフィルタのフィルタ回路に従続接続させることで所望周波数帯の減衰特性を得ることができる。
【０００７】
このような容量結合型のトラップ回路基板１００は、その構成上、ストリップライン２００自身が誘導性の領域を利用して共振回路を構成しているために、トラップ回路の減衰極よりも高い周波数域にストリップライン２００の並列共振周波数が存在し、図１１（ｂ）に示すようにトラップ回路の減衰極であるノッチ周波数を基準として、その低域側よりも高域側の減衰特性の方が急峻な減衰特性としている。
【０００８】
【発明が解決しようとする課題】
近年の移動体通信システムにおいては、電波の有効利用のために規格が決められており、例えば、日本や欧州にて採用予定のＣＤＭＡ規格では受信帯域が２１１０〜２１７０ＭＨｚ、送信帯域が１９２０〜１９８０ＭＨｚ、送受信フィルタの通過帯域同士の間隔は１９０MHzとなり、受信帯域に隣接して送信帯域が形成されている。従って、受信用フィルタにおいては、隣接する送信帯域において通過帯域の低域側（左肩側）で急峻な減衰域特性が要求されるため、上述のトラップ回路をフィルタ回路に従続接続し、ノッチ周波数をフィルタの通過域よりも低域側に配置することで、低域側において急峻な減衰特性が得られ、且つ、フィルタ回路の通過域の損失も低損失な通過域特性となる。
【０００９】
一方、送信用フィルタにおいては、通過帯域の高域側（右肩側）で急峻な減衰特性が要求される為、トラップ回路のノッチ周波数をフィルタ回路の通過域よりも高域側に配置する必要がある。
しかしながら、上述のようにトラップ回路のノッチ周波数よりも低域側の減衰特性が緩やかに形成される為、トラップ回路のノッチ周波数をフィルタ回路の通過域よりも高域側に配置する場合、フィルタの通過域の損失が大きく、且つ、減衰特性の鈍い積層型ストリップラインフィルタとなるという問題点があった。
【００１０】
一方、容量結合型のトラップ回路基板１００では入出力伝送線路３００とストリップライン２００との容量結合が大きい状態で所望のトラップ特性を得ようとした場合、トラップ回路の減衰特性はノッチ周波数を基準として、その低域側の伝送損失が増大する。従って、このトラップ回路をフィルタ回路に従続接続し、ノッチ周波数をフィルタ通過域よりも高域側に配置した場合には、フィルタの通過域の損失が大きくなってしまうという問題点があった。
【００１１】
本発明は上述の問題を鑑みて案出されたものであり、その目的は、フィルタ回路のフィルタ通過域よりも高域側にトラップ回路のノッチ周波数を配置した場合、急峻な減衰特性を有し、フィルタ回路に従続接続した場合にフィルタ回路の通過域の損失を劣化さないフィルタ用トラップ回路を提供する事にある。
【００１２】
【課題を解決するための手段】
上記問題を解決する為に、本発明は、複数の誘電体層を積層した矩形状の積層体の主面又は誘電体層間に形成したアース電極と、該アース電極に対向し、かつ、その一端が前記アース電極に接続したストリップラインと、該ストリップラインの任意の位置で接続したインダクタンスと、該インダクタンスに接続し、かつ、入力電極と出力電極間とを接続した入出力伝送線路とからなり、前記ストリップラインと前記入出力伝送線路とを前記誘電体層を介して重なるように形成しており、前記ストリップラインと重なった前記入出力伝送線路の領域を遮蔽するように前記ストリップラインと前記入出力伝送線路との間に第２のアース電極を介在させたフィルタ用トラップ回路基板を提供する。
【００１３】
本発明の構成によれば、ストリップラインとその任意の位置で接続したインダクタンスとが入出力伝送線路で接続される誘導結合型のトラップ回路を構成することにより、トラップ回路ノッチ周波数を基準として、その低域側の減衰特性が急峻になり、かつ、低域側の伝送損失を低減することができる。これにより、本発明のトラップ回路をフィルタ回路に従続接続し、フィルタ通過域よりも高域側にトラップ回路のノッチ周波数を配置した場合でも、通過域の挿入損失を劣化させずに減衰極の減衰特性のみを改善することができる。また、ストリップラインと重なった入出力伝送線路の領域を遮蔽するように第２のアース電極を形成したことによって、不要な結合容量が抑制され、誘導性の結合を強くすることができ、トラップ回路のノッチ周波数を基準として、その低域側の減衰特性をさらに急峻にすることができる。
【００１４】
また、前記インダクタンスを前記積層体の厚み方向に形成し、かつ、前記入出力伝送線路を前記ストリップラインが形成された前記誘電体層間とは異なる層間に形成すると共に、前記ストリップラインと前記入出力伝送線路とを前記誘電体層を介して配設した構成とすることが好ましい。
【００１５】
本発明の構成によれば、ストリップラインと入出力伝送線路との間に十分な厚みの誘電体層を介して配設することで、ストリップラインと入出力伝送線路との間に発生する浮遊容量をできるだけ抑制することができ、これにより、低域側の減衰特性が急峻なフィルタ用トラップ回路が提供できる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づいて説明する。
図１〜図５は、本発明の第１の実施の形態を示す。図１は本発明のフィルタ用トラップ回路基板の斜視図、図２は中央縦断面図、図３は平面方向から見た透視図である。
【００１９】
図において本発明のフィルタ用トラップ回路基板９は積層体８の内部にストリップライン１、入出力伝送線路２、インダクタンス３から構成されている。
積層体８は誘電体層６ａ〜６ｅを厚み方向に積層して構成されており、材質として誘電体セラミック材料と低温焼成を可能とする酸化物や低融点ガラス材料とから構成されている。具体的には、誘電体セラミック材料としては、例えば、ＢａＯ−ＴｉＯ₂系、Ｃａ−ＴｉＯ₂系、ＭｇＯ−ＴｉＯ₂系等が、低温焼成するための酸化物としては、ＢｉＶＯ₄、ＣｕＯ、Ｌｉ₂Ｏ、Ｂ₂Ｏ₃等がある。なお、誘電体層４ａ〜４ｄは１層あたり５０〜３００μｍ程度の厚みを有している。また、誘電体ブロック８の両主面の略全域にアース電極４ａ、４ｆが形成されて、その４側面にアース電極４ｂ〜４ｅを形成してなる。
【００２０】
ストリップライン１は誘電体層４ａ、４ｂ間に形成され、一端側がアース電極４ｃに短絡し、他端側が開放されている。また、このストリップライン１の任意の位置に次に説明するインダクタンス３が接続されている。この任意の位置としてはストリップライン１に交差するように配置するのが好ましい。
【００２１】
入出力伝送線路２は６ｃ、６ｄ間に形成されており、入力電極７ａと出力電極７ｂとを接続している。この入出力伝送線路２はストリップライン１の開放端側と誘電体層６ｂ、６ｃを介して重なるように配設されている。
【００２２】
インダクタンス３は、積層体８の厚み方向に形成した任意の誘電体層６ｄまで貫通した貫通口に導体が充填されたビアホール導体５と、誘電体層６ｃ、６ｄ間にＬ字状の導体線路３０とからなり、導体線路３０の他方側は、入出力伝送線路２に接続されている。
【００２３】
ストリップライン１及び伝送線路２及びインダクタンス３及びグランド電極４及びビアホール５は、ＡｇまたはＡｇ−ＰｄまたはＣｕなどを主成分とする導体材料により構成されている。
【００２４】
以上の構成により、トラップ回路基板９は、ストリップライン１の他方端を開放端とし、残る片面を電気的に短絡端とした１／４λ共振器となり、容量性及び誘導性を利用した共振回路となると共に、ストリップライン１の任意の位置に誘導性となるインダクタンス３が接続されることで所望のノッチ周波数を有するトラップ回路が形成できる。このトラップ回路の伝送特性を図１１（ａ）に示す。このトラップ回路のノッチ周波数を基準として、その高域側よりも低域側の肩特性の方が急峻な減衰特性を有しているものである。
以上のような構成による等価回路を示すと図５のようになる。
【００２５】
以上のように構成されたトラップ回路基板９をフィルタ回路に従続接続することにより所望のフィルタ特性を得ることになるが、接続方法として誘電体積層型ストリップラインフィルタが用いられるときは、同じ誘電体層を利用したトラップ回路基板９と一体的に構成されるがこれに限定されるものではない。
【００２６】
次に第２の実施の形態を図６、図７に示す。図６はトラップ回路の分解斜視図、図７は平面方向から見た透視図である。
図に示すように第１の実施の形態と異なるところは、トラップ回路基板９０は第２のアース電極４ｇをストリップライン１と入出力伝送線路２との間である誘電体層６ｂ、６ｃ間に形成することである。第２のアース電極４ｇの形状としては長方形状または正方形状の凹凸を有した多角形状であり、側面のアース電極４ｂに接続されている。
【００２７】
この第２のアース電極４ｇは入出力伝送線路２と接続したインダクタンス３の一部である導体線路３０、入出力伝送線路２の中央部分が第２のアース電極４ｇで覆われるように形成されている。アース電極４ｇは、入出力伝送線路とストリップライン１の電磁的結合の影響を受けない程度に配置するのが好ましい。また、少なくとも入出力伝送線路２とストリップライン１とが重なった部分を第２のアース電極４ｇで覆うことが必要であり、ストリップライン１の電磁界分布を大きく妨げない程度に覆う必要がある。このような第２のアース電極４ｇの配置にすることで、ストリップライン１と入出力伝送線路２、インダクタンス３間で発生する不要な浮遊容量の結合を抑圧することができる。
【００２８】
なお本発明ではストリップライン１が形成された誘電体層６ａ〜６ｅとは異なる誘電体層６ｃ、６ｄ間に入出力伝送線路２とインダクタンス３を形成した例を示したが、これに限定されず、第３の実施の形態として図８に示すようにストリップライン１が形成された同一の誘電体層６ｂにインダクタンス３及び入出力伝送線路を形成したトラップ回路基板９１で構成してもよい。これによって、厚み方向の薄型化及び容量成分の抑制が可能となる。
【００２９】
【実施例】
図１に記載のフィルタ用トラップ回路基板９を作製した。その構成として
積層体のサイズ：8ｍｍ×4ｍｍ×2ｍｍ
ストリップライン長：約８．０mm W-CDMA方式の周波数帯（2.0GHｚ付近）
セラミック基板の誘電率１５〜２５
材質Ｂａ０−ＴｉＯ₂系材料
比較例として、図９に示すトラップ回路基板を作製した。その構成として、
積層体のサイズ：8ｍｍ×4ｍｍ×2ｍｍ
ストリップライン長：約８．０mm W-CDMA方式の周波数帯（2.0GHｚ付近）
セラミック基板の誘電率１５〜２５
材質Ｂａ０−ＴｉＯ₂系材料
（実施例１）
本発明のトラップ回路基板９と比較例のトラップ回路基板１００との共振周波数を比較した図を図１１（ａ）（ｂ）に示す。縦軸は減衰量（１０ｄＢ／ｄｉｖ）であり、横軸は周波数（１００ＭＨｚ／ｄｉｖ）である。
【００３０】
この結果からわかるように共振特性において、比較例ではノッチ周波数を基準として高域側の減衰特性が鈍くなっているのに対して、本発明では高域側の減衰特性が急峻となっている。
（実施例２）
上述の共振特性を有するトラップ回路基板９とフィルタとを接続した等価回路を図１２（ａ）に示し、図１２（ｂ）は本発明のトラップ回路基板９と比較例のトラップ回路基板１００を夫々フィルタ回路に接続して送信フィルタとして用いた場合のフィルタ特性を示し、図１２（ｃ）は（ｂ）の点線で示した通過帯域近傍を拡大した図である。なお、接続するフィルタ回路の中心周波数は１９２０ＭＨｚで帯域幅は６０ＭＨｚである。
図１２（ｂ）（ｃ）で理解できるように、フィルタ特性を比較すると、比較例ではフィルタの高域側の急峻度が十分でないのに対し、本発明では十分な急峻度の肩特性を確保できている。
（実施例３）
次に図６に示すフィルタ用トラップ回路基板９０を作製した。
積層体のサイズ：8ｍｍ×4ｍｍ×2ｍｍ
ストリップライン長：約８．０mm W-CDMA方式の周波数帯（2.0GHｚ付近）
セラミック基板の誘電率１５〜２５
材質Ｂａ０−ＴｉＯ₂系の材料
なお、第２アース電極は図６のように誘電体層６ｂと６ｃとの間に介在させて形成した。導体線路３０、入出力伝送線路２を覆った。特に、ストリップライン１が入出力伝送線路２と重なる部分をアース電極で覆った。
【００３１】
図１４には、ストリップライン１が入出力伝送線路２と重なる部分の面積を変化させることで浮遊容量（結合容量）を変化させ、トラップ回路の通過域損失をみた。条件として、トラップ回路のノッチ周波数を２ＧＨｚ、ノッチ減衰量を２１ｄＢ、ノッチ周波数を基準として、低域側の伝送損失を測定する周波数を１．９Ｇ〜１．９９ＧＨｚとした。この結果からわかるように、ストリップライン１が入出力伝送線路２と重なる部分が多くなって浮遊容量が増えるほど、通過域損失に大きく影響を与えていることが理解できる。
【００３２】
次に、このトラップ回路基板９０にフィルタ回路を接続してフィルタ特性をみた結果を図１３に示す。（ａ）はトラップ回路基板９０によるフィルタ特性であり、（ｂ）はトラップ回路基板９によるフィルタ特性である。（ｃ）はフィルタ通過域頭部の波形を拡大して示す図であり、実線がトラップ回路基板９０を接続したフィルタ特性であり、点線はトラップ回路基板９を接続したフィルタ特性である。なお、この場合の送信フィルタの通過帯域幅として６０ＭＨｚとした。
【００３３】
これより理解できるのは、第２アース電極４ｇを介在したトラップ回路基板９０を接続したフィルタ回路の方が通過域高域側の減衰量を約２ｄＢ改善することが出来ている。また、通過域の挿入損失も若干ではあるが、０．１ｄＢの改善がみられる。
【００３４】
【発明の効果】
以上、本発明によれば、積層型ストリップラインフィルタの通過域よりも高域側にトラップ回路を形成した場合においても、フィルタの通過域の挿入損失が増大することなく、かつ、急峻な減衰特性を有するフィルタ用トラップ回路基板を提供することができる。
【図面の簡単な説明】
【図１】第１の実施の形態におけるフィルタ用トラップ回路基板の斜視図を示すものである。
【図２】第１の実施の形態におけるフィルタ用トラップ回路基板の断面図を示すものである。
【図３】第１の実施の形態におけるフィルタ用トラップ回路基板の上面から見た透視図を示すものである。
【図４】第１の実施の形態におけるフィルタ用トラップ回路基板の分解斜視図である。
【図５】第１の実施の形態におけるフィルタ用トラップ回路基板の等価回路図である。
【図６】第２の実施の形態を示すフィルタ用トラップ回路基板の分解斜視図である。
【図７】第２の実施の形態におけるフィルタ用トラップ回路基板の上面から見た透視図を示すものである。
【図８】第３の実施の形態を示すフィルタ用トラップ回路基板の分解斜視図である。
【図９】従来のフィルタ用トラップ回路基板の分解斜視図である。
【図１０】従来のフィルタ用トラップ回路基板の等価回路図である。
【図１１】（ａ）は、本発明のフィルタ用トラップ回路基板の共振特性を示す図であり、（ｂ）は、従来のフィルタ用トラップ回路基板の共振特性を示す図である。
【図１２】（ａ）は、フィルタ回路に本発明のトラップ回路基板９を接続した場合の等価回路図であり、（ｂ）はフィルタ回路にトラップ回路基板９を接続したときの伝送特性を示す図であり、（ｃ）はフィルタ回路に従来のトラップ回路基板１００を接続した場合のフィルタ特性を示す図である。
【図１３】フィルタ回路にトラップ回路基板９０を接続した場合のフィルタ特性を示し、（ｂ）はフィルタ回路にトラップ回路基板９を接続した場合のフィルタ特性を示し、（ｃ）はフィルタ通過域頭部の波形を拡大して示す図である。
【図１４】トラップ回路基板のストリップラインが入出力伝送線路と重なる部分の面積を変化することで浮遊容量（結合容量）の変化をさせて通過域損失の関係を調べた図である。
【符号の説明】
１：ストリップライン
２：入出力伝送線路
３：インダクタンス
４：アース電極
５：ビアホール導体
６ａ〜６ｅ：誘電体層
７ａ、７ｂ：入出力電極
８：積層体
９：フィルタ用トラップ回路基板

Claims

複数の誘電体層を積層した矩形状の積層体の主面又は前記誘電体層間に形成したアース電極と、該アース電極に対向し、かつ、その一端が前記アース電極に接続したストリップラインと、該ストリップラインの任意の位置で接続したインダクタンスと、該インダクタンスに接続し、かつ、入力電極と出力電極とを接続した入出力伝送線路とからなり、前記ストリップラインと前記入出力伝送線路とを前記誘電体層を介して重なるように形成しており、前記ストリップラインと重なった前記入出力伝送線路の領域を遮蔽するように前記ストリップラインと前記入出力伝送線路との間に第２のアース電極を介在させたことを特徴とするフィルタ用トラップ回路基板。
前記インダクタンスを前記積層体の厚み方向に形成し、かつ、前記入出力伝送線路を前記ストリップラインが形成された前記誘電体層間とは異なる層間に形成すると共に、前記ストリップラインと前記入出力伝送線路とを前記誘電体層を介して配設したことを特徴とする請求項１記載のフィルタ用トラップ回路基板。