JP4340751B2 - 微弱光検出器の製造方法 - Google Patents
微弱光検出器の製造方法 Download PDFInfo
- Publication number
- JP4340751B2 JP4340751B2 JP2003272456A JP2003272456A JP4340751B2 JP 4340751 B2 JP4340751 B2 JP 4340751B2 JP 2003272456 A JP2003272456 A JP 2003272456A JP 2003272456 A JP2003272456 A JP 2003272456A JP 4340751 B2 JP4340751 B2 JP 4340751B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- fet
- substrate
- circuit
- light detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Light Receiving Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、電界効果トランジスタ（ＦＥＴ）を含む微弱光検出器の製造方法に関し、特に１．５μｍ帯光における光パルスに存在する光子数を識別するための微弱光検出器の製造方法に関する。より詳しくは、ＦＥＴのゲート電極を接地し、その状態で光検出手段とゲート電極とを接続し、その後にゲート電極を接地からはずす微弱光検出器の製造方法に関する。
量子暗号や量子テレポーテーションなどの量子の特徴を生かした光通信・情報処理技術は、今後さらに発展することが予想されている。そして、これらの技術は、今後の情報通信のインフラに取り込まれると期待されている。量子通信の実験と現在のインフラとの親和性を考慮すれば、ファイバ低損失波長帯である１．５μm帯の光を用いた光子相関対の生成・制御・検出技術は、将来の通信において重要である。単一光子の検出は、このような通信技術の基本となる技術である。単一光子を検出できる微弱光検出器は、そのような通信技術に必要とされるのみならず、量子光学現象を検証するなど通信目的以外にも重要なデバイスである。
現時点において、１．５μm帯の光を検出するデバイスはＩｎＧａＡｓを母材としたピンフォトダイオード（ＰＩＮ photodiode）もしくはアバランシェフォトダイオード（Avalanche Photodiode:ＡＰＤ）である。実際の量子暗号鍵配布などの実験に用いられている検出器は、ガイガーモードにて使用されているＡＰＤである。
これからの量子通信分野で開発が望まれる１．５μm帯光検出器の性能は、高い量子効率（80%以上）、低いエラー確率、速い応答速度及び光子数識別能力である。ＡＰＤを用いた場合、上記の要求を満たすことは困難である。検出器感度の上昇の為のガイガーモードは、その波高値にフォトン数に対する情報を失ってしまい、１フォトン、２フォトンなどのフォトン数を識別できないからである。また、ＡＰＤの検出器感度を上昇させようとした場合、エラー確率も上昇してしまうからである。例えば、0.1%のダークカウントを許した場合でも、ガイガーモードを使用したＡＰＤの量子効率は32％程度である。
近年、超伝導体を用いたボロメータを使用して、１．５μm帯光のフォトン数を識別できる検出器が開発されている（A. J. Miller, S. Woo, J. M. Martinis, and A. V. Setgienko, QCMC'02 (2002).下記の非特許文献１参照。）。この検出器は、100mK までの冷却を必要とする。このデバイスは、原理的に超低温でなければ作用しない。したがって、通信用途でこのデバイスが普及することは困難であると考えられる。また、このデバイスには、ファイバとのカップリング効率等の問題があり、その量子効率は20％であると見積もられている。
A. J. Miller, S. Woo, J. M. Martinis, and A. V. Setgienko, QCMC'02 (2002).
A. J. Miller, S. Woo, J. M. Martinis, and A. V. Setgienko, QCMC'02 (2002).
ＦＥＴを含む微弱光検出器が機能するためには、光検出手段とＦＥＴとが接続されなければならない。しかし、微弱光検出器にはわずかな熱や電圧により破壊されるＦＥＴ （ＧａＡｓJＦＥＴなど）が用いられる。したがって、例えば、ＦＥＴのゲート電極と検出手段とが接続された状態で、ソルダリング作業を行った場合、ＦＥＴが破壊される事態が生ずるという問題がある。たとえ、ソルダリング作業を、はんだ等の余熱を用いて行っても、ＦＥＴのゲート電極が破壊されてしまう。すなわち、従来の回路作成方法では、本発明の微弱光検出器を製造することは困難であった。そこで、ＦＥＴを破損せずに、光子数を測定するための回路を作成する方法が望まれた。
上記の課題を解決するため、本発明の微弱光検出器の製造方法は、ＦＥＴのゲート電極を接地し、その状態で光検出手段とゲート電極とを接続し、その後にゲート電極を接地からはずすことを特徴とするものである。このような工程を経ると、従来よりも製造工程が増え、作業は煩雑になるが、ＦＥＴの性能を損なわずに微弱光検出器を製造することができる。
すなわち、上記の課題は、以下の発明により解決される。
（１）第１の発明は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路を基板上に有する光子数を計測できる微弱光検出器の製造方法であって、前記光検出手段を基板に取り付け、光検出手段の電極の一端を基板の周囲に設けられた第１の電極と連結する光検出手段連結工程と、ＦＥＴのゲート電極を、基板上に設けられた第２の電極であって、基板の周囲に設けられた第３の電極と連結されているものと連結し、ＦＥＴのソース電極、ドレイン電極を、それぞれ基板の周囲に設けられた第４の電極、及び第５の電極と連結するＦＥＴ−基板電極連結工程と、光検出手段と連結された第１の電極と、ＦＥＴの各電極と連結された基板周囲の第３の電極、第４の電極、第５の電極を、微弱光検出器外の外部端子と接続可能な接続ポート上の電極と連結する外部電極連結工程と、光検出手段の第１の電極以外の電極である第６の電極を、前記ＦＥＴのゲート電極が接続された第２の電極に連結する光検出手段・ゲート連結工程と、光検出手段の第６の電極と前記ＦＥＴのゲート電極が連結されている第２の電極と、基板の周囲に設けられている第３の電極との連結を切断するゲート・外部端子切断工程と、を含む、を含む、水平方向に延在し基板を支持する支持柱が埋設されるワークサーフェスから基板までの高さが、１ｍｍ以上１０ｃｍ以下である微弱光検出器の製造方法である。
（２）第１の発明の好ましい態様は、前記光検出手段・ゲート連結工程終了後、前記ゲート・外部端子切断工程の前に、コンデンサや抵抗など回路に必要な素子を接続する（１）に記載の微弱光検出器の製造方法である。
（３）第１の発明の別の好ましい態様は、前記光検出手段が、ＰＩＮフォトダイオード、又はアバランシェフォトダイオード（ＡＰＤ）のいずれかである（１）に記載の微弱光検出器の製造方法である。
（４）第１の発明の別の好ましい態様は、前記ＦＥＴが、ＧａＡｓＪＦＥＴである（１）に記載の微弱光検出器の製造方法である。
（１）第１の発明は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路を基板上に有する光子数を計測できる微弱光検出器の製造方法であって、前記光検出手段を基板に取り付け、光検出手段の電極の一端を基板の周囲に設けられた第１の電極と連結する光検出手段連結工程と、ＦＥＴのゲート電極を、基板上に設けられた第２の電極であって、基板の周囲に設けられた第３の電極と連結されているものと連結し、ＦＥＴのソース電極、ドレイン電極を、それぞれ基板の周囲に設けられた第４の電極、及び第５の電極と連結するＦＥＴ−基板電極連結工程と、光検出手段と連結された第１の電極と、ＦＥＴの各電極と連結された基板周囲の第３の電極、第４の電極、第５の電極を、微弱光検出器外の外部端子と接続可能な接続ポート上の電極と連結する外部電極連結工程と、光検出手段の第１の電極以外の電極である第６の電極を、前記ＦＥＴのゲート電極が接続された第２の電極に連結する光検出手段・ゲート連結工程と、光検出手段の第６の電極と前記ＦＥＴのゲート電極が連結されている第２の電極と、基板の周囲に設けられている第３の電極との連結を切断するゲート・外部端子切断工程と、を含む、を含む、水平方向に延在し基板を支持する支持柱が埋設されるワークサーフェスから基板までの高さが、１ｍｍ以上１０ｃｍ以下である微弱光検出器の製造方法である。
（２）第１の発明の好ましい態様は、前記光検出手段・ゲート連結工程終了後、前記ゲート・外部端子切断工程の前に、コンデンサや抵抗など回路に必要な素子を接続する（１）に記載の微弱光検出器の製造方法である。
（３）第１の発明の別の好ましい態様は、前記光検出手段が、ＰＩＮフォトダイオード、又はアバランシェフォトダイオード（ＡＰＤ）のいずれかである（１）に記載の微弱光検出器の製造方法である。
（４）第１の発明の別の好ましい態様は、前記ＦＥＴが、ＧａＡｓＪＦＥＴである（１）に記載の微弱光検出器の製造方法である。
（５）第１の発明の別の好ましい態様は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、積分型読み出し回路である（１）に記載の微弱光検出器の製造方法である。
（６）第１の発明の別の好ましい態様は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、バイアス電圧補償型電荷積分（ＣＴＩＡ）回路か、電荷積分増幅（ＣＩＡ）回路である（１）に記載の微弱光検出器の製造方法である。
（７）第１の発明の別の好ましい態様は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、ＦＥＴと、ＦＥＴのゲート電極と連結された光検出手段と、ＦＥＴのゲート電極と連結されたコンデンサと、ＦＥＴのソース電極と連結された抵抗と、ＦＥＴのソース電極と連結されたオペアンプとを含む回路である（１）に記載の微弱光検出器の製造方法である。
（８）第１の発明の別の好ましい態様は、前記コンデンサの容量が、０．０１ｐＦ〜１ｐＦである（７）に記載の微弱光検出器の製造方法である。
（９）第１の発明の別の好ましい態様は、前記コンデンサの面積が、０．１ｍｍ２〜１０ｍｍ２であり、その厚さが０．１ｍｍ〜０．５ｍｍである（７）に記載の微弱光検出器の製造方法である。
（１０）第１の発明の別の好ましい態様は、前記コンデンサを構成する誘電体が、石英ガラスを含む（７）に記載の微弱光検出器の製造方法である。
（１１）第１の発明の別の好ましい態様は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、ＦＥＴと、ＦＥＴのゲート電極と連結された光検出手段と、ＦＥＴのソース電極と連結された抵抗と、ＦＥＴのソース電極と前記抵抗を介して連結されたオペアンプと、オペアンプのマイナス入力端子とオペアンプの出力端子とを連結する抵抗を含む回路である、（１）に記載の微弱光検出器の製造方法である。
（６）第１の発明の別の好ましい態様は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、バイアス電圧補償型電荷積分（ＣＴＩＡ）回路か、電荷積分増幅（ＣＩＡ）回路である（１）に記載の微弱光検出器の製造方法である。
（７）第１の発明の別の好ましい態様は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、ＦＥＴと、ＦＥＴのゲート電極と連結された光検出手段と、ＦＥＴのゲート電極と連結されたコンデンサと、ＦＥＴのソース電極と連結された抵抗と、ＦＥＴのソース電極と連結されたオペアンプとを含む回路である（１）に記載の微弱光検出器の製造方法である。
（８）第１の発明の別の好ましい態様は、前記コンデンサの容量が、０．０１ｐＦ〜１ｐＦである（７）に記載の微弱光検出器の製造方法である。
（９）第１の発明の別の好ましい態様は、前記コンデンサの面積が、０．１ｍｍ２〜１０ｍｍ２であり、その厚さが０．１ｍｍ〜０．５ｍｍである（７）に記載の微弱光検出器の製造方法である。
（１０）第１の発明の別の好ましい態様は、前記コンデンサを構成する誘電体が、石英ガラスを含む（７）に記載の微弱光検出器の製造方法である。
（１１）第１の発明の別の好ましい態様は、光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、ＦＥＴと、ＦＥＴのゲート電極と連結された光検出手段と、ＦＥＴのソース電極と連結された抵抗と、ＦＥＴのソース電極と前記抵抗を介して連結されたオペアンプと、オペアンプのマイナス入力端子とオペアンプの出力端子とを連結する抵抗を含む回路である、（１）に記載の微弱光検出器の製造方法である。
本発明の微弱光検出器の製造方法によれば、従来よりも製造工程が増え、作業は煩雑になる。しかしながら、本発明によれば、ＦＥＴを破壊することなく、光子数を計測できるほど高感度な微弱光検出器、及び検出システムを製造できる。本発明は、光子数を観測できる新規デバイスを開発するための基本発明である。
本発明の製造方法は、光子数を計測できるほど高感度な微弱光検出器（本発明の微弱光検出器）、及び検出システムを提供できる。特に、本発明の微弱光検出器は、ノイズが軽減され、４．２Ｋ程度の低温で十分動作する。従来の光子数を測定できる。微弱光検出器は、１００ｍＫ程度まで冷却しなければ動作しなかった。しかし、本発明の微弱光検出器は、液体ヘリウムを用いて冷却すれば達成できる温度環境で光子数を測定できる。したがって、本発明の微弱光検出器は、様々なデバイスに応用しやすく、普及しやすい。本発明の微弱光検出器は、検出器に非線形的な増幅手段を用いないため、光子数に関する情報を失わずに、光子数を計測することができる。
本発明の微弱光検出器を、図１を用いて説明する。図１に示されるように、本発明の微弱光検出器は、光源２からの光を受光し検出する光検出手段３と、積分型読み出し回路４と、光検出手段や、積分型読み出し回路を集積した基板５とを含む。積分型読み出し回路は、好ましくは電界効果トランジスタ（ＦＥＴ）６を含む。なお、本発明の微弱光検出器は、積分型読み出し回路からの電圧や電流などの出力を基板外に出力する出力手段７を具備しても良い。また、積分型読み出し回路を接地する電荷リセット手段８が設けられていても良い。また、積分型読み出し回路には、ＦＥＴ６が設けられていても良い。
（光源２）
本発明における光源としては、公知の光源を用いることができる。光源の出力部分としては、好ましくは光ファイバであり、より好ましくはシングルモード光ファイバであり、特に好ましくはスタンダードシングルモード光ファイバである。
本発明における光源としては、公知の光源を用いることができる。光源の出力部分としては、好ましくは光ファイバであり、より好ましくはシングルモード光ファイバであり、特に好ましくはスタンダードシングルモード光ファイバである。
（光検出手段３）
光検出手段としては、ＰＩＮフォトダイオードや、ＡＰＤなどの光検出器が挙げられる。ＰＩＮフォトダイオードとしては、好ましくはＩｎＧａＡｓ ＰＩＮフォトダイオードである。ＡＰＤは、好ましくはガイガーモードで使用しない。光検出手段は、好ましくは基板の中央に設置される。
光検出手段としては、ＰＩＮフォトダイオードや、ＡＰＤなどの光検出器が挙げられる。ＰＩＮフォトダイオードとしては、好ましくはＩｎＧａＡｓ ＰＩＮフォトダイオードである。ＡＰＤは、好ましくはガイガーモードで使用しない。光検出手段は、好ましくは基板の中央に設置される。
（積分型読み出し回路４）
本発明の積分型読み出し回路は、例えば光励起された検出器の電荷をＦＥＴのゲート電極に蓄積させ、それにより発生する電圧を測定することによって光検出を行う回路である。後述のように、積分型読み出し回路としては、バイアス電圧補償型電荷積分（ＣＴＩＡ：Capacitive Trans-Impedance Amplifier）回路や、電荷積分増幅(ＣＩＡ:Charge Integrating Amplifier）回路を採用することができる。本発明の積分型読み出し回路は、ＦＥＴ６を含むものが挙げられる。
本発明の積分型読み出し回路は、例えば光励起された検出器の電荷をＦＥＴのゲート電極に蓄積させ、それにより発生する電圧を測定することによって光検出を行う回路である。後述のように、積分型読み出し回路としては、バイアス電圧補償型電荷積分（ＣＴＩＡ：Capacitive Trans-Impedance Amplifier）回路や、電荷積分増幅(ＣＩＡ:Charge Integrating Amplifier）回路を採用することができる。本発明の積分型読み出し回路は、ＦＥＴ６を含むものが挙げられる。
（基板５）
本発明の微弱光検出器を構成する基板としては、先に説明した回路を搭載でき、回路を機能させることのできるものであれば特に限定されるものではない。本発明の微弱光検出器を構成する基板としては、フッ化カルシウム（CaF2）、二酸化珪素、石英ガラス(a-SiO2)、水晶（結晶石英）、サファイヤ、酸化アルミニウム、酸化マグネシウム、リチウムニオブ（LiNbO3）、チタン酸ストロンチウム(SrTiO3)、フッ化マグネシウム（MgF2）、臭化カリウム（KBr）、フッ素樹脂からなる基板などの紫外線透過基板が挙げられる。紫外線透過基板が用いられるのは、誘電分極に由来するノイズを低減するためである。また、紫外線透過基板を用いれば、４．２Ｋ程度の極低温に基板を冷却した場合でも、配線パターンの断線を防ぐことができる。本発明の微弱光検出器を構成する基板としては、純度の高いものが好ましく、モル濃度としては、好ましくは９９．９９％以上であり、より好ましくは９９．９９９％以上であり、さらに好ましくは９９．９９９９％以上であり、特に好ましくは９９．９９９９９％以上である。
本発明の微弱光検出器を構成する基板としては、先に説明した回路を搭載でき、回路を機能させることのできるものであれば特に限定されるものではない。本発明の微弱光検出器を構成する基板としては、フッ化カルシウム（CaF2）、二酸化珪素、石英ガラス(a-SiO2)、水晶（結晶石英）、サファイヤ、酸化アルミニウム、酸化マグネシウム、リチウムニオブ（LiNbO3）、チタン酸ストロンチウム(SrTiO3)、フッ化マグネシウム（MgF2）、臭化カリウム（KBr）、フッ素樹脂からなる基板などの紫外線透過基板が挙げられる。紫外線透過基板が用いられるのは、誘電分極に由来するノイズを低減するためである。また、紫外線透過基板を用いれば、４．２Ｋ程度の極低温に基板を冷却した場合でも、配線パターンの断線を防ぐことができる。本発明の微弱光検出器を構成する基板としては、純度の高いものが好ましく、モル濃度としては、好ましくは９９．９９％以上であり、より好ましくは９９．９９９％以上であり、さらに好ましくは９９．９９９９％以上であり、特に好ましくは９９．９９９９９％以上である。
基板の形状としては、特に限定されるものではないが、通常は扁平な四角形であり、好ましくは扁平正方形である。基板の大きさとしては、一辺の長さが、例えば、５ｍｍ〜３０ｍｍが挙げられ、好ましくは１０ｍｍ〜２０ｍｍであり、より好ましくは１２ｍｍ〜１８ｍｍであり、特に好ましくは１５ｍｍである。基板の面積としては、好ましくは２５ｍｍ２〜９００ｍｍ２、より好ましくは１００ｍｍ２〜４００ｍｍ２、さらに好ましくは１５０ｍｍ２〜３００ｍｍ２、特に好ましくは２２５ｍｍ２である。基板があまりに小さいと、基板の上に光検出手段や、積分型読み出し回路などを搭載できず、また回路の製造が困難であり、基板があまりに大きいと装置が大きくなりすぎるからである。基板上には、例えばフォトリソグラフなどにより、電極が形成される。
（出力手段７）
本発明の微弱光検出器を構成する出力手段としては、微弱光検出器の出力を微弱光検出システムに伝達することができるものであれば特に限定されるものではなく、例えば、微弱光検出器と外部とをつなぐ銅線や、増幅器などがあげられる。
本発明の微弱光検出器を構成する出力手段としては、微弱光検出器の出力を微弱光検出システムに伝達することができるものであれば特に限定されるものではなく、例えば、微弱光検出器と外部とをつなぐ銅線や、増幅器などがあげられる。
（微弱光検出システム）
本発明の微弱光検出システム９としては、上記のような微弱光検出器を含み、さらに基板外に設けられ、出力手段からの出力を光子数に関する情報などに変換する変換手段１０と、変換手段が変換した光子数に関する情報などを表示する表示手段１１を含むものが挙げられる。
本発明の微弱光検出システム９としては、上記のような微弱光検出器を含み、さらに基板外に設けられ、出力手段からの出力を光子数に関する情報などに変換する変換手段１０と、変換手段が変換した光子数に関する情報などを表示する表示手段１１を含むものが挙げられる。
（変換手段１０）
本発明の微弱光検出システムにおける変換手段としては、微弱光検出器からの電圧などの出力をフォトン数などの情報に復号できるものであれば、特に限定されるものではなく公知の変換手段を用いることできる。
本発明の微弱光検出システムにおける変換手段としては、微弱光検出器からの電圧などの出力をフォトン数などの情報に復号できるものであれば、特に限定されるものではなく公知の変換手段を用いることできる。
（表示手段１１）
本発明の微弱光検出システムにおける変換手段としては、微弱光検出器が検出したフォトン数などに関する情報を表示することができる者であれば特に限定されることはなく、例えば、オシロスコープ、コンピュータディスプレイ、ＣＲＴなど公知の表示手段を用いることができる。
本発明の微弱光検出システムにおける変換手段としては、微弱光検出器が検出したフォトン数などに関する情報を表示することができる者であれば特に限定されることはなく、例えば、オシロスコープ、コンピュータディスプレイ、ＣＲＴなど公知の表示手段を用いることができる。
（作用）
本発明の微弱光検出システムは、まず光源から放出された光を光検出手段が検出する。光検出手段が検出した光に関する情報は、積分型読み出し回路により例えば電圧情報に変換される。電圧などに変換された光に関する情報は、出力手段により出力される。出力手段により出力された電圧は、本発明の微弱光検出システムの変換手段により光子数に関する情報などに変換される。変換手段により変換された光子数などに関する情報は、ディスプレイなどの表示手段により表示される。
本発明の微弱光検出システムは、まず光源から放出された光を光検出手段が検出する。光検出手段が検出した光に関する情報は、積分型読み出し回路により例えば電圧情報に変換される。電圧などに変換された光に関する情報は、出力手段により出力される。出力手段により出力された電圧は、本発明の微弱光検出システムの変換手段により光子数に関する情報などに変換される。変換手段により変換された光子数などに関する情報は、ディスプレイなどの表示手段により表示される。
（システムの例）
図２に、本発明の微弱光検出システムの例を示す。図２に示されるように、本発明の微弱光検出システムは、光検出手段や積分型読み出し回路などを搭載した基板５と、基板を支える基板支持部２１と、基板支持部２１を平行移動可能に支持する支持柱２２と、支持柱を支えるワークサーフェス２３を含むものが挙げられる。このような微弱光検出システムであれば、基板上の光検出手段の位置を調整し、適切な位置に配置することができる。
図２に、本発明の微弱光検出システムの例を示す。図２に示されるように、本発明の微弱光検出システムは、光検出手段や積分型読み出し回路などを搭載した基板５と、基板を支える基板支持部２１と、基板支持部２１を平行移動可能に支持する支持柱２２と、支持柱を支えるワークサーフェス２３を含むものが挙げられる。このような微弱光検出システムであれば、基板上の光検出手段の位置を調整し、適切な位置に配置することができる。
この場合、ワークサーフェス２３と、基板とは距離が離れていることが好ましく、好ましくは１ｍｍ以上、より好ましくは３ｍｍ以上、さらに好ましくは５ｍｍ以上、特に好ましくは１ｃｍ以上離れている。基板とワークサーフェスはひとつのコンデンサを形成するが、コンデンサの距離が小さいほど、わずかな電圧で、大きな電荷が蓄積することとなるからである。本発明では、微弱な電荷により破損するＦＥＴ素子が好ましく用いられるため、できるだけ電荷が蓄積しないようにすることが望ましいのである。
なお、基板支持部２１の形状は、基板を搭載することのできるものであれば特に限定されるものではないが、２本の凸部からなり、この凸部により基板を搭載するものが好ましい。基板と基板支持部分が接触する部分が少ないほど好ましいからである。上記の凸部としては、搭載する基板の長さより短い、四角柱からなるものが挙げられる。
この実施態様の微弱光検出システムは、例えば、基板支持部を移動させる指令が入力される入力装置、入力装置に入力された基板支持部を移動させる指令を電気情報に変換する変換装置、変換装置が変換した情報を指令部に伝える伝達手段、伝達手段が指令部に伝えた情報に基づき、基板支持部を水平移動させるためのアクチュエータを含む。すなわち、このような微弱光検出システムによれば、入力装置に入力された基板支持部を移動させる指令が変換装置により電気情報に変換され、伝達手段が電気情報を指令部に伝え、指令部はアクチュエータに指令を出すことにより基板支持部が水平移動する。すなわち、この微弱光検出システムによれば、入力手段に位置情報を入力することにより、基板の位置を調整することができる。さらに、基板支持部が上下移動可能なものも本発明の好ましい別の実施態様である。
基板を固定し、光源移動手段により光源を例えば水平方向に移動可能にすることは、本発明の別の好ましい実施の態様である。光源移動手段としては、光源を把持し、アクチュエータ等により入力手段からの入力情報に従って光源を移動可能とするものが挙げられる。基板を移動可能にすれば、基板の近くに電界を発生する部材がおかれることとなり、必ずしも好ましくないからである。
図３に、本発明の微弱光検出システムの別の例を示す。図３（ａ）は、そのシステムの上面図、図３（ｂ）は、図３（ａ）のＡ、Ａ’断面図である。図３（ａ）に示されるように、この微弱光検出システムは、光検出手段と略同心円状に設けられたジャケット３１と、ジャケット内に設けられ、基板を搭載する基板支持部３２とを含む。基板は熱膨張により変形する。そして、基板が変形すれば、光検出手段の位置が光軸からずれるという問題がある。しかし、このようなジャケットを用いて、その中心に光検出手段を設置すれば、熱膨張による基板の変形を光検出手段から等方的にすることができ、光検出手段のずれを小さくすることができる。
ジャケットの材質としては、アルミニウム、真ちゅう、銅（純銅など）、金、銀、鉄、これらの合金が挙げられ、好ましくは、アルミニウム、真ちゅう、銅（純銅など）であり、より好ましくはアルミニウム又は純銅である。ジャケットは、微弱光検出器を取り囲むチャンバーへと熱をよく伝えるものであることが好ましいので、伝熱性に優れた材質を用いることが好ましいからである。また、ジャケットは円筒状などに加工するため、加工性の高いものが好ましいからである。
ジャケットとしては、筒状のものが挙げられる。ジャケットの大きさとしては、基板を包容できるものであれば特に限定されるものではないが、あまりに大きいと冷却等が大変である。したがって、その外径として、好ましくは１０ｍｍ〜５０ｃｍであり、より好ましくは１５ｍｍ〜１０ｃｍであり、さらに好ましくは２５ｍｍ〜５０ｍｍであり、特に好ましくは３０ｍｍである。
図３（a）及び図３（ｂ）に示されるように基板支持部３２は、好ましくは２つの部分３２ａと３２ｂとに分かれており、それぞれが同じ高さ部分をもつことにより、基板を略平行に保持できるものである。このように基板がある程度の高さを持つことは先に説明したと同様の理由により好ましい。なお、基板の安定性の観点から、基板支持部の少なくとも一方は、階段状となっている部分を有することが好ましい（３２ａ）。
基板支持部３２の基板を支持する高さ３３（例えば、水平方向に延在し支持柱が埋設されるワークサーフェスから基板までの高さ）としては、好ましくは１ｍｍ以上１０ｃｍ以下であり、より好ましくは３ｍｍ以上５ｃｍ以下、さらに好ましくは５ｍｍ以上３ｃｍ以下、特に好ましくは８ｍｍである。
基板支持部の少なくとも一部には、好ましくは段差が設けられている。この段差部分により、基板を安定に保持できるからである。段差部分の高さとしては、特に限定されるものではなく、好ましくは１ｍｍ〜１ｃｍであり、より好ましくは２ｍｍである。
基板を固定し、光源移動手段により光源を例えば水平方向に移動可能にすることは、本発明の別の好ましい実施の態様である。光源移動手段としては、光源を把持し、アクチュエータ等により入力手段からの入力情報に従って光源を移動可能とするものが挙げられる。基板を移動可能にすれば、基板の近くに電界を発生する部材がおかれることとなり、必ずしも好ましくないからである。この場合、先に説明した基板支持部を移動させると同様の機構により、光源を移動することができる。
（積分型読み出し回路の動作説明）
本発明の積分型読み出し回路は、光励起された電荷がフィードバック容量、もしくは初段アンプのゲートに蓄積させ発生する電圧を測定することによって光検出を行う回路である。図４は、本発明の積分型読み出し回路のひとつである、ＣＴＩＡを具備する積分型読み出し回路例を示す回路図である。
本発明の積分型読み出し回路は、光励起された電荷がフィードバック容量、もしくは初段アンプのゲートに蓄積させ発生する電圧を測定することによって光検出を行う回路である。図４は、本発明の積分型読み出し回路のひとつである、ＣＴＩＡを具備する積分型読み出し回路例を示す回路図である。
（ＣＴＩＡ回路）
図４に示されるように、ＣＴＩＡを具備する本発明の積分型読み出し回路例としては、ＦＥＴ６と、ＦＥＴのゲート６ａと連結された光検出手段３と、ＦＥＴのゲート６ａと接続されたコンデンサ４１と、ＦＥＴのソース６ｂと連結された抵抗４２と、ＦＥＴのソース６ｂと連結されたオペアンプ４３とを含むものが挙げられる。オペアンプの一端（プラス入力端子）は、接地されている。オペアンプの出力端子と、コンデンサの一端とは連結され、電圧が回路から出力される。
図４に示されるように、ＣＴＩＡを具備する本発明の積分型読み出し回路例としては、ＦＥＴ６と、ＦＥＴのゲート６ａと連結された光検出手段３と、ＦＥＴのゲート６ａと接続されたコンデンサ４１と、ＦＥＴのソース６ｂと連結された抵抗４２と、ＦＥＴのソース６ｂと連結されたオペアンプ４３とを含むものが挙げられる。オペアンプの一端（プラス入力端子）は、接地されている。オペアンプの出力端子と、コンデンサの一端とは連結され、電圧が回路から出力される。
（電界効果トランジスタ（ＦＥＴ））
ＦＥＴとしては、低温において利用可能な公知のＦＥＴを用いることができる。ＦＥＴは電界効果型トランジスタと呼ばれるトランジスタの一種である。ＦＥＴは、その構造により、ジャンクション型とＭＯＳ型に分類され、さらに、トランジスタのＰＮＰとＮＰＮに相当するＰチャンネルとＮチャンネルに分類される。
ＦＥＴとしては、低温において利用可能な公知のＦＥＴを用いることができる。ＦＥＴは電界効果型トランジスタと呼ばれるトランジスタの一種である。ＦＥＴは、その構造により、ジャンクション型とＭＯＳ型に分類され、さらに、トランジスタのＰＮＰとＮＰＮに相当するＰチャンネルとＮチャンネルに分類される。
本発明においては、ＦＥＴとしてジャンクション型のＦＥＴが好ましく、ＧａＡｓを用いたジャンクション型のＦＥＴがより好ましい。ＧａＡｓＪ−ＦＥＴは、４．２Ｋ以下でトランジスタ動作をさせることができ、低容量かつリーク電流が少ないという特徴をもつため、極低温動作の高感度高抵抗光検出器に有効に用いられる。具体的には、株式会社ソニー製のＧａＡｓＪ−ＦＥＴを用いることができる。
（コンデンサ）
コンデンサは、入射光の光量などに応じて、コンデンサの容量を調整する。コンデンサの容量としては、好ましくは０．０１ｐＦ〜１ｐＦである。
コンデンサは、入射光の光量などに応じて、コンデンサの容量を調整する。コンデンサの容量としては、好ましくは０．０１ｐＦ〜１ｐＦである。
コンデンサは、誘電分極ノイズなどの付加的ノイズを発生しないものが好ましい。また、本発明の微弱光検出器は、極低温において動作するので、コンデンサは、温度変化に対して容量揺らぎが少なく動作温度安定性に優れるものが好ましい。さらに、コンデンサとしては、漏れ電界が発生せず、漏れ電流がないものが好ましい。このような観点からは、コンデンサに用いられる誘電体の面積としては、好ましくは０．１ｍｍ２〜１０ｍｍ２、より好ましくは０．４ｍｍ２〜５ｍｍ２、さらに好ましくは０．８ｍｍ２〜４ｍｍ２、特に好ましくは１ｍｍ２である。コンデンサに用いられる誘電体の厚さとしては、好ましくは０．１ｍｍ〜０．５ｍｍであり、より好ましくは０．２ｍｍ〜０．４ｍｍであり、特に好ましくは０．３ｍｍである。誘電体の材質としては、高純度石英ガラスなどの紫外線透過基材を用いることが好ましい。このような紫外線透過基材を用いることで、誘電分極ノイズを押さえたコンデンサを得ることができる。電極として、好ましくは高強度の導電性接着剤を用いる。すなわち、電極として、高強度の導電性接着剤を用いることで、界面におけるノイズが発生する事態を防止できる。
より具体的なコンデンサとしては、電極面１ｍｍ×１ｍｍ、厚さ０．３ｍｍの高純度石英ガラスに高強度導電性接着剤を塗布したものを用いることができる。このコンデンサの容量は、０．０３ｐＦである。
（抵抗）
抵抗としては、公知の抵抗を用いることができる。抵抗の抵抗値として、好ましくは、１００ｋΩ〜３０ＭΩであり、より好ましくは５ＭΩ〜１５ＭΩであり、さらに好ましくは８ＭΩ〜１２ＭΩであり、特に好ましくは１０ＭΩである。本発明では、このように高い抵抗値を持つ抵抗が用いられる。
抵抗としては、公知の抵抗を用いることができる。抵抗の抵抗値として、好ましくは、１００ｋΩ〜３０ＭΩであり、より好ましくは５ＭΩ〜１５ＭΩであり、さらに好ましくは８ＭΩ〜１２ＭΩであり、特に好ましくは１０ＭΩである。本発明では、このように高い抵抗値を持つ抵抗が用いられる。
（オペアンプ）
オペアンプとしては、公知のオペアンプを用いることができる。オペアンプとして、好ましくは、ローノイズアンプである。具体的には、ＯＰ２７などアナログデバイス社製のローノイズアンプを用いることができる。
オペアンプとしては、公知のオペアンプを用いることができる。オペアンプとして、好ましくは、ローノイズアンプである。具体的には、ＯＰ２７などアナログデバイス社製のローノイズアンプを用いることができる。
（ＣＴＩＡ回路の動作）
光検出手段が光を受ける。すると、光検出手段は、フォトンにより励起された電子を出力する。出力された電子は、ＦＥＴのゲートに蓄積される。ゲート電圧の上昇Voutは以下の式に従ってアンプから出力される。
光検出手段が光を受ける。すると、光検出手段は、フォトンにより励起された電子を出力する。出力された電子は、ＦＥＴのゲートに蓄積される。ゲート電圧の上昇Voutは以下の式に従ってアンプから出力される。
ここでQは発生した電荷、GMはソースフォロアゲイン、Cfはフィードバック容量である。
出力のノイズは以下の式で与えら得る。
ここでCinputはゲート入力容量+浮遊容量、VnoiseはＦＥＴのチャネルノイズである。以上から、システムのＳ／Ｎ比は以下のとおりである。
出力電圧が飽和する前、好ましくは電荷の引き抜きを行う。電荷の引き抜きを行うには、リセットＦＥＴを用いてもよいし、後述の電荷リセット手段を用いてもよい。
本発明の微弱光検出システムにおいてＳ／Ｎを決定付けている要因は、ＦＥＴの出力電圧である。単一電子が生じる電圧に対してＦＥＴのノイズ特性との比で単一電子のカウントの成否が決定する。ＦＥＴのノイズを軽減することが本発明のシステムにとって重要ある。
後述するように本発明では、例えば冷却器（クライオスタット）を用いて、微弱光検出器を４．２Ｋの低温に冷却して低雑音化を図ることができる。４．２Ｋ程度であれば、液体ヘリウムを用いるなど比較的簡単に冷却することができる。冷却器としては、公知の冷却器を用いることができるが、好ましくは液体ヘリウムにより冷却するものが挙げられる。４．２Ｋへ冷却したことにより以下のメリットが得られる。すなわち、熱雑音の低下、ホッピング電流の低減、誘電分極ノイズの削減およびＦＥＴ ゲート漏れ電流が減少することである。熱雑音電力は素子温度に比例しているため、低温に下げるほど雑音を低くできる。検出器の暗電流となり得るホッピング電流は、その移動度がexp(-U/kT) （U: 障壁高さ）に比例するため、低温にすることにより減少させられる。誘電分極ノイズは以下の式で表現される。
ここで、wは角周波数、C”は容量の複素成分である。
誘電分極ノイズは、誘電損の揺らぎに相当する。上記の式から素子温度を低下させることと、誘電損の少ない物質を選ぶことで誘電分極ノイズは低減化できることがわかる。ＦＥＴのゲート漏れ電流に関してはホッピング電流と同様の物理課程で説明できる。
（ＣＩＡ回路）
図５に示されるように、ＣＩＡを具備する本発明の積分型読み出し回路例としては、ＦＥＴ６と、ＦＥＴのゲート６ａと連結された光検出手段３と、ＦＥＴのソース６ｂと連結された抵抗４４と、ＦＥＴのソース６ｂと抵抗４５を介して連結されたオペアンプ４３と、オペアンプのマイナス入力端子とオペアンプの出力端子とを連結する抵抗４６を含むものが挙げられる。オペアンプの一端（プラス入力端子）は、接地されている。オペアンプの出力端子から電圧が出力される。ＣＩＡ回路を構成する各要素としては、ＣＴＩＡ回路を構成する各要素と同様のものを用いることができるので、ここでは説明を省略する。
図５に示されるように、ＣＩＡを具備する本発明の積分型読み出し回路例としては、ＦＥＴ６と、ＦＥＴのゲート６ａと連結された光検出手段３と、ＦＥＴのソース６ｂと連結された抵抗４４と、ＦＥＴのソース６ｂと抵抗４５を介して連結されたオペアンプ４３と、オペアンプのマイナス入力端子とオペアンプの出力端子とを連結する抵抗４６を含むものが挙げられる。オペアンプの一端（プラス入力端子）は、接地されている。オペアンプの出力端子から電圧が出力される。ＣＩＡ回路を構成する各要素としては、ＣＴＩＡ回路を構成する各要素と同様のものを用いることができるので、ここでは説明を省略する。
（ＣＩＡ回路の出力等）
ＣＩＡ回路の出力等は、以下のとおりである。
ＣＩＡ回路の出力等は、以下のとおりである。
ここでQは発生した電荷、VnoiseはＦＥＴのチャネルノイズ、GMはソースフォロアゲイン、Cinputはゲート入力容量+浮遊容量、Cfはフィードバック容量である。
（好ましい基板の例と、その検証）
誘電体内の不純物を測定する方法として、蛍光分析法が知られている。紫外光に対して透明であるということは、含有する不純物の濃度が少ないことを意味している。不純物が混入した場合、誘電分極ノイズなどのノイズが発生し、微弱光検出システムに悪影響を与える。したがって、微弱光検出器を構成する基板として紫外線透過基板を使用することが好ましい。
誘電体内の不純物を測定する方法として、蛍光分析法が知られている。紫外光に対して透明であるということは、含有する不純物の濃度が少ないことを意味している。不純物が混入した場合、誘電分極ノイズなどのノイズが発生し、微弱光検出システムに悪影響を与える。したがって、微弱光検出器を構成する基板として紫外線透過基板を使用することが好ましい。
図６に、紫外線透過基板を用いた場合のノイズスペクトル（図６（ａ））、及び紫外線透過基板を用いない場合のノイズスペクトル（図６（ｂ））を示す。ノイズの測定には、アドバンテスト（Ａｄｖａｎｔｅｓｔ）社製のＲ９２１１ＢＦＥＴサーボアナライザを用いた。ノイズスペクトルの測定の際に、微小光検出システムとして、図３に示されるシステムを用いた。図６（ａ）と、図６（ｂ）とを比較すると、紫外線透過基板を用いない場合は、２Ｈｚ〜７０Ｈｚ程度の領域において不純物に由来する多くのノイズが観測されることがわかる。このことから、基板として、紫外線透過基板を用いることが微小光検出システムにおいて好ましいことがわかる。
（電荷リセット手段）
回路が正確に動作する範囲で、回路中に電荷を蓄積できる。ただし、回路に電荷を蓄積し続けると、出力が飽和して光を検出できなくなる。そのような事態が起こる前に、回路に蓄積した電荷を逃す必要がある。通常このような目的で、回路にリセットトランジスタが組み込まれており、これにより回路中の電荷がグランドレベルもしくは一定の値に戻る。しかしながら、回路にリセットトランジスタを組み込んだ場合は、読み出し回路の入力容量を増加させる。入力容量が増加すると読み出し回路の出力信号の低下を招き、光検出器の性能を劣化させる原因となる。
回路が正確に動作する範囲で、回路中に電荷を蓄積できる。ただし、回路に電荷を蓄積し続けると、出力が飽和して光を検出できなくなる。そのような事態が起こる前に、回路に蓄積した電荷を逃す必要がある。通常このような目的で、回路にリセットトランジスタが組み込まれており、これにより回路中の電荷がグランドレベルもしくは一定の値に戻る。しかしながら、回路にリセットトランジスタを組み込んだ場合は、読み出し回路の入力容量を増加させる。入力容量が増加すると読み出し回路の出力信号の低下を招き、光検出器の性能を劣化させる原因となる。
そこで、本発明においては、リセットトランジスタを組み込まずに蓄積電荷を逃すこが好ましい。すなわち、メカニカルスイッチを用いた電荷リセット手段により、電荷が蓄積した場合に、メカニカルスイッチのプローブを回路と物理的に接触させることにより電荷を逃すことは本発明の好ましい実施態様である。また、回路に電荷を蓄積する場合には、メカニカルスイッチのプローブを回路から、例えば１ｍｍ以上物理的に引き離すことにより、メカニカルスイッチのもつ入力容量の影響を無視できる範囲に減少させることができる。回路からプローブを離した状態での、回路とプローブとが離れているほど、入力容量の影響が少なくなるため、回路とプローブとの距離としては、１ｍｍ以上離れることが好ましく、１．５ｍｍ以上であればより好ましく、２ｍｍ以上であればさらに好ましい。
本発明の電荷リセット手段は、電荷を解放したいときに素子と連結され、素子に蓄積された電荷を解放する。そして、電荷の解放が終わると、素子から遠く離れる。本発明は、上記のような構成をとることによって、電荷を解放した後のデバイスを素子から遠くに離すことができ、実装容量を低減できる。
図７に、本発明の電荷リセット手段の例を示す。電荷リセット手段としては、所定のタイミングで、回路と接触し、接地、又は所定のレベルまで電圧を落とすことにより、回路から電荷を逃がすことができるものであれば特に限定されるものではなく公知の電荷リセット手段を用いることができる。
図７（ａ）に、回転機構を有する電荷リセット手段の例を示す。図７（ａ）に示されるように、この電荷リセット手段は、回転機構５１と、回転機構が回転するとそれにつれて回転するプローブ５２と、プローブと外部とを接続する銅線などからなる接続部５３とを有する。外部から、回路上の電荷を逃すように指令があった場合は、回転機構が図中のａ方向に回転し、プローブが基板上の回路に接触する。プローブが回路に接触すると、回路にたまった電荷が、プローブ５２、接続部５３を通して外部に逃れる。一方、プローブを回路から離すとの指令があった場合、回転機構が図中のｂ方向に回転する。それにつれて、回路に接触しているプローブが、回路から離れる。このような、プローブの脱着は、外部入力装置からの入力により行われるものでも良いし、または、回路中に蓄積された電荷量に応じて自動的に行われるものでも良いし、所定の時間間隔で行われるものでもよい。
図７（ｂ）に、昇降機構を有する電荷リセット手段の例を示す。図７（ｂ）に示されるように、この電荷リセット手段は、昇降機構５５と、昇降機構により昇降するプローブ５２と、プローブと外部とを接続する銅線などからなる接続部５３とを有する。外部から、回路上の電荷を逃すように指令があった場合は、昇降機構の働きによりプローブが図中のａ方向に降り、プローブが基板上の回路に接触する。プローブが回路に接触すると、回路にたまった電荷が、プローブ５２、接続部５３を通して外部に逃れる。一方、プローブを回路から離すとの指令があった場合、昇降機構の働きによりプローブが図中のｂ方向に昇る。それにつれて、回路に接触しているプローブが、回路から離れる。このような、プローブの脱着は、外部入力装置からの入力により行われるものでも良いし、または、回路中に蓄積された電荷量に応じて自動的に行われるものでも良いし、所定の時間間隔で行われるものでもよい。
図７（ｃ）に、斜めに設けられた昇降機構を有する電荷リセット手段を示す。すなわち、昇降機構は、図７（ｂ）のように垂直に設けられる必要はなく、図７（ｃ）のように斜めに設けられてもよい。斜めに設けられることは、昇降機構や、電荷リセット手段を回路から遠ざけることができるため好ましい。
（回路の作成方法）
微弱光検出器が機能するためには、光検出手段とＦＥＴとが接続されなければならない。しかし、微弱光検出器にはわずかなサージ電圧により破壊されるＦＥＴ （ＧａＡｓ JＦＥＴなど）が用いられる。したがって、例えば、ＦＥＴのゲート電極と検出手段とが接続された状態で、ソルダリング作業を行った場合、ＦＥＴが破壊される事態が生ずるという問題がある。たとえ、ソルダリング作業を、はんだ等の余熱を用いて行っても、ＦＥＴのゲート電極が破壊されてしまう。すなわち、従来の回路作成方法では、本発明の微弱光検出器を製造することは困難であった。そこで、ＦＥＴを破損せずに、回路を作成する方法が望まれた。この問題は、例えば、以下の各工程を経ることで、解決できる。以下、図８を参照しつつ、回路の作成方法について説明する。
微弱光検出器が機能するためには、光検出手段とＦＥＴとが接続されなければならない。しかし、微弱光検出器にはわずかなサージ電圧により破壊されるＦＥＴ （ＧａＡｓ JＦＥＴなど）が用いられる。したがって、例えば、ＦＥＴのゲート電極と検出手段とが接続された状態で、ソルダリング作業を行った場合、ＦＥＴが破壊される事態が生ずるという問題がある。たとえ、ソルダリング作業を、はんだ等の余熱を用いて行っても、ＦＥＴのゲート電極が破壊されてしまう。すなわち、従来の回路作成方法では、本発明の微弱光検出器を製造することは困難であった。そこで、ＦＥＴを破損せずに、回路を作成する方法が望まれた。この問題は、例えば、以下の各工程を経ることで、解決できる。以下、図８を参照しつつ、回路の作成方法について説明する。
（光検出手段連結工程）
基板上の周囲部、及び中央部から少し離れた部分に電極６１〜６７を設けておく。また、微弱光検出器の外部と接続するための接続ポート６８を用意する。まず、ＡＰＤなどの光検出手段を基板に取り付け、その電極の一端を基板の周囲に設けられた電極６１と連結する（光検出手段連結工程）。
基板上の周囲部、及び中央部から少し離れた部分に電極６１〜６７を設けておく。また、微弱光検出器の外部と接続するための接続ポート６８を用意する。まず、ＡＰＤなどの光検出手段を基板に取り付け、その電極の一端を基板の周囲に設けられた電極６１と連結する（光検出手段連結工程）。
（ＦＥＴ−基板電極連結工程）
その後、ＦＥＴの各電極を基板上の電極に接続する（ＦＥＴ−基板電極連結工程）。このＦＥＴ連結工程において、ＦＥＴのゲート電極６ａは、基板上に設けられた電極６２と連結する。この基板上に設けられた電極６２は、銅線などにより基板の周囲に設けられた電極６３と連結されている。なお、ＦＥＴのソース電極、ドレイン電極は、例えば基板上に設けられた電極６３、６４を介して、それぞれ基板の周囲に設けられた電極６５、６６に連結される。
その後、ＦＥＴの各電極を基板上の電極に接続する（ＦＥＴ−基板電極連結工程）。このＦＥＴ連結工程において、ＦＥＴのゲート電極６ａは、基板上に設けられた電極６２と連結する。この基板上に設けられた電極６２は、銅線などにより基板の周囲に設けられた電極６３と連結されている。なお、ＦＥＴのソース電極、ドレイン電極は、例えば基板上に設けられた電極６３、６４を介して、それぞれ基板の周囲に設けられた電極６５、６６に連結される。
（外部電極連結工程）
その後、光検出手段のひとつの電極と連結された電極６１と、ＦＥＴの各電極と連結された基板周囲の電極６３、６６、６７を、それぞれ微弱光検出器外の外部端子と接続可能な接続ポート６７上の電極６９〜７２と連結する（外部電極連結工程）。なお、微弱光検出器の動作時には、通常微弱光検出器は約４．２Ｋ程度に冷却されるが、接続ポートは、例えば、室温の電極と接続される。
その後、光検出手段のひとつの電極と連結された電極６１と、ＦＥＴの各電極と連結された基板周囲の電極６３、６６、６７を、それぞれ微弱光検出器外の外部端子と接続可能な接続ポート６７上の電極６９〜７２と連結する（外部電極連結工程）。なお、微弱光検出器の動作時には、通常微弱光検出器は約４．２Ｋ程度に冷却されるが、接続ポートは、例えば、室温の電極と接続される。
（光検出手段・ゲート連結工程）
その後、ＡＰＤなどの光検出手段の電極を、ＦＥＴのゲート電極が接続された電極６２に連結する（光検出手段・ゲート連結工程）。この際の微弱な電荷は、電極６３を経て外部に逃がされることとなる。これによりＦＥＴが破壊される事態を防止できる。好ましくは、この工程から、次の工程までの間に、コンデンサや、抵抗など積分型読み取り回路に必要な素子を接続する。
その後、ＡＰＤなどの光検出手段の電極を、ＦＥＴのゲート電極が接続された電極６２に連結する（光検出手段・ゲート連結工程）。この際の微弱な電荷は、電極６３を経て外部に逃がされることとなる。これによりＦＥＴが破壊される事態を防止できる。好ましくは、この工程から、次の工程までの間に、コンデンサや、抵抗など積分型読み取り回路に必要な素子を接続する。
（ゲート・外部端子切断工程）
その後、光検出手段及びＦＥＴのゲート電極が連結されている電極６２と、基板の周囲に設けられている電極６３との連結を切断する（ゲート・外部端子切断工程）。このようにして、本発明の回路が製造される。その後、回路を搭載した基板を、接地されず、ワークサーフェスから基板までの高さが、１ｍｍ以上１０ｃｍ以下となるようにする。ワークサーフェス２３と、基板とは距離が離れていることが好ましく、好ましくは１ｍｍ以上、より好ましくは３ｍｍ以上、さらに好ましくは５ｍｍ以上、特に好ましくは１ｃｍ以上離れている。基板とワークサーフェスはひとつのコンデンサを形成するが、コンデンサの距離が小さいほど、わずかな電圧で、大きな電荷が蓄積することとなるからである。本発明では、微弱な電荷により破損するＦＥＴ素子が好ましく用いられるため、できるだけ電荷が蓄積しないようにすることが望ましいのである。基板支持部３２の基板を支持する高さ３３（例えば、水平方向に延在し支持柱が埋設されるワークサーフェスから基板までの高さ）としては、好ましくは１ｍｍ以上１０ｃｍ以下であり、より好ましくは３ｍｍ以上５ｃｍ以下、さらに好ましくは５ｍｍ以上３ｃｍ以下、特に好ましくは８ｍｍである。
その後、光検出手段及びＦＥＴのゲート電極が連結されている電極６２と、基板の周囲に設けられている電極６３との連結を切断する（ゲート・外部端子切断工程）。このようにして、本発明の回路が製造される。その後、回路を搭載した基板を、接地されず、ワークサーフェスから基板までの高さが、１ｍｍ以上１０ｃｍ以下となるようにする。ワークサーフェス２３と、基板とは距離が離れていることが好ましく、好ましくは１ｍｍ以上、より好ましくは３ｍｍ以上、さらに好ましくは５ｍｍ以上、特に好ましくは１ｃｍ以上離れている。基板とワークサーフェスはひとつのコンデンサを形成するが、コンデンサの距離が小さいほど、わずかな電圧で、大きな電荷が蓄積することとなるからである。本発明では、微弱な電荷により破損するＦＥＴ素子が好ましく用いられるため、できるだけ電荷が蓄積しないようにすることが望ましいのである。基板支持部３２の基板を支持する高さ３３（例えば、水平方向に延在し支持柱が埋設されるワークサーフェスから基板までの高さ）としては、好ましくは１ｍｍ以上１０ｃｍ以下であり、より好ましくは３ｍｍ以上５ｃｍ以下、さらに好ましくは５ｍｍ以上３ｃｍ以下、特に好ましくは８ｍｍである。
上記の製造方法は、従来の製造方法に比べ工程数が多くなるものの、電気的・熱的影響を少なくした環境においてＦＥＴと光検出器を接続するため、ＦＥＴを損傷せずに微弱光検出器を製造できる。
本発明では、ＧａＡｓ JＦＥＴを用いて誘電分極ノイズが発生する条件においても、５００ｎＶ√Ｈｚ＠１Ｈｚを実現した。応答速度は、１００ｋＨｚであった。ゲート入力容量が０．１ｐＦとしても単一電子が入力した場合１６００ｎＶの出力が得られる(M. Fujiwara, M. Sasaki, and M. Akiba, Appl. Phys. Lett. Vol. 80, No. 10 (2002).)。すなわち単一電子の入力でＳ／Ｎ比が1以上の読み出し回路を構築できる。なお、このＧａＡｓ JＦＥＴのゲート漏れ電流は、１秒あたり３電子であった。
液体ヘリウム冷却器内に光子数識別器を設置した。シングルモードファイバにレンズを組み合わせた光学系（焦点距離４ｍｍ 集光直径２０μｍ）により検出器まで信号光が導かれるようにした。このファイバは、固定用治具により検出器直上に位置するように固定した。先に説明した回路の製造方法にしたがって、基板上に回路を製造した。微弱光検出器をフッ化カルシウム基板上に設けた。微弱光検出器は、Ａｕ＋Ｃｒでパターニングされたフッ化カルシウム基板上にＩｎＧａＡｓ ＰＩＮ フォトダイオード（受光直径３０μｍ ）ＧａＡｓ−ＪＦＥＴ（D-mode、ジャンクションサイズ幅５μｍ長さ５０μｍ）を導電性ペーストにより固定し、作製した。各素子のパッドは、２５ミクロン直径の金線ワイヤーにより、パターニングされた電極に接続した。この基板は、フレーム固定用治具を介してＸＹステージにした。これにより基板は、クライオスタットワークサーフェイスのＧＮＤより７ｍｍ以上の距離をおいて実装され、なおかつ光軸合わせも可能とした。電荷リセット手段として、０．１ｍｍ直径の針（プローブ）がモータに接続され回転運動によりon offが可能となるものを用いた。また、回転トルクを補強するためにバネ付きソレノイドを接続した。なおリセット機構の針先はＧＮＤに接続されている。フッ化カルシウム基板上の電極からはコンスタンタン線により室温まで導かれ、室温読み出し回路に接続した。ＸＹステージ全体を覆うようにシールドを施し、迷光が検出器に入射することを防ぐと共に輻射光を防ぎシステム全体を４．２Ｋに冷却することを可能とした。
本発明の微弱光検出器は、４．２Ｋ程度に冷却された環境で動作する。すなわち、従来１００ｍＫ程度まで冷却しなければ、光子数を測定できるよう微弱光検出器は動作しなかった。しかし、本発明の微弱光検出器は、液体ヘリウムを用いて冷却すれば達成できる温度環境で光子数を測定できるので、応用が容易である。
また、本発明の微弱光検出器は、光子数を測定できるので、光情報技術や、光情報処理技術などに用いることができる。
さらに、本発明の微弱光検出器は、単一光子を検出できるので、量子光学実験のための実験装置などにも利用できる。
また、本発明の微弱光検出器は、光子数を測定できるので、光情報技術や、光情報処理技術などに用いることができる。
さらに、本発明の微弱光検出器は、単一光子を検出できるので、量子光学実験のための実験装置などにも利用できる。
１ 微弱光検出器
２ 光源
３ 光検出器
４ 積分型読み出し回路
５ 基板
６ 電界効果トランジスタ（ＦＥＴ）
６ａ ＦＥＴのゲート電極
６ｂ ＦＥＴのソース電極
６ｃ ＦＥＴのドレイン電極
７ 出力手段
８ 電荷リセット手段
９ 微弱光検出システム
１０ 変換手段
１１ 表示手段
２１ 基板支持部
２２ 支持柱
２３ ワークサーフェス
３１ ジャケット
３２ 基板支持部
３２ａ 基板支持部
３２ｂ 基板支持部
３３ 基板支持部の基板を支持する高さ
４１ コンデンサ
４２ 抵抗
４３ オペアンプ
４４ 抵抗
４５ 抵抗
４６ 抵抗
５１ 回転機構
５２ プローブ
５３ 接続部
５４ 昇降機構
６１〜６７ 基板上の電極
６８ 接続ポート
６９〜７２ 接続ポート上の電極
２ 光源
３ 光検出器
４ 積分型読み出し回路
５ 基板
６ 電界効果トランジスタ（ＦＥＴ）
６ａ ＦＥＴのゲート電極
６ｂ ＦＥＴのソース電極
６ｃ ＦＥＴのドレイン電極
７ 出力手段
８ 電荷リセット手段
９ 微弱光検出システム
１０ 変換手段
１１ 表示手段
２１ 基板支持部
２２ 支持柱
２３ ワークサーフェス
３１ ジャケット
３２ 基板支持部
３２ａ 基板支持部
３２ｂ 基板支持部
３３ 基板支持部の基板を支持する高さ
４１ コンデンサ
４２ 抵抗
４３ オペアンプ
４４ 抵抗
４５ 抵抗
４６ 抵抗
５１ 回転機構
５２ プローブ
５３ 接続部
５４ 昇降機構
６１〜６７ 基板上の電極
６８ 接続ポート
６９〜７２ 接続ポート上の電極
Claims (11)
- 光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路を基板上に有する光子数を計測できる微弱光検出器の製造方法であって、
前記光検出手段を基板に取り付け、光検出手段の電極の一端を基板の周囲に設けられた第１の電極と連結する光検出手段連結工程と、
ＦＥＴのゲート電極を、基板上に設けられた第２の電極であって、基板の周囲に設けられた第３の電極と連結されているものと連結し、ＦＥＴのソース電極、ドレイン電極を、それぞれ基板の周囲に設けられた第４の電極、及び第５の電極と連結するＦＥＴ−基板電極連結工程と、
光検出手段と連結された第１の電極と、ＦＥＴの各電極と連結された基板周囲の第３の電極、第４の電極、第５の電極を、微弱光検出器外の外部端子と接続可能な接続ポート上の電極と連結する外部電極連結工程と、
光検出手段の第１の電極以外の電極である第６の電極を、前記ＦＥＴのゲート電極が接続された第２の電極に連結する光検出手段・ゲート連結工程と、
光検出手段の第６の電極と前記ＦＥＴのゲート電極が連結されている第２の電極と、基板の周囲に設けられている第３の電極との連結を切断するゲート・外部端子切断工程と、
を含む、
水平方向に延在し基板を支持する支持柱が埋設されるワークサーフェスから基板までの高さが、１ｍｍ以上１０ｃｍ以下である微弱光検出器の製造方法。 - 前記光検出手段・ゲート連結工程終了後、前記ゲート・外部端子切断工程の前に、コンデンサや抵抗など回路に必要な素子を接続する請求項１に記載の微弱光検出器の製造方法。
- 前記光検出手段が、ＰＩＮフォトダイオード、又はアバランシェフォトダイオード（ＡＰＤ）のいずれかである請求項１に記載の微弱光検出器の製造方法。
- 前記ＦＥＴが、ＧａＡｓＪＦＥＴである請求項１に記載の微弱光検出器の製造方法。
- 光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、積分型読み出し回路である請求項１に記載の微弱光検出器の製造方法。
- 光検出手段と、電界効果トランジスタ（ＦＥＴとを含む回路が、バイアス電圧補償型電荷積分（ＣＴＩＡ）回路か、電荷積分増幅（ＣＩＡ）回路である請求項１に記載の微弱光検出器の製造方法。
- 光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、
ＦＥＴと、
ＦＥＴのゲート電極と連結された光検出手段と、
ＦＥＴのゲート電極と連結されたコンデンサと、
ＦＥＴのソース電極と連結された抵抗と、
ＦＥＴのソース電極と連結されたオペアンプとを含む回路である請求項１に記載の微弱光検出器の製造方法。 - 前記コンデンサの容量が、０．０１ｐＦ〜１ｐＦである請求項７に記載の微弱光検出器の製造方法。
- 前記コンデンサの面積が、０．１ｍｍ2〜１０ｍｍ2であり、その厚さが０．１ｍｍ〜０．５ｍｍである請求項７に記載の微弱光検出器の製造方法。
- 前記コンデンサを構成する誘電体が、石英ガラスを含む請求項７に記載の微弱光検出器の製造方法。
- 光検出手段と、電界効果トランジスタ（ＦＥＴ）とを含む回路が、
ＦＥＴと、
ＦＥＴのゲート電極と連結された光検出手段と、
ＦＥＴのソース電極と連結された抵抗と、
ＦＥＴのソース電極と前記抵抗を介して連結されたオペアンプと、
オペアンプのマイナス入力端子とオペアンプの出力端子とを連結する抵抗を含む回路である、
請求項１に記載の微弱光検出器の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003272456A JP4340751B2 (ja) | 2003-07-09 | 2003-07-09 | 微弱光検出器の製造方法 |
| US10/883,989 US7176439B2 (en) | 2003-07-09 | 2004-07-06 | Method for manufacturing photodetector for weak light |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003272456A JP4340751B2 (ja) | 2003-07-09 | 2003-07-09 | 微弱光検出器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033083A JP2005033083A (ja) | 2005-02-03 |
| JP4340751B2 true JP4340751B2 (ja) | 2009-10-07 |
Family
ID=34113745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003272456A Expired - Lifetime JP4340751B2 (ja) | 2003-07-09 | 2003-07-09 | 微弱光検出器の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7176439B2 (ja) |
| JP (1) | JP4340751B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7645638B2 (en) | 2006-08-04 | 2010-01-12 | Stats Chippac Ltd. | Stackable multi-chip package system with support structure |
| US7683467B2 (en) | 2006-12-07 | 2010-03-23 | Stats Chippac Ltd. | Integrated circuit package system employing structural support |
| US8067272B2 (en) | 2006-08-04 | 2011-11-29 | Stats Chippac Ltd. | Integrated circuit package system for package stacking and manufacturing method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2426575A (en) * | 2005-05-27 | 2006-11-29 | Sensl Technologies Ltd | Photon detector using controlled sequences of reset and discharge of a capacitor to sense photons |
| WO2009070143A1 (en) | 2007-11-30 | 2009-06-04 | Otis Elevator Company | Coordination of multiple elevator cars in a hoistway |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123180A (ja) | 1989-10-06 | 1991-05-24 | Fuji Photo Film Co Ltd | 固体撮像装置 |
| US5233180A (en) * | 1990-08-30 | 1993-08-03 | Fuji Electric Co., Ltd. | Light sensor having an integration circuit |
| JP3407396B2 (ja) | 1994-03-29 | 2003-05-19 | カシオ計算機株式会社 | 液晶表示素子 |
| JPH0832022A (ja) | 1994-07-15 | 1996-02-02 | Fuji Electric Co Ltd | 半導体装置の端子構造およびその接続用コネクタ |
| US5646573A (en) * | 1995-02-28 | 1997-07-08 | Anadigics, Inc. | Automatic gain-control transimpedence amplifier |
| US5929434A (en) | 1997-08-13 | 1999-07-27 | Rockwell Science Center, Llc | Ultra-low noise high bandwidth interface circuit for single-photon readout of photodetectors |
| US6229134B1 (en) * | 1998-10-13 | 2001-05-08 | Photobit Corporation | Using cascaded gain stages for high-gain and high-speed readout of pixel sensor data |
| JP3598377B2 (ja) | 2001-11-08 | 2004-12-08 | 独立行政法人情報通信研究機構 | 冷却式読み出し回路の低周波ノイズ削減方法 |
-
2003
- 2003-07-09 JP JP2003272456A patent/JP4340751B2/ja not_active Expired - Lifetime
-
2004
- 2004-07-06 US US10/883,989 patent/US7176439B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7645638B2 (en) | 2006-08-04 | 2010-01-12 | Stats Chippac Ltd. | Stackable multi-chip package system with support structure |
| US7915738B2 (en) | 2006-08-04 | 2011-03-29 | Stats Chippac Ltd. | Stackable multi-chip package system with support structure |
| US8067272B2 (en) | 2006-08-04 | 2011-11-29 | Stats Chippac Ltd. | Integrated circuit package system for package stacking and manufacturing method thereof |
| US7683467B2 (en) | 2006-12-07 | 2010-03-23 | Stats Chippac Ltd. | Integrated circuit package system employing structural support |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005033083A (ja) | 2005-02-03 |
| US7176439B2 (en) | 2007-02-13 |
| US20050029434A1 (en) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812464B1 (en) | Superconducting single photon detector | |
| US9478682B2 (en) | IR sensor package including a cover member and a sensor chip recessed into the package body | |
| US7692148B2 (en) | Thermal sensor with thermal barrier | |
| JPH112597A (ja) | 光学結合を利用した現場型粒子検出方法及びその装置 | |
| US20070138395A1 (en) | Sensor | |
| CN110121634A (zh) | 支持smd的红外热电堆传感器 | |
| CN101614594B (zh) | 超导单光子探测器及封装方法 | |
| CN217214722U (zh) | 热成像传感器、传感器以及热成像设备 | |
| Häußler et al. | Scaling waveguide-integrated superconducting nanowire single-photon detector solutions to large numbers of independent optical channels | |
| JP4340751B2 (ja) | 微弱光検出器の製造方法 | |
| CN110702220A (zh) | 一种中红外波段的超导纳米线单光子探测系统 | |
| US11551921B1 (en) | Miniaturized vacuum package and methods of making same | |
| JP3752547B2 (ja) | 中空実装型微弱光検出器 | |
| JP3760240B2 (ja) | 電荷リセット手段つき微弱光検出器 | |
| JP3760241B2 (ja) | 紫外線透過基板を用いた微弱光検出器 | |
| JP2023078591A (ja) | 光電気変換モジュールおよびそれを用いた光サンプリングオシロスコープ | |
| US6677570B1 (en) | Wide dynamic range optical power detector | |
| JP2002048649A (ja) | 測温計 | |
| Song et al. | Development of A Hermetically Packaged 13µm Pixel Pitch 6000-Element InGaAs Linear Array | |
| JP6660338B2 (ja) | 光検出器 | |
| CN115985911A (zh) | 半导体器件、半导体器件监控方法和半导体器件表征方法 | |
| Zhang et al. | Development of superconducting nanowire single-photon detector arrays for applications in SIMIT | |
| CN112097903A (zh) | 一种自对准超导纳米线单光子探测器件及其封装方法 | |
| US8803059B2 (en) | Sensor for determination of the incidence angle of radiation and method for measurement the incidence angle using such a sensor | |
| JP2001289711A (ja) | 光検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061201 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070105 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4340751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |