JP4343729B2

JP4343729B2 - 焦点検出用素子

Info

Publication number: JP4343729B2
Application number: JP2004040626A
Authority: JP
Inventors: 昌広中田; 智堀田
Original assignee: Hoya Corp
Current assignee: Hoya Corp
Priority date: 2003-02-18
Filing date: 2004-02-17
Publication date: 2009-10-14
Anticipated expiration: 2024-02-17
Also published as: JP2004272240A

Description

本発明は、カメラの焦点検出装置に適した焦点検出用素子に関する。

従来のＡＦ一眼レフカメラに搭載されている位相差方式のＣＣＤ焦点検出素子は、撮影光学系と焦点検出エリアに対応したラインセンサおよびモニタセンサを備えている（特許文献）。
特開2000-035530号公報

従来のＣＣＤ焦点検出素子を使用した焦点検出装置は、複数のモニタセンサのうち、全てのモニタセンサの積分が終了したときに積分終了信号を出力する構成であった。そのため、全てのモニタセンサについて、モニタ信号が積分終了値に達するまでの積分時間（受光時間）を検知するためには、ＣＣＤ焦点検出素子との間の通信によって得られる積分情報によって判断するしかなかった。
しかし、通信によって積分情報を得る場合は、被写体が高輝度で受光時間が短い場合は、積分時間に比して通信に要する時間が大きく、この時間によって積分時間の誤差が大きくなってしまう。

本発明は、前記従来の問題に鑑みてなされたもので、モニタセンサの最短積分終了の検知と、通信により各モニタセンサの積分終了情報の検知を同一の端子で可能にする焦点検出用素子を提供することを目的とする。

この目的を達成する本発明の焦点検出用素子は、それぞれが複数の画素を有し、各画素が受光した被写体光を光電変換して積分し、画像信号として出力する複数のラインセンサと、各ラインセンサに隣接して設けられ、隣接したラインセンサの積分値をモニタするモニタセンサと、所定の前記各ラインセンサおよびモニタセンサの積分動作を制御する制御回路と、前記制御回路が前記ラインセンサおよびモニタセンサに積分を開始させた後、前記各モニタセンサのモニタ信号がラインセンサの積分を終了させる所定の終了値に達したことを検知する検知手段とを備えた焦点検出用素子であって、前記制御回路は、前記検知手段がいずれかのモニタセンサのモニタ信号が最初に前記終了値に達したことを検知したときに第一の終了信号を第一の制御端子からカメラの制御手段に出力し、その後前記カメラの制御手段は前記第一の制御端子を介して前記制御回路と通信し、前記制御回路は、該通信を受けて、前記検知手段が検知した各モニタセンサの積分終了情報を順番に前記第一の制御端子から前記カメラの制御手段に出力することに特徴を有する。
この構成によれば、モニタセンサの最短積分時間の検知と、他のモニタセンサの積分終了情報を同一の端子を利用して検知できる。

また、前記制御回路は、前記第一の終了信号と前記積分終了情報とを選択して前記第一の制御端子に出力する選択手段を備える。

以上の説明から明らかな通り本発明の焦点検出用素子は、いずれかのモニタ信号が最初に所定の終了値に達したことを検知したときに第一の終了信号を第一の制御端子から出力し、その後この第一の制御端子から各モニタの積分終了信号を出力するので、同一の端子を使用して、最短の積分終了時間の正確な検知を可能にするとともに、他のモニタセンサの積分終了情報を正確に検知できる。

以下図面に基づいて本発明を説明する。図１は、本発明のＣＣＤ焦点検出素子を搭載する一眼レフカメラの概要をブロックで示す図である。

このＡＦ一眼レフカメラは、焦点検出用素子としてＣＣＤ焦点検出素子６１を備えたＡＦモジュール（焦点検出モジュール）６０を内蔵したカメラボディ１１と、このカメラボディ１１に着脱可能なＡＦ対応の撮影レンズ５１とを備えている。カメラボディ１１は、カメラボディ１１および撮影レンズ５１を総括的に制御するメインＣＰＵ３１を備えている。

撮影レンズ５１からカメラボディ１１内に入射した被写体光束は、大部分がメインミラー１３により、ファインダ光学系を構成するペンタプリズム１７に向かって反射され、ペンタプリズム１７で反射されてアイピースから射出する。ペンタプリズム１７から射出された被写体光束の一部は測光ＩＣ１８の受光素子に入射する。一方、メインミラー１３の中央部に形成されたハーフミラー部１４に入射した光束の一部はハーフミラー部１４を透過し、メインミラー１３の背面に設けられたサブミラー１５により下方に反射され、ＡＦモジュール６０に入射する。

測光ＩＣ１８は、受光量に応じて光電変換した電気信号を、周辺部制御用回路２１を介してメインＣＰＵ３１に測光信号として入力する。メインＣＰＵ３１は、測光信号およびフィルム感度情報等に基づいて所定の露出演算を実行し、露出用の適正シャッタ速度および絞り値を算出する。そして、これらのシャッタ速度および絞り値に基づいて絞り機構２２および露光機構２３を駆動してフィルムに露光する。さらに周辺部制御用回路２１は、撮影処理に際し、モータドライブ回路（モードラＩＣ）２４を介してミラーモータ２５を駆動してメインミラー１３をアップし、露光終了後にはミラーモータ２５を駆動してメインミラー１３をダウンし、フィルム巻上モータ２６を駆動してフィルムを１コマ分巻き上げる。

ＡＦモジュール６０は、いわゆる瞳分割位相差方式であって、複数のＣＣラインセンサを有するＣＣＤ焦点検出素子６１と、図示しないがＡＦ光学系として、撮像面と等価な焦点検出面において、複数の焦点検出エリア内に被写体像を形成する被写体光束を二分割に瞳分割して、対応するラインセンサ上に投影する光学系を備えている。ＣＣＤ焦点検出素子６１は、いわゆる瞳分割された一対の被写体光束をそれぞれ受光して積分する複数列のラインセンサＩと、各ラインセンサＩの受光光量をモニタ、つまり積分値をチェックするモニタセンサＭを備えている。各ラインセンサＩおよびモニタセンサＭは、ＣＣＤ焦点検出素子６１が備えた制御回路系により駆動制御される。制御回路系は、モニタセンサＭのモニタ電圧（出力電圧）が所定の閾値に達すると、そのモニタセンサＭに対応するラインセンサＩの積分を終了させる。そして、全てのラインセンサＩの積分を終了させると、ラインセンサＩが積分した電荷を、ラインセンサ毎に画素単位で逐一電圧に変換し、画素単位のビデオ信号として、メインＣＰＵ３１へ出力する。

メインＣＰＵ３１は、ＡＦモジュール６０（ＣＣＤ焦点検出素子６１）から入力した画像信号に基づいて所定の演算によりデフォーカス量を算出し、算出したデフォーカス量に基づいてＡＦモータ３３の回転方向および回転数（エンコーダ３７が出力するパルス数）をレンズ駆動量として算出する。そしてメインＣＰＵ３１は、その回転方向およびパルス数に基づき、ＡＦモータドライバ３２を介してＡＦモータ３３を駆動する。この駆動に際してメインＣＰＵ３１は、ＡＦモータ３３の回転に連動してエンコーダ３７が出力するパルスをカウンタ３１ｄによりカウントし、カウント値が上記パルス数に達したらＡＦモータ３３を停止させる。

一方、撮影レンズ５１には、レンズＣＰＵ５７と、焦点調節用レンズ５２を光軸方向に駆動するギアブロック５３と、撮影レンズ５１のマウント部に設けられた、カメラボディ１１のジョイント３５と着脱自在に連結するジョイント５５を備えている。ＡＦモータ３３の回転は、ギアブロック３４、ジョイント３５、５５を介してギアブロック５３に伝達され、ギアブロック５３を介して焦点調節用レンズ群５２を進退移動させる。

またメインＣＰＵ３１は、制御プログラム等をメモリしたＲＯＭ３１ａ、演算用、制御用の所定のデータを一時的にメモリするＲＡＭ３１ｂ、計時用のタイマー３１ｃ、カウンタ３１ｄ、ＡＦモジュール６０（ＣＣＤ焦点検出素子６１）から入力したＶＯＵＴ信号（画像信号／Video信号）をＡ／Ｄ変換するＡ／Ｄ変換器３１ｅ、ＶＭＳ信号をＤ／Ａ変換して出力するＤ／Ａ変換器３１ｆを内蔵し、ＥＥＰＲＯＭ３８が外部メモリ手段として接続されている。このＥＥＰＲＯＭ３８には、カメラボディ１１特有の各種定数、ＣＣＤ焦点検出素子６１が使用するモニタセンサＭ、ラインセンサＩに関するモードデータなどがメモリされている。

さらにメインＣＰＵ３１には、電源をオン／オフするメインスイッチＳＷＭ、自動焦点制御とマニュアル焦点制御とを切換える自動焦点スイッチＳＷＡＦ、レリーズ釦の半押しから全押しの間オンする測光スイッチＳＷＳおよび同レリーズ釦の全押しでオンするレリーズスイッチＳＷＲが接続されている。

測光スイッチＳＷＳがオンすると、メインＣＰＵ３１は、周辺部制御用回路２１を介して測光ＩＣ１８を起動し、被写体輝度を測定して露出演算を実行するとともに、ＡＦモジュール６０を起動して所定のラインセンサから積分信号を入力し、デフォーカス量を演算し、デフォーカス量に基づいてレンズ駆動量を演算し、演算したレンズ駆動量だけＡＦモータ３３を駆動する。

メインＣＰＵ３１は、設定されたＡＦ、露出、撮影などのモード、シャッタ速度、絞り値などを表示器３９に表示する。表示器３９は、通常、カメラボディ１１の外面およびファインダ視野内の２ヶ所に設けられた表示パネルを含む。

レンズＣＰＵ５７は、電気接点群５６、３６の接続を介してカメラボディ１１の周辺部制御用回路２１と接続されていて、この周辺部制御用回路２１を介してメインＣＰＵ３１との間で、開放、最大Ｆ値情報、焦点距離情報、レンズ位置（距離）情報などの所定のデータ通信を行う。

次に、この一眼レフカメラに搭載した、ＣＣＤ焦点検出素子６１の詳細について、さらに図２を参照して説明する。図２は、ＣＣＤ焦点検出素子６１の受光面６１ａ上のラインセンサＩおよびモニタセンサＭの配列の実施形態を示す図である。この実施形態は、機種ごとに予め設定される、実際のＡＦ処理において使用可能にするラインセンサＩおよびモニタセンサＭからなるセンサセットを複数の選択モードとして備えていて、搭載されたＡＦ光学系に適した選択モードが選択され、選択されたモードに含まれるラインセンサＩおよびモニタセンサＭについて、ＣＣＤ焦点検出素子６１の制御回路７１によって駆動制御ができる構成である。ＣＣＤ焦点検出素子６１の制御回路７１は、単一の回路基板８０上に形成されている。

受光面６１ａ上にはラインセンサＩとして、中央に、横方向に延びる３列の横ラインセンサＩ1、Ｉ2、Ｉ3が互いに上下方向に所定間隔で平行に配置され、これらのＩ1、Ｉ2、Ｉ3を上下に挟んで縦方向に延びる７列の縦ラインセンサＩ4、Ｉ5、Ｉ6、Ｉ7、Ｉ8、Ｉ9、Ｉ10が互いに横方向に所定間隔で平行に配置されている。この実施形態のラインセンサは、いわゆるＣＣＤラインセンサであって、長手方向に多数の受光素子が配置されている。

横ラインセンサＩ1〜Ｉ3は、受光面６１ａの中央より左半部が基準の領域である基準ブロック（基準ラインセンサＩ1a〜Ｉ3a）として識別され、右半分が参照の領域である参照ブロック（参照ラインセンサＩ1b〜Ｉ3b）として識別される。

各横ラインセンサＩ1〜Ｉ3は、それぞれの基準ラインセンサＩ1a〜Ｉ3a、参照ラインセンサＩ1b〜Ｉ3bがそれぞれ４個の基準領域（Ｉ1-1a〜Ｉ1-4a）〜（Ｉ3-1a〜Ｉ3-4a）、参照領域（Ｉ1-1b〜Ｉ1-4b）〜（Ｉ3-1b〜Ｉ3-4b）に識別され、各基準ラインセンサＩ1a〜Ｉ4aの各領域（Ｉ1-1a〜Ｉ1-4a）〜（Ｉ3-1a〜Ｉ3-4a）に隣接してモニタセンサ（Ｍ1-1、Ｍ1-2、Ｍ1-3、Ｍ1-4）〜（Ｍ3-1、Ｍ3-2、Ｍ3-3、Ｍ3-4）が配置されている。

これらの各モニタセンサ（Ｍ1-1〜Ｍ1-4）〜（Ｍ3-1〜Ｍ3-4）は独立して動作し、隣接する基準ラインセンサＩ1a〜Ｉ3aの各領域（Ｉ1-1a〜Ｉ1-4a）〜（Ｉ3-1a〜Ｉ3-4a）の受光量をモニタする。

各縦ラインセンサＩ4、Ｉ5、Ｉ6、Ｉ7、Ｉ8、Ｉ9、Ｉ10は、横ラインセンサＩ1、Ｉ2、Ｉ3の上方に位置するものが基準ブロック（基準ラインセンサＩ4a〜Ｉ10a）として識別され、下方に位置するものが参照ブロック（参照ラインセンサＩ4b〜Ｉ10b）として識別される。

各縦ラインセンサＩ4〜Ｉ10は、それぞれの各基準ラインセンサＩ4a〜Ｉ10a、参照ラインセンサＩ4b〜Ｉ10bが長手方向を二分割する２個の基準領域（Ｉ4-1a、Ｉ4-2a）〜（Ｉ10-1a、Ｉ10-2a）、参照領域（Ｉ4-1b、Ｉ4-2b）〜（Ｉ10-1b、Ｉ10-2b）に識別され、各基準ラインセンサＩ4a〜Ｉ10aの基準領域（Ｉ4-1a、Ｉ4-2a）〜（Ｉ10-1a、Ｉ10-2a）に隣接してモニタセンサ（Ｍ4-1、Ｍ4-2）〜（Ｍ10-1、Ｍ10-2）が配置されている。

これらの各モニタセンサ（Ｍ4-1、Ｍ4-2）〜（Ｍ10-1、Ｍ10-2）は独立して動作し、隣接する基準ラインセンサＩ4a〜Ｉ10aの各基準領域（Ｉ4-1a、Ｉ4-2a）〜（Ｉ10-1a、Ｉ10-2a）の受光量をモニタする。

このように構成された各ラインセンサＩ1〜Ｉ10は、複数の測距ゾーンについて瞳分割された各一対の被写体光束のうち、一方を基準ラインセンサＩ1a〜Ｉ10aで受光し、他方を参照ラインセンサＩ1b〜Ｉ10bで受光するように使用される。

さらにＣＣＤ焦点検出素子６１は、各ラインセンサＩ1〜Ｉ10にモニタセンサＭと反対側に隣接して平行に配置され、各ラインセンサＩ1〜Ｉ10が蓄積した電荷がラインセンサＩ1、Ｉ2、Ｉ3、Ｉ4〜Ｉ10単位で転送されるシフトレジスタ６２、６３、６４、６２１〜６２３、６３４〜６３１０、６４４〜６４１０を備えている。各ラインセンサＩ1〜Ｉ10の各フォトダイオードが光電変換し積分した電荷は、各ラインセンサＩ1〜Ｉ10毎に積分終了時に図示しないＳＴ（ストレージ）部に保持される。

全てのラインセンサＩ1〜Ｉ10の積分が終了すると、シフトレジスタ６２、６３、６４を経由して、電荷検出部６５からシリアルに読み出される。シフトレジスタ６２は直接電荷検出部６５に、シフトレジスタ６３はシフトレジスタ６２と合流して電荷検出部６５に接続されている。
なお、本実施例の縦ラインセンサＩ4〜Ｉ10は、基準ラインセンサＩ4a〜Ｉ10aの電荷はシフトレジスタ６３により、参照ラインセンサＩ4b〜Ｉ10bの電荷はシフトレジスタ６４により電荷検出部６５まで転送される。

図３には、このＣＣＤ焦点検出素子６１の回路基板８０上に形成された制御回路系の要部をブロックで示した。ＣＣＤ焦点検出素子６１の動作は、この回路基板８０上に形成された制御回路７１によって制御される。このＣＣＤ焦点検出素子６１は、この制御回路系によって、使用するラインセンサＩおよびモニタセンサＭの選択が可能なことに特徴を有する。制御回路７１は、メインＣＰＵ３１から指示を受けて動作する。この実施形態のＣＣＤ焦点検出素子６１は、メインＣＰＵ３１からのコマンドによって指定されたラインセンサＩとモニタセンサＭを制御回路７１が選択し、制御する。

次にこのＣＣＤ焦点検出素子６１の構成について説明するが、各ラインセンサＩおよびモニタセンサＭの基本的な動作は同一なので、ラインセンサＩおよびモニタセンサＭの具体的な動作は、ラインセンサＩ1（Ｉ1-1〜Ｉ1-4）および対応するモニタセンサＭ１（Ｍ1-1〜Ｍ1-4）に関して説明する。

制御回路７１は、積分を開始するときは、その直前に、ラインセンサＩ1をいわゆる掃き出し駆動して各画素（フォトダイオード）が蓄積した電荷を掃き出し、各画素単位で積分（電荷蓄積）を開始する。同時にモニタセンサＭ1-1〜Ｍ1-4もクリアして、モニタセンサＭ1-1〜Ｍ1-4による積分量モニタを開始する。各モニタセンサＭの出力電圧は、バッファを介してオートゲインコントローラＡＧＣで積分時間を制御する。各オートゲインコントローラＡＧＣは、メインＣＰＵ３１から出力されるＶＭＳ信号によって制御される。

オートゲインコントローラＡＧＣから出力されるモニタ信号は、制御回路７１およびモニタ出力選択回路７２に入力される。制御回路７１は、各モニタ信号が所定の積分終了閾値（積分終了値）に達したことを検知する検知手段としてのロジック（例えばオペアンプ）を内蔵し、いずれかのロジックの出力が変化したときに、選択回路７３を介して積分ＯＲ信号（第一の終了信号）をポートＴＩＮＴに出力する。このポートＴＩＮＴに出力された信号によりメインＣＰＵ３１は、いずれかのラインセンサＩが積分終了したことを検知する。本実施例において制御回路７１は、前記いずれかのロジックがハイレベルからローレベルに落ちたときに、選択回路７３に出力している積分ＯＲ信号をハイレベルからローレベルに落とす。なお、積分ＯＲ信号は、積分開始時はハイレベル信号である。

制御回路７１は、前記ロジックの出力が変化したとき、つまりモニタ信号が所定の閾値に達したときにそのモニタセンサＭに対応するラインセンサＩの積分を終了させる。積分の終了処理は、対応するラインセンサＩ1〜Ｉ10のＳＴ部への電荷の蓄積を終了することである。

また、モニタ出力選択回路７２に入力されたモニタセンサＭのモニタ信号は、一つずつ出力選択回路７０に出力され、出力選択回路７０を経由してポートＶＯＵＴから出力される。

メインＣＰＵ３１は、モニタセンサＭを指定するＤＡＴＡ信号をＣＣＤ焦点検出素子６１に出力する。ＣＣＤ焦点検出素子６１の制御回路７１は、メインＣＰＵ３１から指定されたモニタセンサＭのモニタ信号を、モニタ出力選択回路７２で選択し、出力選択回路７０を介してＶＯＵＴ信号としてメインＣＰＵ３１に出力する。同時に制御回路７１は、積分ＡＮＤ信号を、選択回路７４を介してポートＳＰから出力し、この積分ＡＮＤ信号をメインＣＰＵ３１はポートＴＲＩＧから入力し、“Ｌ”レベルになるまで入力したモニタ信号をＡ／Ｄ変換する。
メインＣＰＵ３１は、入力したモニタセンサＭのモニタ信号をＡ／Ｄ変換し、積分時間予測やゲイン（Gain）設定に利用する。

この実施形態のＣＣＤ焦点検出素子６１は、積分開始後、モニタ出力選択回路７２から択一的にモニタ信号を出力選択回路７０からＶＯＵＴ信号として出力する。全てのモニタセンサＭのモニタ信号が所定の閾値に達するか所定時間（最長積分時間）が経過するかいずれか早いときの後、つまり全てのＣＣＤラインセンサＩの積分が終了しまたは強制終了させた後は、ＣＣＤラインセンサＩから読み出した画像信号（Video信号）を出力選択回路７０を介してポートＶＯＵＴからＶＯＵＴ信号として出力する。

制御回路７１は、所定時間内に全てのモニタセンサＭのモニタ信号が閾値に達したことを検知したときは、選択回路７４を介して積分ＡＮＤ信号（第二の終了信号）をポートＳＰからメインＣＰＵ３１に出力する。全てのモニタセンサＭのモニタ信号が閾値に達する前に所定時間が経過したときは、制御回路７１はモニタ信号が閾値に達していない全てのモニタセンサＭに対応するラインセンサＩの積分を終了させて、積分ＡＮＤ信号（第二の終了信号）を選択回路７３を介してポートＳＰからメインＣＰＵ３１に出力する。

全てのラインセンサＩの積分が終了したら、各ラインセンサＩ1、Ｉ2、Ｉ3、Ｉ4〜Ｉ10の単位で、シフトレジスタ６２、６３、６４を介して、ラインセンサＩ1〜Ｉ10およびその画素単位で電荷を逐次転送し、電荷検出部６５で電圧信号に変換して出力する。

電荷単位の電圧信号を、アンプ（Gain AMP）６６で増幅してから、サンプルホールド回路（S/H）６７、クランプ回路６８でＯＢ電圧をクランプし、バッファ６９から、出力選択回路７０を介してポートＶＯＵＴからＶＯＵＴ信号（ビデオ信号）として出力する。メインＣＰＵ３１は、ポートＡ／Ｄから入力する。メインＣＰＵ３１は、入力したＶＯＵＴ信号を画素単位で、内蔵のＡ／Ｄ変換器３１ｅによりディジタル信号に変換し、内蔵のＲＡＭ３１ｂに順にメモリする。

以上のモニタ、積分および読み出し処理を、全てのモニタセンサＭおよびラインセンサＩについて実行できるが、この実施形態は、実行するラインセンサＩおよびモニタセンサＭのセット（選択モード）を任意に選択し、組み合わせることが可能である。つまり、選択モードにおいて指定されているラインセンサＩおよびモニタセンサＭについてのみ、モニタ、積分および読み出し処理を実行できる。さらに、選択モードで指定されたラインセンサＩおよびモニタセンサＭの中から、任意のラインセンサＩおよびモニタセンサＭについて、モニタ、積分および読み出し処理を実行できる。

図４には、メインＣＰＵ３１とＣＣＤ焦点検出素子６１のポートと送受信する信号の関係を示した。矢印方向に信号が送信される。

メインＣＰＵ３１ＣＣＤ焦点検出素子６１
チップイネーブル信号ＣＥＩＳＴ
シリアルクロックＳＣＫＲＳＴ
データ信号ＳＯＤＡＴＡ

メインＣＰＵ３１ＣＣＤ焦点検出素子６１
ゲイン設定信号Ｄ／ＡＶＭＳ

メインＣＰＵ３１ＣＣＤ焦点検出素子６１
ＳＩＴＩＮＴ積分ＯＲ信号／積分終了情報
（第一の制御端子）
積分ＯＲ信号；積分中はハイレベル
積分ＯＲ信号は、いずれかのモニタセンサＭが積分終了したときに、ハイからローに落ちて、選択回路７３が積分終了情報出力に切り替わる。その後メインＣＰＵ３１は、他のモニタセンサＭの積分終了情報をチェックして他のモニタセンサＭの積分時間を計測する。つまり積分終了情報チェックへの切替えは、ポートＴＩＮＴＩから積分ＯＲ信号が出力されたときである。

メインＣＰＵ３１ＣＣＤ焦点検出素子６１
ＴＲＩＧＳＰ積分ＡＮＤ信号／A/D同期信号
（第二の制御端子）
積分ＡＮＤ（全積分終了）信号；積分中はハイレベル
全てのモニタセンサＭが積分終了したときにハイからローに落ちて、選択回路７４がＡ／Ｄ同期信号出力に切り替わる。

メインＣＰＵ３１ＣＣＤ焦点検出素子６１
Ａ／ＤＶＯＵＴラインセンサ画像信号

次に、図５〜図７に示したタイミングチャートに従って、このメインＣＰＵ３１とＣＣＤ焦点検出素子６１の動作について説明する。

図５は、メインＣＰＵ３１が制御回路７１に通信する、メインＣＰＵ３１、制御回路７１間における通信設定に関するタイミングチャートである。メインＣＰＵ３１は、通信を開始するときに、ポートＣＥを立ち下げて、ポートＩＳＴにローレベルのチップイネーブル信号を出力する。制御回路７１は、ポートＩＳＴのレベルがローレベルに落ちると通信状態に移行し、ローレベルの間、通信可能状態を維持する。

次にメインＣＰＵ３１は、ポートＳＣＫからクロックパルスを出力する。制御回路７１は、クロックパルスをポートＲＳＴから入力し、入力したクロックパルスに同期して通信設定処理を開始する。

さらにメインＣＰＵ３１は、ポートＳＣＫのクロックパルスに同期して、ポートＳＯから１６ビット分のデータを出力する。制御回路７１は、１６ビット分のデータをポートＤＡＴＡから入力し、入力した１６ビット分のデータに基づいて、各制御、パラメータを設定する。

表１に、この通信設定によって送受信される１６ビット分のデータの内容の一実施例である制御コードおよび制御パラメータの実施例を示した。この実施例は、１６ビット中、１〜３ビットが制御コード番号を表し、４〜１６ビットが制御パラメータを表している。制御コード番号０は積分終了情報（ＡＧＣ＝２６）を、制御コード番号１、２はＡＧＣ自動終了個別禁止設定を、制御コード番号４は読み出しライン選択、転送速度、ゲイン設定を、制御コード番号５は積分開始／終了、ＡＧＣ選択、出力するモニタＭ選択、ＡＧＣ自動終了全禁止設定を、制御コード番号７はロジックリセット（デフォルト設定）をそれぞれ指定している。

制御パラメータの実施例を、表２、表３および表４に示した。
表２は制御コード番号１の内容であって、制御コード番号１はＡＧＣ自動終了禁止設定１を表していて、制御パラメータは、ラインセンサＩ1〜Ｉ4-1の中で禁止するモニタセンサＭを指定している。制御コード番号１により禁止されたモニタセンサＭおよび対応するラインセンサＩは使用されない。つまり、選択モードに含まれるラインセンサＩおよびモニタセンサＭの中から、例えば多点測距等において焦点検出に使用するラインセンサＩおよびモニタセンサＭを選択できる。なお、この実施形態では、全積分終了動作において積分終了処理される。

表３は制御コード番号２の内容であって、制御コード番号２はＡＧＣ自動終了禁止設定２を表している。その制御パラメータは、ラインセンサＩ4-2〜Ｉ10-2の中でＡＧＣ自動終了禁止をするモニタセンサＭを指定している。つまり、この制御コード番号２の制御パラメータでＡＧＣ自動終了禁止が指定されたモニタセンサＭおよび対応するラインセンサＩについては、使用されない。

表４は制御コード番号５の内容であって、制御コード５は、制御パラメータのビット４〜１６の内容に基づいて、積分開始／終了、ＡＧＣ選択、出力モニタ選択またはＡＧＣ自動終了全禁止を指定する。この実施例では、ビット４が０のとき積分開始、１のとき積分終了を指定する。ビット５〜７は選択モードであるＭＯＤＥ（Mode）１〜ＭＯＤＥ（Mode）５のいずれか一つを指定し、ビット８〜１２は、ＶＲＥＦ出力と、ラインセンサＩ1-1〜Ｉ10-2のいずれかと、ＡＧＣ黒出力の中からいずれか一つを選択し、ビット１３は０でＡＧＣ自動終了全禁止を指定する。

次に、この撮像素子６１の積分動作について、図６に示した全体シーケンスに関するタイミングチャートを参照して説明する。
（ａ）ポートＩＳＴから出力される通信設定選択パルスがローレベルに落ちて所定時間後にハイレベルに立ち上がる。通信設定選択パルスがローレベルに落ちている間に、ポートＲＳＴから入力する通信ＣＫパルスに同期してポートＤＡＴＡから通信データを入力する。ここでは、ＣＣＤ焦点検出素子６１のロジックをリセットする通信データ（制御コード番号７）を入力する。この通信データを受信した制御回路７１は、ロジックをリセットするとともに、各ラインセンサＩが蓄積した電荷を高速で掃き出させる。

（ｂ）次に、ポートＩＳＴの通信設定選択パルスがローレベルに落ちている間に、制御回路７１はロジックを標準設定に設定する通信データ（制御コード番号７）をポートＤＡＴＡから入力する。この通信データ（制御コード番号７）を入力した制御回路７１は、ロジックを標準設定に戻す。

（ｃ）制御コード番号１または２の制御パラメータに対応する処理は、必要に応じて積分開始前に設定する。つまり、例えば制御パラメータで指定されたＡＧＣ自動終了を禁止するオートゲインコントローラＡＧＣ（モニタセンサＭ）を設定する。

（ｄ）ポートＩＳＴの通信設定選択パルスがローレベルに落ちている間に、積分開始に関する通信データ（制御コード番号５）を受信する。この通信データ（制御コード５）を受信した制御回路７１は、指定されたＭＯＤＥ１〜ＭＯＤＥ５に対応するモニタセンサＭをリセットし、ポートＳＰをハイレベルに立ち上げてラインセンサＩに積分を開始させるとともに、積分開始をメインＣＰＵ３１に伝える。なお、本実施例では、ラインセンサＩは全て積分動作させる。

（ｅ）ポートＩＳＴがハイレベルに立ちあがると、ポートＴＩＮＴのレベルをハイレベルに立ち上げる。積分が開始されると、ポートＶＯＵＴから択一的に出力されるモニタセンサＭのモニタ信号（出力電圧）は、時間の経過とともに上昇する。
ＡＧＣ自動終了禁止を設定していないモニタセンサＭのいずれかが所定の閾値に達すると、制御回路７１から選択回路７３を介してポートＴＩＮＴからローレベルの積分ＯＲ信号（第一の終了信号）がメインＣＰＵ３１のポートＳＩに出力する。

（f）メインＣＰＵ３１は、ポートＳＩから積分ＯＲ信号（第一の終了信号）を入力すると、チップイネーブル信号をポートＣＥからＣＣＤ焦点検出素子６１のポートＩＳＴに出力する。ＣＣＤ焦点検出素子６１の制御回路７１は、入力したチップイネーブル信号によりモニタセンサＭのモニタ信号の積分情報をラッチし、出力選択回路７３からＳＯＵＴ信号として出力する。モニタセンサＭの積分終了状態を識別する信号は、積分中のモニタセンサＭはハイレベル、積分終了したモニタセンサＭはローレベルである。

（ｇ）ＡＧＣ自動終了を禁止していない全てのモニタセンサＭの出力電圧が所定の閾値に達すると、選択回路７４から積分ＡＮＤ信号が出力される。

（ｈ）ＡＧＣ自動終了禁止を設定していないラインセンサ、つまり使用するラインセンサＩ1、Ｉ2、Ｉ3、Ｉ4〜Ｉ10の中からいずれかが選択される。

（ｉ）ポートＩＳＴの立ち上がりに同期して、選択したラインセンサＩ1、Ｉ2、Ｉ3、Ｉ4〜Ｉ10のいずれかの読み出しが開始され、出力選択回路７０から画像信号がＶＯＵＴ信号として出力される。そして、ポートＳＰからは、選択回路７４を介してＡ／Ｄ同期信号が出力される。メインＣＰＵ３１は、このＡ／Ｄ同期信号に同期して、入力したＶＯＵＴ信号をＡ／Ｄ変換する。

以後、（ｈ）、（ｉ）の動作を、ラインセンサＩ1、Ｉ2、Ｉ3、Ｉ4〜Ｉ10のうち使用するラインセンサ全てについて任意の順番に実行し、全ての読み出しが終了すると、ＣＣＤ制御が終了する。

図７には、上記（ｆ）において、各モニタセンサＭの積分終了情報をメインＣＰＵ３１が入力する処理のタイミングチャートを示している。いずれかのモニタセンサＭの出力が所定の閾値に達すると、制御回路７１は、選択回路７３を介してポートＴＩＮＴから積分ＯＲ信号（ローレベル）を出力する。メインＣＰＵ３１は、ポートＳＩから積分ＯＲ信号を入力すると、ポートＣＥをローレベルに落として、制御回路７１のポートＩＳＴをローレベルに落とす。これにより制御回路７１は、ポートＲＳＴにパルスが入力される毎に順に、各モニタセンサＭの積分終了情報を、ポートＴＩＮＴから選択回路７３を介して出力する。図示実施例では積分終了情報を、ラインセンサＩ1-1〜Ｉ1-4、Ｉ2-1〜Ｉ2-4、〜Ｉ10-1、Ｉ10-2に対応するモニタセンサＭの順に出力する。

メインＣＰＵ３１は、最初にモニタセンサＭの出力が閾値に達したことを制御回路７１からの通信により検知できるので、通信を受けるまでの間は拘束されず、しかも被写体輝度が非常に高く、モニタセンサＭの出力が極めて短時間で閾値に達した場合も、ＣＣＤ撮像素子６１の制御回路７１のロジックによって各モニタセンサＭの出力を並列的に検知するので、全モニタセンサＭの出力を正確に検知し、対応する各ラインセンサＩについて正確な積分終了情報を得ることができる。
しかもこの実施形態では、同一のポートＴＩＮＴ、ＳＩ間の通信により、これらの積分終了情報を入力できるので、ポートを有効活用できる。

次に、このＣＣＤ焦点検出素子６１のラインセンサＩおよびモニタセンサＭの使用パターンの実施例について説明する。この実施例では、５種類の選択モードを備えている。各ＭＯＤＥ１〜５において使用するラインセンサＩとモニタセンサＭの対応の一例を、表５に示した。この表５において、「ＡＬＬ」は、横ラインセンサＩ1〜Ｉ3においてはそれぞれ４個全てのモニタセンサ（Ｍ1-1〜Ｍ1-4）〜（Ｍ3-1〜Ｍ3-4）、縦ラインセンサＩ4〜Ｉ10においてはそれぞれ２個全てのモニタセンサ（Ｍ4-1、Ｍ4-2）〜（Ｍ10-1、Ｍ10-2）のうち、最初に積分終了したモニタを有効とする意味がある。なお、ここではラインセンサをブロックＩ(Ｉ1〜Ｉ3)でまとめて「Ｍｘ」と指定しているが、ラインセンサＩ1〜
10毎に指定できるようにしてもよい。

図１０〜図１２には、ＭＯＤＥ１〜３で使用する、ＣＣＤ焦点検出素子６１のラインセンサＩおよびモニタセンサＭの使用パターンを示している。これらの図において、太い破線で囲んだ領域が使用ブロックである。表５では、例えばＭＯＤＥ１のブロック４において使用されていないセンサのモニタが「Ｍ3」で指定されている。ＡＦ光学系によっては、図１０の破線のようにセンサ境界の領域とはならず、センサＭ1-4ａの一部が使われることがあるので、そこで、センサＭ1-3ａが広げられたと想定し、モニタセンサはセンサＭ1-3ａ対応のモニタＭ3を共用しているからである。

図１０はＭＯＤＥ１に対応するＭＯＤＥ１パターンを示している。ＭＯＤＥ１パターンでは、３本の横ラインセンサＩ1〜Ｉ3は、それぞれ基準ブロックが１番目から３番目のブロック、参照ブロックが２番目〜４番目のブロック、つまり横ラインセンサ基準領域（Ｉ1-1a〜Ｉ1-3a）〜（Ｉ3-1a〜Ｉ3-3a）、横ラインセンサ参照領域（Ｉ1-2b〜Ｉ1-4b）〜（Ｉ3-2b〜Ｉ3-4b）を使用し、それぞれの領域に対応する３個のモニタセンサ（Ｍ1-1〜Ｍ1-3）〜（Ｍ3-1〜Ｍ3-3）を使用する。７本の縦ラインセンサＩ4〜Ｉ10は、それぞれ全領域（１番目および２番目）、つまり縦ラインセンサ基準領域（Ｉ4-1a、Ｉ4-2a）〜（Ｉ10-1a、Ｉ10-2a）、縦ラインセンサ参照領域（Ｉ4-1b、Ｉ4-2b）〜（Ｉ10-1b、Ｉ10-2b）を使用し、モニタセンサも、それぞれ全領域に対応する全モニタセンサ（Ｍ4-1、Ｍ4-2）〜（Ｍ10-1、Ｍ10-2）を使用する。
このＭＯＤＥ１パターンは、高精度の焦点検出を必要とする光学系、または比較的大型の光学系に適している。

ＭＯＤＥ２に対応するＭＯＤＥ２パターンを図１１に示した。このＭＯＤＥ２パターンでは、３本の横ラインセンサＩ1〜Ｉ3は、それぞれ２番目と３番目のブロック、つまり横ラインセンサ基準領域（Ｉ1-2a、Ｉ1-3a）〜（Ｉ3-2a、Ｉ3-3a）、横ラインセンサ参照領域（Ｉ1-2b、Ｉ1-3b）〜（Ｉ3-2b、Ｉ3-3b）を使用し、モニタセンサＭはそれぞれ２番目、３番目の領域に対応する２個のモニタセンサ（Ｍ1-2、Ｍ1-3）〜（Ｍ3-2、Ｍ3-3）を使用する。７本の縦ラインセンサＩ4〜Ｉ10は、両端を除く５本の縦ラインセンサＩ5〜Ｉ9について、それぞれ中央寄りの２番目の領域、つまり縦ラインセンサ基準領域（Ｉ5-2a）〜（Ｉ9-2a）、縦ラインセンサ参照領域（Ｉ5-1b）〜（Ｉ9-1b）を使用し、それぞれ２番目のモニタセンサＭ5-2〜Ｍ9-2を使用する。
このＭＯＤＥ２パターンは、中〜小型の光学系に適している。

ＭＯＤＥ３に対応するＭＯＤＥ３パターンを図１２に示した。このＭＯＤＥ３パターンでは、３本の横ラインセンサＩ1〜Ｉ3について、それぞれ基準ブロックは２番目〜４番目のブロック、参照ブロックは１番目〜３番目のブロック、つまり横ラインセンサ基準領域（Ｉ1-2a、Ｉ1-4a）〜（Ｉ3-2a、Ｉ3-4a）、横ラインセンサ参照領域（Ｉ1-1b、Ｉ1-3b）〜（Ｉ3-1b、Ｉ3-3b）を使用し、それぞれの領域に対応する３個のモニタセンサ（Ｍ1-2〜Ｍ1-4）〜（Ｍ3-2〜Ｍ3-4）を使用する。７本の縦ラインセンサＩ4〜Ｉ10およびモニタセンサＭ4〜Ｍ10は、いずれも使用しない。
このＭＯＤＥ３パターンは、小型の光学系に適している。

以上の使用パターンは一例であって、ＭＯＤＥ４、５に対応する使用パターンなど、さらに種々の光学系に応じて使用パターンを設定することができる。

図８には、このＭＯＤＥ１パターンに対応する、ファインダ視野上の焦点検出エリアの実施例を、図９にはＡＦ光学系の実施例を示した。
クイックリターン１５でＡＦモジュール６０方向に反射した被写体光束は、コンデンサレンズ８１で収束され、ミラー８２で光路をほぼ撮影レンズの光軸と平行な方向に偏向され、赤外カットフィルタ８３、補助レンズ８４を通る。各焦点検出エリアに対応して一対の開口が形成されたセパレータマスク８５の開口を通ってセパレートされた被写体光束が、セパレータレンズ８６の各レンズによって、ＣＣＤ焦点検出素子６１のラインセンサＩ上に被写体像を投影する。

次に、メインＣＰＵ３１がＣＣＤ焦点検出素子６１の制御回路７１との間で実行する積分処理について、図１３に示したフローチャートおよび図６、図７に示したタイミングチャートを参照して説明する。この積分処理は、メインＣＰＵ３１が、ポートＩＳＴをローレベルに立ち下げ、チップイネーブル信号ＣＥを出力して通信することによって制御する。なお、以下本明細書において、ステップは「Ｓ」と略する。

積分処理に入ると、まず、メインＣＰＵ３１は、制御コード番号１、２のＡＧＣ自動終了禁止設定１、２に対応するモニタセンサＭのＡＧＣ禁止通信を行い（Ｓ１０１）、ＡＧＣモード選択通信を行う（Ｓ１０２）。本実施形態では、ＭＯＤＥ１〜ＭＯＤＥ５の５種類のＡＧＣモードの中から選択可能に設定されている。この内、ＭＯＤＥ１〜ＭＯＤＥ３に対応するラインセンサＩのパターンは、図１０〜図１２に示した通りである。

次に、積分開始通信を実行するが、そのとき、ポートＳＰおよびポートＴＩＮＴはハイレベルに立ち上がる（Ｓ１０３）。この処理により、モニタセンサＭのモニタおよびラインセンサＩの積分が開始される。

次に、積分ＯＲ信号が出力されたかどうか（ポートＴＩＮＴがローレベルに落ちたかどうか）、つまりいずれかのモニタセンサＭの出力信号が所定の閾値に達したかどうかをチェックする（Ｓ１０４）。積分ＯＲ信号が出力されていないときは（Ｓ１０４；Ｎ）、最短積分時間を更新してＳ１０９に進む（Ｓ１０８、Ｓ１０９）。

積分ＯＲ信号が出力されていたときは（Ｓ１０４；Ｙ）、積分終了情報通信を実行し（Ｓ１０５）、積分中の使用ブロック（ラインセンサＩ）があるかどうかをチェックする（Ｓ１０６）。なお、「使用ブロック」とは、ＡＧＣ自動終了禁止がされていないラインセンサＩが含まれるブロックのことを意味する。
積分中のブロックが存在すれば（Ｓ１０６；Ｙ）、積分中のブロックの積分時間を更新してＳ１０９に進み（Ｓ１０７、Ｓ１０９）、積分中のブロックが存在しなければ（Ｓ１０６；Ｎ）、そのままＳ１０９に進む（Ｓ１０９）。
上記Ｓ１０４〜Ｓ１０８の処理は、積分時間を計測する処理である。計測した積分時間は、対数圧縮して、対数圧縮した積分時間をＡＧＣレベル補正に使用する。

Ｓ１０９では、モニタ信号をＡ／Ｄ変換する。そして、積分時間に応じてＡＧＣレベル補正をする（Ｓ１１０）。ＡＧＣレベル補正は、積分時間の長短にかかわらず、積分終了時の出力電圧を一定に保つための処理である。

全てのラインセンサＩについての積分が終了したかどうか、つまりポートＳＰがローレベルに落ちて積分ＡＮＤ信号が出力されたかどうかをチェックする（Ｓ１１１）。積分が全て終了していなければ（Ｓ１１１；Ｎ）、使用ブロック（ＭＯＤＥナンバーに対応するラインセンサ）の積分が終了したかどうかを終了情報によりチェックする（Ｓ１１２）。使用ブロックの積分が終了していなければ（Ｓ１１２；Ｎ）、Ｓ１０４に戻ってＳ１０４〜Ｓ１１１、Ｓ１１２の処理を繰り返す。

全てのラインセンサの積分が終了するか（Ｓ１１１；Ｙ）、使用ブロックの積分が全て終了したら（Ｓ１１１；Ｎ、Ｓ１１２；Ｙ）、積分終了通信を実行し（Ｓ１１３）、ＶＯＵＴ信号（Videoデータ）を入力し、ポートＳＰ信号に同期してＡ／Ｄ変換し、この処理を終了する（Ｓ１１４、ＲＥＴ）。
この積分処理は、所定時間毎に繰り返し実行される。

ＶＯＵＴ信号とＶＭＳ信号との関係を、図１５にグラフで示した。このグラフは、横軸が被写体の明るさのアペックス表示相当値Ｅｖ、縦軸がＶＯＵＴ信号を示している。

ＶＭＳ信号は、基準被写体輝度のときにモニタセンサＭが出力するモニタ信号が所定の積分終了値（閾値）になったときにラインセンサＩの積分値が所定の積分値になるように、本実施形態では増幅後のＶＯＵＴ信号が所定値になるように調整されている。しかし、ラインセンサＩとモニタセンサＭは、積分時間が長くなる（被写体が暗くなる）に従って、ＶＯＵＴ信号が所定値よりも小さくなってしまう特性を持っている（図１５（Ａ））。このままでは、高輝度の場合は高輝度部分の積分値が飽和してしまい、正確な位相差測定ができない。低輝度時には積分値が適正積分値よりも小さくなるので、ＣＣＤのダイナミックレンジを有効活用できなくなり、コントラストが得られなくなる。

そこで本実施形態では、被写体の明るさ、つまり積分時間の長短にかかわらず適正ＶＯＵＴ信号が所定値となるように、ＡＧＣの基準レベルとなるＶＭＳ信号を補正（調整）する（図１５（Ｂ））。Ｓ１１０がその補正処理であり、この積分時間補正によるＡＧＣレベル補正処理について、図１４に示したフローチャートおよび図１５を参照して説明する。

このＡＧＣレベル補正処理は、アペックス表示値（対数値）であるＥｖ＝１２相当の明るさを基準の明るさとし、この明るさでの積分終了時間１ｍＳ（１０２４μＳ）を基準として実際の積分時間を対数圧縮し、対数圧縮した時間に応じて、適正ＶＯＵＴ信号が一定になるようにＶＭＳ信号を補正する。

このＡＧＣレベル補正処理に入ると、まず、ＡＧＣ基準値を設定する（Ｓ２０１）。この基準値は、基準値電圧ＶＭＳである。
次に、アペックス表示値に対応するＥｖ値を最大値に、本実施例では１６に設定する（Ｓ２０２）。そして、積分時間が１２８μＳ以上かどうかをチェックする（Ｓ２０３）。以上であれば（Ｓ２０３；Ｙ）、積分時間を１／２倍し（Ｓ２０４）、Ｅｖ値から１減算してＳ２０３に戻る（Ｓ２０５、Ｓ２０３）。以上のループ処理を、積分時間が１２８μＳ未満になるまで繰り返す。このループ処理により、積分時間に応じたＥｖ値が求められる。なお、この実施形態ではＥｖ値の初期値（最大値）を１６に設定してあるので、積分時間が１２８μＳ未満、Ｅｖ１６以上の高輝度の場合はＥｖ値は１６のままとなる。

積分時間が１２８μＳ未満のときまたはＳ２０４の処理により１２８μＳ未満になった場合は（Ｓ２０３；Ｎ）、Ｅｖ′を、式
（Ｅｖ−１２）−（（積分時間／６４μＳ）の剰余）／６４
により演算する（Ｓ２０６）。
この式により、Ｓ２０２〜Ｓ２０５の処理で設定した現在のＥｖ値と基準Ｅｖ値（１２）との差を求めることができる。上記式において“（（積分時間／６４μＳ）の剰余）／６４”は、Ｓ２０３〜Ｓ２０５のループ処理で余った１Ｅｖに満たない部分の演算を行っている。ここでは、１／８Ｅｖまでを計算するようにしている。

そうして、基準電圧ＶＭＳを、式
ＶＭＳ−Ｅｖ′×補正値
によって補正し（Ｓ２０７）、補正した基準電圧ＶＭＳをＤ／Ａ変換して対応するオートゲインコントローラＡＧＣに印加してリターンする（Ｓ２０８、ＲＥＴ）。

このＡＧＣレベル補正処理により、被写体の明るさにかかわらず適正積分値の出力が一定になるように基準電圧ＶＭＳが調整されるので、各ラインセンサの最高出力電圧がカットされることなく、各ラインセンサのダイナミックレンジを有効に活用できる。
なお通常は、ＡＧＣレベル補正処理の各数値、例えばＳ２０１の基準値電圧ＶＭＳ、Ｓ２０２のＥｖ値、Ｓ２０３の１２８μＳ、Ｓ２０６の係数などは、ラインセンサＩの特性等に応じて予め設定され、製造時にＥＥＰＲＯＭ３８に書き込まれる。

以上の通り本発明の一実施形態であるＣＣＤ焦点検出素子６１は、ラインセンサおよびモニタセンサからなるセンサセットを複数備え、使用するセンサセットを、メインＣＰＵ３１とＣＣＤ焦点検出素子６１が備えた制御回路７１間の通信によって指定できるので、搭載するカメラの仕様、撮影光学系、焦点検出エリアの仕様に応じて、使用するラインセンサ、モニタセンサのセットを選択できる。つまり、同一のＣＣＤ焦点検出素子６１を、搭載する種々の機器の仕様に対応させることができる。

さらにこのＣＣＤ焦点検出素子６１は、各ラインセンサを複数の領域として識別可能に、かつ各領域毎にモニタセンサを設けて、各領域毎にモニタセンサを制御できるので、より細かい多数のパターンで使用することが可能になった。

本発明のＣＣＤ焦点検出素子を搭載する一眼レフカメラの概要をブロックで示す図である。本発明のＣＣＤ焦点検出素子のラインセンサの配置の実施形態を示す図である。同ＣＣＤ焦点検出素子上の制御回路の概略をブロックで示す図である。同ＣＣＤ焦点検出素子とカメラのＣＰＵ間の通信線を示す図である。同ＣＣＤ焦点検出素子の通信設定内容に関するタイミングチャートを示す図である。同ＣＣＤ焦点検出素子の全体動作に関するタイミングチャートを示す図である。同ＣＣＤ焦点検出素子の積分終了動作に関するタイミングチャートを示す図である。同ＣＣＤ焦点検出素子を使用した一眼レフカメラの焦点検出装置のファインダー像における焦点検出エリアの一実施例を示す図である。同ＣＣＤ焦点検出素子を使用した一眼レフカメラの焦点検出装置のＡＦ光学系の一実施例を示す図である。同ＣＣＤ焦点検出素子のラインセンサおよびモニタセンサの第１の使用例を示す図である。同ＣＣＤ焦点検出素子のラインセンサおよびモニタセンサの第２の使用例を示す図である。同ＣＣＤ焦点検出素子のラインセンサおよびモニタセンサの第３の使用例を示す図である。同ＣＣＤ焦点検出素子の積分処理をフローチャートで示す図である。同ＣＣＤ焦点検出素子のＡＧＣレベル補正処理をフローチャートで示す図である。同ＣＣＤ焦点検出素子の、被写体の明るさと出力電圧との関係をグラフで示す図であって、（Ａ）はＡＧＣレベル補正処理前、（Ｂ）はＡＧＣレベル補正処理後の図である。

符号の説明

１１カメラボディ
１３メインミラー
１４ハーフミラー部
１５サブミラー
３１メインＣＰＵ
３１ａＲＯＭ
３１ｂＲＡＭ
３１ｃ基準タイマー
３１ｄカウンタ
３２ＡＦモータドライバ
３３ＡＦモータ
３４ギアブロック
３５ジョイント
３７エンコーダ
３８ＥＥＰＲＯＭ
５１撮影レンズ
５２焦点調節用レンズ
５３ギアブロック
５５ジョイント
５７レンズＣＰＵ
６０ＡＦモジュール
６１ＣＣＤ焦点検出素子
６２６３６４シフトレジスタ
６２１〜６２３シフトレジスタ
６３４〜６３１０６４４〜６４１０シフトレジスタ
６５電荷検出部
７０出力選択回路（出力選択手段）
７１制御回路（制御手段、検知手段）
７２モニタ出力選択回路（モニタ選択手段）
７３選択回路
７４選択回路
８０回路基板
Ｉラインセンサ
Ｉ1 Ｉ2 Ｉ3 横ラインセンサ
Ｉ4 Ｉ5 Ｉ6 Ｉ7 Ｉ8 Ｉ9 Ｉ10 縦ラインセンサ
Ｍモニタセンサ
Ｍ1 Ｍ2 Ｍ3 Ｍ4 Ｍ5 Ｍ6 Ｍ7 Ｍ8 Ｍ9 Ｍ10 モニタセンサ

Claims

それぞれが複数の画素を有し、各画素が受光した被写体光を光電変換して積分し、画像信号として出力する複数のラインセンサと、
各ラインセンサに隣接して設けられ、隣接したラインセンサの積分値をモニタするモニタセンサと、
所定の前記各ラインセンサおよびモニタセンサの積分動作を制御する制御回路と、
前記制御回路が前記ラインセンサおよびモニタセンサに積分を開始させた後、前記各モニタセンサのモニタ信号がラインセンサの積分を終了させる所定の終了値に達したことを検知する検知手段とを備えた焦点検出用素子であって、
前記制御回路は、前記検知手段がいずれかのモニタセンサのモニタ信号が最初に前記終了値に達したことを検知したときに第一の終了信号を第一の制御端子からカメラの制御手段に出力し、その後前記カメラの制御手段は前記第一の制御端子を介して前記制御回路と通信し、前記制御回路は、該通信を受けて、前記検知手段が検知した各モニタセンサの積分終了情報を順番に前記第一の制御端子から前記カメラの制御手段に出力することを特徴とする焦点検出用素子。
前記制御回路は、前記第一の終了信号と前記積分終了情報とを選択して前記第一の制御端子に出力する選択手段を備えている請求項１記載の焦点検出用素子。