JP4344707B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4344707B2
JP4344707B2 JP2005048808A JP2005048808A JP4344707B2 JP 4344707 B2 JP4344707 B2 JP 4344707B2 JP 2005048808 A JP2005048808 A JP 2005048808A JP 2005048808 A JP2005048808 A JP 2005048808A JP 4344707 B2 JP4344707 B2 JP 4344707B2
Authority
JP
Japan
Prior art keywords
metal
melting point
free solder
semiconductor element
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005048808A
Other languages
English (en)
Other versions
JP2006237215A (ja
Inventor
靖 池田
正英 岡本
幸弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005048808A priority Critical patent/JP4344707B2/ja
Priority to US11/272,063 priority patent/US7274103B2/en
Priority to CN2005101289908A priority patent/CN1825578B/zh
Publication of JP2006237215A publication Critical patent/JP2006237215A/ja
Application granted granted Critical
Publication of JP4344707B2 publication Critical patent/JP4344707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/346Solder materials or compositions specially adapted therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering or brazing
    • B23K35/0233Sheets or foils
    • B23K35/0238Sheets or foils layered
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400°C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400°C
    • B23K35/264Bi as the principal constituent
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07351Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07355Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07636Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H10W72/3528Intermetallic compounds
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/353Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/621Structures or relative sizes of strap connectors
    • H10W72/622Multilayered strap connectors, e.g. having a coating on a lowermost surface of a core
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651Materials of strap connectors
    • H10W72/652Materials of strap connectors comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/871Bond wires and strap connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、モジュール基板にプリント基板を用い、半導体素子および受動部品とプリント基板が「鉛を含まない」(以下、Pbフリーと呼ぶ)の金属間化合物により接続された半導体モジュールおよびその製造方法に適用して有効な技術に関する。
本発明者が検討した技術として、従来の半導体モジュールに関しては、以下のような技術が考えられる。
図1および図2に、従来の形態の半導体モジュールの断面図を示す。半導体素子3および受動素子4がモジュール基板6上に接続されている。ワイヤ2によるワイヤボンディング後、モールド樹脂1あるいは封止用筐体10内の不活性ガス11により封止される。半導体モジュールのパッド7は、Sn−Ag−Cu系の中温Pbフリーはんだ8によりプリント基板9のパッド7にリフローはんだ付けされる。Sn−Ag−Cu系Pbフリーはんだの融点は約220℃と高く、リフロー接続の際に最高260℃まで加熱されることが想定される。そのため、温度階層を目的として半導体モジュール内部の半導体素子3および受動素子4の接続には、290℃以上の融点を有する高鉛はんだが使用される。そのため、半導体モジュールのモジュール基板6には、耐熱性の高いセラミック基板(Al23、AlN、Si34等)や金属基板(Al、Cu、Fe系等)が用いられている。しかしながら、これらのモジュール基板6は高コストであり、半導体パッケージの高コスト化につながる。また、セラミックおよび金属モジュール基板は、総じて重量が重く、厚さが厚いため、部品の重量増加および高背化にも繋がる。
安価で軽く、薄く低背化することが可能な基板には、半導体素子や受動素子をSn−Ag−Cu系はんだで搭載する際に使用するFR−4等のプリント基板がある。しかしながら、耐熱温度が300℃以下であるため、高鉛はんだ、Au−20Sn等の高融点はんだで接続すると、接続時の加熱により基板にダメージを与えて破壊してしまう。モジュール基板にプリント基板に用いるためには、2次実装を行う260℃以下で接続可能な材料で内部接続を行うことが望ましい。ただし、融点260℃以下のはんだで内部接続を行った場合、リフローはんだ付け時にはんだが再溶融してしまう。接続部周りが樹脂モールドされている場合、内部のはんだが再溶融すると、溶融による体積膨張により、図3に示すように、フラッシュと言ってモールド樹脂1とモジュール基板6の界面からはんだ8が漏れ出すことがある。漏れ出さないまでも、漏れ出そうと作用し、その結果、凝固後にはんだの中に大きなボイド12が形成されて不良品となる。
例えば、非特許文献1により、以下のことが報告されている。裏面にCr:0.03μm/Sn:2.5μm/Cu:0.1μmのメタライズを施したGaAsとCr:0.03μm/Cu:4.4μm/Au:0.1μmのメタライズを施した基板(Glass)を280℃で接続した後16〜24時間保持することにより、接続部を完全にCu3Sn化することにより接続部を高融点化することが可能である。また同様に、裏面にCr:0.03μm/In:3.0μm/Ag:0.5μmのメタライズを施したSiとCr:0.03μm/Au:0.05μm/Ag:5.5μm/Au:0.05μmのメタライズを施したSiを160〜200℃で接続した後、150℃で16〜24時間時効処理して接続部をAg−rich合金+Ag3In化することによって接続部を高融点化することが可能である。
また、非特許文献2において、以下のことが報告されている。Sn−3.5Ag:26μmのメタライズを施したNi−xCo(x=0.10)とはんだとNi−20Co:5μm/Au:1μmメタライズを施したコバールを240℃で接続し30分保持することによって、接続部を全て(Ni,Co)Sn2+(Ni,Co)3Sn4化して高融点化することが可能である。メタライズにCoを含むNi−20Coを用いることで、化合物の成長速度を促進することができる。
これらの方法を用いれば、260℃以下の温度で接続が可能で、ひとたび接続部が完全に高融点層になると、リフローはんだ付け時に260℃まで加熱されても接続部は再溶融せず、接続を保持することが可能である。
ウイリアムズ(Williams W.So)等、「ハイ テンペラチュア ジョイント マニュファクチュアド アット ロウ テンペラチュア(High Temperature Joints Manufactured at Low Temperature)」、プロシーディング オブ イーシーティーシー(Proceeding of ECTC)、1998年、p284 山本等、「Sn−Agはんだを用いたマイクロ接続部の金属間化合物化に関する研究」、MES2003の概要集、2003年10月、p45
ところで、前記のような半導体モジュールに関して、本発明者は、接続方式として、前記非特許文献1,2に記載の反応により化合物化することによる高融点化の技術の適用が図れるのではないかと考えた。しかしながら、上記2件の非特許文献1,2の技術においては、以下の点について配慮がなされていなかった。
非特許文献1,2の技術は、GaAsと基板(Glass)、SiとSi、コバールとコバールといった耐熱性の高い材料間の接続についてのみ触れている。そのため、280℃、240℃といった温度で、30min.以上の加熱により接続を行っている。これらの条件で、プリント基板に半導体素子および受動素子を接続すると、プリント基板が熱によるダメージを受けて破壊してしまうことが考えられる。
そこで、本発明の目的は、接続部に適用する260℃以下の融点を持つ材料を特定し、また、接続部に260℃以下のPbフリーはんだと反応して融点が260℃以上の化合物を形成する金属層を付与して反応界面を増加することで、プリント基板に対するダメージを低減することが可能な半導体装置の製造技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、半導体素子と、受動部品と、半導体素子および受動部品を接続したプリント基板とを有する半導体装置、および半導体素子および受動部品をプリント基板上に金属接合により接続する工程を有する半導体装置の製造方法に適用され、特に、半導体素子および受動部品とプリント基板との接続部において、260℃以下の融点を持つ材料にSn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系、Bi−In系といった融点が200℃以下の材料を適用することと、接続部に260℃以下のPbフリーはんだと反応して融点が260℃以上の金属間化合物を形成するCu、Ag、Ni、Auといった金属層を付与して反応界面を増加することを特徴とするものである。
また、本発明は、半導体素子と、半導体素子を接続したプリント基板とを有する半導体装置、および半導体素子をプリント基板上に金属接合により接続する工程を有する半導体装置の製造方法にも同様に適用され、少なくとも半導体素子がプリント基板に接続されている構成であればよい。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明によれば、半導体素子(および受動部品)をプリント基板に接続した半導体装置に関し、半導体素子(および受動部品)とプリント基板との接続部において、接続部に適用する260℃以下の融点を持つ材料を特定し、また、接続部に260℃以下のPbフリーはんだと反応して融点が260℃以上の化合物を形成する金属層を付与して反応界面を増加することで、プリント基板に対するダメージを低減することが可能となる。
(本発明の概念)
本発明による半導体装置の概念を、図4〜図7により説明する。本発明は、半導体素子(および受動部品)をプリント基板に接続した半導体装置において、以下に示す(1)〜(7)の特徴を有するものである。また、本発明は、半導体素子(および受動部品)をプリント基板上に金属接合により接続する半導体装置の製造方法において、以下に示す(8)〜(15)の特徴を有するものである。
(1)半導体素子(および受動部品)とプリント基板との接続部は、260℃以上の融点を有する金属と、260℃以上の融点を有する金属間化合物とからなる。接続部に2次実装時の260℃以下の融点を有する低融点相が残存すると、2次実装を行う際に低融点相が再溶融することにより、前述のフラッシュもしくは再溶融剥離が発生し、接続を保持することが出来ない場合がある。そこで、上記のように接続部を260℃の融点を有する金属と金属間化合物のみにすることで、2次実装時に接続を保持することが可能となる。
(2)接続部は、半導体素子(および受動部品)側から、260℃以上の融点を有する金属間化合物、260℃以上の融点を有する金属、260℃以上の融点を有する金属化合物の各層からなる。図4に、半導体素子3とプリント基板6aとの接続部15(金属間化合物13+高融点(260℃以上の融点)金属14)の断面図を示す。なお、プリント基板6aの表面には、詳細にはCuランドが形成されているが、図では省略している。金属層に260℃以下のPbフリーはんだと反応して金属間化合物を形成する金属を適用した場合、反応速度が速い金属を選ぶことで、接続の低温化、短時間化が可能となる。また、金属層に軟らかい材料や半導体素子とプリント基板の中間の熱膨張率を持つ金属を適用した場合、被接続材間の熱膨張率差により生じる熱応力を緩和し、半導体素子および接続部に発生するクラックを抑止することができる。
(3)接続部は、260℃以上の融点を有する金属間化合物と、260℃以上の融点を有する金属とが分散して存在する層からなる。図5に、半導体素子3とプリント基板6a(Cuランドは省略)との接続部15(金属間化合物13+高融点(260℃以上の融点)金属14)の断面図を示す。前記(2)と同様に、260℃以上の融点を有する金属に260℃以下のPbフリーはんだと反応して金属間化合物を形成する金属を適用した場合、反応界面を増加することにより、接続の低温化、短時間化が可能となる。また、軟らかい材料や半導体素子とプリント基板の中間の熱膨張率を持つ金属を適用した場合、被接続材間の熱膨張率差により生じる熱応力を緩和し、半導体素子および接続部に発生するクラックを抑止することができる。
(4)260℃以上の融点を有する金属間化合物は、融点260℃以下のSn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだのうちの少なくとも1つと、Cu、Ag、Ni、Auのうちの少なくとも1つの金属とがダイマウント接続時に反応して形成される。プリント基板の耐熱温度以下の融点を有する材料であるため、短時間の接続ではプリント基板を破壊することは無い。ただし、化合物化に時間がかかる場合、プリント基板にダメージが発生することがある。そのため、できるだけ低温で接続し、短時間で化合物化することを考える必要がある。前記(2)のように接続部が多層構造になる場合、接続部の金属間化合物層の厚さは、1〜20μmにする必要がある。1μm以下の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる。20μmより厚い場合、接続部を全化合物化するために長時間を要することになり、プリント基板へのダメージが問題となる。一方、前記(3)のように、金属間化合物と金属が分散して存在する場合、多層構造のように接続部の厚さを規定する必要はないが、金属の占める割合が接続部の10vol.%以下になると反応界面が十分に確保できず、短時間で接続部を高融点化することが困難になる。
(5)260℃以上の融点を有する金属は、融点260℃以下のSn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだと反応して金属間化合物を形成するCu、Ag、Ni、Auのうちの少なくとの1つからなる。前述したように、融点260℃以下のPbフリーはんだと、金属間化合物を形成する金属を接続部に付与することにより、反応界面を増加することが可能であり、接続の低温化および短時間化が可能となる。
(6)260℃以上の融点を有する金属は、Al、Zn、Mg、Cu/インバー合金/Cu複合材、Cu/Cu2O複合材、Cu−Mo合金、Ti、Mo、Wのうちの少なくとも1つに、融点260℃以下のSn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだと反応して金属間化合物を形成するCu、Ag、Ni、Auのうちの少なくとも1つのメタライズが形成されている。図6に、各金属の降伏応力とヤング率を示す。Al、Zn、Mgは、比較的軟らかい金属であり、熱応力が生じた際、これらの金属が塑性変形することによって、熱応力を緩和することにより、接続部の信頼性を確保することが可能となる。この金属の降伏応力の大きさは、75MPa以下であることが好ましい。降伏応力が100MPa以上の場合、熱応力を十分に緩衝できず、半導体素子および接続部にクラックが発生する場合がある。材料のヤング率には、大きく依存しないが、小さい程好ましい。一方、Cu/インバー合金/Cu複合材、Cu/Cu2O複合材、Cu−Mo合金、Ti、Mo、Wは、半導体素子とプリント基板の中間の熱膨張率を有しており、それによって発生した熱応力を緩和することができる。また、低融点のPbフリーはんだとこれらの金属が金属間化合物を形成しない場合、金属表面にCu、Ag、Ni、Auの層を設ける必要がある。
(7)半導体素子(および受動部品)とプリント基板との接続部は、260℃以上の融点を有する金属間化合物からなる。図7に、半導体素子3とプリント基板6a(Cuランドは省略)との接続部17(金属間化合物13)の断面図を示す。Sn−Zn、Sn−In、Sn−BiといったPbフリーはんだは、接続温度が200℃以下と低い。そのため、既出のような金属相により反応界面を増やさなくても短時間で化合物化が可能な場合がある。また、接続後の冷却時に発生する熱応力が小さいため、既出のような金属相を設けなくても十分な信頼性を有する場合がある。
(8)260℃以上の融点の金属層と反応により260℃以上の融点の金属間化合物を形成する融点が260℃以下の金属層が設けられる複合箔を、半導体素子(および受動部品)とプリント基板との間に介在させた状態で、複合箔を加熱することにより金属接合を形成する。
(9)260℃以上の融点を有する金属層は、Cu、Ag、Ni、Auのうちの少なくとも1つから形成される。反応により260℃以上の融点の金属間化合物を形成する融点が260℃以下の金属層は、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだのうちの少なくとも1つである。反応により260℃以上の融点の金属間化合物を形成する融点が260℃以上の金属層は、Cu、Ag、Ni、Auのうちの少なくとも1つの金属である。Pbフリーはんだは、プリント基板の耐熱温度以下の融点を有する材料であるため、短時間の接続ではプリント基板を破壊することは無い。ただし、化合物化に時間がかかる場合、プリント基板にダメージが発生することがある。そのため、できるだけ低温で接続し、短時間で化合物化することを考える必要がある。
(10)複合箔は、Cu、Ag、Ni、Auのうちの少なくとも1つの表面にめっきによって、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだのうちの少なくとも1つを形成することにより得られる。このとき、めっきの厚さは、1〜20μmにする必要がある。1μm以下の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる。20μmより厚い場合、接続部を全化合物化するために長時間を要することになり、プリント基板へのダメージが問題となる。
(11)複合箔は、Cu、Ag、Ni、Auのうちの少なくとも1つの表面にディップによって、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだのうちの少なくとも1つを形成することにより得られる。前記(10)と同様に、ディップの厚さは、1〜20μmにする必要がある。1μm以下の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる。20μmより厚い場合、接続部を全化合物化するために長時間を要することになり、プリント基板へのダメージが問題となる。
(12)プリント基板側に、260℃以上の融点の金属層と反応により260℃以上の融点の金属間化合物を形成する融点が260℃以下の金属層を設けて、半導体素子(および受動部品)をプリント基板の上に搭載した状態で加熱することにより金属接合を形成する。
(13)260℃以上の融点を有する金属層は、Cu、Ag、Ni、Auのうちの少なくとも1つから形成される。反応により260℃以上の融点の金属間化合物を形成する融点が260℃以下の金属層は、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだのうちの少なくとも1つである。反応により260℃以上の融点の金属間化合物を形成する融点が260℃以上の金属層は、Cu、Ag、Ni、Auのうちの少なくとも1つの金属である。Pbフリーはんだは、プリント基板の耐熱温度以下の融点を有する材料であるため、短時間の接続ではプリント基板を破壊することは無い。ただし、化合物化に時間がかかる場合、プリント基板にダメージが発生することがある。そのため、できるだけ低温で接続し、短時間で化合物化することを考える必要がある。
(14)プリント基板に形成される金属層は、Cu、Ag、Ni、Auのうちの少なくとも1つの表面にめっきによって、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだのうちの少なくとも1つにより形成される。このとき、めっきの厚さは、1〜20μmにする必要がある。1μm以下の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる。20μmより厚い場合、接続部を全化合物化するために長時間を要することになり、プリント基板へのダメージが問題となる。
(15)プリント基板に形成される金属層は、Cu、Ag、Ni、Auのうちの少なくとも1つの表面にディップによって、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだのうちの少なくとも1つにより形成される。前記(14)と同様に、ディップの厚さは、1〜20μmにする必要がある。1μm以下の場合、接続時に接続界面全域の濡れを確保することができず接続不良が生じる。20μmより厚い場合、接続部を全化合物化するために長時間を要することになり、プリント基板へのダメージが問題となる。
以下、前述した本発明の概念に基づいた、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、前述した図1および図2の従来の形態も含め、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図8は、本発明の実施の形態1に関わる半導体装置の断面図を示す。
本実施の形態に関わる半導体装置は、例えばパワー半導体モジュールに適用され、半導体素子3と、受動素子(受動部品)4と、半導体素子3および受動素子4を接続したプリント基板(モジュール基板)6aと、半導体素子3の電極とプリント基板6aの電極との間をワイヤボンディングするワイヤ2と、半導体モジュールを封止するモールド樹脂1などから構成される。この半導体モジュールは、プリント基板9に実装されて各種装置に組み込まれる。
この半導体モジュールの製造プロセスを下記に示す。例えば、半導体モジュールの内部接続が、前述した図7の接続部17の構造により行われる場合、モジュール基板に用いるプリント基板6aの半導体素子3および受動素子4の搭載部に、図9に示すように高融点金属20と260℃以下の融点を有するPbフリーはんだの低融点はんだ21の各層を設ける。これらの層は、めっきやディップ等の方法により形成する。
このプリント基板6aの搭載部に、半導体素子3および受動素子4をプリント基板6aにダメージを与えない温度で接続する。このとき、高融点金属20と低融点はんだ21を反応させて接続部17を化合物化して高融点化する。次に、半導体素子3の表面に形成された電極とプリント基板6a上に形成された電極との間をワイヤ2によりワイヤボンディングする。そして、エポキシ系樹脂等のモールド樹脂1を用いて封止する。以上のプロセスにより、半導体モジュールを製造することができる。
続いて、本実施の形態の半導体モジュールに関して、図10の実施例1〜3の条件で作製した半導体モジュール(各条件20個)について、内部接続時のプリント基板(FR−4)6aへのダメージの有無、最高温度260℃のリフロー試験における接続保持の可否について調査を行った。その結果を、図10に示す。
前述した図7の接続部17の構成を、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだと、Cu、Ag、Ni、Auの金属との金属間化合物のうち、一例として、実施例1ではSn−In(10μm)+Cu、実施例2ではSn−In(10μm)+Ag、実施例3ではSn−Zn(10μm)+Agとした。
この結果、実施例1〜3の全てにおいて、240℃10min.という接続条件では、プリント基板6aに異常は確認されなかった。また、240℃10min.という接続条件で、図11に示すように接続部17が全化合物化して金属間化合物が形成されていることを確認した。さらに、作製した半導体モジュールについて、最高温度260℃のリフロー試験を行った結果、全ての半導体モジュールにおいて、はんだ再溶融に伴うフラッシュ、再溶融剥離を抑止して接続を保持できることを確認した。
以上のことから、上記接続方式によりプリント基板6aをモジュール基板に適用することが可能であることが判明した。
よって、安価で軽量かつ部品の低背化が可能なプリント基板6aをモジュール基板に適用することができ、さらに、このプリント基板6aに対するダメージも抑止することができる。
(実施の形態2)
本発明の実施の形態2に関わる半導体装置は、前記実施の形態1で説明した図8の断面図と同様であり、異なる点は、半導体モジュールの内部接続に前述した図4の接続部15の構造を適用した点である。なお、前述した図5の接続部16の構造を適用した場合でも同様である。
この半導体モジュールの製造プロセスを下記に示す。半導体モジュールの内部接続が、前述した図4の接続部15の構造により行われる場合、図12に示す複合箔30をプリント基板6a上に供給する。この複合箔30は、高融点金属14の層の表面に融点が260℃以下のPbフリーはんだの低融点はんだ21の層を設けて作製する。また、図12の高融点金属14と低融点はんだ21が化合物を形成しない場合、高融点金属14と低融点はんだ21の間に、低融点はんだ21と化合物を形成する第2の高融点金属の層を設ける場合もある。これらの層は、めっきやディップ等の方法により形成する。
さらに、プリント基板6a上に複合箔30を供給した後、半導体素子3と受動素子4をその上に供給して接続する。このとき、高融点金属14と低融点はんだ21を反応させて接続部15を化合物化して高融点化する。次に、半導体素子3の表面に形成された電極とプリント基板6a上に形成された電極との間をワイヤ2によりワイヤボンディングする。そして、エポキシ系樹脂等のモールド樹脂1を用いて封止する。以上のプロセスにより、半導体モジュールを製造することができる。
続いて、本実施の形態の半導体モジュールに関して、前述した図10に示すように、実施例4〜6の条件で作製した半導体モジュール(各条件20個)について、内部接続時のプリント基板(FR−4)6aへのダメージの有無、最高温度260℃のリフロー試験における接続保持の可否について調査を行った。その結果を、図10に示す。
前述した図4の接続部15の構成を、Al、Zn、Mg、Cu/インバー合金/Cu複合材、Cu/Cu2O複合材、Cu−Mo合金、Ti、MoおよびWに、Sn、In、Sn−Ag系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系、Sn−Zn−Bi系、Sn−In系、In−Ag系、In−Cu系、Bi−Sn系およびBi−In系のPbフリーはんだと反応して金属間化合物を形成するCu、Ag、Ni、Auのメタライズのうち、一例として、実施例4ではSn−In(10μm)+Ag/Al(10μm)/Sn−In(10μm)+Ag、実施例5ではSn−In(10μm)/(Cu/インバー合金/Cu複合材)(100μm)/Sn−In(10μm)、実施例6ではSn−Zn(10μm)+Ag/Al(100μm)/Sn−Zn(10μm)+Agとした。
この結果、実施例4〜6の全てにおいて、240℃10min.という接続条件では、プリント基板6aに異常は確認されなかった。また、最高温度260℃のリフロー試験を行った結果、全ての半導体モジュールにおいて、はんだ再溶融に伴うフラッシュ、再溶融剥離を抑止して接続を保持できることを確認した。特に、高融点金属14に応力緩衝効果のあるAlやCICを適用しているので、前記実施例1〜3に比べて、熱衝撃に対する信頼性も高い。
以上のことから、上記接続方式によりプリント基板6aをモジュール基板に適用することが可能であることが判明した。
よって、安価で軽量かつ部品の低背化が可能なプリント基板6aをモジュール基板に適用することができ、さらに、このプリント基板6aに対するダメージも抑止することができる。
(本実施の形態に対する従来の形態)
前述した本発明の実施の形態1,2に対して、従来の形態(図1および図2)に関して、前述した図10に示すように、Pb−5Snはんだ(比較例1)、Au−20Snはんだ(比較例2)を用いてプリント基板上に半導体素子を接続して作製した半導体モジュール(各条件20個)について、内部接続時のプリント基板6へのダメージの有無、最高温度260℃のリフロー試験における接続保持の可否について調査を行った。その結果を、図10に示す。
この結果、比較例1,2においては、接続温度が300℃以上と高いため、前記実施例1〜6に比べて接続時間が1min.と短いにもかかわらず、全てのサンプルにおいて、プリント基板6が焦げて変色した。また、一部のプリント基板6では、基板の変形も確認された。
以上のことから、従来の形態においては、Pb−5Sn、Au−20Snといった高融点はんだを用いる場合、プリント基板6をモジュール基板として使用することが困難であることが判明した。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、図13に示すように、半導体モジュールの内部に、複数の半導体素子3が接続されているMCM(Multi Chip Module)についても、実施例と同様の接続方法が適用できる。
また、図14のように、ワイヤボンディングの替わりにストラップ18を用いた接続にも、実施例と同様の接続方法が適用できる。このとき、ストラップ18の接続部をめっきおよびディップ等で高融点金属と融点260℃以下のPbフリーはんだ層を設けること、あるいは複合箔30を用いて接続することにより、半導体素子3aとプリント基板6aとの間の接続と同様の接続方式を採ることができる。
また、図15のように、本接続技術により半導体素子3を搭載し、導電接着剤19により受動素子4を搭載するといった、本接続技術と導電接着剤の併用も可能である。
上記以外にも、本発明の適用について、SAWフィルタおよびRFモジュール等の封止部の接続にも本接続方法が適用できる。
本発明は、半導体モジュールに代表される半導体装置の、半導体素子および受動部品とプリント基板との接続に有効に使用することができる。
従来の形態の半導体モジュールを示す断面図である。 従来の形態の別の半導体モジュールを示す断面図である。 従来の形態の半導体モジュールにおいて、再溶融したはんだによるフラッシュを説明するための断面図である。 本発明の半導体モジュールにおいて、接続部を示す断面図である。 本発明の半導体モジュールにおいて、別の接続部を示す断面図である。 本発明の半導体モジュールにおいて、各種材料のヤング率と降伏応力を示す説明図である。 本発明の半導体モジュールにおいて、さらに別の接続部を示す断面図である。 本発明の実施の形態1に関わる半導体モジュールを示す断面図である。 本発明の実施の形態1に関わる半導体モジュールにおいて、プリント基板に高融点金属と低融点はんだの各層を設けたときを示す断面図である。 本発明の実施の形態1,2、従来の形態に関わる半導体モジュールにおいて、内部接続時のプリント基板へのダメージの有無、リフロー試験における接続保持の可否の調査結果を示す図である。 本発明の実施の形態1に関わる半導体モジュールにおいて、接続部が全化合物化して金属間化合物が形成されている状態の断面写真を示す図である。 本発明の実施の形態2に関わる半導体モジュールにおいて、複合箔を示す断面図である。 本発明の実施の形態において、適用例の半導体モジュールを示す断面図である。 本発明の実施の形態において、別の適用例の半導体モジュールを示す断面図である。 本発明の実施の形態において、さらに別の適用例の半導体モジュールを示す断面図である。
符号の説明
1…モールド樹脂、2…ワイヤ、3,3a…半導体素子、4…受動素子、5…高融点はんだ、6…モジュール基板、6a…プリント基板、7…パッド、8…中温Pbフリーはんだ、9…プリント基板、10…封止用筺体、11…不活性ガス、12…ボイド、13…金属間化合物、14…高融点金属、15〜17…接続部、18…ストラップ、19…導電接着剤、20…高融点金属、21…低融点はんだ、30…複合箔。

Claims (12)

  1. 半導体素子と、受動部品と、前記半導体素子および前記受動部品を接続したプリント基板とを有し、
    前記半導体素子および前記受動部品と前記プリント基板との接続部は、
    前記半導体素子および前記受動部品と前記プリント基板との間に、前記半導体素子および前記受動部品の側から、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、融点が260℃以上の金属層であるCu、Agのいずれか一方、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、を、この順で積層した複合箔を配置し、前記半導体素子および前記受動部品と前記複合箔と前記プリント基板とを加熱して生成されるものであって、
    前記接続部は、前記半導体素子および前記受動部品の側から、前記半導体素子および前記受動部品の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物、前記金属層の金属のうち化合物化せずに残った260℃以上の融点を有する金属、前記プリント基板の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物の各層からなることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記接続部の前記半導体素子および前記受動部品の側に配置された前記Pbフリーはんだである第一のPbフリーはんだと前記金属層の金属とが化合物化した金属間化合物、および、前記プリント基板の側に配置された前記Pbフリーはんだである第二のPbフリーはんだと前記金属層の金属とが化合物化した金属間化合物は、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn、前記金属層の金属がCuまたはAgの場合は、それぞれCu−Sn系化合物またはSn−Ag系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−Ag系、前記金属層の金属がCuの場合はCu−Sn系化合物またはAg−Sn系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−Ag系、前記金属層の金属がAgの場合はAg−Sn系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−Cu系、前記金属層の金属がCuの場合はCu−Sn系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−Cu系、前記金属層の金属がAgの場合はCu−Sn系化合物またはAg−Sn系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−Ag−Cu系、前記金属層の金属がCuまたはAgの場合はCu−Sn系化合物またはAg−Sn系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−In系、前記金属層の金属がCuまたはAgの場合はCu−Sn系化合物またはCu−In系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−In系、前記金属層の金属がAgの場合はCu−Sn系化合物またはAg−Sn系化合物またはAg−Sn−In系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−Bi系、前記金属層の金属がCuの場合はCu−Sn系化合物であり、
    前記第一のPbフリーはんだおよび前記第二のPbフリーはんだがSn−Bi系、前記金属層の金属がAgの場合はCu−Sn系化合物またはAg−Sn系化合物である、
    ことを特徴とする半導体装置。
  3. 請求項1記載の半導体装置において、
    前記複合箔の前記金属層の金属は、Al、Zn、Mg、Cu/インバー合金/Cu複合材、Cu/Cu O複合材、Cu−Mo合金、Ti、Mo、Wのいずれか一つにCu、Agのいずれか一方のメタライズを付加したものであることを特徴とする半導体装置。
  4. 半導体素子および受動部品をプリント基板上に金属接合により接続する工程を有し、
    前記工程は、前記半導体素子および前記受動部品の側から、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、融点が260℃以上の金属層であるCu、Agのいずれか一方、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、を、この順で積層した複合箔を、前記半導体素子および前記受動部品と前記プリント基板との間に介在させた状態で、前記複合箔を加熱することにより、前記半導体素子および前記受動部品の側から、前記半導体素子および前記受動部品の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物、前記金属層の金属のうち化合物化せずに残った260℃以上の融点を有する金属、前記プリント基板の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物の各層からなる前記金属接合を形成することを特徴とする半導体装置の製造方法。
  5. 請求項記載の半導体装置の製造方法において、
    前記複合箔は、前記金属層であるCu、Agのいずれか一方の表面にめっきによって、前記PbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つを形成することにより得られることを特徴とする半導体装置の製造方法。
  6. 請求項記載の半導体装置の製造方法において、
    前記複合箔は、前記金属層であるCu、Agのいずれか一方の表面にディップによって、前記PbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つを形成することにより得られることを特徴とする半導体装置の製造方法。
  7. 半導体素子および受動部品をプリント基板上に金属接合により接続する工程を有し、
    前記工程は、前記プリント基板側に、前記半導体素子および前記受動部品の側から、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、融点が260℃以上の金属層であるCu、Agのいずれか一方、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、を、この順で積層した複合箔を設けて、前記半導体素子および受動部品を前記プリント基板の上に搭載した状態で加熱することにより、前記半導体素子および前記受動部品の側から、前記半導体素子および前記受動部品の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物、前記金属層の金属のうち化合物化せずに残った260℃以上の融点を有する金属、前記プリント基板の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物の各層からなる前記金属接合を形成することを特徴とする半導体装置の製造方法。
  8. 請求項記載の半導体装置の製造方法において、
    前記複合箔は、前記金属層であるCu、Agのいずれか一方の表面にめっきによって、前記PbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つを形成することにより得られることを特徴とする半導体装置の製造方法。
  9. 請求項記載の半導体装置の製造方法において、
    前記複合箔は、前記金属層であるCu、Agのいずれか一方の表面にディップによって、前記PbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つを形成することにより得られることを特徴とする半導体装置の製造方法。
  10. 半導体素子と、前記半導体素子を接続したプリント基板とを有し、
    前記半導体素子と前記プリント基板との接続部は、
    前記半導体素子と前記プリント基板との間に、前記半導体素子の側から、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、融点が260℃以上の金属層であるCu、Agのいずれか一方、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、を、この順で積層した複合箔を配置し、前記半導体素子と前記複合箔と前記プリント基板とを加熱して生成されるものであって、
    前記接続部は、前記半導体素子の側から、前記半導体素子の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物、前記金属層の金属のうち化合物化せずに残った260℃以上の融点を有する金属、前記プリント基板の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物の各層からなることを特徴とする半導体装置。
  11. 半導体素子をプリント基板上に金属接合により接続する工程を有し、
    前記工程は、前記半導体素子の側から、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、融点が260℃以上の金属層であるCu、Agのいずれか一方、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、を、この順で積層した複合箔を、前記半導体素子と前記プリント基板との間に介在させた状態で、前記複合箔を加熱することにより、前記半導体素子の側から、前記半導体素子の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物、前記金属層の金属のうち化合物化せずに残った260℃以上の融点を有する金属、前記プリント基板の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物の各層からなる前記金属接合を形成することを特徴とする半導体装置の製造方法。
  12. 半導体素子をプリント基板上に金属接合により接続する工程を有し、
    前記工程は、前記プリント基板側に、前記半導体素子の側から、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、融点が260℃以上の金属層であるCu、Agのいずれか一方、融点が260℃以下のPbフリーはんだであるSn、Sn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−In、Bi−Snのいずれか一つ、を、この順で積層した複合箔を設けて、前記半導体素子を前記プリント基板の上に搭載した状態で加熱することにより、前記半導体素子の側から、前記半導体素子の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物、前記金属層の金属のうち化合物化せずに残った260℃以上の融点を有する金属、前記プリント基板の側に配置された前記Pbフリーはんだと前記金属層の金属とが化合物化した260℃以上の融点を有する金属間化合物の各層からなる前記金属接合を形成することを特徴とする半導体装置の製造方法。
JP2005048808A 2005-02-24 2005-02-24 半導体装置およびその製造方法 Expired - Fee Related JP4344707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005048808A JP4344707B2 (ja) 2005-02-24 2005-02-24 半導体装置およびその製造方法
US11/272,063 US7274103B2 (en) 2005-02-24 2005-11-14 Semiconductor device and manufacturing method thereof
CN2005101289908A CN1825578B (zh) 2005-02-24 2005-12-05 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005048808A JP4344707B2 (ja) 2005-02-24 2005-02-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006237215A JP2006237215A (ja) 2006-09-07
JP4344707B2 true JP4344707B2 (ja) 2009-10-14

Family

ID=36911825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048808A Expired - Fee Related JP4344707B2 (ja) 2005-02-24 2005-02-24 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US7274103B2 (ja)
JP (1) JP4344707B2 (ja)
CN (1) CN1825578B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4938346B2 (ja) * 2006-04-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5093235B2 (ja) * 2007-06-04 2012-12-12 株式会社村田製作所 電子部品装置およびその製造方法
JP2010103206A (ja) * 2008-10-22 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
TWI401825B (zh) 2009-11-27 2013-07-11 財團法人工業技術研究院 發光二極體晶片的固晶方法及固晶完成之發光二極體
US8348139B2 (en) * 2010-03-09 2013-01-08 Indium Corporation Composite solder alloy preform
JP5546067B2 (ja) * 2010-10-22 2014-07-09 パナソニック株式会社 半導体接合構造体および半導体接合構造体の製造方法
TWI461252B (zh) 2010-12-24 2014-11-21 村田製作所股份有限公司 A bonding method, a bonding structure, an electronic device, an electronic device manufacturing method, and an electronic component
JP5724638B2 (ja) * 2011-05-30 2015-05-27 日立金属株式会社 Pbフリーはんだ及びはんだ被覆導体並びにそれを用いた電気部品
DE102011083931A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einem elektronischen Substrat und einer Schichtanordnung umfassend ein Reaktionslot
CN103493190A (zh) * 2011-12-27 2014-01-01 松下电器产业株式会社 接合结构体
JP5943066B2 (ja) 2012-03-05 2016-06-29 株式会社村田製作所 接合方法および接合構造体の製造方法
JP2014190875A (ja) * 2013-03-27 2014-10-06 Hitachi Ltd 力学量測定装置およびその製造方法
WO2015040737A1 (ja) * 2013-09-20 2015-03-26 株式会社日立製作所 半導体素子の接合構造
DE102017004626B4 (de) * 2017-05-15 2025-08-14 Pfarr Stanztechnik Gmbh Bleifreie Lötfolie zum Diffusionslöten
US10700036B2 (en) * 2018-10-19 2020-06-30 Toyota Motor Engineering & Manufacturing North America, Inc. Encapsulated stress mitigation layer and power electronic assemblies incorporating the same
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
CN112453752A (zh) * 2020-11-30 2021-03-09 云南锡业集团(控股)有限责任公司研发中心 一种无铅低温锡基合金焊片
JP7553194B2 (ja) * 2020-12-23 2024-09-18 ミネベアパワーデバイス株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973932A (en) * 1997-02-14 1999-10-26 Pulse Engineering, Inc. Soldered component bonding in a printed circuit assembly
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
JP3735526B2 (ja) * 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Zn−Al系はんだを用いた製品
US20050275096A1 (en) * 2004-06-11 2005-12-15 Kejun Zeng Pre-doped reflow interconnections for copper pads

Also Published As

Publication number Publication date
US20060186550A1 (en) 2006-08-24
JP2006237215A (ja) 2006-09-07
CN1825578B (zh) 2010-07-21
CN1825578A (zh) 2006-08-30
US7274103B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
JP4344707B2 (ja) 半導体装置およびその製造方法
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP4609296B2 (ja) 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置
JP3736452B2 (ja) はんだ箔
CN102437130B (zh) 半导体装置及其制造方法
TWI284375B (en) Semiconductor device and manufacturing method for semiconductor device
KR102224535B1 (ko) 파워 모듈용 기판의 제조 방법
JP4262672B2 (ja) 半導体装置およびその製造方法
KR102154889B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
KR20150133194A (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP2002307188A (ja) Zn−Al系はんだを用いた製品
US7579677B2 (en) Semiconductor device and method for manufacturing thereof
CN108091582B (zh) 一种高功率密度复杂组合体系微波组件的装配方法
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
KR20160046808A (ko) 접합체 및 파워 모듈용 기판
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP5152125B2 (ja) 接続材料、接続材料の製造方法、および半導体装置
JP2002261104A (ja) 半導体装置および電子機器
JP4432541B2 (ja) 電子機器
WO2011030517A1 (ja) 接続材料、半導体装置及びその製造方法
JP4951932B2 (ja) パワーモジュール用基板の製造方法
JP5723523B2 (ja) 接続材料、接続材料の製造方法、半導体装置、半導体装置の製造方法、パワーモジュール
JP2007141948A (ja) 半導体装置
JP2009039769A (ja) 接合シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees