JP4351860B2 - 電圧制御増幅器およびそれを利用したステレオオーディオ信号制御装置 - Google Patents
電圧制御増幅器およびそれを利用したステレオオーディオ信号制御装置 Download PDFInfo
- Publication number
- JP4351860B2 JP4351860B2 JP2003113244A JP2003113244A JP4351860B2 JP 4351860 B2 JP4351860 B2 JP 4351860B2 JP 2003113244 A JP2003113244 A JP 2003113244A JP 2003113244 A JP2003113244 A JP 2003113244A JP 4351860 B2 JP4351860 B2 JP 4351860B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- voltage
- amplifier
- base
- overall gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005236 sound signal Effects 0.000 title claims description 19
- 239000000872 buffer Substances 0.000 claims description 39
- 238000003908 quality control method Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電圧制御増幅器（ＶＣＡ）およびそれを利用したステレオオーディオ信号制御装置（オーディオプロセッサ）に関するものである。
【０００２】
【従来の技術】
図５に従来のステレオオーディオ信号制御装置の構成を示す。Ａチャネル側には音質制御回路３２を挟んで入力側と出力側に電圧制御増幅器３１と電圧制御増幅器３３が接続され、Ｂチャンネル側にも同様に、音質制御回路３５を挟んで入力側と出力側に電圧制御増幅器３４と電圧制御増幅器３６が接続されている。前段の電圧制御増幅器３１，３４はダイナミックレンジ確保用、後段の電圧制御増幅器３３，３６はＳ／Ｎ確保用である。３７〜４０は制御バッファであり、制御バッファ３７は外部操作信号に応じて電圧制御増幅器３１，３３の電圧Ｖ２を制御することによりＡチャンネル側の音量と両チャンネル間のバランスを制御する。制御バッファ３８も外部操作信号に応じて電圧制御増幅器３４，３６の電圧Ｖ２を制御することによりＢチャンネル側の音量と両チャンネル間のバランスを制御する。制御バッファ３９はＡＧＣ信号に応じて電圧制御増幅器３１，３４の電圧Ｖ１を制御する。制御バッファ４０は電圧制御増幅器３３，３６の電圧Ｖ１を共通に制御する固定のバイアスを出力して基準音量を決める。
【０００３】
電圧制御増幅器３１，３３，３４，３６は同じ構成であるので、図６に電圧制御増幅器３１を代表してその回路構成を示す。この電圧制御増幅器３１は、非反転および反転の出力端子をもち出力側にアイドル電流が流れるＧｍ増幅器１、ＮＰＮの減衰側トランジスタＱ１，Ｑ４、ＮＰＮの増幅側トランジスタＱ２，Ｑ５、能動負荷としてのカレントミラー回路を構成するＰＮＰトランジスタＱ７，Ｑ８、同様のＰＮＰトランジスタＱ９，Ｑ１０、電圧／電流変換抵抗Ｒ１、反転バッファを構成する演算増幅器２、およびその帰還抵抗Ｒ２等からなる。電圧Ｖ１は減衰側の制御電圧であり、トランジスタＱ１，Ｑ４のベースに入力する。電圧Ｖ２は増幅側の制御電圧であり、トランジスタＱ２，Ｑ５のベースに入力する。
【０００４】
この電圧制御増幅器３１では、Ｇｍ増幅器１の出力側の吸込み電流の振り分け率を制御することで利得を制御する。すなわち、入力電圧Ｖinが負のときはＧｍ増幅器１の非反転出力端子（＋）が電流を吸い込むので、トランジスタＱ１，Ｑ２に流れる電流の比に応じた利得制御が行われ、また、入力電圧Ｖinが正のときはＧｍ増幅器１の反転出力端子（−）が電流を吸い込むので、トランジスタＱ４，Ｑ５に流れる電流の比に応じた利得制御が行われる。そして、制御電圧Ｖ１を高くすればトランジスタＱ１，Ｑ４の電流が増大して利得が減衰し、Ｖ２を高くすればトランジスタＱ２，Ｑ５の電流が増大して利得が増大する。
【０００５】
【発明が解決しようとする課題】
しかしながら、電圧制御増幅器３１，３３，３４，３６は２個の制御電圧Ｖ１，Ｖ２を入力するものであり、しかもＡチャンネル側の電圧制御増幅器３１，３３とＢチャンネル側の電圧制御増幅器３４，３６が制御バッファ３７と３８により別々に制御されるので、各制御バッファ３７，３８のもつオフセット電圧が最大１ｍＶであるとすれば、図５に示すステレオオーディオ信号制御装置では全体のオフセット電圧は最大で４ｍＶとなる。一般にバイポーラトランジスタを利用した電圧制御増幅器の利得制御特性は３ｍＶ／ｄＢであるので、最大約１．３ｄＢも両チャンネル間の利得のズレが生じてしまう。
【０００６】
本発明の目的は、ステレオオーディオ信号制御装置に適用したとき、制御バッファのオフセット電圧に依存する両チャンネル間の利得のズレを皆無にできるようにした電圧制御増幅器およびこれを利用したステレオオーディオ信号制御装置を提供することである。
【０００７】
【課題を解決するための手段】
請求項１にかかる発明は、ベースに印加する第１の制御電圧を増大させると全体の利得を減少させる第１のＮＰＮトランジスタ群と、ベースに印加する第２の制御電圧を増大させると全体の利得を増大させる第２のＮＰＮトランジスタ群とを具備する電圧制御増幅器において、ベースに印加する第３の制御電圧を増大させると全体の利得を減少させる第３のＮＰＮトランジスタ群を設けたことを特徴とする電圧制御増幅器とした。
【０００８】
請求項２にかかる発明は、ベースに印加する第１の制御電圧を減少させると全体の利得を減少させる第１のＰＮＰトランジスタ群と、ベースに印加する第２の制御電圧を減少させると全体の利得を増大させる第２のＰＮＰトランジスタ群とを具備する電圧制御増幅器において、ベースに印加する第３の制御電圧を減少させると全体の利得を減少させる第３のＰＮＰトランジスタ群を設けたことを特徴とする電圧制御増幅器とした。
【０００９】
請求項３にかかる発明は、ベースに印加する第１の制御電圧を増大させると全体の利得を減少させる第１のＰＮＰトランジスタおよび第１のＮＰＮトランジスタと、ベースに印加する第２の制御電圧を増大させると全体の利得を増大させる第２のＰＮＰトランジスタおよび第２のＮＰＮトランジスタとを具備する電圧制御増幅器において、ベースに印加する第３の制御電圧を増大させると全体の利得を減少させる第３のＮＰＮトランジスタと、ベースに印加する前記第３の制御電圧を反転させた電圧を増大させると全体の利得を減少させる第３のＰＮＰトランジスタを設けたことを特徴とする電圧制御増幅器とした。
【００１０】
請求項４にかかる発明は、請求項１，２又は３に記載の電圧制御増幅器を使用するステレオオーディオ信号制御装置であって、第１の電圧制御増幅器と第１の音質制御回路と第２の電圧制御増幅器が順にシリーズに接続された第１のチャンネル側と、第３の電圧制御増幅器と第２の音質制御回路と第４の電圧制御増幅器が順にシリーズに接続された第２のチャンネル側とを有するステレオオーディオ信号制御装置において、前記第１乃至第４の電圧制御増幅器の共通の第１の制御電圧として第１の制御バッファを介してバイアス信号を入力させ、前記第１乃至第４の電圧制御増幅器の共通の第２の制御電圧として第２の制御バッファを介して音量制御信号を入力させ、前記第１および第３の電圧制御増幅器の共通の第３の制御電圧として第３の制御バッファを介してＡＧＣ制御信号を入力させ、前記第２の電圧制御増幅器の第３の制御電圧として第４の制御バッファを介して第１のバランス信号を入力させ、前記第４の電圧制御増幅器の第３の制御電圧として第５の制御バッファを介して第２のバランス信号を入力させるようにしたことを特徴とするステレオオーディオ信号制御装置とした。
【００１１】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態の電圧制御増幅器の構成を示す回路図である。この電圧制御増幅器は、非反転および反転の出力端子をもち出力側にアイドル電流が流れるＧｍ増幅器１、制御電圧Ｖ１がベースに印加するＮＰＮの減衰側トランジスタＱ１，Ｑ４（第１のＮＰＮトランジスタ群）、制御電圧Ｖ２がベースに印加するＮＰＮの増幅側トランジスタＱ２，Ｑ５（第２のＮＰＮトランジスタ群）、制御電圧Ｖ３がベースに印加するＮＰＮの減衰側トランジスタＱ３，Ｑ６（第３のＮＰＮトランジスタ群）、能動負荷としてのカレントミラー回路を構成するＰＮＰトランジスタＱ７，Ｑ８、同様のＰＮＰトランジスタＱ９，Ｑ１０、電圧／電流変換抵抗Ｒ１、反転バッファを構成する演算増幅器２、その帰還抵抗Ｒ２等からなる。つまり、図１の電圧制御増幅器は、図６に示した従来の電圧制御増幅器において、トランジスタＱ１，Ｑ４に対してそれぞれ並列接続されるトランジスタＱ３，Ｑ６を追加し、そのベースに制御電圧Ｖ３を印加するようにしたものである。
【００１２】
この電圧制御増幅器では、入力電圧Ｖinが負のときはＧｍ増幅器１の非反転出力端子（＋）が電流を吸い込むので、トランジスタＱ１，Ｑ３とＱ２とに流れる電流の比に応じた利得制御が行われ、また、入力電圧Ｖinが正のときはＧｍ増幅器１の反転出力端子（−）が電流を吸い込むので、トランジスタＱ４，Ｑ６とＱ５とに流れる電流の比に応じた利得制御が行われる。
【００１３】
したがって、この電圧制御増幅器では、制御電圧Ｖ１又はＶ３を高くすると利得が減衰し、制御電圧Ｖ２を高くすると利得が増大する。
【００１４】
図２に図１に示した電圧制御増幅器を電圧制御増幅器１１，１３，１４，１６として使用したステレオオーディオ信号制御装置の構成を示す。Ａチャネル側にはＳ／Ｎ特性とダイナミックレンジ特性を確保するために音質制御回路１２を挟んで入力側と出力側に電圧制御増幅器１１と電圧制御増幅器１３が接続され、Ｂチャンネル側にも同様に、音質制御回路１５を挟んで入力側と出力側に電圧制御増幅器１４と電圧制御増幅器１６が接続されている。１７〜２１は制御バッファであり、制御バッファ１７は外部操作信号に応じて電圧制御増幅器１１，１３，１４，１６の電圧Ｖ２を制御することによりＡチャンネル側とＢチャンネル側の音量を同時に制御する。制御バッファ１８はＡＧＣ信号に応じて電圧制御増幅器１１，１４の電圧Ｖ３を制御する。制御バッファ１９は電圧制御増幅器１１，１３，１４，１６の電圧Ｖ１を共通に制御する固定のバイアスを出力して基準音量を決める。制御バッファ２０、２１は電圧制御増幅器１３，１６の電圧Ｖ３を個別に制御しチャンネルバランスを制御する。
【００１５】
各電圧制御増幅器１１，１３，１４，１６の電圧Ｖ１を制御バッファ１９の出力信号によって固定しておき、制御バッファ１７によって電圧Ｖ２を電圧Ｖ１よりも例えば低くしてゆくことにより、音量制御を行うことができる。チャンネルバランスは制御バッファ２０，２１により電圧制御増幅器１３，１６の電圧Ｖ３を制御電圧Ｖ１より例えば高くしてゆくことにより調整し、ＡＧＣは制御バッファ１８により電圧制御増幅器１１，１４の電圧Ｖ３を電圧Ｖ１よりも例えば高くしてゆくことにより制御できる。
【００１６】
ＡチャンネルとＢチャンネル間の利得のズレが問題となるのは、バランス制御が不十分な場合であるが、これは制御バッファ２０、２１により独立してバランス制御することで解消できる。なお、バランス制御を行わないときは、電圧制御増幅器１３，１６の電圧Ｖ３を、電圧Ｖ１のそれより十分低い電圧（４ＶT以上の差、ＶT：閾値電圧）に設定することで、トランジスタＱ３，Ｑ６の関与を無視することができる。
【００１７】
以上のように本実施形態の電圧制御増幅器を使用するステレオオーディオ信号制御装置は、音量制御は制御バッファ１７により、ＡＧＣ制御は制御バッファ１８により、固定値は制御バッファ１９により、それぞれＡチャンネルとＢチャンネルについて同時に行うことができるので、各制御バッファ１７〜１９に存在するオフセットの影響は皆無となる。
【００１８】
［第２の実施形態］
図３は第２の実施形態の電圧制御増幅器の構成を示す回路図であり、図１のＰＮＰトランジスタをＮＰＮトランジスタに、ＮＰＮトランジスタをＰＮＰトランジスタに置き換えたものである。この電圧制御増幅器は、非反転および反転の出力端子をもち出力にアイドル電流が流れるＧｍ増幅器３、制御電圧Ｖ１の反転電圧がベースに印加するＰＮＰの減衰側トランジスタＱ１１，Ｑ１４（第１のＰＮＰトランジスタ群）、制御電圧Ｖ２の反転電圧がベースに印加するＰＮＰの増幅側トランジスタＱ１２，Ｑ１５（第２のＰＮＰトランジスタ群）、制御電圧Ｖ３の反転電圧がベースに印加するＰＮＰの減衰側トランジスタＱ１３，Ｑ１６（第３のＮＰＮトランジスタ群）、能動負荷としてのカレントミラー回路を構成するＮＰＮトランジスタＱ１７，Ｑ１８、同様のＮＰＮトランジスタＱ１９，Ｑ２０、電圧／電流変換抵抗Ｒ１１、反転バッファを構成する演算増幅器４、その帰還抵抗Ｒ１２等からなる。
【００１９】
ここでは、電圧Ｖ１、Ｖ２，Ｖ３を、図１の電圧制御増幅器における場合と全く同様に制御する（この電圧の反転電圧が印加するので実際には反対方向に制御される）ことで、図１の電圧制御増幅器と全く同様に動作する。つまり、電圧Ｖ１又はＶ３を高くすると利得が減衰し、電圧Ｖ２を高くすると利得が増大する。また、この電圧制御増幅器は、図２に示したステレオオーディオ信号制御装置の電圧制御増幅器として第１の実施形態と同じように適用することができる。
【００２０】
［第３の実施形態］
図４は第３の実施形態の電圧制御増幅器の構成を示す回路図であり、コンプリメンタリ型の電圧制御増幅器に適用したものである。５，６は演算増幅器、７はバイアス電源、８は電流源、Ｒ２１は電圧／電流変換抵抗、Ｒ２２は帰還抵抗である。第１のＮＰＮトランジスタＱ２１、第２のＮＰＮトランジスタＱ２２、第３のＮＰＮトランジスタＱ２３は入力電圧Ｖｉが正のとき動作する。第１のＰＮＰトランジスタＱ２４、第２のＰＮＰトランジスタＱ２５、第３のＰＮＰトランジスタＮＰＮトランジスタＱ２６は入力電圧Ｖｉが負のとき動作する。トランジスタＱ２１，Ｑ２４のベースには制御電圧Ｖ１が、トランジスタＱ２２，Ｑ２５のベースには制御電圧Ｖ２が、トランジスタＱ２３のベースには制御電圧Ｖ３が、トランジスタＱ２６のベースには制御電圧Ｖ３を反転した電圧が印加する。
【００２１】
すなわち、この電圧制御増幅器は、抵抗Ｒ２１，Ｒ２２、演算増幅器５，６、バイアス電源７、電流源８、およびトランジスタＱ２１、Ｑ２２，Ｑ２４，Ｑ２５からなるよく知られたブラックマーの利得セルの構成に対して、トランジスタＱ２３，Ｑ２６を追加して、制御電圧Ｖ３とその反転電圧でこのトランジスタＱ２５，Ｑ２６を制御するようにしたものである。
【００２２】
この電圧制御増幅器では、入力電圧Ｖｉが正のときトランジスタＱ２１，Ｑ２３とＱ２２とに流れる電流の比に応じた利得制御が行われ、入力電圧Ｖｉが負のときトランジスタＱ２５，Ｑ２６とＱ２４とに流れる電流の比に応じた利得制御が行われる。すなわち、制御電圧Ｖ１，Ｖ３を高くすれば減衰、Ｖ２を高くすれば増幅となり、第１，第２の実施形態と全く同様に動作する。また、この電圧制御増幅器は、図２に示したステレオオーディオ信号制御装置の電圧制御増幅器として第１の実施形態と同じように適用することができる。
【００２３】
【発明の効果】
以上から本発明の電圧制御増幅器によれば、第１，第２の制御電圧の他に第３の制御電圧を用いるようにしたので、３個の制御電圧で利得を制御することができる。このため、ステレオオーディオ信号制御装置にこの電圧制御増幅器を適用するとき、音量制御用、ＡＧＣ制御用、固定バイアス印加用等の制御バッファは両チャンネルに共通のバッファとしてそれぞれ使用できるので、これらの制御バッファのオフセットの影響を皆無にできる。
【図面の簡単な説明】
【図１】 第１の実施形態の電圧制御増幅器の構成を示す回路図である。
【図２】 図１の電圧制御増幅器を使用したステレオオーディオ信号制御装置のブロック図である。
【図３】 第２の実施形態の電圧制御増幅器の構成を示す回路図である。
【図４】 第３の実施形態の電圧制御増幅器の構成を示す回路図である。
【図５】 従来のステレオオーディオ信号制御装置のブロック図である。
【図６】 従来の電圧制御増幅器の構成を示す回路図である。
【符号の説明】
１、３：Ｇｍ増幅器、２，４，５，６：演算増幅器
１１，１３，１４，１６：電圧制御増幅器
１２，１５：音質制御回路
１７，１８，１９，２０，２１：制御バッファ
【発明の属する技術分野】
本発明は、電圧制御増幅器（ＶＣＡ）およびそれを利用したステレオオーディオ信号制御装置（オーディオプロセッサ）に関するものである。
【０００２】
【従来の技術】
図５に従来のステレオオーディオ信号制御装置の構成を示す。Ａチャネル側には音質制御回路３２を挟んで入力側と出力側に電圧制御増幅器３１と電圧制御増幅器３３が接続され、Ｂチャンネル側にも同様に、音質制御回路３５を挟んで入力側と出力側に電圧制御増幅器３４と電圧制御増幅器３６が接続されている。前段の電圧制御増幅器３１，３４はダイナミックレンジ確保用、後段の電圧制御増幅器３３，３６はＳ／Ｎ確保用である。３７〜４０は制御バッファであり、制御バッファ３７は外部操作信号に応じて電圧制御増幅器３１，３３の電圧Ｖ２を制御することによりＡチャンネル側の音量と両チャンネル間のバランスを制御する。制御バッファ３８も外部操作信号に応じて電圧制御増幅器３４，３６の電圧Ｖ２を制御することによりＢチャンネル側の音量と両チャンネル間のバランスを制御する。制御バッファ３９はＡＧＣ信号に応じて電圧制御増幅器３１，３４の電圧Ｖ１を制御する。制御バッファ４０は電圧制御増幅器３３，３６の電圧Ｖ１を共通に制御する固定のバイアスを出力して基準音量を決める。
【０００３】
電圧制御増幅器３１，３３，３４，３６は同じ構成であるので、図６に電圧制御増幅器３１を代表してその回路構成を示す。この電圧制御増幅器３１は、非反転および反転の出力端子をもち出力側にアイドル電流が流れるＧｍ増幅器１、ＮＰＮの減衰側トランジスタＱ１，Ｑ４、ＮＰＮの増幅側トランジスタＱ２，Ｑ５、能動負荷としてのカレントミラー回路を構成するＰＮＰトランジスタＱ７，Ｑ８、同様のＰＮＰトランジスタＱ９，Ｑ１０、電圧／電流変換抵抗Ｒ１、反転バッファを構成する演算増幅器２、およびその帰還抵抗Ｒ２等からなる。電圧Ｖ１は減衰側の制御電圧であり、トランジスタＱ１，Ｑ４のベースに入力する。電圧Ｖ２は増幅側の制御電圧であり、トランジスタＱ２，Ｑ５のベースに入力する。
【０００４】
この電圧制御増幅器３１では、Ｇｍ増幅器１の出力側の吸込み電流の振り分け率を制御することで利得を制御する。すなわち、入力電圧Ｖinが負のときはＧｍ増幅器１の非反転出力端子（＋）が電流を吸い込むので、トランジスタＱ１，Ｑ２に流れる電流の比に応じた利得制御が行われ、また、入力電圧Ｖinが正のときはＧｍ増幅器１の反転出力端子（−）が電流を吸い込むので、トランジスタＱ４，Ｑ５に流れる電流の比に応じた利得制御が行われる。そして、制御電圧Ｖ１を高くすればトランジスタＱ１，Ｑ４の電流が増大して利得が減衰し、Ｖ２を高くすればトランジスタＱ２，Ｑ５の電流が増大して利得が増大する。
【０００５】
【発明が解決しようとする課題】
しかしながら、電圧制御増幅器３１，３３，３４，３６は２個の制御電圧Ｖ１，Ｖ２を入力するものであり、しかもＡチャンネル側の電圧制御増幅器３１，３３とＢチャンネル側の電圧制御増幅器３４，３６が制御バッファ３７と３８により別々に制御されるので、各制御バッファ３７，３８のもつオフセット電圧が最大１ｍＶであるとすれば、図５に示すステレオオーディオ信号制御装置では全体のオフセット電圧は最大で４ｍＶとなる。一般にバイポーラトランジスタを利用した電圧制御増幅器の利得制御特性は３ｍＶ／ｄＢであるので、最大約１．３ｄＢも両チャンネル間の利得のズレが生じてしまう。
【０００６】
本発明の目的は、ステレオオーディオ信号制御装置に適用したとき、制御バッファのオフセット電圧に依存する両チャンネル間の利得のズレを皆無にできるようにした電圧制御増幅器およびこれを利用したステレオオーディオ信号制御装置を提供することである。
【０００７】
【課題を解決するための手段】
請求項１にかかる発明は、ベースに印加する第１の制御電圧を増大させると全体の利得を減少させる第１のＮＰＮトランジスタ群と、ベースに印加する第２の制御電圧を増大させると全体の利得を増大させる第２のＮＰＮトランジスタ群とを具備する電圧制御増幅器において、ベースに印加する第３の制御電圧を増大させると全体の利得を減少させる第３のＮＰＮトランジスタ群を設けたことを特徴とする電圧制御増幅器とした。
【０００８】
請求項２にかかる発明は、ベースに印加する第１の制御電圧を減少させると全体の利得を減少させる第１のＰＮＰトランジスタ群と、ベースに印加する第２の制御電圧を減少させると全体の利得を増大させる第２のＰＮＰトランジスタ群とを具備する電圧制御増幅器において、ベースに印加する第３の制御電圧を減少させると全体の利得を減少させる第３のＰＮＰトランジスタ群を設けたことを特徴とする電圧制御増幅器とした。
【０００９】
請求項３にかかる発明は、ベースに印加する第１の制御電圧を増大させると全体の利得を減少させる第１のＰＮＰトランジスタおよび第１のＮＰＮトランジスタと、ベースに印加する第２の制御電圧を増大させると全体の利得を増大させる第２のＰＮＰトランジスタおよび第２のＮＰＮトランジスタとを具備する電圧制御増幅器において、ベースに印加する第３の制御電圧を増大させると全体の利得を減少させる第３のＮＰＮトランジスタと、ベースに印加する前記第３の制御電圧を反転させた電圧を増大させると全体の利得を減少させる第３のＰＮＰトランジスタを設けたことを特徴とする電圧制御増幅器とした。
【００１０】
請求項４にかかる発明は、請求項１，２又は３に記載の電圧制御増幅器を使用するステレオオーディオ信号制御装置であって、第１の電圧制御増幅器と第１の音質制御回路と第２の電圧制御増幅器が順にシリーズに接続された第１のチャンネル側と、第３の電圧制御増幅器と第２の音質制御回路と第４の電圧制御増幅器が順にシリーズに接続された第２のチャンネル側とを有するステレオオーディオ信号制御装置において、前記第１乃至第４の電圧制御増幅器の共通の第１の制御電圧として第１の制御バッファを介してバイアス信号を入力させ、前記第１乃至第４の電圧制御増幅器の共通の第２の制御電圧として第２の制御バッファを介して音量制御信号を入力させ、前記第１および第３の電圧制御増幅器の共通の第３の制御電圧として第３の制御バッファを介してＡＧＣ制御信号を入力させ、前記第２の電圧制御増幅器の第３の制御電圧として第４の制御バッファを介して第１のバランス信号を入力させ、前記第４の電圧制御増幅器の第３の制御電圧として第５の制御バッファを介して第２のバランス信号を入力させるようにしたことを特徴とするステレオオーディオ信号制御装置とした。
【００１１】
【発明の実施の形態】
［第１の実施形態］
図１は本発明の第１の実施形態の電圧制御増幅器の構成を示す回路図である。この電圧制御増幅器は、非反転および反転の出力端子をもち出力側にアイドル電流が流れるＧｍ増幅器１、制御電圧Ｖ１がベースに印加するＮＰＮの減衰側トランジスタＱ１，Ｑ４（第１のＮＰＮトランジスタ群）、制御電圧Ｖ２がベースに印加するＮＰＮの増幅側トランジスタＱ２，Ｑ５（第２のＮＰＮトランジスタ群）、制御電圧Ｖ３がベースに印加するＮＰＮの減衰側トランジスタＱ３，Ｑ６（第３のＮＰＮトランジスタ群）、能動負荷としてのカレントミラー回路を構成するＰＮＰトランジスタＱ７，Ｑ８、同様のＰＮＰトランジスタＱ９，Ｑ１０、電圧／電流変換抵抗Ｒ１、反転バッファを構成する演算増幅器２、その帰還抵抗Ｒ２等からなる。つまり、図１の電圧制御増幅器は、図６に示した従来の電圧制御増幅器において、トランジスタＱ１，Ｑ４に対してそれぞれ並列接続されるトランジスタＱ３，Ｑ６を追加し、そのベースに制御電圧Ｖ３を印加するようにしたものである。
【００１２】
この電圧制御増幅器では、入力電圧Ｖinが負のときはＧｍ増幅器１の非反転出力端子（＋）が電流を吸い込むので、トランジスタＱ１，Ｑ３とＱ２とに流れる電流の比に応じた利得制御が行われ、また、入力電圧Ｖinが正のときはＧｍ増幅器１の反転出力端子（−）が電流を吸い込むので、トランジスタＱ４，Ｑ６とＱ５とに流れる電流の比に応じた利得制御が行われる。
【００１３】
したがって、この電圧制御増幅器では、制御電圧Ｖ１又はＶ３を高くすると利得が減衰し、制御電圧Ｖ２を高くすると利得が増大する。
【００１４】
図２に図１に示した電圧制御増幅器を電圧制御増幅器１１，１３，１４，１６として使用したステレオオーディオ信号制御装置の構成を示す。Ａチャネル側にはＳ／Ｎ特性とダイナミックレンジ特性を確保するために音質制御回路１２を挟んで入力側と出力側に電圧制御増幅器１１と電圧制御増幅器１３が接続され、Ｂチャンネル側にも同様に、音質制御回路１５を挟んで入力側と出力側に電圧制御増幅器１４と電圧制御増幅器１６が接続されている。１７〜２１は制御バッファであり、制御バッファ１７は外部操作信号に応じて電圧制御増幅器１１，１３，１４，１６の電圧Ｖ２を制御することによりＡチャンネル側とＢチャンネル側の音量を同時に制御する。制御バッファ１８はＡＧＣ信号に応じて電圧制御増幅器１１，１４の電圧Ｖ３を制御する。制御バッファ１９は電圧制御増幅器１１，１３，１４，１６の電圧Ｖ１を共通に制御する固定のバイアスを出力して基準音量を決める。制御バッファ２０、２１は電圧制御増幅器１３，１６の電圧Ｖ３を個別に制御しチャンネルバランスを制御する。
【００１５】
各電圧制御増幅器１１，１３，１４，１６の電圧Ｖ１を制御バッファ１９の出力信号によって固定しておき、制御バッファ１７によって電圧Ｖ２を電圧Ｖ１よりも例えば低くしてゆくことにより、音量制御を行うことができる。チャンネルバランスは制御バッファ２０，２１により電圧制御増幅器１３，１６の電圧Ｖ３を制御電圧Ｖ１より例えば高くしてゆくことにより調整し、ＡＧＣは制御バッファ１８により電圧制御増幅器１１，１４の電圧Ｖ３を電圧Ｖ１よりも例えば高くしてゆくことにより制御できる。
【００１６】
ＡチャンネルとＢチャンネル間の利得のズレが問題となるのは、バランス制御が不十分な場合であるが、これは制御バッファ２０、２１により独立してバランス制御することで解消できる。なお、バランス制御を行わないときは、電圧制御増幅器１３，１６の電圧Ｖ３を、電圧Ｖ１のそれより十分低い電圧（４ＶT以上の差、ＶT：閾値電圧）に設定することで、トランジスタＱ３，Ｑ６の関与を無視することができる。
【００１７】
以上のように本実施形態の電圧制御増幅器を使用するステレオオーディオ信号制御装置は、音量制御は制御バッファ１７により、ＡＧＣ制御は制御バッファ１８により、固定値は制御バッファ１９により、それぞれＡチャンネルとＢチャンネルについて同時に行うことができるので、各制御バッファ１７〜１９に存在するオフセットの影響は皆無となる。
【００１８】
［第２の実施形態］
図３は第２の実施形態の電圧制御増幅器の構成を示す回路図であり、図１のＰＮＰトランジスタをＮＰＮトランジスタに、ＮＰＮトランジスタをＰＮＰトランジスタに置き換えたものである。この電圧制御増幅器は、非反転および反転の出力端子をもち出力にアイドル電流が流れるＧｍ増幅器３、制御電圧Ｖ１の反転電圧がベースに印加するＰＮＰの減衰側トランジスタＱ１１，Ｑ１４（第１のＰＮＰトランジスタ群）、制御電圧Ｖ２の反転電圧がベースに印加するＰＮＰの増幅側トランジスタＱ１２，Ｑ１５（第２のＰＮＰトランジスタ群）、制御電圧Ｖ３の反転電圧がベースに印加するＰＮＰの減衰側トランジスタＱ１３，Ｑ１６（第３のＮＰＮトランジスタ群）、能動負荷としてのカレントミラー回路を構成するＮＰＮトランジスタＱ１７，Ｑ１８、同様のＮＰＮトランジスタＱ１９，Ｑ２０、電圧／電流変換抵抗Ｒ１１、反転バッファを構成する演算増幅器４、その帰還抵抗Ｒ１２等からなる。
【００１９】
ここでは、電圧Ｖ１、Ｖ２，Ｖ３を、図１の電圧制御増幅器における場合と全く同様に制御する（この電圧の反転電圧が印加するので実際には反対方向に制御される）ことで、図１の電圧制御増幅器と全く同様に動作する。つまり、電圧Ｖ１又はＶ３を高くすると利得が減衰し、電圧Ｖ２を高くすると利得が増大する。また、この電圧制御増幅器は、図２に示したステレオオーディオ信号制御装置の電圧制御増幅器として第１の実施形態と同じように適用することができる。
【００２０】
［第３の実施形態］
図４は第３の実施形態の電圧制御増幅器の構成を示す回路図であり、コンプリメンタリ型の電圧制御増幅器に適用したものである。５，６は演算増幅器、７はバイアス電源、８は電流源、Ｒ２１は電圧／電流変換抵抗、Ｒ２２は帰還抵抗である。第１のＮＰＮトランジスタＱ２１、第２のＮＰＮトランジスタＱ２２、第３のＮＰＮトランジスタＱ２３は入力電圧Ｖｉが正のとき動作する。第１のＰＮＰトランジスタＱ２４、第２のＰＮＰトランジスタＱ２５、第３のＰＮＰトランジスタＮＰＮトランジスタＱ２６は入力電圧Ｖｉが負のとき動作する。トランジスタＱ２１，Ｑ２４のベースには制御電圧Ｖ１が、トランジスタＱ２２，Ｑ２５のベースには制御電圧Ｖ２が、トランジスタＱ２３のベースには制御電圧Ｖ３が、トランジスタＱ２６のベースには制御電圧Ｖ３を反転した電圧が印加する。
【００２１】
すなわち、この電圧制御増幅器は、抵抗Ｒ２１，Ｒ２２、演算増幅器５，６、バイアス電源７、電流源８、およびトランジスタＱ２１、Ｑ２２，Ｑ２４，Ｑ２５からなるよく知られたブラックマーの利得セルの構成に対して、トランジスタＱ２３，Ｑ２６を追加して、制御電圧Ｖ３とその反転電圧でこのトランジスタＱ２５，Ｑ２６を制御するようにしたものである。
【００２２】
この電圧制御増幅器では、入力電圧Ｖｉが正のときトランジスタＱ２１，Ｑ２３とＱ２２とに流れる電流の比に応じた利得制御が行われ、入力電圧Ｖｉが負のときトランジスタＱ２５，Ｑ２６とＱ２４とに流れる電流の比に応じた利得制御が行われる。すなわち、制御電圧Ｖ１，Ｖ３を高くすれば減衰、Ｖ２を高くすれば増幅となり、第１，第２の実施形態と全く同様に動作する。また、この電圧制御増幅器は、図２に示したステレオオーディオ信号制御装置の電圧制御増幅器として第１の実施形態と同じように適用することができる。
【００２３】
【発明の効果】
以上から本発明の電圧制御増幅器によれば、第１，第２の制御電圧の他に第３の制御電圧を用いるようにしたので、３個の制御電圧で利得を制御することができる。このため、ステレオオーディオ信号制御装置にこの電圧制御増幅器を適用するとき、音量制御用、ＡＧＣ制御用、固定バイアス印加用等の制御バッファは両チャンネルに共通のバッファとしてそれぞれ使用できるので、これらの制御バッファのオフセットの影響を皆無にできる。
【図面の簡単な説明】
【図１】 第１の実施形態の電圧制御増幅器の構成を示す回路図である。
【図２】 図１の電圧制御増幅器を使用したステレオオーディオ信号制御装置のブロック図である。
【図３】 第２の実施形態の電圧制御増幅器の構成を示す回路図である。
【図４】 第３の実施形態の電圧制御増幅器の構成を示す回路図である。
【図５】 従来のステレオオーディオ信号制御装置のブロック図である。
【図６】 従来の電圧制御増幅器の構成を示す回路図である。
【符号の説明】
１、３：Ｇｍ増幅器、２，４，５，６：演算増幅器
１１，１３，１４，１６：電圧制御増幅器
１２，１５：音質制御回路
１７，１８，１９，２０，２１：制御バッファ
Claims (4)
- ベースに印加する第１の制御電圧を増大させると全体の利得を減少させる第１のＮＰＮトランジスタ群と、ベースに印加する第２の制御電圧を増大させると全体の利得を増大させる第２のＮＰＮトランジスタ群とを具備する電圧制御増幅器において、
ベースに印加する第３の制御電圧を増大させると全体の利得を減少させる第３のＮＰＮトランジスタ群を設けたことを特徴とする電圧制御増幅器。 - ベースに印加する第１の制御電圧を減少させると全体の利得を減少させる第１のＰＮＰトランジスタ群と、ベースに印加する第２の制御電圧を減少させると全体の利得を増大させる第２のＰＮＰトランジスタ群とを具備する電圧制御増幅器において、
ベースに印加する第３の制御電圧を減少させると全体の利得を減少させる第３のＰＮＰトランジスタ群を設けたことを特徴とする電圧制御増幅器。 - ベースに印加する第１の制御電圧を増大させると全体の利得を減少させる第１のＰＮＰトランジスタおよび第１のＮＰＮトランジスタと、ベースに印加する第２の制御電圧を増大させると全体の利得を増大させる第２のＰＮＰトランジスタおよび第２のＮＰＮトランジスタとを具備する電圧制御増幅器において、
ベースに印加する第３の制御電圧を増大させると全体の利得を減少させる第３のＮＰＮトランジスタと、ベースに印加する前記第３の制御電圧を反転させた電圧を増大させると全体の利得を減少させる第３のＰＮＰトランジスタを設けたことを特徴とする電圧制御増幅器。 - 請求項１，２又は３に記載の電圧制御増幅器を使用するステレオオーディオ信号制御装置であって、
第１の電圧制御増幅器と第１の音質制御回路と第２の電圧制御増幅器が順にシリーズに接続された第１のチャンネル側と、第３の電圧制御増幅器と第２の音質制御回路と第４の電圧制御増幅器が順にシリーズに接続された第２のチャンネル側とを有するステレオオーディオ信号制御装置において、
前記第１乃至第４の電圧制御増幅器の共通の第１の制御電圧として第１の制御バッファを介してバイアス信号を入力させ、前記第１乃至第４の電圧制御増幅器の共通の第２の制御電圧として第２の制御バッファを介して音量制御信号を入力させ、前記第１および第３の電圧制御増幅器の共通の第３の制御電圧として第３の制御バッファを介してＡＧＣ制御信号を入力させ、前記第２の電圧制御増幅器の第３の制御電圧として第４の制御バッファを介して第１のバランス信号を入力させ、前記第４の電圧制御増幅器の第３の制御電圧として第５の制御バッファを介して第２のバランス信号を入力させるようにしたことを特徴とするステレオオーディオ信号制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113244A JP4351860B2 (ja) | 2003-04-17 | 2003-04-17 | 電圧制御増幅器およびそれを利用したステレオオーディオ信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003113244A JP4351860B2 (ja) | 2003-04-17 | 2003-04-17 | 電圧制御増幅器およびそれを利用したステレオオーディオ信号制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320551A JP2004320551A (ja) | 2004-11-11 |
| JP4351860B2 true JP4351860B2 (ja) | 2009-10-28 |
Family
ID=33473233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003113244A Expired - Lifetime JP4351860B2 (ja) | 2003-04-17 | 2003-04-17 | 電圧制御増幅器およびそれを利用したステレオオーディオ信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4351860B2 (ja) |
-
2003
- 2003-04-17 JP JP2003113244A patent/JP4351860B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004320551A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
| JP3527510B2 (ja) | 均衡型二重折返しカスコード演算増幅器 | |
| KR20020028783A (ko) | 선형 가변 이득 증폭기 | |
| US3725583A (en) | Volume and tone control for multi-channel audio systems | |
| JPH05244535A (ja) | 音声システム用の電源回路 | |
| US8139789B2 (en) | Signal amplifier circuit | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| JPH11205053A (ja) | 並列ａｂ級増幅段階を有するオーディオ出力アンプ | |
| EP0340719B1 (en) | Amplifier circuit | |
| JP4351860B2 (ja) | 電圧制御増幅器およびそれを利用したステレオオーディオ信号制御装置 | |
| US4422050A (en) | Single-ended push-pull amplifier with two complementary push-pull circuits | |
| JP2019516317A (ja) | シングルエンドの計装用フォールデッドカスコード増幅器 | |
| JP2714241B2 (ja) | 増幅回路 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| JPS631768B2 (ja) | ||
| US5166983A (en) | Mute circuit for audio amplifiers | |
| JP3747247B2 (ja) | ガンマ補正回路 | |
| JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
| JPH0279605A (ja) | オーディオ増幅器 | |
| JP3076073B2 (ja) | バッファアンプ | |
| JPH0818347A (ja) | パワーセーブ回路 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP3233315B2 (ja) | 可変インピーダンス装置 | |
| KR101363302B1 (ko) | 부궤환 회로 적용 음향증폭기 | |
| JP3068903B2 (ja) | ゲイン制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4351860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150731 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |