JP4358504B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4358504B2 JP4358504B2 JP2002360881A JP2002360881A JP4358504B2 JP 4358504 B2 JP4358504 B2 JP 4358504B2 JP 2002360881 A JP2002360881 A JP 2002360881A JP 2002360881 A JP2002360881 A JP 2002360881A JP 4358504 B2 JP4358504 B2 JP 4358504B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- nitride film
- silicon nitride
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置の製造方法に関する。更に詳しくは、本発明は、電気的に情報の書き換えが可能な不揮発性半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】
電気的に情報の書き換えが可能な不揮発性半導体記憶装置の内、代表的なフラッシュメモリーについて説明する。フラッシュメモリーは、例えば図４に示すように、シリコン基板（半導体基板）１上に、第１の絶縁膜１２、浮遊ゲート５となる第１のポリシリコン電極、酸化膜／窒化膜／酸化膜の積層体からなる第２の絶縁層１３、制御ゲート１０となる第２のポリシリコン電極とをこの順で有する。なお、図４には示していないが、浮遊ゲートの両端に対応するシリコン基板１の表面層には、ソース／ドレインが形成されている。また、図５に図４のフラッシュメモリーの等価回路図を示す。
【０００３】
このフラッシュメモリーでは、第１の絶縁膜１２を介してトンネル現象を利用して情報の書き換えを電子の放出・注入により行うため、第１の絶縁膜１２はトンネル絶縁膜とも呼ばれる。第１の絶縁膜１２は、通常、８〜２０ｎｍ程度の膜厚を有する。
書き込み動作は、ドレインに４〜６Ｖの電圧、制御ゲートに１０〜１２Ｖの電圧を１μ秒〜５ｍ秒印加することで行われる。この条件の下で、半導体基板のチャネル内の電子はドレインとソース間の電界により加速され、ホットエレクトロン（熱電子）となり、第１の絶縁膜１２の禁制帯を飛び越えて、浮遊ゲート５に注入される。これにより、浮遊ゲート５が負に帯電し、制御ゲート１０の閾値電圧が、３．５〜５．５Ｖと高い値になる。このようにして、書き込まれたプログラムが実行される。
【０００４】
一方、消去動作では、制御ゲートに−６〜−８Ｖの電圧、ソースに４〜６Ｖの電圧を印加し、ドレインをフローティングにすることでおこなわれる。この条件の下で、ソースと浮遊ゲート５のオーバーラップ部分の第１の絶縁膜１２を経由したトンネリング現象が生じる。そのため、浮遊ゲート内の電子がソース領域に引き抜かれた結果、消去動作が実行されると共に、閾値電圧が、１〜３Ｖと低い値になる。
また、特開２００１−１６０５５５号公報（特許文献１）では、上記と同じ構造を有し、第１の絶縁膜１２がラジカル窒化種により形成されたシリコン窒化膜のみで形成された不揮発性半導体記憶装置が記載されている。
【０００５】
【特許文献１】
特開２００１−１６０５５５号公報
【０００６】
【発明が解決しようとする課題】
上記ホットエレクトロン注入方式による書き込み速度は、この方式により浮遊ゲートに注入される電子のゲート電流Ｉｇにより決まる。Ｉｇは、電子温度モデルにより以下の式で与えられる。
【０００７】
【数１】
【０００８】
ここで、Ｃ（Ｅｏｘ）は、注入確率に比例し、ドレイン・ゲート間のゲート絶縁膜にかかる電界Ｅｏｘに依存する関数である。Ｉｄはドレイン電流、φｂはゲート絶縁膜の障壁高さ、ｋはボルツマン定数、Ｔｅは電子温度である。
このように、書き込み速度はホットエレクトロンの注入確率Ｃ（Ｅｏｘ）、ドレイン電流Ｉｄ、ゲート絶縁膜の障壁高さφｂで決まる。また、注入確率Ｃ（Ｅｏｘ）は、書き込み時の電界Ｅｏｘによりゲート絶縁膜の信頼性が律速されるため、フラッシュメモリーのセルの構造でほぼ決定される。
書き込み時のドレイン電流Ｉｄは、下記のように表される。
【０００９】
【数２】
【００１０】
ドレイン電流もゲート絶縁膜に熱酸化シリコン膜を用いる限り、セルの構造でほぼ決定される。すなわち、Ｗ／Ｌ項のチャネル長Ｌは加工技術の微細化限度により律速される。チャネル幅Ｗを大きくするには、セルサイズの拡大が必要となり、微細化、低コスト化が主眼のフラッシュメモリーの目的に反する。シリコン基板上にゲート絶縁膜として熱酸化によるシリコン酸化膜を形成する限り、移動度μｎは大きくは変わらず、また、ゲート絶縁膜の障壁高さもシリコン酸化膜を用いる限り一定である。
【００１１】
このように、ホットエレクトロン注入方式による書き込みで、フラッシュメモリーを形成する場合、セルの微細化と書き込み速度の高速化を同時に実現することが困難であった。
また、特開２００１−１６０５５５号公報に開示されているラジカル窒化種により形成されたシリコン窒化膜では、ラジカル窒化種により形成された窒化膜のＳｉ−Ｎの結合が緻密であるほど窒化膜自身の窒化種の拡散に対するバリア性が高くなるため窒化種の反応面への輸送が阻害され、該窒化膜の成長が飽和する。このため、必要十分な膜厚を得ることが困難であった。
【００１２】
【課題を解決するための手段】
かくして本発明によれば、シリコン系基板上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた浮遊ゲートとしての第１の電極と、第１の電極上に設けられた第２の絶縁膜と、第２の絶縁膜を挟んで形成された制御ゲートとしての第２の電極とを備えた構造の不揮発性半導体記憶装置の製造方法であって、第１の絶縁膜が、少なくとも一部に１０ 10 ｃｍ -2 以上の面密度のＫｒを含有する下部シリコン窒化膜と、上部シリコン窒化膜又は上部シリコン酸化膜との少なくとも２層からなり、下部シリコン窒化膜が、Ｋｒガス、窒素ガス及び水素ガス、又はＫｒガス及びＮＨ 3 ガスを導入し、マイクロ波を導入して導入ガスのプラズマを生成し、シリコン系基板を窒化することにより形成され、上部シリコン窒化膜又は上部シリコン酸化膜が化学気相成長法により形成されることを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【００１４】
【発明の実施の形態】
本発明の不揮発性半導体記憶装置は、シリコン系基板上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた浮遊ゲートとしての第１の電極と、第１の電極上に設けられた第２の絶縁膜と、第２の絶縁膜を挟んで形成された制御ゲートとしての第２の電極とを備える。
シリコン系基板としては、特に限定されないが、例えばシリコン基板、シリコンゲルマニウム基板等が挙げられる。シリコン系基板は、浮遊ゲートを埋め込むためのトレンチを有していてもよい。
【００１５】
本発明ではシリコン系基板と浮遊ゲート間の第１の絶縁膜が、シリコン系基板側から、シリコン系基板を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜又は上部シリコン酸化膜の少なくとも２層からなる。
更に、下部シリコン窒化膜は、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有する。また、希ガス元素は、下部シリコン窒化膜の少なくとも一部に含まれていればよく、全面に含まれていてもよい。ここで、希ガス元素は、酸窒化に寄与するラジカル生成効率の観点から、Ｋｒ又はＡｒであることが好ましい。なお、希ガス元素の面密度が１０10ｃｍ-2未満である場合、シリコン窒化膜の化学量論的組成が理想から大きく外れ、シリコン窒化膜の生成レートが大幅に低下し、所望の性能を発揮できないので好ましくない。より好ましい面密度は、１０10ｃｍ-2以上である。なお、面密度は、２次イオン質量分析計（ＳＩＭＳ）により測定し、希ガスの流量、ＤＣバイアス、ＲＦパワー、真空度等の製造条件を調整することにより所定の値に設定することができる。
希ガス元素を含む下部シリコン窒化膜の形成方法は、例えば、窒素ガス又は窒素原子含有化合物ガス及び希ガスを含む雰囲気中で、第１の電極に含まれるシリコン原子を窒化する方法が挙げられる。特に、マイクロ波により雰囲気ガスのプラズマを励起しつつ窒化することが好ましい。
【００１６】
マイクロ波によるプラズマの励起手段としては、マイクロ波を処理室内に導入することができさえすれば特に限定されず公知の方法が使用できる。例えば、ラジアルラインスロットアンテナを用いたプラズマ装置が挙げられる。
ここで、窒素原子含有化合物ガスとしては、ＮＨ3が挙げられる。また、雰囲気中に、Ｈ2を含ませてもよい。
例えば、希ガスがＫｒ、窒素原子含有化合物ガスがＮＨ3の場合、雰囲気中の各ガスの流量比が、９０〜９９．９％／０．１〜１０％（Ｋｒ／ＮＨ3）であることが好ましい。
供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。
【００１７】
特に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温でマイクロ波励起の高密度プラズマを用いて下部シリコン窒化膜を形成することが好ましい。すなわち、シリコン系基板上に原子状窒化水素ＮＨ＊（ＮＨラジカルともいう）、あるいは原子状窒素Ｎ＊（Ｎラジカルともいう）又はＮ2 +ラジカルと原子状水素Ｈ＊（Ｈラジカルともいう）との混合窒化種によりシリコンを直接窒化することにより、１０００℃程度の高温で（１００）面方位を持つ単結晶Ｓｉ上に形成したシリコン酸化膜と同等もしくは優れた耐リーク電流特性と、より優れたＣｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ特性を有する薄いシリコン窒化膜を５５０℃以下（例えば、４００〜５００℃）という低温で形成することができる。この方法で高品質なシリコン窒化膜をシリコン系基板上に成膜することにより、前述のように、シリコン系基板とシリコン窒化膜間の界面におけるシリコン系基板表面の粗さが大きく改善され、シリコン系基板表面の電子移動度を大幅に向上することができる。
【００１８】
この電子移動度の向上により、上式（２）におけるドレイン電流Ｉｄを大幅に向上でき、その結果、上式（１）におけるチャンネルホットエレクトロンによるゲート電流Ｉｇを改善することができる。
また、シリコン系基板と浮遊ゲート間のゲート絶縁膜をシリコン酸化膜から、シリコン窒化膜に変更することにより、ゲート絶縁膜の電子に対する障壁高さφｂを下げることができる。従って、上式（１）おけるチャンネルホットエレクトロンの浮遊ゲートへの注入確率を増加させることができる。その結果、ゲート電流Ｉｇを改善することができる。
【００１９】
なお、絶縁膜の形成中において、窒素ガスもしくは窒素原子含有化合物ガスの流量比を変えることで、絶縁膜中の窒素濃度ピークを深さ方向に変化させることも可能である。
更に、下部シリコン窒化膜は、形成後、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に曝すことが好ましい。これにより、低温で高品質なシリコン窒化膜を形成することができる。また、水素ガスを含む雰囲気中に曝してもよい。
【００２０】
また、上部シリコン酸化膜は、形成後、酸素ガス又は酸素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状酸素Ｏ＊に曝すことが好ましい。これにより、シリコン窒化膜／シリコン基板界面から脱離した水素を、更に後の工程で水素ラジカルあるいは水素分子によるアニール処理で補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。また、酸素ガスを含む雰囲気中に曝してもよい。
上記工程において、雰囲気ガスは上記下部シリコン窒化膜又は上部シリコン酸化膜の形成に使用したのと同じガスを使用することができる。供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。更に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温で行うことが好ましい。
【００２１】
次に、浮遊ゲートは、第１の絶縁膜上に形成される。浮遊ゲートは、特に限定されず、例えば、アルミニウム、銅等の金属層、ポリシリコン層、高融点金属（チタン、タングステン等）のシリサイド層、これらの積層体が挙げられる。これら導電層からなる浮遊ゲート以外に、電荷保持層として機能し、電子トラップにて電子を蓄積する窒化膜を用いてもよい。
シリコン系基板にトレンチを形成した場合、浮遊ゲートは、トレンチ表面に第１の絶縁膜を形成し、トレンチ中に浮遊ゲート材料を埋め込み、化学機械研磨法によって電極材料からなる層を平坦化する方法で形成してもよい。
浮遊ゲート上には第２の絶縁膜が形成されている。第２の絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、それら膜の積層体等が挙げられる。
次に、浮遊ゲート上には第２の絶縁膜を挟んで制御ゲートとしての第２の電極が形成されている。制御ゲートは、特に限定されず、例えば、アルミニウム、銅等の金属層、ポリシリコン層、高融点金属（チタン、タングステン等）のシリサイド層、これらの積層体が挙げられる。
【００２２】
また、不揮発性半導体記憶装置が、最上層に最終パッシベーション層を有する場合、下部シリコン窒化膜及び上部シリコン窒化膜又は上部シリコン酸化膜を、最終パッシベーション層を形成する前に、５００℃以下（具体的には３００〜４５０℃）の水素ラジカル雰囲気に曝すことが好ましい。この処理により、化学気相反応により形成した上部シリコン窒化膜又は上部シリコン酸化膜の組成や電気的特性を理想的なシリコン窒化膜又はシリコン酸化膜に近づけることができる。また、この処理により、下部シリコン窒化膜及び上部シリコン窒化膜又は上部シリコン酸化膜や下部シリコン窒化膜／シリコン基板界面から脱離した水素を補填することで、高温処理によるシリコン窒化膜又はシリコン酸化膜特性の劣化を防止することができる。
このように、第１の絶縁膜が、原子状窒素含有種（ＮＨ又はＮラジカル）によるシリコン系基板の直接窒化と化学気相反応によるシリコン窒化膜又はシリコン酸化膜の２層構造であることにより、優れた界面特性と、広い適用膜厚範囲、短い成膜スループットを実現することが可能になる。
【００２３】
【実施例】
実施例１
まず、プラズマを用いた低温での下部シリコン窒化膜の形成について述べる。図１は、本発明の窒化方法を実現するための、ラジアルラインスロットアンテナを用いた装置の１例を示す概略断面図である。
本実施例においては、窒化膜形成のためにＫｒを希ガスとして使用する。真空容器（処理室）２１内を真空にし、シャワープレート２２から、Ｋｒガス、ＮＨ3ガスを導入し処理室内の圧力を１Ｔｏｒｒ程度に設定する。シリコンウェーハ等の円形状の基板２３を、加熱機構をもつ試料台２４にのせ、試料の温度が４００℃程度になるように設定する。
【００２４】
同軸導波管２５から、ラジアルラインスロットアンテナ２６、誘電体板２７をとおして、処理室２１内に２．４５ＧＨｚのマイクロ波を供給し、処理室２１内に高密度のプラズマを生成する。シャワープレート２２と基板２３の間隔は本実施例では６０ｍｍにしてある。この間隔は狭いほうがより高速な成膜が可能になる。上記条件で形成されたシリコン窒化膜は、１０10ｃｍ-2以上の面密度のＫｒを含んでいる。
このように、１０10ｃｍ-2以上の面密度のＫｒを含むことがシリコン窒化膜の電気的特性、信頼性の改善に寄与している。具体的には、以下の理由により改善されると考えられる。
【００２５】
まず、ＫｒとＮＨ3の混合ガスの高密度励起プラズマ中では、中間励起状態にあるＫｒラジカルにより、ＮＨラジカルが効率よく発生する。このＮＨラジカルにより基板表面は窒化される。本実施例のシリコン窒化膜によれば、シリコンの面方位を選ばず、（１００）面でも（１１１）面でも（１１０）面でも低温で高品質なシリコン窒化膜を形成することが可能になる。
【００２６】
本発明のシリコン窒化膜においては、プラズマ中に水素ラジカルが存在することが一つの重要な要件である。プラズマ中に水素ラジカルが存在することにより、シリコン窒化膜及び界面のダングリングボンドが、Ｓｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップがなくなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明のシリコン窒化膜に存在することは、それぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスもなくなる。また、シリコン・シリコン窒化膜界面密度も基板温度を５００℃以上にすれば３×１０10ｃｍ-1と低く抑えられる。
【００２７】
また、上記手法によりシリコン窒化膜が形成されたシリコン基板表面では、シリコン窒化膜の界面における粗さが飛躍的に改善される。この手法を用いて形成されたシリコン窒化膜をゲート絶縁膜としたＭＯＳＦＥＴのチャネル表面の電子移動度を通常の高温酸化雰囲気による熱酸化により形成したＭＯＳＦＥＴとの比較結果を図６に示す。
【００２８】
図６から、特にチャネル表面での散乱が顕著になる高電界側で、本手法によるシリコン窒化膜をゲート絶縁膜とした場合、大きく移動度が向上していることが判る。このように、本発明の方法によれば、シリコン窒化膜とシリコン基板の界面の平坦度は非常に優れているために、チャネル表面の荒さによる散乱を受けにくくなる。その結果、高移動度の電子により、前述式（２）における移動度μｎが増加する。従って、高効率なホットエレクトロン注入が可能になり、高いホットエレクトロンのゲート電流Ｉｇが得られる。これにより、高速の書き込み動作が可能になる。
【００２９】
また、ゲート電流すなわち書き込み速度を維持するようにドレイン・ソース間電圧を低減することが可能になり、これにより、書き込み動作の低電圧化を実現することができる。書き込み時のドレイン・ソース間電圧の低減は、ＮＯＲ型セルにおけるビットライン間あるいは、隣接セルにおけるドレイン・ソース間の分離幅の縮小を可能にする。これにより、セルの微細化、ビット容量の大容量化を行うことができる。
なお、ＫｒとＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜を形成する場合には、水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップを急激に減少させることができる。この効果は、絶縁膜中にＳｉ−Ｈ結合、Ｎ−Ｈ結合が形成されること、及びＫｒが含有されることにより実現できる。また、窒化膜中やシリコン／窒化膜界面でのストレスが緩和され、シリコン窒化膜中の固定電荷や界面順位密度が低減されて、電気的特性、信頼性が大幅に改善される。
【００３０】
実施例２
本発明をフラッシュメモリーへ適用した第１の実施例を図２（ａ）〜（ｆ）を用いて説明する。
まず、シリコン基板１上にウエルと素子分離領域２を形成し、活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル絶縁膜となる下部シリコン窒化膜３を形成した（図２（ａ））。この下部シリコン窒化膜３は次のようにして形成する。
【００３１】
すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、シリコン基板の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して、処理室内に導入ガスの高密度のプラズマを生成する。生成されたプラズマにより、シリコン基板表面に下部シリコン窒化膜３を１〜７ｎｍ程度形成する。この下部シリコン窒化膜３には、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００３２】
しかしながら、この製膜工程のみでは、前述のシリコン窒化膜の緻密性により７ｎｍより厚いシリコン窒化膜を製造することは困難である。フラッシュメモリーとして、十分な絶縁特性を有する膜厚を得るため、次に、下部シリコン窒化膜３の上に上部シリコン窒化膜４を形成する（図２（ｂ））。これは次のように形成する。
【００３３】
すなわち、処理室内を１Ｔｏｒｒ以下の低圧にし、シリコン基板を７００〜８００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが上記雰囲気で反応して、Ｓｉ3Ｎ4が下部シリコン窒化膜３上に上部シリコン窒化膜４が５ｎｍ〜２０ｎｍ程度堆積される。これは、上部シリコン窒化膜の化学気相反応による堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりシリコン窒化膜を堆積させうる反応であれば本実施例に含まれることは言うまでもない。
更に、浮遊ゲートとなる第１の電極として、ポリシリコン層５ａを１００ｎｍ程度堆積させる（図２（ｃ））。
【００３４】
次に、リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層５ａをエッチングすることにより、浮遊ゲート５を形成する（図２（ｄ））。
次に、下部酸化膜６、窒化膜７、上部酸化膜８の３層からなる複合絶縁膜で構成される第２の絶縁膜９を形成する（図２（ｅ））。
その後、不揮発性半導体記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層１００ｎｍ程度を堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、この電極材料をパターニングして制御ゲート１０を形成する（図２（ｆ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００３５】
更に、断面図からは省略しているが、ＭＯＳＦＥＴのソース／ドレインを形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にてシリコン基板をアニールする。
更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成することでフラッシュメモリーを得る。
【００３６】
実施例３
本発明の別の実施例を図２（ａ）〜（ｆ）に示す。
まず、シリコン基板１上にウエルと素子分離領域２を形成し、活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル絶縁膜となる下部シリコン窒化膜３を形成する（図２（ａ））。この下部シリコン窒化膜３は次のようにして形成する。
すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、シリコン基板の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して、処理室内に導入ガスの高密度のプラズマを生成する。生成したプラズマにより、シリコン基板表面に下部シリコン窒化膜３を１〜７ｎｍ程度形成する。この下部シリコン窒化膜３には、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００３７】
しかしながら、この製膜工程のみでは、前述のシリコン窒化膜の緻密性により７ｎｍより厚いシリコン窒化膜を製造することは困難である。フラッシュメモリーとして、十分な絶縁特性を有する膜厚を得るため、次に、下部シリコン窒化膜３の上に上部シリコン窒化膜４を形成する（図２（ｂ））。これは次のように形成する。
【００３８】
すなわち、処理室内を１Ｔｏｒｒ以下の低圧にし、シリコン基板を７００〜９００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが上記雰囲気で反応して、Ｓｉ3Ｎ4が下部シリコン窒化膜３上に上部シリコン窒化膜４が５ｎｍ〜２０ｎｍ程度堆積される。これは、上部シリコン窒化膜の化学気相反応による堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりシリコン窒化膜を堆積させうる反応であれば本実施例に含まれることは言うまでもない。その後、ＣＶＤ法により堆積した上部シリコン窒化膜４の化学的組成と電気的特性を改善するために、Ｈ2もしくはＨ＊（ラジカル）による雰囲気に曝す工程を挿入してもかまわない。
更に、浮遊ゲートとなる第１の電極として、ポリシリコン層５ａを１００ｎｍ程度堆積させる（図２（ｃ））。
【００３９】
次に、リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層５ａをエッチングすることにより、浮遊ゲート５を形成する（図２（ｄ））。
次に、下部酸化膜６、窒化膜７、上部酸化膜８の３層からなる複合絶縁膜で構成される第２の絶縁膜９を形成する（図２（ｅ））。
その後、不揮発性半導体記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層１００ｎｍ程度を堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、第２の電極材料をパターニングして制御ゲート１０を形成する（図２（ｆ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００４０】
更に、断面図からは省略しているが、ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にてウェーハをアニールする。
更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成することでフラッシュメモリーを得る。
【００４１】
実施例４
本発明の別の実施例を図３（ａ）〜（ｆ）に示す。
まず、シリコン基板１上にウエルと素子分離領域２を形成し、活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル絶縁膜となる下部シリコン窒化膜３を形成する（図３（ａ））。この下部シリコン窒化膜３は次のようにして形成する。
すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、シリコン基板の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して、処理室内に導入ガスの高密度のプラズマを生成する。生成したプラズマにより、シリコン基板表面に下部シリコン窒化膜３を１〜７ｎｍ程度形成する。この下部シリコン窒化膜３には、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００４２】
しかしながら、この製膜工程のみでは、前述のシリコン窒化膜の緻密性により７ｎｍより厚いシリコン窒化膜を製造することは困難である。フラッシュメモリーとして、十分な絶縁特性を有する膜厚を得るため、次に、下部シリコン窒化膜３の上に上部シリコン酸化膜１１を形成する（図３（ｂ））。これは次のように形成する。
すなわち、処理室内を１Ｔｏｒｒ以下の低圧にし、シリコン基板を７００〜９００℃に加熱し、ＳｉＨ4ガスとＮ2Ｏガスを導入する。これらのガスが上記雰囲気で反応して、上部シリコン酸化膜１１が下部シリコン窒化膜５上に５ｎｍ〜１０ｎｍ程度堆積される。これは、化学気相反応によるＳｉＯ2堆積方法の一例であり、Ｓｉの還元ガスと酸素系ガスの反応によりＳｉＯ2を堆積させる反応であれば本実施例に含まれることは言うまでもない。その後、ＣＶＤ法により堆積した上部シリコン酸化膜１１の化学的組成と電気的特性を改善するために、Ｏ2もしくはＯ＊（ラジカル）による酸化雰囲気に曝す工程を挿入してもかまわない。
【００４３】
更に、浮遊ゲートとなる第１の電極として、ポリシリコン層５ａを１００ｎｍ程度堆積させる（図３（ｃ））。
次に、リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層５ａをエッチングすることにより、浮遊ゲート５を形成する（図３（ｄ））。
次に、下部酸化膜６、窒化膜７、上部酸化膜８の３層からなる複合絶縁膜で構成される第２の絶縁膜９を形成する（図３（ｅ））。
その後、不揮発性半導体記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層１００ｎｍ程度を堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、第２の電極材料をパターニングして制御ゲート１０を形成する（図３（ｆ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００４４】
更に、断面図からは省略しているが、ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にてウェーハをアニールする。
更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成することでフラッシュメモリーを得る。
【００４５】
上記実施例２〜４から次のことがわかる。
まず、実施例２では、電子移動度を向上させることができるので上式（２）でのドレイン電流Ｉｄを大幅に向上でき、その結果、上式（１）におけるチャネルホットエレクトロンによるゲート電流Ｉｇを増加することができる。
更に、シリコン基板側の絶縁膜をシリコン窒化膜とすることで、ゲート絶縁膜の電子に対する障壁高さφｂを下げることができる。その結果、上式（１）におけるチャネルホットエレクトロンの浮遊ゲートへの注入確率が増加するので、ゲート電流Ｉｇを増加することができる。
これら２つの効果により、チャンネルホットエレクトロン注入によるゲート電流が大幅に増加するので、書き込み速度を向上させることができる。
【００４６】
また、実施例３では、実施例２と同様にしてシリコン基板上に上部及び下部シリコン窒化膜（第１の絶縁膜）を形成し、その後、水素ラジカルを含んだ雰囲気で同窒化膜をアニールすることにより、化学気相反応により形成したシリコン窒化膜の組成や電気的特性を理想的なシリコン窒化膜に近づけることができる。また、シリコン窒化膜の形成後の高温雰囲気により、シリコン窒化膜やシリコン窒化膜／シリコン界面から脱離した水素を、更に後の工程で水素ラジカルあるいは水素分子によるアニール処理で補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。
【００４７】
このように、原子状窒化種によりシリコン基板を直接窒化した膜と化学気相反応によるシリコン窒化膜の２層構造をとることにより、優れた界面特性と、より広い適用膜厚範囲、短い成膜スループットを実現することが可能になる。
更に、実施例４では、実施例２と同様の方法でシリコン基板上に下部シリコン窒化膜を成膜した上に、更に、化学気相反応によって、上部シリコン酸化膜を堆積させる。その後、酸素ラジカルあるいは酸素分子を含んだ雰囲気でシリコン酸化膜をアニールすることにより、化学気相反応により形成したシリコン酸化膜の組成や電気的特性を理想的なシリコン酸化膜に近づけることができる。また、下部シリコン窒化膜の形成後の製造工程において曝されてしまう高温雰囲気により、下部シリコン窒化膜や下部シリコン窒化膜／シリコン基板界面から脱離した水素を、更に後の工程で水素ラジカルあるいは水素分子によるアニール処理で補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。
【００４８】
このように、原子状窒化種によるシリコン基板の直接窒化と化学気相反応によるシリコン酸化膜の２層構造をとることにより、優れたシリコン基板−シリコン窒化膜間界面特性と、より広い適用膜厚範囲、短い成膜スループットに加えて、浮遊ゲートからの記憶保持電荷（電子）がゲート絶縁膜を経由してシリコン基板への漏れる電荷ロスに対する障壁高さを維持しながら、高効率のホットエレクトロン注入を実現することが可能になる。
【００４９】
【発明の効果】
本発明によれば、シリコン系基板と第１の電極（浮遊ゲート）間の絶縁膜が、シリコン系基板側から、シリコン系基板を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜又は上部シリコン酸化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス原子を含有することで、低電圧で、高速な高効率ホットエレクトロン書き込みが可能で、高性能な不揮発性半導体記憶装置を得ることが可能になる。
【図面の簡単な説明】
【図１】ラジアルスロットアンテナを用いたプラズマ装置の概略概念図である。
【図２】本発明の第１の実施例及び第２の実施例における製造工程の概略断面図である。
【図３】本発明の第３の実施例における製造工程の概略断面図である。
【図４】従来例におけるフラッシュメモリーの概略断面図である。
【図５】浮遊ゲートを有する不揮発性メモリーの簡略化した等価回路図である。
【図６】従来技術と本発明の不揮発性半導体記憶装置の電子移動度と垂直方向電界との関係を示す図である。
【符号の説明】
１ シリコン基板
２ 素子分離領域
３ 下部シリコン窒化膜
４ 上部シリコン窒化膜
５ａ ポリシリコン層
５ 浮遊ゲート
６ 下部酸化膜
７ 窒化膜
８ 上部酸化膜
９ 第２の絶縁膜
１０ 制御ゲート
１１ 上部シリコン酸化膜
１２ 第１の絶縁膜
１３ 第２の絶縁膜
２１ 真空容器（処理室）
２２ シャワープレート
２３ 基板
２４ 試料台
２５ 同軸導波管
２６ ラジアルラインスロットアンテナ
２７ 誘電体板
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置の製造方法に関する。更に詳しくは、本発明は、電気的に情報の書き換えが可能な不揮発性半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】
電気的に情報の書き換えが可能な不揮発性半導体記憶装置の内、代表的なフラッシュメモリーについて説明する。フラッシュメモリーは、例えば図４に示すように、シリコン基板（半導体基板）１上に、第１の絶縁膜１２、浮遊ゲート５となる第１のポリシリコン電極、酸化膜／窒化膜／酸化膜の積層体からなる第２の絶縁層１３、制御ゲート１０となる第２のポリシリコン電極とをこの順で有する。なお、図４には示していないが、浮遊ゲートの両端に対応するシリコン基板１の表面層には、ソース／ドレインが形成されている。また、図５に図４のフラッシュメモリーの等価回路図を示す。
【０００３】
このフラッシュメモリーでは、第１の絶縁膜１２を介してトンネル現象を利用して情報の書き換えを電子の放出・注入により行うため、第１の絶縁膜１２はトンネル絶縁膜とも呼ばれる。第１の絶縁膜１２は、通常、８〜２０ｎｍ程度の膜厚を有する。
書き込み動作は、ドレインに４〜６Ｖの電圧、制御ゲートに１０〜１２Ｖの電圧を１μ秒〜５ｍ秒印加することで行われる。この条件の下で、半導体基板のチャネル内の電子はドレインとソース間の電界により加速され、ホットエレクトロン（熱電子）となり、第１の絶縁膜１２の禁制帯を飛び越えて、浮遊ゲート５に注入される。これにより、浮遊ゲート５が負に帯電し、制御ゲート１０の閾値電圧が、３．５〜５．５Ｖと高い値になる。このようにして、書き込まれたプログラムが実行される。
【０００４】
一方、消去動作では、制御ゲートに−６〜−８Ｖの電圧、ソースに４〜６Ｖの電圧を印加し、ドレインをフローティングにすることでおこなわれる。この条件の下で、ソースと浮遊ゲート５のオーバーラップ部分の第１の絶縁膜１２を経由したトンネリング現象が生じる。そのため、浮遊ゲート内の電子がソース領域に引き抜かれた結果、消去動作が実行されると共に、閾値電圧が、１〜３Ｖと低い値になる。
また、特開２００１−１６０５５５号公報（特許文献１）では、上記と同じ構造を有し、第１の絶縁膜１２がラジカル窒化種により形成されたシリコン窒化膜のみで形成された不揮発性半導体記憶装置が記載されている。
【０００５】
【特許文献１】
特開２００１−１６０５５５号公報
【０００６】
【発明が解決しようとする課題】
上記ホットエレクトロン注入方式による書き込み速度は、この方式により浮遊ゲートに注入される電子のゲート電流Ｉｇにより決まる。Ｉｇは、電子温度モデルにより以下の式で与えられる。
【０００７】
【数１】
ここで、Ｃ（Ｅｏｘ）は、注入確率に比例し、ドレイン・ゲート間のゲート絶縁膜にかかる電界Ｅｏｘに依存する関数である。Ｉｄはドレイン電流、φｂはゲート絶縁膜の障壁高さ、ｋはボルツマン定数、Ｔｅは電子温度である。
このように、書き込み速度はホットエレクトロンの注入確率Ｃ（Ｅｏｘ）、ドレイン電流Ｉｄ、ゲート絶縁膜の障壁高さφｂで決まる。また、注入確率Ｃ（Ｅｏｘ）は、書き込み時の電界Ｅｏｘによりゲート絶縁膜の信頼性が律速されるため、フラッシュメモリーのセルの構造でほぼ決定される。
書き込み時のドレイン電流Ｉｄは、下記のように表される。
【０００９】
【数２】
ドレイン電流もゲート絶縁膜に熱酸化シリコン膜を用いる限り、セルの構造でほぼ決定される。すなわち、Ｗ／Ｌ項のチャネル長Ｌは加工技術の微細化限度により律速される。チャネル幅Ｗを大きくするには、セルサイズの拡大が必要となり、微細化、低コスト化が主眼のフラッシュメモリーの目的に反する。シリコン基板上にゲート絶縁膜として熱酸化によるシリコン酸化膜を形成する限り、移動度μｎは大きくは変わらず、また、ゲート絶縁膜の障壁高さもシリコン酸化膜を用いる限り一定である。
【００１１】
このように、ホットエレクトロン注入方式による書き込みで、フラッシュメモリーを形成する場合、セルの微細化と書き込み速度の高速化を同時に実現することが困難であった。
また、特開２００１−１６０５５５号公報に開示されているラジカル窒化種により形成されたシリコン窒化膜では、ラジカル窒化種により形成された窒化膜のＳｉ−Ｎの結合が緻密であるほど窒化膜自身の窒化種の拡散に対するバリア性が高くなるため窒化種の反応面への輸送が阻害され、該窒化膜の成長が飽和する。このため、必要十分な膜厚を得ることが困難であった。
【００１２】
【課題を解決するための手段】
かくして本発明によれば、シリコン系基板上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた浮遊ゲートとしての第１の電極と、第１の電極上に設けられた第２の絶縁膜と、第２の絶縁膜を挟んで形成された制御ゲートとしての第２の電極とを備えた構造の不揮発性半導体記憶装置の製造方法であって、第１の絶縁膜が、少なくとも一部に１０ 10 ｃｍ -2 以上の面密度のＫｒを含有する下部シリコン窒化膜と、上部シリコン窒化膜又は上部シリコン酸化膜との少なくとも２層からなり、下部シリコン窒化膜が、Ｋｒガス、窒素ガス及び水素ガス、又はＫｒガス及びＮＨ 3 ガスを導入し、マイクロ波を導入して導入ガスのプラズマを生成し、シリコン系基板を窒化することにより形成され、上部シリコン窒化膜又は上部シリコン酸化膜が化学気相成長法により形成されることを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
【００１４】
【発明の実施の形態】
本発明の不揮発性半導体記憶装置は、シリコン系基板上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた浮遊ゲートとしての第１の電極と、第１の電極上に設けられた第２の絶縁膜と、第２の絶縁膜を挟んで形成された制御ゲートとしての第２の電極とを備える。
シリコン系基板としては、特に限定されないが、例えばシリコン基板、シリコンゲルマニウム基板等が挙げられる。シリコン系基板は、浮遊ゲートを埋め込むためのトレンチを有していてもよい。
【００１５】
本発明ではシリコン系基板と浮遊ゲート間の第１の絶縁膜が、シリコン系基板側から、シリコン系基板を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜又は上部シリコン酸化膜の少なくとも２層からなる。
更に、下部シリコン窒化膜は、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス元素を含有する。また、希ガス元素は、下部シリコン窒化膜の少なくとも一部に含まれていればよく、全面に含まれていてもよい。ここで、希ガス元素は、酸窒化に寄与するラジカル生成効率の観点から、Ｋｒ又はＡｒであることが好ましい。なお、希ガス元素の面密度が１０10ｃｍ-2未満である場合、シリコン窒化膜の化学量論的組成が理想から大きく外れ、シリコン窒化膜の生成レートが大幅に低下し、所望の性能を発揮できないので好ましくない。より好ましい面密度は、１０10ｃｍ-2以上である。なお、面密度は、２次イオン質量分析計（ＳＩＭＳ）により測定し、希ガスの流量、ＤＣバイアス、ＲＦパワー、真空度等の製造条件を調整することにより所定の値に設定することができる。
希ガス元素を含む下部シリコン窒化膜の形成方法は、例えば、窒素ガス又は窒素原子含有化合物ガス及び希ガスを含む雰囲気中で、第１の電極に含まれるシリコン原子を窒化する方法が挙げられる。特に、マイクロ波により雰囲気ガスのプラズマを励起しつつ窒化することが好ましい。
【００１６】
マイクロ波によるプラズマの励起手段としては、マイクロ波を処理室内に導入することができさえすれば特に限定されず公知の方法が使用できる。例えば、ラジアルラインスロットアンテナを用いたプラズマ装置が挙げられる。
ここで、窒素原子含有化合物ガスとしては、ＮＨ3が挙げられる。また、雰囲気中に、Ｈ2を含ませてもよい。
例えば、希ガスがＫｒ、窒素原子含有化合物ガスがＮＨ3の場合、雰囲気中の各ガスの流量比が、９０〜９９．９％／０．１〜１０％（Ｋｒ／ＮＨ3）であることが好ましい。
供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。
【００１７】
特に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温でマイクロ波励起の高密度プラズマを用いて下部シリコン窒化膜を形成することが好ましい。すなわち、シリコン系基板上に原子状窒化水素ＮＨ＊（ＮＨラジカルともいう）、あるいは原子状窒素Ｎ＊（Ｎラジカルともいう）又はＮ2 +ラジカルと原子状水素Ｈ＊（Ｈラジカルともいう）との混合窒化種によりシリコンを直接窒化することにより、１０００℃程度の高温で（１００）面方位を持つ単結晶Ｓｉ上に形成したシリコン酸化膜と同等もしくは優れた耐リーク電流特性と、より優れたＣｈａｒｇｅ−ｔｏ−Ｂｒｅａｋｄｏｗｎ特性を有する薄いシリコン窒化膜を５５０℃以下（例えば、４００〜５００℃）という低温で形成することができる。この方法で高品質なシリコン窒化膜をシリコン系基板上に成膜することにより、前述のように、シリコン系基板とシリコン窒化膜間の界面におけるシリコン系基板表面の粗さが大きく改善され、シリコン系基板表面の電子移動度を大幅に向上することができる。
【００１８】
この電子移動度の向上により、上式（２）におけるドレイン電流Ｉｄを大幅に向上でき、その結果、上式（１）におけるチャンネルホットエレクトロンによるゲート電流Ｉｇを改善することができる。
また、シリコン系基板と浮遊ゲート間のゲート絶縁膜をシリコン酸化膜から、シリコン窒化膜に変更することにより、ゲート絶縁膜の電子に対する障壁高さφｂを下げることができる。従って、上式（１）おけるチャンネルホットエレクトロンの浮遊ゲートへの注入確率を増加させることができる。その結果、ゲート電流Ｉｇを改善することができる。
【００１９】
なお、絶縁膜の形成中において、窒素ガスもしくは窒素原子含有化合物ガスの流量比を変えることで、絶縁膜中の窒素濃度ピークを深さ方向に変化させることも可能である。
更に、下部シリコン窒化膜は、形成後、窒素ガス又は窒素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に曝すことが好ましい。これにより、低温で高品質なシリコン窒化膜を形成することができる。また、水素ガスを含む雰囲気中に曝してもよい。
【００２０】
また、上部シリコン酸化膜は、形成後、酸素ガス又は酸素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状酸素Ｏ＊に曝すことが好ましい。これにより、シリコン窒化膜／シリコン基板界面から脱離した水素を、更に後の工程で水素ラジカルあるいは水素分子によるアニール処理で補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。また、酸素ガスを含む雰囲気中に曝してもよい。
上記工程において、雰囲気ガスは上記下部シリコン窒化膜又は上部シリコン酸化膜の形成に使用したのと同じガスを使用することができる。供給するマイクロ波の周波数は、９００ＭＨｚ以上、１０ＧＨｚ以下の範囲であることが好ましい。更に、基板温度５５０℃以下（例えば、２００〜５５０℃）の低温で行うことが好ましい。
【００２１】
次に、浮遊ゲートは、第１の絶縁膜上に形成される。浮遊ゲートは、特に限定されず、例えば、アルミニウム、銅等の金属層、ポリシリコン層、高融点金属（チタン、タングステン等）のシリサイド層、これらの積層体が挙げられる。これら導電層からなる浮遊ゲート以外に、電荷保持層として機能し、電子トラップにて電子を蓄積する窒化膜を用いてもよい。
シリコン系基板にトレンチを形成した場合、浮遊ゲートは、トレンチ表面に第１の絶縁膜を形成し、トレンチ中に浮遊ゲート材料を埋め込み、化学機械研磨法によって電極材料からなる層を平坦化する方法で形成してもよい。
浮遊ゲート上には第２の絶縁膜が形成されている。第２の絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、それら膜の積層体等が挙げられる。
次に、浮遊ゲート上には第２の絶縁膜を挟んで制御ゲートとしての第２の電極が形成されている。制御ゲートは、特に限定されず、例えば、アルミニウム、銅等の金属層、ポリシリコン層、高融点金属（チタン、タングステン等）のシリサイド層、これらの積層体が挙げられる。
【００２２】
また、不揮発性半導体記憶装置が、最上層に最終パッシベーション層を有する場合、下部シリコン窒化膜及び上部シリコン窒化膜又は上部シリコン酸化膜を、最終パッシベーション層を形成する前に、５００℃以下（具体的には３００〜４５０℃）の水素ラジカル雰囲気に曝すことが好ましい。この処理により、化学気相反応により形成した上部シリコン窒化膜又は上部シリコン酸化膜の組成や電気的特性を理想的なシリコン窒化膜又はシリコン酸化膜に近づけることができる。また、この処理により、下部シリコン窒化膜及び上部シリコン窒化膜又は上部シリコン酸化膜や下部シリコン窒化膜／シリコン基板界面から脱離した水素を補填することで、高温処理によるシリコン窒化膜又はシリコン酸化膜特性の劣化を防止することができる。
このように、第１の絶縁膜が、原子状窒素含有種（ＮＨ又はＮラジカル）によるシリコン系基板の直接窒化と化学気相反応によるシリコン窒化膜又はシリコン酸化膜の２層構造であることにより、優れた界面特性と、広い適用膜厚範囲、短い成膜スループットを実現することが可能になる。
【００２３】
【実施例】
実施例１
まず、プラズマを用いた低温での下部シリコン窒化膜の形成について述べる。図１は、本発明の窒化方法を実現するための、ラジアルラインスロットアンテナを用いた装置の１例を示す概略断面図である。
本実施例においては、窒化膜形成のためにＫｒを希ガスとして使用する。真空容器（処理室）２１内を真空にし、シャワープレート２２から、Ｋｒガス、ＮＨ3ガスを導入し処理室内の圧力を１Ｔｏｒｒ程度に設定する。シリコンウェーハ等の円形状の基板２３を、加熱機構をもつ試料台２４にのせ、試料の温度が４００℃程度になるように設定する。
【００２４】
同軸導波管２５から、ラジアルラインスロットアンテナ２６、誘電体板２７をとおして、処理室２１内に２．４５ＧＨｚのマイクロ波を供給し、処理室２１内に高密度のプラズマを生成する。シャワープレート２２と基板２３の間隔は本実施例では６０ｍｍにしてある。この間隔は狭いほうがより高速な成膜が可能になる。上記条件で形成されたシリコン窒化膜は、１０10ｃｍ-2以上の面密度のＫｒを含んでいる。
このように、１０10ｃｍ-2以上の面密度のＫｒを含むことがシリコン窒化膜の電気的特性、信頼性の改善に寄与している。具体的には、以下の理由により改善されると考えられる。
【００２５】
まず、ＫｒとＮＨ3の混合ガスの高密度励起プラズマ中では、中間励起状態にあるＫｒラジカルにより、ＮＨラジカルが効率よく発生する。このＮＨラジカルにより基板表面は窒化される。本実施例のシリコン窒化膜によれば、シリコンの面方位を選ばず、（１００）面でも（１１１）面でも（１１０）面でも低温で高品質なシリコン窒化膜を形成することが可能になる。
【００２６】
本発明のシリコン窒化膜においては、プラズマ中に水素ラジカルが存在することが一つの重要な要件である。プラズマ中に水素ラジカルが存在することにより、シリコン窒化膜及び界面のダングリングボンドが、Ｓｉ−Ｈ、Ｎ−Ｈ結合を形成して終端され、その結果シリコン窒化膜及び界面の電子トラップがなくなる。Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明のシリコン窒化膜に存在することは、それぞれ赤外吸収スペクトル、Ｘ線光電子分光スペクトルを測定することで確認されている。水素が存在することで、ＣＶ特性のヒステリシスもなくなる。また、シリコン・シリコン窒化膜界面密度も基板温度を５００℃以上にすれば３×１０10ｃｍ-1と低く抑えられる。
【００２７】
また、上記手法によりシリコン窒化膜が形成されたシリコン基板表面では、シリコン窒化膜の界面における粗さが飛躍的に改善される。この手法を用いて形成されたシリコン窒化膜をゲート絶縁膜としたＭＯＳＦＥＴのチャネル表面の電子移動度を通常の高温酸化雰囲気による熱酸化により形成したＭＯＳＦＥＴとの比較結果を図６に示す。
【００２８】
図６から、特にチャネル表面での散乱が顕著になる高電界側で、本手法によるシリコン窒化膜をゲート絶縁膜とした場合、大きく移動度が向上していることが判る。このように、本発明の方法によれば、シリコン窒化膜とシリコン基板の界面の平坦度は非常に優れているために、チャネル表面の荒さによる散乱を受けにくくなる。その結果、高移動度の電子により、前述式（２）における移動度μｎが増加する。従って、高効率なホットエレクトロン注入が可能になり、高いホットエレクトロンのゲート電流Ｉｇが得られる。これにより、高速の書き込み動作が可能になる。
【００２９】
また、ゲート電流すなわち書き込み速度を維持するようにドレイン・ソース間電圧を低減することが可能になり、これにより、書き込み動作の低電圧化を実現することができる。書き込み時のドレイン・ソース間電圧の低減は、ＮＯＲ型セルにおけるビットライン間あるいは、隣接セルにおけるドレイン・ソース間の分離幅の縮小を可能にする。これにより、セルの微細化、ビット容量の大容量化を行うことができる。
なお、ＫｒとＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜を形成する場合には、水素ガスの分圧を０．５％以上とすることで、膜中の電子や正孔のトラップを急激に減少させることができる。この効果は、絶縁膜中にＳｉ−Ｈ結合、Ｎ−Ｈ結合が形成されること、及びＫｒが含有されることにより実現できる。また、窒化膜中やシリコン／窒化膜界面でのストレスが緩和され、シリコン窒化膜中の固定電荷や界面順位密度が低減されて、電気的特性、信頼性が大幅に改善される。
【００３０】
実施例２
本発明をフラッシュメモリーへ適用した第１の実施例を図２（ａ）〜（ｆ）を用いて説明する。
まず、シリコン基板１上にウエルと素子分離領域２を形成し、活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル絶縁膜となる下部シリコン窒化膜３を形成した（図２（ａ））。この下部シリコン窒化膜３は次のようにして形成する。
【００３１】
すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、シリコン基板の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して、処理室内に導入ガスの高密度のプラズマを生成する。生成されたプラズマにより、シリコン基板表面に下部シリコン窒化膜３を１〜７ｎｍ程度形成する。この下部シリコン窒化膜３には、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００３２】
しかしながら、この製膜工程のみでは、前述のシリコン窒化膜の緻密性により７ｎｍより厚いシリコン窒化膜を製造することは困難である。フラッシュメモリーとして、十分な絶縁特性を有する膜厚を得るため、次に、下部シリコン窒化膜３の上に上部シリコン窒化膜４を形成する（図２（ｂ））。これは次のように形成する。
【００３３】
すなわち、処理室内を１Ｔｏｒｒ以下の低圧にし、シリコン基板を７００〜８００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが上記雰囲気で反応して、Ｓｉ3Ｎ4が下部シリコン窒化膜３上に上部シリコン窒化膜４が５ｎｍ〜２０ｎｍ程度堆積される。これは、上部シリコン窒化膜の化学気相反応による堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりシリコン窒化膜を堆積させうる反応であれば本実施例に含まれることは言うまでもない。
更に、浮遊ゲートとなる第１の電極として、ポリシリコン層５ａを１００ｎｍ程度堆積させる（図２（ｃ））。
【００３４】
次に、リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層５ａをエッチングすることにより、浮遊ゲート５を形成する（図２（ｄ））。
次に、下部酸化膜６、窒化膜７、上部酸化膜８の３層からなる複合絶縁膜で構成される第２の絶縁膜９を形成する（図２（ｅ））。
その後、不揮発性半導体記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層１００ｎｍ程度を堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、この電極材料をパターニングして制御ゲート１０を形成する（図２（ｆ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００３５】
更に、断面図からは省略しているが、ＭＯＳＦＥＴのソース／ドレインを形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にてシリコン基板をアニールする。
更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成することでフラッシュメモリーを得る。
【００３６】
実施例３
本発明の別の実施例を図２（ａ）〜（ｆ）に示す。
まず、シリコン基板１上にウエルと素子分離領域２を形成し、活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル絶縁膜となる下部シリコン窒化膜３を形成する（図２（ａ））。この下部シリコン窒化膜３は次のようにして形成する。
すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、シリコン基板の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して、処理室内に導入ガスの高密度のプラズマを生成する。生成したプラズマにより、シリコン基板表面に下部シリコン窒化膜３を１〜７ｎｍ程度形成する。この下部シリコン窒化膜３には、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００３７】
しかしながら、この製膜工程のみでは、前述のシリコン窒化膜の緻密性により７ｎｍより厚いシリコン窒化膜を製造することは困難である。フラッシュメモリーとして、十分な絶縁特性を有する膜厚を得るため、次に、下部シリコン窒化膜３の上に上部シリコン窒化膜４を形成する（図２（ｂ））。これは次のように形成する。
【００３８】
すなわち、処理室内を１Ｔｏｒｒ以下の低圧にし、シリコン基板を７００〜９００℃に加熱し、ＳｉＣｌＨ2ガスとＮＨ3ガスを導入する。これらのガスが上記雰囲気で反応して、Ｓｉ3Ｎ4が下部シリコン窒化膜３上に上部シリコン窒化膜４が５ｎｍ〜２０ｎｍ程度堆積される。これは、上部シリコン窒化膜の化学気相反応による堆積方法の一例であり、Ｓｉの還元ガスと窒素系ガスの反応によりシリコン窒化膜を堆積させうる反応であれば本実施例に含まれることは言うまでもない。その後、ＣＶＤ法により堆積した上部シリコン窒化膜４の化学的組成と電気的特性を改善するために、Ｈ2もしくはＨ＊（ラジカル）による雰囲気に曝す工程を挿入してもかまわない。
更に、浮遊ゲートとなる第１の電極として、ポリシリコン層５ａを１００ｎｍ程度堆積させる（図２（ｃ））。
【００３９】
次に、リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層５ａをエッチングすることにより、浮遊ゲート５を形成する（図２（ｄ））。
次に、下部酸化膜６、窒化膜７、上部酸化膜８の３層からなる複合絶縁膜で構成される第２の絶縁膜９を形成する（図２（ｅ））。
その後、不揮発性半導体記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層１００ｎｍ程度を堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、第２の電極材料をパターニングして制御ゲート１０を形成する（図２（ｆ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００４０】
更に、断面図からは省略しているが、ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にてウェーハをアニールする。
更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成することでフラッシュメモリーを得る。
【００４１】
実施例４
本発明の別の実施例を図３（ａ）〜（ｆ）に示す。
まず、シリコン基板１上にウエルと素子分離領域２を形成し、活性領域上の絶縁膜を除去した後、フラッシュメモリーのトンネル絶縁膜となる下部シリコン窒化膜３を形成する（図３（ａ））。この下部シリコン窒化膜３は次のようにして形成する。
すなわち、真空容器（処理室）内を真空にし、シャワープレートから、Ｋｒガス、Ｎ2ガス、Ｈ2ガスを導入し、処理室内の圧力を１００ｍＴｏｒｒ程度、シリコン基板の温度が５００℃になるように設定する。そして、同軸導波管から、ラジアルラインスロットアンテナ、誘電体板を通して、処理室内に、２．４５ＧＨｚのマイクロ波を供給して、処理室内に導入ガスの高密度のプラズマを生成する。生成したプラズマにより、シリコン基板表面に下部シリコン窒化膜３を１〜７ｎｍ程度形成する。この下部シリコン窒化膜３には、１０10ｃｍ-2以上の面密度のＫｒが含まれている。
【００４２】
しかしながら、この製膜工程のみでは、前述のシリコン窒化膜の緻密性により７ｎｍより厚いシリコン窒化膜を製造することは困難である。フラッシュメモリーとして、十分な絶縁特性を有する膜厚を得るため、次に、下部シリコン窒化膜３の上に上部シリコン酸化膜１１を形成する（図３（ｂ））。これは次のように形成する。
すなわち、処理室内を１Ｔｏｒｒ以下の低圧にし、シリコン基板を７００〜９００℃に加熱し、ＳｉＨ4ガスとＮ2Ｏガスを導入する。これらのガスが上記雰囲気で反応して、上部シリコン酸化膜１１が下部シリコン窒化膜５上に５ｎｍ〜１０ｎｍ程度堆積される。これは、化学気相反応によるＳｉＯ2堆積方法の一例であり、Ｓｉの還元ガスと酸素系ガスの反応によりＳｉＯ2を堆積させる反応であれば本実施例に含まれることは言うまでもない。その後、ＣＶＤ法により堆積した上部シリコン酸化膜１１の化学的組成と電気的特性を改善するために、Ｏ2もしくはＯ＊（ラジカル）による酸化雰囲気に曝す工程を挿入してもかまわない。
【００４３】
更に、浮遊ゲートとなる第１の電極として、ポリシリコン層５ａを１００ｎｍ程度堆積させる（図３（ｃ））。
次に、リソグラフィーによって、浮遊ゲートの領域を画定し、更に、ドライエッチングによって、ポリシリコン層５ａをエッチングすることにより、浮遊ゲート５を形成する（図３（ｄ））。
次に、下部酸化膜６、窒化膜７、上部酸化膜８の３層からなる複合絶縁膜で構成される第２の絶縁膜９を形成する（図３（ｅ））。
その後、不揮発性半導体記憶装置の制御ゲートとなる第２の電極材料としてポリシリコン層１００ｎｍ程度を堆積する。更に、リソグラフィーにより、制御ゲートの領域を画定し、ドライエッチングにより、第２の電極材料をパターニングして制御ゲート１０を形成する（図３（ｆ））。これが、周辺回路領域では、ＭＯＳＦＥＴのゲート電極になる。
【００４４】
更に、断面図からは省略しているが、ＭＯＳＦＥＴのソース／ドレイン領域を形成した後、第１の層間絶縁膜を形成、フォトリソグラフィーと異方性ドライエッチングにより、コンタクト孔を形成する。この後、水素ラジカル雰囲気にて３００〜５００℃の雰囲気にてウェーハをアニールする。
更に、配線の形成、層間絶縁膜の形成を繰り返し、最終のパッシベーション膜を形成した後、ワイヤーボンディングパッドの開口部を形成することでフラッシュメモリーを得る。
【００４５】
上記実施例２〜４から次のことがわかる。
まず、実施例２では、電子移動度を向上させることができるので上式（２）でのドレイン電流Ｉｄを大幅に向上でき、その結果、上式（１）におけるチャネルホットエレクトロンによるゲート電流Ｉｇを増加することができる。
更に、シリコン基板側の絶縁膜をシリコン窒化膜とすることで、ゲート絶縁膜の電子に対する障壁高さφｂを下げることができる。その結果、上式（１）におけるチャネルホットエレクトロンの浮遊ゲートへの注入確率が増加するので、ゲート電流Ｉｇを増加することができる。
これら２つの効果により、チャンネルホットエレクトロン注入によるゲート電流が大幅に増加するので、書き込み速度を向上させることができる。
【００４６】
また、実施例３では、実施例２と同様にしてシリコン基板上に上部及び下部シリコン窒化膜（第１の絶縁膜）を形成し、その後、水素ラジカルを含んだ雰囲気で同窒化膜をアニールすることにより、化学気相反応により形成したシリコン窒化膜の組成や電気的特性を理想的なシリコン窒化膜に近づけることができる。また、シリコン窒化膜の形成後の高温雰囲気により、シリコン窒化膜やシリコン窒化膜／シリコン界面から脱離した水素を、更に後の工程で水素ラジカルあるいは水素分子によるアニール処理で補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。
【００４７】
このように、原子状窒化種によりシリコン基板を直接窒化した膜と化学気相反応によるシリコン窒化膜の２層構造をとることにより、優れた界面特性と、より広い適用膜厚範囲、短い成膜スループットを実現することが可能になる。
更に、実施例４では、実施例２と同様の方法でシリコン基板上に下部シリコン窒化膜を成膜した上に、更に、化学気相反応によって、上部シリコン酸化膜を堆積させる。その後、酸素ラジカルあるいは酸素分子を含んだ雰囲気でシリコン酸化膜をアニールすることにより、化学気相反応により形成したシリコン酸化膜の組成や電気的特性を理想的なシリコン酸化膜に近づけることができる。また、下部シリコン窒化膜の形成後の製造工程において曝されてしまう高温雰囲気により、下部シリコン窒化膜や下部シリコン窒化膜／シリコン基板界面から脱離した水素を、更に後の工程で水素ラジカルあるいは水素分子によるアニール処理で補填することで、高温処理によるシリコン窒化膜特性の劣化を防止することができる。
【００４８】
このように、原子状窒化種によるシリコン基板の直接窒化と化学気相反応によるシリコン酸化膜の２層構造をとることにより、優れたシリコン基板−シリコン窒化膜間界面特性と、より広い適用膜厚範囲、短い成膜スループットに加えて、浮遊ゲートからの記憶保持電荷（電子）がゲート絶縁膜を経由してシリコン基板への漏れる電荷ロスに対する障壁高さを維持しながら、高効率のホットエレクトロン注入を実現することが可能になる。
【００４９】
【発明の効果】
本発明によれば、シリコン系基板と第１の電極（浮遊ゲート）間の絶縁膜が、シリコン系基板側から、シリコン系基板を窒化することにより得られる下部シリコン窒化膜と、この上に化学気相成長法により形成された上部シリコン窒化膜又は上部シリコン酸化膜の少なくとも２層からなり、下部シリコン窒化膜が、少なくとも一部に１０10ｃｍ-2以上の面密度の希ガス原子を含有することで、低電圧で、高速な高効率ホットエレクトロン書き込みが可能で、高性能な不揮発性半導体記憶装置を得ることが可能になる。
【図面の簡単な説明】
【図１】ラジアルスロットアンテナを用いたプラズマ装置の概略概念図である。
【図２】本発明の第１の実施例及び第２の実施例における製造工程の概略断面図である。
【図３】本発明の第３の実施例における製造工程の概略断面図である。
【図４】従来例におけるフラッシュメモリーの概略断面図である。
【図５】浮遊ゲートを有する不揮発性メモリーの簡略化した等価回路図である。
【図６】従来技術と本発明の不揮発性半導体記憶装置の電子移動度と垂直方向電界との関係を示す図である。
【符号の説明】
１ シリコン基板
２ 素子分離領域
３ 下部シリコン窒化膜
４ 上部シリコン窒化膜
５ａ ポリシリコン層
５ 浮遊ゲート
６ 下部酸化膜
７ 窒化膜
８ 上部酸化膜
９ 第２の絶縁膜
１０ 制御ゲート
１１ 上部シリコン酸化膜
１２ 第１の絶縁膜
１３ 第２の絶縁膜
２１ 真空容器（処理室）
２２ シャワープレート
２３ 基板
２４ 試料台
２５ 同軸導波管
２６ ラジアルラインスロットアンテナ
２７ 誘電体板
Claims (5)
- シリコン系基板上に設けられた第１の絶縁膜と、第１の絶縁膜上に設けられた浮遊ゲートとしての第１の電極と、第１の電極上に設けられた第２の絶縁膜と、第２の絶縁膜を挟んで形成された制御ゲートとしての第２の電極とを備えた構造の不揮発性半導体記憶装置の製造方法であって、第１の絶縁膜が、少なくとも一部に１０10ｃｍ-2以上の面密度のＫｒを含有する下部シリコン窒化膜と、上部シリコン窒化膜又は上部シリコン酸化膜との少なくとも２層からなり、下部シリコン窒化膜が、Ｋｒガス、窒素ガス及び水素ガス、又はＫｒガス及びＮＨ 3 ガスを導入し、マイクロ波を導入して導入ガスのプラズマを生成し、シリコン系基板を窒化することにより形成され、上部シリコン窒化膜又は上部シリコン酸化膜が化学気相成長法により形成されることを特徴とする不揮発性半導体記憶装置の製造方法。
- 下部シリコン窒化膜が、窒素ガスと水素ガスとＫｒガス、又はＮＨ3ガスとＫｒガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状窒素水素ＮＨ＊もしくは原子状窒素Ｎ＊及び原子状水素Ｈ＊に曝される請求項１に記載の製造方法。
- 不揮発性半導体記憶装置が、最上層に最終パッシベーション層を有し、最終パッシベーション層を形成する前の不揮発性半導体記憶装置が、５００℃以下の原子状水素Ｈ＊雰囲気に曝される請求項１に記載の製造方法。
- 下部シリコン窒化膜と上部シリコン窒化膜又は上部シリコン酸化膜が、連続して形成される請求項１に記載の製造方法。
- 上部シリコン酸化膜が、酸素ガス又は酸素原子含有化合物ガスと希ガスを含む雰囲気中で、マイクロ波によりプラズマを励起して形成された原子状酸素Ｏ＊に曝される請求項１に記載の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360881A JP4358504B2 (ja) | 2002-12-12 | 2002-12-12 | 不揮発性半導体記憶装置の製造方法 |
| US10/732,444 US6916709B2 (en) | 2002-12-12 | 2003-12-11 | Non-volatile semiconductor memory device and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360881A JP4358504B2 (ja) | 2002-12-12 | 2002-12-12 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193414A JP2004193414A (ja) | 2004-07-08 |
| JP4358504B2 true JP4358504B2 (ja) | 2009-11-04 |
Family
ID=32588129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360881A Expired - Fee Related JP4358504B2 (ja) | 2002-12-12 | 2002-12-12 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6916709B2 (ja) |
| JP (1) | JP4358504B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060079100A1 (en) * | 2004-03-15 | 2006-04-13 | Sharp Laboratories Of America, Inc. | High density plasma grown silicon nitride |
| JP2006229195A (ja) * | 2005-01-24 | 2006-08-31 | Renesas Technology Corp | 半導体不揮発性記憶装置及びその製造方法 |
| JP4979575B2 (ja) * | 2005-03-31 | 2012-07-18 | 東京エレクトロン株式会社 | 基板の窒化処理方法および絶縁膜の形成方法 |
| EP1898456A4 (en) * | 2005-06-08 | 2009-11-18 | Univ Tohoku | PLASMANITRATION METHOD, METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND PLASMA PROCESSING DEVICE |
| JP4843259B2 (ja) * | 2005-06-10 | 2011-12-21 | シャープ株式会社 | 可変抵抗素子の製造方法 |
| JP5283833B2 (ja) * | 2005-09-29 | 2013-09-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2007288069A (ja) * | 2006-04-19 | 2007-11-01 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| KR101122347B1 (ko) * | 2006-05-31 | 2012-03-23 | 도쿄엘렉트론가부시키가이샤 | 절연막의 형성 방법 및 반도체 장치의 제조 방법 |
| JP2015130460A (ja) * | 2014-01-09 | 2015-07-16 | セイコーインスツル株式会社 | 不揮発性半導体記憶素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2976585B2 (ja) * | 1991-05-10 | 1999-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100207467B1 (ko) * | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
| JP4397491B2 (ja) | 1999-11-30 | 2010-01-13 | 財団法人国際科学振興財団 | １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 |
-
2002
- 2002-12-12 JP JP2002360881A patent/JP4358504B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-11 US US10/732,444 patent/US6916709B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004193414A (ja) | 2004-07-08 |
| US6916709B2 (en) | 2005-07-12 |
| US20040121539A1 (en) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7679148B2 (en) | Semiconductor device, production method and production device thereof | |
| JP5068402B2 (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
| US20020025691A1 (en) | Flash memory device and a fabrication process thereof, method of forming a dielectric film | |
| US20070001244A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8039337B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
| US9460974B1 (en) | Oxide formation in a plasma process | |
| US8860118B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4358503B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4358504B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US8163626B2 (en) | Enhancing NAND flash floating gate performance | |
| US6162684A (en) | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices | |
| WO2009136606A1 (ja) | 半導体装置の製造方法 | |
| US7972927B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
| US8187973B2 (en) | Method for manufacturing semiconductor device and the semiconductor device | |
| JP2000332014A (ja) | 絶縁膜 | |
| KR20070112980A (ko) | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4358504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |