JP4439794B2

JP4439794B2 - 半導体装置の作製方法

Info

Publication number: JP4439794B2
Application number: JP2002264226A
Authority: JP
Inventors: 幸一郎田中; 智昭森若
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-09-10
Filing date: 2002-09-10
Publication date: 2010-03-24
Anticipated expiration: 2022-09-10
Also published as: JP2003158086A

Description

【０００１】
【発明の属する技術分野】
本願発明は、レーザー光を用いた半導体膜のアニール（以下、レーザーアニールという）の方法及びそれを行うためのレーザー処理装置（レーザーと該レーザーから出力されるレーザー光を被処理体まで導くための光学を含む装置）に関する。また、前記レーザーアニールを工程に含んで作製された半導体装置及びその作製方法に関する。なお、ここでいう半導体装置には、液晶表示装置やＥＬ表示装置等の電気光学装置も含まれるものとする。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（以下、ＴＦＴという）の開発が進められ、結晶性半導体膜として多結晶シリコン膜（ポリシリコン膜）を用いたＴＦＴが注目されている。特に、液晶表示装置（液晶ディスプレイ）やＥＬ（エレクトロルミネッセンス）表示装置（ＥＬディスプレイ）においては、画素をスイッチングする素子やその画素を制御するための駆動回路を形成する素子として用いられる。
【０００３】
多結晶半導体膜は、薄膜トランジスタの活性層として用いられる。多結晶半導体膜は、不純物の添加によりソース領域、ドレイン領域及びチャネル形成領域が形成される。また、オフセット領域やＬＤＤ領域を設けても良い。
【０００４】
ポリシリコン膜を得る手段としては、非晶質シリコン膜（アモルファスシリコン膜）を結晶化させてポリシリコン膜とする技術が一般的である。特に、最近ではレーザー光を用いてアモルファスシリコン膜を結晶化する方法が注目されている。本明細書中では、非晶質半導体膜をレーザー光で結晶化し、結晶性半導体膜を得る手段をレーザー結晶化という。
【０００５】
レーザー結晶化は、半導体膜の瞬間的な加熱が可能であり、ガラス基板やプラスチック基板等の耐熱性の低い基板上に形成された半導体膜のアニール手段として有効な技術である。
【０００６】
レーザー光にも様々な種類があり、連続発振型とパルス発振型に大別されている。レーザー結晶化に関し良好な結晶を得ることができるという点で、連続発振型のレーザーが注目されている。
【０００７】
従来のレーザー結晶化技術では、ビームを線状に形成した線状ビームによりレーザー結晶化をしている。（例えば、特許文献１参照。）。
【０００８】
【特許文献１】
特開平８−１９５３５７号公報
【０００９】
【発明が解決しようとする課題】
本願発明は、連続発振型のレーザーの新規な光学系により、一枚の基板上に形成された薄膜トランジスタにおいて、これらを作り分け、要求される特性をすべて満たす薄膜トランジスタを作製することを課題とする。
【００１０】
液晶表示装置やＥＬ表示装置においては、画素をスイッチングする素子やその画素を制御するための駆動回路を形成する素子は一つの基板上に形成される。これらの素子はその役割に応じて様々な特性を必要とされる。しかしながら、基板一面に形成された非晶質シリコン膜に連続発振型のレーザーを一様に照射して結晶性半導体膜を得る方法で作製された薄膜トランジスタは、要求される様々な特性を満足することは難しい。
【００１１】
【課題を解決するための手段】
薄膜トランジスタと半導体膜の結晶性について述べる。薄膜トランジスタの電気的特性は、半導体膜の結晶性に依るところが大きい。特に、結晶粒界といった結晶と結晶の間にある境界は、キャリアの移動を妨げる。キャリアの移動が妨げられることによって、薄膜トランジスタの電気的抵抗が大きくなる。したがって、薄膜トランジスタの電気的特性を制御するには結晶粒界の数を制御する必要がある。
【００１２】
結晶粒界の数は結晶の成長方向により制御することができる。基板を加熱することで結晶化を行うことでは、結晶の成長方向を制御することはできなかったが、レーザー結晶化では局所的に加熱し溶融することができるため結晶の成長方向を制御することが可能である。
【００１３】
半導体膜の結晶の成長方向は、連続発振型のレーザーから発振されたレーザー光のビーム形状を線状に成形し、その線の方向に対して垂直な方向に合わせることで制御することができる。この場合、図２のように半導体膜の結晶の成長方向は、線状に成形されたレーザー光の線の方向（長軸方向）に対して垂直な方向（短軸方向）に従う。結晶の成長方向は結晶粒界の発生方向でわかる。ここでは、ビームを線状に成形し、被照射物（具体的には基板）上を走査することが重要になる。また、レーザ光のビーム形状は、正確には楕円形状もしくは矩形状としているが、そのアスペクト比は大きいので、ここでは線状と定義する。図１ａ）に本願発明を構成する光学系を示し、以下にその説明を行う。
【００１４】
円形に発振されたレーザービームはシリンドリカルレンズ１０２で一軸方向に拡散される。レーザービームはガルバノミラー１０３により制御され、ｆ−θレンズに入射する。焦点距離をｆ−θレンズ１０４により調整することで、ある平面上のどの位置でも焦点を結ぶ（ピントを合わす）ことができる。焦点を結ぶ（ピントを合わす）とは被照射物上の線状のビーム形状及び大きさを被照射物どの位置でも同じにすることである。ガルバノミラー１０３を動かすことでレーザーの照射位置を変え、基板上を走査することができる。このようにすると、基板を動かすことなく基板上に楕円形のレーザービームを走査することができる。
【００１５】
レーザーの単位面積当たりのエネルギー密度を変えたければ、この光学系にレンズを挿入する、基板の距離を変える等が考えられる。シリンドリカルレンズ１０２の焦点距離を変えることで、ビーム形状を調整することができる。また、ガルバノミラー１０３により走査速度を変えることができる。
【００１６】
ここで重要なのは、シリンドリカルレンズ１０２を回転させることで、基板上に投影される線形ビームを回転させることができることである。通常基板上に形成されるアクティブマトリクス回路等の薄膜トランジスタは多数存在し、その向き、即ち電荷移動方向はバラバラである。したがって、本願発明のようにシリンドリカルレンズ１０２を回転できる構成で線の方向に走査する結晶の成長方向を制御する構成を組み合わせることで、基板上の各薄膜トランジスタの電気的特性を制御することができる。
【００１７】
【発明の実施の形態】
（実施形態１）本願発明の実施形態の一つについて説明する。本願発明の実施形態は基板の縦方向と横方向に電荷移動方向を有する薄膜トランジスタにおいて、結晶成長方向と電荷移動方向を揃えた薄膜トランジスタを作製するものである。
【００１８】
図１ａ）は本願発明のレーザーを含むレーザー装置の構成を示す図である。連続発振型Ｎｄ：ＹＶＯ₄レーザ１０１、連続発振型Ｎｄ：ＹＶＯ₄レーザ１０１を発振源とするレーザー光（第２高調波、波長５３２nm）を楕円状に加工する凸型シリンドリカルレンズ１０２、レーザー光を走査するガルバノミラー１０３、焦点距離を調整するｆ−θレンズ１０４、基板を固定するステージ１０５を有している。凸型シリンドリカルレンズ１０２は回転ステージに設置され、任意に回転できる構成になっている。基板には非晶質シリコン膜が成膜され、領域Ａと領域Ｂがもうけられている。図１ｂ）は基板の上面図であり、領域Ａには基板の横方向に電荷移動方向がある薄膜トランジスタが形成され、また領域Ｂには基板の縦方向に電荷移動方向がある薄膜トランジスタが形成されることを示すものである。
【００１９】
ここでは、レーザーの出力は１０Wである。レーザービーム形状は短軸方向２０μm、長軸方向４００μmの楕円形を形成した。走査速度２０cm/sである。半導体膜の溶融は、単位面積あたりのエネルギー密度が問題となる。したがって、これと類似するエネルギー密度であれば、レーザービームの形状または大きさを変化させてもよい。
【００２０】
このような構成で非晶質シリコン膜にレーザー光の照射が行われる。領域Ａにおいては、凸型シリンドリカルレンズ１０２は回転ステージ（詳細は図示しない）によりシリンドリカルレンズのパワーの方向がａの方向に設定され、ガルバノミラー１０３により基板の横方向にレーザー光が走査される。一方、領域Ｂでは凸型シリンドリカルレンズ１０２は回転ステージによりａより９０°回転したシリンドリカルレンズのパワーの方向がｂの方向に設定され、ガルバノミラー１０３により基板の縦方向にレーザー光が走査される。
【００２１】
このようにすると、レーザーの走査方向、即ち結晶成長方向と電荷移動方向を揃えた薄膜トランジスタを作製することができる。このような方法で作製された薄膜トランジスタは図３ａ）で示されるような結晶粒界を有する。なお、結晶粒は単結晶になっている。薄膜トランジスタに要求される電気的特性によっては、レーザーの走査方向、即ち結晶成長方向と電荷移動方向を垂直にしてもよい。垂直にした場合、図３ｂ）のように薄膜トランジスタの電荷移動方向に複数の結晶粒界が存在するため、キャリアの移動度が下がる。しかしながら、薄膜トランジスタのスイッチがオフ状態おけるリーク電流が低減できるという利点がある。
【００２２】
また、ガルバノミラー１０３によりレーザーが走査され、凸型シリンドリカルレンズ１０２によりレーザービームの形状が制御されるため、基板を動かすことなく結晶化を行うことができる。
【００２３】
（実施形態２）実施形態１とは異なる実施の形態について説明する。この実施形態は基板の縦方向と横方向に電荷移動方向を有する薄膜トランジスタにおいて、結晶の成長方向と電荷移動方向をそろえずに均一な電気特性を有する薄膜トランジスタを作製するものである。図１ａ）、ｂ）と同じ構成の光学系、基板を用いる。
【００２４】
回転ステージに設置された凸型シリンドリカルレンズ１０２は、ａとｂの中間すなわち４５°に設定される。このような構成でレーザー光を発振すると基板上には、斜め方向に楕円形状が投影される。基板の縦方向または横方向から４５°の方向に結晶成長がおこることになる。
【００２５】
このように結晶化された基板から図３ｃ）のような薄膜トランジスタを形成する。基板の横方向に電荷移動方向を有する薄膜トランジスタと基板の縦方向に電荷移動方向を有する薄膜トランジスタとは電荷移動方向を横切る結晶粒界の数がほとんど同じになるため電気的特性が均一になる。
【００２６】
図１２にあるように薄膜トランジスタが縦、横交互に形成され、その特性を均一なものに統一する必要がある場合にも適用できる。
【００２７】
また、薄膜トランジスタの大きさや形によっては、シリンドリカルレンズの角度を４５°に限定する必要はない。薄膜トランジスタの電気的特性を均一にすればよいので、０°から９０°の間で回転させ、走査すればよい。このようにして形成された薄膜トランジスタに用いられる半導体膜の結晶成長方向は、基板の縦軸および横軸とは平行にならず、斜め方向になる。
【００２８】
（実施形態３）この実施形態は、ビーム形状を楕円形状にするに当たり、より光学調整が行いやすい光学系について述べる。実施形態１及び２では、楕円形状を作るための凸型シリンドリカルレンズは、１枚であった。しかしながら本実施の形態では２枚用いる。
【００２９】
２枚のレンズにより、ビームを拡大または縮小する方法は、ガリレオ式、ケプラー式の二つがある。ガリレオ式は図４のように凹レンズと凸レンズを用いてビームの大きさを変える方式である。一方、ケプラー式は図４のように２枚の凸レンズを用いてビームの大きさを変える方式である。
【００３０】
このレンズをシリンドリカルレンズに変えると、一軸方向のみビームを拡大または縮小し、長軸と短軸の比を容易に調整することができる。ただし、２つのシリンドリカルレンズは軸方向をそろえる必要がある。したがって、回転ステージ等で回転させる際に同時に動かす必要がある。
【００３１】
シリンドリカルレンズの他にプリズムを２対使ってビームを１軸方向のみに拡大または縮小させることもできる。その他同等の作用を持つものを利用してもよい。
【００３２】
（実施形態４）この実施形態は、より均一なレーザー照射をするための光学系について述べる。本実施形態では計算機ホログラムを光学系に導入する。計算機ホログラムはビームの形状を成形する方法であり、ビームのエネルギー分布を自在に変えることも可能である。したがって計算機ホログラムの導入によって、ビームのエネルギー分布をより均一にし、均一なレーザー照射することができる。
【００３３】
（実施形態５）この実施形態は、実際に基板に照射するにおいて必要とする装置について述べる。図１ａ）のようにガルバノミラーにより、基板上でビームが走査される場合、基板中央に照射されたビームは、反射されてレーザー装置に戻ってしまう。この戻りレーザービームは、レーザー装置に使われる高調波変換素子を痛める原因になる。したがってこれを回避するためにアイソレーターといった一方向のビームしか通さない装置を光学系に導入する。
【００３４】
図１ａ）において、レーザービームの形状が変わらないシリンドリカルレンズの前に入れておくことが有効である。先ほどの計算機ホログラムとは順不同で用いることができる。
【００３５】
（実施形態６）この実施形態は、実際に基板に照射するにおいて必要とする実施形態５とは異なる装置について述べる。基板上を走査されるレーザー光は、エネルギー密度が高いため長時間基板に照射されると基板を溶かす。したがって、ガルバノミラーの故障等何らかの原因でレーザー光の走査が停止した場合、基板への照射を停止する必要がある。そこで本願発明では、インターロックをガルバノミラーの先にもうける。インターロックは、ステージ上に設けられたセンサーで異常を感知するまたはガルバノミラーの故障を感知することで発動し、金属板などでビームにシャッターをかける。
【００３６】
（実施形態７）この実施形態は、実際に基板に照射するにおいて必要とされる実施形態５および６とは異なる装置について述べる。基板上を走査されるレーザー光は非常に強いため、非晶質シリコン膜に吸収されなかった反射光や透過光も周囲に被害を与える。したがって、これらの光を周囲にまき散らさないためにチャンバーもしくは反射光を吸収するダンパーを基板の周囲に設ける必要がある。
【００３７】
（実施形態８）この実施形態は量産体制において必要とする光学系について述べる。図５で示されるようにガルバノミラー５０３を一つのコントローラーで制御することにより二つの光源からのレーザー光の走査を同時に行うものである。このようにすると、レーザー結晶化のスループットを２倍にすることができる。
【００３８】
また、二つのレーザー光を同時に走査する別の方法として、図６に示すように、一方を基板の表側から照射し、もう一方を基板の裏側から照射することができる。ただし、基板およびステージがレーザー光を透過できることが必要である。
【００３９】
本願発明は実施形態１〜８のいずれにおいても組み合わせることができる。また、実施形態１〜８では非晶質シリコン膜の表側からレーザー光を照射したが、基板を透過し、半導体膜で吸収される波長のレーザー光であれば基板の裏側から照射することができる。
【００４０】
【実施例１】
本発明の実施例を図９〜図１１を用いて説明する。本実施例では、基板の縦方向と横方向に電荷移動方向を有する薄膜トランジスタを作製する方法について説明する。図７は基板上に周辺駆動回路と画素回路が形成されたＥＬ表示装置の上面図である。周辺駆動回路は基板の縦方向に電荷移動方向を有する薄膜トランジスタと横方向に電荷移動方向を有する薄膜トランジスタが混在して構成されている。図７上図は周辺駆動回路の一部であるインバータ回路を構成する薄膜トランジスタを示したものであり、基板の縦方向に電荷移動方向を有する薄膜トランジスタが形成されている。一方、画素回路は、複数の画素がマトリクス状に形成された構成を有しており、その一部を拡大すると図８のようになっている。一つの画素は、横方向に電荷移動方向を有する薄膜トランジスタのみで構成されている。
【００４１】
ここでは、画素回路を構成するスイッチング用薄膜トランジスタおよび駆動用薄膜トランジスタと、周辺駆動回路のインバーター回路を構成する薄膜トランジスタを同時に作製する方法について、工程に従って詳細に説明する。また、消去用薄膜トランジスタは、スイッチング用薄膜トランジスタと同様に作製することができるので、ここでは説明を省略した。
【００４２】
図９において、基板９００にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、石英基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）などのプラスチック基板を用いることができる。
【００４３】
そして、基板９００のＴＦＴを形成する表面に、基板９００からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地膜９０１を形成する。本実施例では下地膜９０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜９０１の１層目としてはプラズマＣＶＤ法を用い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜９０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０nmの酸化窒化シリコン膜９０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜９０１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化シリコン膜９０１ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００nmの酸化窒化シリコン膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００４４】
次に、２５〜１５０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質半導体膜９０３を、プラズマＣＶＤ法、ＬＰＣＶＤ法やスパッタ法などの公知の方法で形成する。半導体膜の材料には限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（Ｓｉ_xＧｅ_1-x（ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５nmの非晶質シリコン膜を成膜した。
【００４５】
基板に非晶質シリコン膜の上から図１（ａ）で示されるようなレーザー照射装置によりレーザーが照射される。領域Ａは画素回路であり、図８のように、基板の横方向に電荷移動方向がある薄膜トランジスタが形成される。ここでは、シリンドリカルレンズはａの方向に設定され、ガルバノミラーにより基板の横方向にレーザー光が照射される。
【００４６】
ここでは、画素回路にはレーザーの走査方向、即ち結晶成長方向と電荷移動方向を揃えた薄膜トランジスタを作製したが、薄膜トランジスタに要求される電気的特性によっては、レーザーの走査方向、即ち結晶成長方向と電荷移動方向を垂直にしてもよい。垂直にした場合、図３ｂ）のように薄膜トランジスタの電荷移動方向に複数の結晶粒界が存在するため、キャリアの移動度が下がる。しかしながら、薄膜トランジスタのスイッチがオフ状態におけるリーク電流が低減できるという利点がある。
【００４７】
一方、領域Ｂは、周辺駆動回路であり、基板の縦方向に電荷移動方向を有する薄膜トランジスタと横方向に電荷移動方向を有する薄膜トランジスタが混在して形成される。ここではシリンドリカルレンズはａとｂの中間すなわち４５°の方向に設定されガルバノミラーにより基板の斜め方向、厳密には基板に投影された楕円状のビームの短軸方向にレーザー光が走査される。
【００４８】
周辺駆動回路は、基板の縦方向に電荷移動方向を有する薄膜トランジスタと横方向に電荷移動方向を有する薄膜トランジスタが混在している。しかしながら、回路内では同一周波数で動いているため、それぞれの薄膜トランジスタの電気的特性をそろえる必要がある。従って上記のように基板の縦方向もしくは横方向に４５°の角度をもって走査を行った。回路の配置によっては、シリンドリカルレンズの角度を調整しうる。
【００４９】
この結晶質シリコン膜をフォトリソグラフィー法を用いたパターニング処理によって、半導体層９０２〜９０５を作製した。
【００５０】
また、半導体層９０２〜９０５を形成した後、ＴＦＴのしきい値を制御するために、半導体層９０２〜９０５に微量な不純物元素（ボロンまたはリン）をドーピングしても良い。
【００５１】
次いで、半導体層９０２〜９０５を覆うゲート絶縁膜９０６を形成する。ゲート絶縁膜９０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０nmの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものではなく、ほかのシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５２】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５３】
そして、ゲート絶縁膜９０６上にゲート電極を形成するための耐熱性導電層９０７を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層９０７は単層で形成しても良いし、必要に応じて２層あるいは３層といった複数の層からなる積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ppm以下とすると良い。本実施例ではＷ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ₆）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩcm以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９％または９９．９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分に配慮してＷ膜を形成することにより抵抗率９〜２０μΩcmを実現することができる。
【００５４】
一方、耐熱性導電層９０７にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電膜９０７の下に２〜２０nm程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層９０７が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜９０６に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層９０７は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。
【００５５】
次にフォトリソグラフィーの技術を使用してレジストによるマスク９０８を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ₂とＣＦ₄を用い、１Paの圧力で３．２W/cm²のＲＦ（１３．５６MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm²のＲＦ（１３．５６MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でW膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にW膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間をエッチング時間とした。
【００５６】
第１のエッチング処理により第１のテーパー形状を有する導電層９０９〜９１２が形成される。導電層９０９〜９１２のテーパー部の角度は１５〜３０°となるように形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜９０６）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。（図９（Ｂ））
【００５７】
そして、第１のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク９０８をそのまま残し、第１のテーパー形状を有する導電層９０９〜９１２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜９０６とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０¹³〜５×１０¹⁴atoｍs/cm²とし、加速電圧を８０〜１６０keVとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域９１４〜９１７には１×１０²⁰〜１×１０²¹atoms/cm³の濃度範囲でｎ型を付与する不純物元素が添加される。（図９（Ｃ））
【００５８】
この工程において、ドーピングの条件によっては、不純物が、第１の形状の導電層９０９〜９１２の下に回り込み、第１の不純物領域９１４〜９１７が第１の形状の導電層９０９〜９１２に重なることも起こりうる。
【００５９】
次に、図９（Ｄ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ₄とＣｌ₂の混合ガスを用い、ＲＦ電力３．２W/cm²(１３.５６MHz)、バイアス電力４５mW/cm²(１３.５６MHz)、圧力１．０Paでエッチングを行う。この条件で形成される第２の形状を有する導電層９１８〜９２１が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。マスク９０８はエッチングされて端部が削れ、マスク９２２となる。また、図９（Ｄ）の工程において、ゲート絶縁膜９０６の表面が４０ｎｍ程度エッチングされる。
【００６０】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０keVとし、１×１０¹³/cm²のドーズ量で行い、不純物濃度が大きくなった第１の不純物領域９２４〜９２７と、前記第１の不純物領域９２４〜９２７に接する第２の不純物領域９２８〜９３１とを形成する。この工程において、ドーピングの条件によっては、不純物が第２の形状の導電層９１８〜９２１の下に回りこみ、第２の不純物領域９２８〜９３１が第２の形状の導電層９１８〜９２１と重なることも起こりうる。第２の不純物領域における不純物濃度は、１×１０¹⁶〜１×１０¹⁸atoms/cm³となるようにする。（図１０（Ａ））
【００６１】
そして、図１０（Ｂ）に示すように、ｐチャネル型ＴＦＴを形成する半導体層９０２、９０５に一導電型とは逆の導電型の不純物領域９３３（９３３ａ、９３３ｂ）及び９３４（９３４ａ、９３４ｂ）を形成する。この場合も第２の形状の導電層９１８、９２１をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層９０３、９０４は、レジストのマスク９３２を形成し全面を被覆しておく。ここで形成される不純物領域９３３、９３４はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する。不純物領域９３３、９３４のｐ型を付与する不純物元素の濃度は、２×１０²⁰〜２×１０²¹atoms/cm³となるようにする。
【００６２】
しかしながら、この不純物領域９３３、９３４は詳細にはｎ型を付与する不純物元素を含有する２つの領域に分けて見ることができる。第３の不純物領域９３３ａ、９３４ａは１×１０²⁰〜１×１０²¹atoms/cm³の濃度でｐ型を付与する不純物元素を含み、第４の不純物領域９３３ｂ、９３４ｂは１×１０¹⁷〜１×１０²⁰atoms/cm³の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの第４の不純物領域９３３ｂ、９３４ｂのｐ型を付与する不純物元素の濃度を１×１０¹⁹atoms/cm³以上となるようにし、第３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を付与する不純物元素の濃度をｎ型を付与する不純物元素の濃度の１．５から３倍となるようにすることにより、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００６３】
その後、図１０（Ｃ）に示すように、第２の形状を有する導電層９１８〜９２１およびゲート絶縁膜９０６上に第１の層間絶縁膜９３７を形成する。第１の層間絶縁膜９３７は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜９３７は無機絶縁物材料から形成する。第１の層間絶縁膜９３７の膜厚は１００〜２００nmとする。第１の層間絶縁膜９３７として酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。また、第１の層間絶縁膜９３７として酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製される酸化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm²で形成することができる。また、第１の層間絶縁膜９３７としてＳｉＨ₄、Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃から作製することが可能である。
【００６４】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板５０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【００６５】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層にある１０¹⁶〜１０¹⁸/cm³のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層９０２〜９０５中の欠陥密度を１０¹⁶/cm³以下とすることが望ましく、そのために水素を０．０１〜０．１atoms％程度付与すれば良い。
【００６６】
そして、有機絶縁物材料からなる第２の層間絶縁膜９３９を１．０〜２．０μmの平均膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００６７】
このように、第２の層間絶縁膜９３９を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜９３７として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【００６８】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をまずエッチングし、その後、続いてエッチングガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜９３７をエッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ₃に切り替えて第３の形状のゲート絶縁膜５７０をエッチングすることによりコンタクトホールを形成することができる。
【００６９】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし、その後エッチングすることで、ソース配線９４０〜９４３とドレイン配線９４４〜９４６を形成する。図示していないが、本実施例ではこの配線を、そして、膜厚５０nmのＴｉ膜と、膜厚５００nmの合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【００７０】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすることによって画素電極９４７を形成する（図１１（Ａ））。なお、本実施例では、透明電極として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【００７１】
また、画素電極９４７は、ドレイン配線９４６と接して重ねて形成することによって駆動用ＴＦＴ９６３のドレイン領域と電気的な接続が形成される。
【００７２】
次に、図１１（Ｂ）に示すように、画素電極９４７に対応する位置に開口部を有する第３の層間絶縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁性を有していて、バンクとして機能し、隣接する画素の有機化合物層を分離する役割を有している。本実施例ではレジストを用いて第３の層間絶縁膜９４９を形成する。
【００７３】
本実施例では、第３の層間絶縁膜９４９の厚さを１μm程度とし、開口部は画素電極９４７に近くなればなるほど広くなる、所謂逆テーパー状になるように形成する。これはレジストを成膜した後、開口部を形成しようとする部分以外をマスクで覆い、ＵＶ光を照射して露光し、露光された部分を現像液で除去することによって形成される。
【００７４】
本実施例のように、第３の層間絶縁膜９４９を逆テーパー状にすることで、後の工程において有機化合物層を成膜した時に、隣り合う画素同士で有機化合物層が分断されるため、有機化合物層と、第３の層間絶縁膜９４９の熱膨張係数が異なっていても、有機化合物層がひび割れたり、剥離したりするのを抑えることができる。
【００７５】
なお、本実施例においては、第３の層間絶縁膜としてレジストでなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）、酸化珪素膜等を用いることもできる。第３の層間絶縁膜９４９は絶縁性を有する物質であれば、有機物と無機物のどちらでも良い。
【００７６】
次に、有機化合物層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極）９５１および保護電極９５２を形成する。このとき有機化合物層９５０及び陰極９５１を形成するに先立って画素電極９４７に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例では発光素子の陰極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。
【００７７】
なお、有機化合物層９５０としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）でなる２層構造を有機化合物層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【００７８】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてクマリン６を約１％添加している。
【００７９】
また、保護電極９５２でも有機化合物層９５０を水分や酸素から保護することは可能であるが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として３００nm厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しないで連続的に形成しても構わない。
【００８０】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機化合物層９５０、陰極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成し、外気から有機化合物層を保護することが望ましい。
【００８１】
なお、有機化合物層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【００８２】
こうして図１１（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４７、有機化合物層９５０、陰極９５１の重なっている部分９５４が発光素子に相当する。
【００８３】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴであり、ＣＭＯＳを形成している。スイッチング用ＴＦＴ９６２及び駆動用ＴＦＴ９６３は画素部が有するＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成することができる。
【００８４】
なお、発光素子を用いた発光装置の場合、駆動回路の電源の電圧が５〜６V程度、最大でも１０V程度で十分なので、ＴＦＴにおいてホットエレクトロンによる劣化があまり問題にならない。また駆動回路を高速で動作させる必要があるので、ＴＦＴのゲート絶縁膜の容量は小さいほうが好ましい。よって、本実施例のように、発光素子を用いた発光装置の駆動回路では、ＴＦＴの半導体層が有する第２の不純物領域９２９と、第４の不純物領域９３３ｂとが、それぞれゲート電極９１８、９１９と重ならない構成にするのが好ましい。
【００８５】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。本発明の発光装置は公知の方法を用いて作製することが可能である。
【００８６】
また、本実施例では発光装置の作製方法のみについて示したが、薄膜トランジスタを有する液晶表示装置においても同様なレーザー結晶化を適用することができる。
【発明の効果】
本願発明により、特性を制御した薄膜トランジスタを作製することができた。また、基板を動かすことなくレーザービームを走査することができたので結晶化のスループットをあげることができた。さらにこの二つをあわせることにより、高性能な液晶表示装置およびＥＬ表示装置を歩留まりよくかつ大量に作製することができた。
【図面の簡単な説明】
【図１】本発明のレーザー照射装置および処理基板。
【図２】楕円形のレーザービームにより結晶化された半導体膜。
【図３】結晶の成長方向が制御された薄膜トランジスタ。
【図４】実施形態３におけるビームエキスパンダ。
【図５】実施形態７における本発明のレーザー照射装置。
【図６】実施形態７における本発明のレーザー照射装置。
【図７】実施例１の周辺駆動回路と画素回路が形成されたＥＬ表示装置。
【図８】実施例１の画素回路の拡大図。
【図９】ＥＬ表示装置が有するＴＦＴの作製工程を示す図。
【図１０】ＥＬ表示装置が有するＴＦＴの作製工程を示す図。
【図１１】ＥＬ表示装置が有するＴＦＴの作製工程を示す図。
【図１２】本発明のレーザー照射装置および処理基板。

Claims

基板上に半導体膜を形成し、
レーザー装置からレーザー光を発振させ、
前記レーザー光を線状に成形し、前記半導体膜上で回転させることを、シリンドリカルレンズを回転させることにより行い、
前記レーザー光をｆ−θレンズにより前記半導体膜上で焦点を結び、
前記レーザー光を前記半導体膜上でガルバノミラーにより走査して前記半導体膜を結晶化し、
前記結晶化した半導体膜を薄膜トランジスタに用いる半導体装置の作製方法であって、
前記半導体装置は、第１の回路と前記第１の回路を駆動する第２の回路を有し、
前記第１の回路は、電荷移動方向が同一の方向に揃った複数の前記薄膜トランジスタを有し、
前記第２の回路は、電荷の移動方向が異なる複数の前記薄膜トランジスタを有し、
前記第２の回路の前記薄膜トランジスタの電荷移動方向に対して、斜めに前記レーザー光を走査し、走査方向に結晶成長させることを特徴とする半導体装置の作製方法。
請求項１において、前記第１の回路の前記薄膜トランジスタの電荷移動方向に対して、平行に前記レーザー光を走査することを特徴とする半導体装置の作製方法。
請求項１において、前記第１の回路の前記薄膜トランジスタの電荷移動方向に対して、垂直に前記レーザー光を走査することを特徴とする半導体装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記レーザー装置は連続発振型のレーザー装置であることを特徴とする半導体装置の作製方法。
請求項１乃至請求項４のいずれか一項において、
前記レーザー装置を複数で用いることを特徴とする半導体装置の作製方法。