JP4445351B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP4445351B2
JP4445351B2 JP2004253276A JP2004253276A JP4445351B2 JP 4445351 B2 JP4445351 B2 JP 4445351B2 JP 2004253276 A JP2004253276 A JP 2004253276A JP 2004253276 A JP2004253276 A JP 2004253276A JP 4445351 B2 JP4445351 B2 JP 4445351B2
Authority
JP
Japan
Prior art keywords
heat sink
chip
semiconductor module
chips
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004253276A
Other languages
English (en)
Other versions
JP2006073664A (ja
Inventor
一生 下川
尚 小梁川
昌子 大石
達也 山田
修 薄田
佳紀 遠藤
泰基 三浦
正規 豊島
一郎 大村
明夫 中川
憲一 松下
雄介 川口
晴輝 新井
洋 武井
友広 川野
典朗 吉川
守郎 高橋
康人 斎藤
昌弘 浦瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004253276A priority Critical patent/JP4445351B2/ja
Priority to US11/214,730 priority patent/US7514783B2/en
Publication of JP2006073664A publication Critical patent/JP2006073664A/ja
Priority to US11/778,493 priority patent/US20070257376A1/en
Priority to US11/778,516 priority patent/US7633153B2/en
Application granted granted Critical
Publication of JP4445351B2 publication Critical patent/JP4445351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/658—Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、例えばマルチチップモジュールのような半導体モジュールに関する。
ＤＣ−ＤＣコンバータは、ある電圧の直流電流を異なる電圧の直流電流に変換する装置である。ＤＣ−ＤＣコンバータは高効率で小型化が可能であるため、小型の電子機器（例えばノートパソコンや携帯電話のような情報通信機器）に組み込まれる電源として利用されている。
パソコン等の情報通信機器は、ＣＰＵの微細化・高速化により電源（駆動電源）の低電圧・大電流化が進んでいる。ＣＰＵ用の電源電圧は１９９５年において、５．０（Ｖ）や３．３（Ｖ）が主流であったが、クロック周波数が１ＧＨｚを超える高性能ＣＰＵの登場で近年では、１．５（Ｖ）にまで低電圧化し、電流も１００（Ａ）クラスが必要となっている。また、ＣＰＵの動作速度に対応するため電源回路の動作周波数も１ＭＨｚ以上が要求されている。このため、電源回路を構成するトランジスタのスイッチングの高速化も重要となっている。
電源の低電圧・大電流化によって、これまでの電源システムの形態も変化している。ひとつの電源で複数の回路に電力を供給する形態は、配線の僅かな寄生インピーダンスによっても電圧降下が発生するため、回路に必要な電圧が供給されず誤動作を起こす原因となる。そのため現在は電源の分散化が進み、それぞれの負荷に対応した電源を負荷の近くに置く形態に移行している。
例えば、ノートパソコンで説明すると、ノートパソコンはＣＰＵ、液晶画面及びハードディスク等の負荷を備えている。それぞれの負荷に対応した電源（つまり、ＤＣ−ＤＣコンバータ）が負荷の近くに配置されている。
従来、大電力用のＤＣ−ＤＣコンバータのうち、同期整流方式の非絶縁型降圧式のコンバータは、Ｎチャネル型のパワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)、ＳＢＤ(Schottky Barrier Diode：ショットキーバリアダイオード)及びＰＷＭ(Pulse Width Modulation)制御ＩＣ等により構成されている。これらの部品は個別にパッケージされており、パッケージされたこれらの部品がプリント基板に取り付けられている。
通常、電源回路で使用されるパワーＭＯＳＦＥＴのようなパワースイッチングデバイスは、オン抵抗やスイッチングによる電力損失が原因で発熱する。このため、パワーＭＯＳＦＥＴのチップにヒートシンク板を取り付けて熱をチップの外部に放出させる必要がある。なお、半導体チップにヒートシンク板を取り付けた構造を有する高周波マルチチップモジュールが、特許文献１に開示されている。
特開平１１−４５９７６（図１）
本発明の目的は、実装スペースの小面積化、配線インピーダンスの低減及び放熱性の向上を図ることが可能な半導体モジュールを提供することである。
本発明に係る半導体モジュールの一態様は、実装基板と、表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワースイッチングデバイスチップと、前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワースイッチングデバイスチップに形成されたトランジスタのゲートを駆動するための駆動用ＩＣチップと、前記複数のパワースイッチングデバイスチップの前記裏面上に配置された複数のヒートシンク部と、前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備えることを特徴とする。
本発明によれば、実装スペースの小面積化、配線インピーダンスの低減及び放熱性の向上を図ることが可能な半導体モジュールを実現することができる。
以下、図面を用いて本発明の実施形態について説明する。各実施形態を説明する図において、既に説明した図の符号で示すものと同一又は同等のものについては、同一符号を付すことにより説明を省略する。本実施形態に係る半導体モジュールは、パワーＭＯＳチップ及び駆動用ＩＣチップを一つのパッケージに封止したマルチチップモジュールである。このモジュールはＤＣ−ＤＣコンバータの一部として機能する。
なお、パワーＭＯＳチップは、ゲート絶縁膜がシリコン酸化膜を含むＦＥＴで構成されるが、本発明はこれに限定されず、ゲート絶縁膜がシリコン酸化膜以外の絶縁膜（例えば高誘電体膜）からなるＦＥＴで構成されるパワーＭＩＳ(Metal Insulator Semiconductor)チップにも適用される。パワーＭＯＳチップやパワーＭＩＳチップは、パワースイッチングデバイスとも称される。
［第１実施形態］
（半導体モジュールの構造）
第１実施形態に係る半導体モジュールの構造について図１〜図３を用いて説明する。図１は、第１実施形態に係る半導体モジュール１の平面図である。図２は、図１のＡ１−Ａ２線に沿った断面図であり、図３は、図１のＢ１−Ｂ２線に沿った断面図である。
半導体モジュール１は、実装基板（例えばプリント基板）３と、この上に実装された二つのパワーＭＯＳチップ５，７（パワースイッチングデバイスの一例）及び駆動用ＩＣチップ９と、を備える。駆動用ＩＣチップ９は、パワーＭＯＳチップ５，７に形成されたＭＯＳＦＥＴのゲートを駆動するためのチップである。パワーＭＯＳチップ５及び駆動用ＩＣチップ９は正方形状を有しており、パワーＭＯＳチップ７は長方形状を有している。これにより、正方形状の実装基板３にチップ５，７，９を効率的に配置できる。
図４は、パワーＭＯＳチップ５，７の一部の断面図である。チップ５，７は、多数の縦型のＭＯＳＦＥＴが並列接続された構造を有する。詳しく説明すると、チップ５，７は、ｎ型のエピタキシャル層１１を有するｎ＋型のシリコン基板１３を備える。エピタキシャル層１１の上層はｐ型のボディ領域１５である。多数のトレンチゲート１７がボディ領域１５を貫通するように、エピタキシャル層１１に形成されている。トレンチゲート１７の周囲にはゲート酸化膜１９が形成されている。
ボディ領域１５の表面にｎ＋型のソース領域２１が形成されている。トレンチゲート１７やソース領域２１を覆うように層間絶縁膜２３が形成されている。層間絶縁膜２３には、コンタクトホールが形成されており、このコンタクトホールを介してソース電極２４がボディ領域１５やソース領域２１に接続されている。シリコン基板１３がｎ＋型のドレイン領域となる。シリコン基板１３の裏面の全面にはドレイン電極４３が形成されている。
図１〜図３に示すように、実装基板３は、正方形状の樹脂板２５を有する。樹脂板２５の四つの側面には、多数の外部端子２７が所定のピッチで設けられている。端子２７は半円筒状を有しており、このため実装基板３の縁は外部端子２７の箇所で窪んでいる。樹脂板２５の両面には、外部端子２７と接続された配線２９が形成されている。外部端子２７及び配線２９は、銅箔等の導体から構成される。
樹脂板２５の両面には、配線２９を覆うようにソルダーレジスト３１が形成されている。ソルダーレジスト３１は、外部端子２７を覆っておらず、また配線２９のうち電極３２ａ，３２ｂとなる箇所の上に開口を有する。電極３２ａ，３２ｂ上に半田などの接続材３３がスクリーン印刷により形成されている。
樹脂板２５には多数のスルーホールが形成されている。スルーホールの側面には、例えばメッキにより銅等の導体膜３５が形成されている。導体膜３５により樹脂板２５の両面の配線２９が電気的に接続されている。導体膜３５の内側には、樹脂３７が充填されている。電気抵抗を下げるために、樹脂３７の替わりに銅等の金属粉を含む樹脂を充填してもよい。
パワーＭＯＳチップ５，７及び駆動用ＩＣチップ９が実装基板３にフリップチップボンディングで実装されている。詳しくは、パワーＭＯＳチップ５，７の表面には、ゲート電極パッド３９及びソース電極パッド４１が形成され、裏面にドレイン電極４３が形成されている。電極パッド３９，４１は、図４に示すソース電極２４の上層に形成されている。電極パッド３９，４１の上にバンプ電極が形成されることもある。ゲート電極パッド３９は、多数のトレンチゲート１７と共通接続されている。ソース電極パッド４１は、ソース電極２４と接続されている。
パワーＭＯＳチップ５，７のゲート電極パッド３９及びソース電極パッド４１並びに駆動用ＩＣチップ９の電極パッド４９は、接続材３３により実装基板３の電極３２ａに半田付けされている。チップ５，７，９と実装基板３とのスペースは、アンダーフィル材５１で埋められている。
パワーＭＯＳチップ５の裏面４７（図４）上には、パワーＭＯＳチップ５を覆うように正方形状のヒートシンク部５３が配置され、同様に、パワーＭＯＳチップ７の裏面４７（図４）上には、パワーＭＯＳチップ７を覆うように長方形状のヒートシンク部５５が配置されている。ヒートシンク部５３，５５は、それぞれが一枚の金属性のヒートシンク板である。
ヒートシンク部５３，５５は、側部の一部が端子５９として機能する。ヒートシンク部５３は、四辺のうちの一辺に端子５９が設けられている。これに対して、ヒートシンク部５５は、四辺のうちの向かい合う二つの長辺（つまり、長方形状のチップ７の向かい合う二つの長辺側）に端子５９が設けられている。ヒートシンク部５３，５５は、端子５９の箇所で折り曲げられて段差が形成され、接続材３３により実装基板３の電極３２ｂに半田付けされている。したがって、ヒートシンク部５３，５５は、電極３２ｂの箇所で実装基板３に固定される共に実装基板３の配線２９と電気的に接続される。
ヒートシンク部５３は端子５９が一つなので、一箇所で固定されていることになる。一方、ヒートシンク部５５は端子５９が二つなので、二箇所で固定されていることになる。これはヒートシンク部５３，５５を含む電気回路の要求からである。したがって、電気回路の要求により、例えば、ヒートシンク部５３に端子５９が二つ形成される場合、ヒートシンク部５３は二箇所で実装基板３に固定される。なお、ヒートシンク部が一箇所で固定される場合、ヒートシンク部の実装基板に対する平行度を維持できないこともある。この場合の対応策については第２実施形態で説明する。
ヒートシンク部５３，５５の端子５９以外の平面部は、パワーＭＯＳチップ５，７の裏面と対向しており、ヒートシンクとして機能する。上記平面部において、ヒートシンク部５３，５５は、パワーＭＯＳチップ５，７の裏面のドレイン電極４３に導電性の接続材５７により半田付けされている。したがって、ヒートシンク部は、それぞれ、パワーＭＯＳチップのうち対応するパワーＭＯＳチップの裏面のドレイン電極（なお、チップの裏面側にソース電極がある場合はソース電極）と電気的に接続される。
ヒートシンク部５３，５５は、（１）パワーＭＯＳチップ５，７を覆い、（２）その端子５９が電極３２ｂと接続され、（３）ヒートシンク部５３，５５の高さが同じ（つまり同一面内）である。したがって、ヒートシンク部５３，５５の段差の大きさは、接続材５７の厚み、パワーＭＯＳチップ５，７の厚み、電極パッド３９，４１の高さ、接続材３３の高さ及び電極３２ａ，３２ｂの高さを考慮して決める。
また、ヒートシンク部５３，５５は、ヒートシンクとしての機能及び配線としての機能を有する。よって、その材料は、熱的及び電気的に良好な伝導性を有する銅が用いられる。しかしながら、アルミニウムを用いることもできる。アルミニウムは、銅よりも電気抵抗が高いが、軽量で加工性が良好だからである。また、ヒートシンク部５３，５５の材料として、鉄系の材料（例えば４２Alloy）を使用することもできる。この材料は、パワーＭＯＳチップ５，７の材料と熱膨張係数の値が近いので、ヒートシンク部５３，５５が熱膨張による疲労を受けにくくすることができる。
ヒートシンク部５３，５５として、アルミニウムや鉄系の材料を使用する場合、ヒートシンク部５３，５５の接続材３３と接続される部分（つまり端子５９）や接続材５７と接続される部分に、金属層（例えば、銅、金、銀、ニッケル）や合金層（例えば、半田、銀ロウ）を、蒸着、溶射メッキ、メッキなどにより形成してもよい。これらの層を形成すれば、接続性を良好にすることができる。
なお、ヒートシンク部５３，５５の材料や厚みは、通常、互いに同じである。しかしながら、パワーＭＯＳチップ５，７の発熱量の違い等の理由で、互いに異ならせてもよい。
ヒートシンク部５３，５５の厚みが小さすぎると、ヒートシンク部５３，５５の温度が急激に上昇するので好ましくない。したがって、ヒートシンク部５３，５５の厚みの目安は、例えば、１００μｍ以上（さらには２００μｍ以上）あればよい。
また、ヒートシンク部５３，５５は、それぞれ、パワーＭＯＳチップ５，７の裏面を完全に覆うことにより、放熱性を良好にすると共に電気抵抗を小さくしている。しかしながら、ヒートシンク部５３，５５が、パワーＭＯＳチップ５，７の裏面を完全に覆わず、一部露出していてもよい。
パワーＭＯＳチップ５，７及び駆動用ＩＣチップ９を一つのパッケージとして封止する樹脂部材６１が実装基板３の上に固定されている。ヒートシンク部５３，５５は、それぞれ、対応するパワーＭＯＳチップ５，７の裏面と面する一方の面６３及びこれの反対側にある他方の面６５を有している。他方の面６５が半導体モジュール１の外部に露出している。したがって、全てのヒートシンク部が半導体モジュール１の外部に露出している。
（ＤＣ−ＤＣコンバータの回路構成及び動作）
次に、半導体モジュール１を含むＤＣ−ＤＣコンバータの回路構成及び動作について説明する。図５は、このＤＣ−ＤＣコンバータ６７の回路図である。ＤＣ−ＤＣコンバータ６７は、同期整流方式の非絶縁型降圧式である。この回路が最も電力損失を低減し変換効率を高めることができる。
高電位側のパワーＭＯＳチップ（制御側素子）５及び低電位側のパワーＭＯＳチップ（同期整流側素子）７は、ともにオン抵抗が低く、かつ低ゲート容量のＮチャネル型ＭＯＳＦＥＴが使用されている。パワーＭＯＳチップ７は、ＶＦの低いＳＢＤ（ショットキーバリアダイオード）６９が並列に接続されている。パワーＭＯＳチップ５，７のゲート端子には、ゲートを駆動するための駆動用ＩＣチップ９が接続されている。
チップ５，７のゲートは通常時、ＰＷＭ(Pulse Width Modulation)制御によって駆動されている。ＰＷＭ制御とは、スイッチング式電源の直流出力電圧を安定化させるための制御方式である。つまり、スイッチング・トランジスタ（パワーＭＯＳチップ５）のＯＮ時間とＯＦＦ時間の割合を変えて，出力電圧を制御する。出力電圧が低下するとＯＮ時間を長くし，上昇すると短くすることによって，常に一定の電圧を保つことができる。なお、チップ５，７のゲートをＰＦＭ(Pulse Frequency Modulation)制御によって駆動することもできる。ＰＦＭ制御とは、スイッチング・トランジスタ（パワーＭＯＳチップ５）のＯＮ時間は一定のままで、スイッチング周波数を変えて出力電力を制御する。出力電圧が低下するとスイッチグ周波数を高くし、上昇すると低くすることによって、常に一定の電圧を保つことができる制御である。
ＤＣ−ＤＣコンバータ６７の出力側には、インダクタ７１およびコンデンサ７３が接続されている。ＤＣ−ＤＣコンバータ６７の出力には、例えばＣＰＵ７５のような負荷が接続される。
次に、ＤＣ−ＤＣコンバータ６７の基本的な動作について、図５及び図６を用いて説明する。図６は、パワーＭＯＳチップ５，７に入力される信号のタイミングチャートである。入力電圧ＶＩＮが例えば２４Ｖの場合、このコンバータ６７により、例えば１．５Ｖに変換されてＣＰＵ７５に供給される。
まず、時刻ｔ１において、パワーＭＯＳチップ７のＭＯＳＦＥＴ（Ｍ２）がオフの状態でパワーＭＯＳチップ５のＭＯＳＦＥＴ（Ｍ１）をオンさせる。これにより、入力電圧ＶＩＮによって矢印（１）に示す電流が流れ、インダクタ７１を介してＣＰＵ７５に電力が供給される。つぎに、時刻ｔ２でＭＯＳＦＥＴ（Ｍ１）をオフさせる。これにより、入力電圧ＶＩＮによるＣＰＵ７５への電力の供給は停止される。その替わり、インダクタ７１に蓄えられた電力によって、矢印（２）に示す電流がＳＢＤ６９を介して転流することにより、ＣＰＵ７５に電力が供給される。
ＭＯＳＦＥＴ（Ｍ１）とＭＯＳＦＥＴ（Ｍ２）の貫通防止のために設定された所定のデッドタイムＤＴが経過したのち、時刻ｔ３において、ＭＯＳＦＥＴ（Ｍ２）をオンさせる。ＭＯＳＦＥＴ（Ｍ２）はＳＢＤ６９よりも抵抗が小さいため、インダクタ７１に蓄えられた電力により生じる電流は、ＳＢＤ６９でなく、矢印（３）に示すようにＭＯＳＦＥＴ（Ｍ２）を介して転流する。これにより、ＣＰＵ７５に電力が供給される。コンデンサ７３は出力電圧波形を平滑化するため使用される。パワーＭＯＳチップ７、つまりＭＯＳＦＥＴ（Ｍ２）がなくても、ＤＣ−ＤＣコンバータとして機能する。
ここで、ＭＯＳＦＥＴ（Ｍ２）を設けた理由を説明する。時刻ｔ２により、ＳＢＤ６９を介して矢印（２）の電流が流れる。ＳＢＤ６９に電流が流れると、それにより電圧降下が生じ、その分だけＣＰＵ７５に供給される電力にロスが生じる。ＭＯＳＦＥＴはＳＢＤよりも電圧降下を小さくできる。そこで、デッドタイムＤＴ中は、ＳＢＤ６９を経由させて電流を流し、デッドタイムＤＴ経過後は、ＭＯＳＦＥＴ（Ｍ２）を経由させて電流を流すことにより、ＣＰＵ７５に効率良く電力を供給している。
（第１実施形態の主な効果）
次に、第１実施形態の主な効果を説明する。第１実施形態によれば、半導体モジュール１を含む半導体装置（例えばＤＣ−ＤＣコンバータ６７）の実装スペースの小面積化、配線インピーダンスの低減及び放熱性の向上を図ることができる。以下、詳細に説明する。
従来のＤＣ−ＤＣコンバータは、パワーＭＯＳチップ、駆動用ＩＣチップ、ＳＢＤ（ショットキーバリアダイオード）等の部品が個別にパッケージされており、パッケージされたこれらの部品がプリント基板に取り付けられている。近年、パソコン等の低電圧化及び大電流化が急激に進んでおり、このような構造のＤＣ−ＤＣコンバータでは、実装スペースの増大、配線インピーダンスの増加、熱の放散が難しくなるといった問題が生じる。
まず、実装スペースの増大について説明する。現在のＤＣ−ＤＣコンバータで必要な電流容量は、ＭＯＳＦＥＴ単体（一個のパワーＭＯＳチップ）の定格電流を超えることがある。このような場合、複数個のパワーＭＯＳチップを並列接続することにより、上記必要な電流容量を賄っている。したがって、大電流化に対応するためにはパワーＭＯＳチップの数を増やさなければならない。この結果、実装スペースが増えるので、ＤＣ−ＤＣコンバータを小型化できない問題が生じる。
つぎに、配線インピーダンスの増加について説明する。実装スペースが増えることにより実装基板が大面積化すると、必然的に配線長が増えるため抵抗やインダクタンスの増加につながる。抵抗の増加は電圧降下の原因となり、負荷に供給する電圧が不足し誤動作を起こす原因となる。また、インダクタンスの増加は高速化や高周波化を妨げ、さらにリンギングも増加するためこれも誤動作の原因となる。
最後に熱の放散が難しくなる問題について説明する。ＣＰＵのような負荷は、発熱量が多いため負荷自身に大きなヒートシンク部を取り付ける必要がある。したがって、上記負荷の近くでは、パワーＭＯＳチップのヒートシンク部の取り付けスペースを確保することが難しい。パワーＭＯＳチップにヒートシンク部を取り付けない場合、パワーＭＯＳチップの過大な電力損失を避けるためには、パワーＭＯＳチップの個数を増やしてＭＯＳＦＥＴの抵抗を下げなければならない。しかし、パワーＭＯＳチップの個数が増えるため、実装スペースの増大や配線インピーダンスの増加という問題が生じる。
第１実施形態に係る半導体モジュール１によれば、パワーＭＯＳチップ５，７及び駆動用ＩＣチップ９が一つのパッケージに収容されている、つまり、これらのチップが同一外囲器に搭載されている。このため、ＤＣ−ＤＣコンバータ６７の実装スペースの小面積化（小型化）を図ることができる。
また、小型化により実装密度が向上するため、素子間の配線を短くできる。これにより、ＤＣ−ＤＣコンバータ６７の配線インピーダンスを低減できる。よって、ＤＣ−ＤＣコンバータ６７の高速化および高周波化が可能となる。
さらに、ヒートシンク部５３，５５により、パワーＭＯＳチップ５，７から発生した熱を効率的に放散できる。特に、ヒートシンク部５３，５５の他方の面６５が半導体モジュール１の外部に露出しているため、放熱性をさらに向上させることができる。また、第１実施形態によれば、パワーＭＯＳチップ５，７をフリップチップボンディングにより実装し、パワーＭＯＳチップ５，７の裏面の上にそれぞれヒートシンク部５３，５５が配置されている。これにより、実装面積を増やすことなくヒートシンク部５３，５５を配置できると共にパワーＭＯＳチップ５，７がＣＰＵの近くに配置されていても、ＣＰＵにヒートシンク部を取り付ける際の障害とならない。さらに、ヒートシンク部５３，５５が接続材５７によりパワーＭＯＳチップ５，７に取り付けられている。接続材５７は熱伝導性が優れているので、チップ５，７で発生した熱は速やかに接続材５７を介してヒートシンク部５３，５５に伝わる。この点からも熱を効率的に放散することができる。
なお、駆動用ＩＣチップ９にはヒートシンク部が取り付けられていない。つまり、駆動用ＩＣチップ９は、パワーＭＯＳチップ５，７のようにヒートシンク部で覆われていない。しかしながら、駆動用ＩＣチップ９から発生する熱を効率的に放散するために、駆動用ＩＣチップ９の裏面上にヒートシンク部を配置してもよい。
また、第１実施形態によれば、次の効果も生じる。ヒートシンク部５３，５５はパワーＭＯＳチップ５，７のドレイン電極４３と実装基板３の配線２９とを接続する配線としての機能も有する。ヒートシンク部５３，５５は電流経路の幅が広いため、寄生抵抗や寄生インダクタンスが小さい配線となる。
（第１実施形態の変形例）
図７は第１実施形態に係る半導体モジュール１の変形例の平面図であり、図１と対応する。パワーＭＯＳチップ７が低電位側回路を構成し、パワーＭＯＳチップ５が高電位側回路を構成する。パワーＭＯＳチップ７が三つのチップ７−１，７−２，７−３に分割されている。この点で、図７の半導体モジュール１は図１のそれと異なる。ヒートシンク部５５のうち、各チップ７−１，７−２，７−３と対応する領域が、各チップのヒートシンク部となる。したがって、この場合、複数のヒートシンク部が互いにつながり、一枚のヒートシンク板（ヒートシンク部５５）を構成していると言える。
図１のパワーＭＯＳチップ７は、その寸法が比較的大きい。よって、熱膨張量が大きいので、熱応力も大きくなる。そこで、図７の変形例では、パワーＭＯＳチップ７を寸法の比較的小さい三つのチップ７−１，７−２，７−３に分割している。これにより、電流容量を確保しつつ熱応力を低減している。なお、熱応力低減ではなく、半導体モジュール１に大電流を流すために、複数のパワーＭＯＳチップ７−１，７−２，７−３を配置する場合もある。
この変形例では、低電位側回路及び高電位側回路のうち、低電位側回路が三つのパワーＭＯＳチップを有する。しかしながら、高電位側回路及び低電位側回路の少なくとも一方が、複数のパワーＭＯＳチップを有すればよい。また、チップの個数も三つに制限されず、二つ以上であればよい。
［第２実施形態］
図８は、第２実施形態に係る半導体モジュール１の平面図である。図９は、図８のＣ１−Ｃ２線に沿った断面図である。図８及び図９を用いて、第２実施形態を第１実施形態と相違する点を中心に説明する。
第２実施形態では、パワーＭＯＳチップ５を覆うヒートシンク部５３が、駆動用ＩＣチップ９を覆うように駆動用ＩＣチップ９の上まで延びている。パワーＭＯＳチップ５と駆動用ＩＣチップ９とでヒートシンク部５３を共用している。したがって、ヒートシンク部５３とは別に駆動用ＩＣチップ９を覆うヒートシンク部を配置した場合に比べて、ヒートシンク部を大面積にでき、その分だけ放熱性を向上させることができる。
但し、駆動用ＩＣチップ９の裏面７７はグランド電位であり、パワーＭＯＳチップ５のドレイン電極４３の電位と異なる。したがって、ヒートシンク部５３と駆動用ＩＣチップ９との間は樹脂部材６１で絶縁されている。つまり、ヒートシンク部５３は、駆動用ＩＣチップ９と絶縁されて駆動用ＩＣチップ９の上まで延びている。
逆の構造、つまり、ヒートシンク部５３が駆動用ＩＣチップ９の裏面７７と接続材により接続され、ヒートシンク部５３とパワーＭＯＳチップ５との間が樹脂部材６１で絶縁された構造も可能である。熱は、樹脂よりも導電性の接続材５７を介した方がヒートシンク部５３に伝導しやすい。パワーＭＯＳチップ５は駆動用ＩＣチップ９よりも発熱量が多い。このため、第２実施形態では、パワーＭＯＳチップ５がヒートシンク部５３と接続材５７より接続されている。
上記接続により、ヒートシンク部５３の電位がパワーＭＯＳチップ５のドレイン電位と同じになる。よって、駆動用ＩＣチップ９は、電位が固定されたヒートシンク部５３によりシールドされることになる。駆動用ＩＣチップ９の裏面７７はグランド電位である。ＤＣ−ＤＣコンバータが高周波化すると、高周波によりグランド電位が変動し、駆動用ＩＣチップ９が誤動作する可能性がある。第２実施形態では、駆動用ＩＣチップ９が電位の固定されたヒートシンク部５３でシールドされるので、高周波によるグランド電位の変動を防止することが可能となる。
チップ５，９間にはヒートシンク部の端子がないため、チップ５，９間の距離は比較的短い。したがって、チップ５の裏面に接続材５７を形成する際、接続材５７が広がり、接続材５７がチップ９と接触する可能性がある。そこで、第２実施形態では、駆動用ＩＣチップ９を薄く研磨することにより、駆動用ＩＣチップ９の厚み（例えば１４０μｍ）をパワーＭＯＳチップ５の厚み（例えば１５０μｍ）より小さくしている。これにより、チップ５，９間の平面的な面積を増加させることなく、チップ５，９の裏面どうしを離すことができる。
ところで、第２実施形態では、ヒートシンク部５３が駆動用ＩＣチップ９上まで延びているため、ヒートシンク部５３は長方形状を有している。図１０は、第２実施形態に係るヒートシンク部５３の斜視図である。ヒートシンク部５３には、一つ端子５９が設けられており、一箇所で実装基板３に固定されている。さらに、端子５９は、ヒートシンク部５３の長辺の一部に形成されている。したがって、ヒートシンク部５３の保持が不安定となり、ヒートシンク部５３の実装基板３に対する平行度を維持できないことがある。端子をもう一箇所設ければ、平行度を維持することが可能であるが、電気回路上、端子が必要でないこともある。
このような場合、図１１に示す第２実施形態に係るヒートシンク部５３の変形例によれば、ヒートシンク部５３の平行度を維持することができる。ヒートシンク部５３は、向かい合う二つの短辺側が折り曲げられることにより、二つの折曲部７９が形成されている。折曲部７９は、実装基板３のソルダーレジスト３１上に載せられる。これにより、一つの端子５９を有するヒートシンク部５３の平行度を維持することができる。
［第３実施形態］
第３実施形態では、ＳＢＤが内蔵された低電位側のパワーＭＯＳチップを備えたことがこれまでの実施形態と異なる。図１２は、第３実施形態に備えられる低電位側のパワーＭＯＳチップ７ａの一部の断面図であり、図４のパワーＭＯＳチップ７と対応する。ＭＯＳＦＥＴの形成領域の終端８１から所定の距離を離して、ＳＢＤ６９が形成されている。この所定の距離とは、ＭＯＳＦＥＴとＳＢＤとが互いに干渉しない距離である。
ＳＢＤ６９は、エピタキシャル層１１と、この上に形成されたアルミニウム等からなる金属膜８３と、で構成される。エピタキシャル層１１と金属膜８３とが接触することにより、この接触部分にショットキーバリアが形成される。ＳＢＤ６９は、パワーＭＯＳチップ７のＭＯＳＦＥＴと並列接続されている。なお、ＳＢＤ６９の替りにｐｎ接合を有するダイオードを用いることも可能である。
第３実施形態のように、ＳＢＤ６９を内蔵したパワーＭＯＳチップ７ａを半導体モジュールに使用すれば、ＳＢＤ６９のチップを使用した場合に比べて部品点数を削減出来る。このため、半導体モジュールの組立時間を短縮できると共に半導体モジュールの小型化も可能となる。また、パワーＭＯＳチップ７ａとＳＢＤ６９のチップとを接続する配線が不要となる。よって、この配線のインピーダンスを無くすことができるため、高速性能の良い半導体モジュールが得られる。
［第４実施形態］
図３に示す第１実施形態に係る半導体モジュール１では、ヒートシンク部５３，５５の二つとも半導体モジュール１の外部に露出させている。ヒートシンク部５３，５５を半導体モジュール１の外部に露出させた方が放熱効果は上がる。一方、パワーＭＯＳチップ５，７どうしや外部とのショートを防止する必要もある。第４実施形態に係る半導体モジュールは、このショート防止構造を主な特徴としている。
図１３〜図１６は、第４実施形態に係る半導体モジュールの第１〜第４態様の断面図であり、図３と対応する。図１３に示す第１態様の半導体モジュール１では、ヒートシンク部５３，５５は樹脂部材６１で覆われている。つまり、複数のヒートシンク部が全て樹脂部材６１で覆われている。これにより、上記ショート防止を達成している。パワーＭＯＳチップ５，７の発熱量が比較的小さければ、ヒートシンク部５３，５５を樹脂部材６１で覆っていても、チップ５，７の動作に問題は生じない。このような場合に、第１態様を用いることができる。なお、図３に示すヒートシンク部５３，５５の上に樹脂部材６１を形成する替わりに、グリス等を被覆してもよい。
図１４に示す第２態様の半導体モジュール１は、図３に示す半導体モジュールのヒートシンク部５３，５５上に絶縁性のヒートシンク板８５が形成された構造を有する。ヒートシンク板８５の材料は、例えばセラミックスである。第２態様によれば、第１態様に比べて放熱性を向上させることができる。
図１５に示す第３態様の半導体モジュール１は、樹脂部材６１で覆われたヒートシンク部５３と、外部に露出しているヒートシンク部５５とを備える。したがって、複数のヒートシンク部のうち、一部のヒートシンク部が半導体モジュールの外部に露出している。パワーＭＯＳチップ７の発熱量が比較的大きいため、ヒートシンク部５５を外部に露出させている。ヒートシンク部５３は樹脂部材６１で覆われているため、パワーＭＯＳチップ５，７どうしのショートを防止できる。
第３態様では、ヒートシンク部５５を外部に露出させるために、パワーＭＯＳチップ７の厚みをパワーＭＯＳチップ５の厚みよりも大きくしている。これ以外に、実装基板の電極３２ａ、接続材３３、電極パッド３９，４１、接続材５７についても同様のことが言える。例えば、パワーＭＯＳチップ７に対応する電極３２ａの高さを、パワーＭＯＳチップ５に対応する電極３２ａの高さより大きくするのである。チップの厚み、電極の高さ等を組み合わせてもよいし、いずれか一つでもよい。
図１６に示す第４態様の半導体モジュール１は、外部に露出しているヒートシンク部５３，５５を備え、パワーＭＯＳチップ５の裏面上のヒートシンク部５３は端子５９を有さない。したがって、ヒートシンク部５３は配線としての機能を有さない。
［第５実施形態］
図１７は、第５実施形態に係る半導体モジュール１の平面図である。図１８は、図１７のＤ１−Ｄ２線に沿った断面図である。図１の半導体モジュール１と異なる点は、ソルダーレジスト３１の外縁の位置である。以下、第５実施形態を詳細に説明する。
実装基板３は、これまでの実施形態の実装基板３も同様であり、側面８７、チップ５，７，９と対向する対向面８９及びこの面８９の反対側に位置する反対面９１により規定されている。一方、これまでの実施形態と異なり、第５実施形態のソルダーレジスト３１は、樹脂部材６１の縁部と対向面８９とで挟まれると共に樹脂部材６１の縁部に沿って樹脂部材６１からはみ出して対向面８９に形成されている。これにより、モールドの際に樹脂部材６１が外部端子２７に流れるのを防止している。この効果については、次の第５実施形態に係る半導体モジュール１の組み立て工程でさらに説明する。
図１９〜図２４は、第５実施形態に係る半導体モジュール１の組み立て工程を示す図であり、実装基板３等の断面が表れている。図１９に示すように、配線２９、電極３２ａ，３２ｂ等が形成された状態の実装基板３を用意する。配線２９はソルダーレジスト３１で覆われ、電極３２ａ，３２ｂは露出している。実装基板３のサイズは、縦横１１ｍｍである。
図２０に示すように、電極３２ａ，３２ｂ上に接続材３３を印刷法により、供給する。接続材３３は、はんだであり、具体的には、Ｓｎ１０Ｐｂ９０はんだである。はんだ材料には、Ｓｎ-Ｐｂ系のはんだ材ではなく、Ｓｎ-Ｚｎ系はんだ、Ｓｎ-Ｂｉ系はんだなどを使用しても良い。
次に、図２１に示すように、マウンタ（図示せず）を使用して、パワーＭＯＳチップ５，７の電極パッド３９，４１及び図示しない駆動用ＩＣチップ９の電極パッドを、電極３２ａと対向させて、チップ５，７，９をマウントする。パワーＭＯＳチップ５の寸法は、縦横２ｍｍ、厚さ２５０μｍである。パワーＭＯＳチップ７の寸法は、縦横３ｍｍ×５ｍｍ、厚さ２５０μｍである。駆動用ＩＣチップ９の寸法は、縦横２ｍｍ、厚さ２００μｍである。
上記チップがマウントされた実装基板３をリフロー炉に通して、はんだ接合を行う。リフロー加熱時の温度プロファイルの一例を図２５に示す。加熱は、室温から１８０℃まで６０秒で一定速度昇温し、１８０℃から２２０℃まで８０秒で緩やかに昇温したのち、２２０℃から３２０℃まで４０秒で一定速度昇温するプロファイルを用いた。
はんだ接合をした後、フラックス残渣を除去するため、はんだ接合後の実装基板３を洗浄する。この実装基板３を、例えば、市販のフラックス洗浄液につけ、４５ｋＨｚの超音波を１０分間印加することにより、フラックス残渣は洗浄される。
次に、図２２に示すように、チップ５，７，９と実装基板３とのスペースに、アンダーフィル材５１をディスペンサーによって供給する。アンダーフィル材５１は毛細管現象により上記スペースに充填される。毛細管現象を発生しやすくするために、アンダーフィル材５１中のフィラーの量は少ない。したがって、アンダーフィル材５１中のフィラーのパーセンテージは、樹脂部材６１のそれよりも低い。アンダーフィル材も樹脂である。よって、樹脂部材６１及びアンダーフィル材５１からなる樹脂部材は、チップ５，７，９と実装基板３とのスペースに位置する部分が他の部分よりもフィラー含有量が少ないと言うことができる。
その後、熱処理によりアンダーフィル材５１を硬化させる。なお、上記スペースをこの後の樹脂封止にて使用する樹脂で充填でき、この方法でも特性上および信頼性上問題なければ、アンダーフィル材を使用しなくとも良い。
そして、チップ５，７，９の裏面上、電極３２ｂ上に、それぞれ、接続材５７，３３をディスペンス法により供給する。はんだ材には、上記フリップチップ接続で用いた接続材のはんだであるＳｎ１０Ｐｂ９０の融点よりも高い融点を有するＳｎ５Ｐｂ９５はんだを使用している。はんだ材には、例えばＳｎ-Ｐｂ-Ａｇ系のものを使用しても良いが、はんだ材の融点は、フリップチップ接続で用いた接続材よりも高いものを供給する。この理由は、この後の第５実施形態の主な効果の箇所で説明する。
図２２の工程後、図２３に示すように、多機能マウンタを用いて、ヒートシンク部５３，５５をマウントする。ヒートシンク部５３，５５は、厚さ２００μｍの銅のフレームを使用した。
次に、ヒートシンク部５３，５５がマウントされた実装基板３をリフロー炉に通して、ヒートシンク部５３，５５をはんだ接合する。ここでの加熱プロファイルは、前記加熱プロファイルとピーク温度のみが異なり、ピーク温度３３０℃の条件で加熱する。リフロー後には、フラックス残渣の洗浄を実施する。
そして、洗浄後の実装基板３を図２４に示すように、モールド金型９３に入れて、チップ５，７，９を樹脂封止する、モールド工程を実施する。具体的に説明すると、モールド工程は、１８０℃に保持されたモールド金型９３に上記洗浄後の実装基板３を入れ、樹脂を１０秒かけて金型９３内部に充填させた後、６０秒間金型９３内で保持して、樹脂を硬化させる。その後、チップ５，７，９が樹脂封止された実装基板３を金型から取り出す。
通常、多数の実装基板３が一枚の状態でモールド工程まで実施される。したがって、ダイシング又は金型内抜きにより、実装基板３を個片かする。以上により、半導体モジュールが完成する。
もし、ヒートシンク部５３，５５の他方の面６５（外部に露出する面）に樹脂漏れが発生していた場合、モールド前に、ヒートシンク部５３，５５の他方の面６５の全面にテープを貼った後にモールドを行い、モールド後にテープを剥がすことで樹脂漏れを防止してもよい。
第５実施形態の主な効果を説明する。第５実施形態では、モールド金型９３の開口部を規定するエッジ９５全体がソルダーレジスト３１と接触している。つまり、エッジ９５と実装基板３の対向面８９とでソルダーレジスト３１を挟んだ状態にされている。ソルダーレジスト３１は比較的柔軟性があるので、エッジ９５と対向面８９との間に隙間が発生しない。この結果、外部端子２７に樹脂が漏れるのを防止することができる。エッジ９５とソルダーレジスト３１との接触面の幅は例えば１００μｍである。 また、図２４に示すように、第５実施形態では、パワーＭＯＳチップ５，７の裏面のドレイン電極４３とヒートシンク部５３，５５とを電気的に接続する接続材５７（第１の接続材の一例）と、パワーＭＯＳチップ５，７の表面のゲート電極パッド３９及びソース電極パッド４１と実装基板３の電極３２ａとを電気的に接続する接続材３３（第２の接続材）と、を備え、接続材５７（第１の接続材の一例）の融点を、接続材３３（第２の接続材）の融点よりも高くしている。
接続材３３，５７を同一組成のはんだ材（つまり融点が同じ）にしてもよい。しかし、この場合、接続材５７をリフローさせて、パワーＭＯＳチップ５，７のドレイン電極４３とヒートシンク部５３，５５とを接続する際に、溶融した接続材５７を凝固させた後、室温まで温度を下げる段階において、接続材３３の信頼性に問題（例えば、バンプオープン：接続材３３から電極パッド３９，４１が剥がれること）が発生することがある。これは、接続材３３に歪が残ることや、ヒートシンク部５３，５５の変形に接続材３３が追従できないことが原因である。つまり、接続材３３と電極パッド３９，４１との接合面積は小さいので、上記原因により、バンプオープンするのである。
第５実施形態では、接続材５７の融点が接続材３３の融点よりも高いので、溶融した接続材５７を凝固させた後、室温まで温度を下げる段階において、接続材３３は凝固していない状態である。したがって、接続材３３には上記原因が発生しないため、バンプオープンなどを防止できる。この結果、第５実施形態によれば、接続材３３の信頼性、ひいては半導体パッケージの信頼性を向上させることができる。
なお、第５実施形態では、接続材３３，５７の材料としてはんだを用いたが、金属粉含有の樹脂ペーストを用いることもできる。また、一方の接続材をはんだとし、他方の接続材を樹脂ペーストにしてもよい。
ところで、本発明には、図２６〜図２８に示す実施形態も含まれる。これらの図は、図３と対応する。図２６の半導体モジュール１において、チップ５，７，９と実装基板３とのスペースに、アンダーフィル材５１が設けられておらず、その場所に樹脂部材６１が埋め込まれている。
上記スペースは狭いので、樹脂部材６１をモールドする際に上記スペースに樹脂部材６１が入り込まないことがあり、樹脂部材６１に気泡が発生する。そこで、図３の半導体モジュール１では、モールドの前に上記スペースにアンダーフィル材５１を注入することにより、気泡の発生を防止している。
モールドにより、チップ５，７，９と実装基板３とのスペースに樹脂部材６１が入り込む場合、図２６の半導体モジュール１となる。これにより、アンダーフィル材の注入工程を省略することができる。
図２７の半導体モジュール１が図３に示す半導体モジュール１と異なる点は、樹脂部材６１及びアンダーフィル材５１が設けられていないことである。
樹脂部材６１が設けられていないため、パワーＭＯＳチップ５，７、駆動用ＩＣチップ（図示せず）及びヒートシンク部５３，５５の全体が露出している。また、アンダーフィル材５１が設けられていないため、これらのチップと実装基板３との間に隙間が形成されている。
樹脂部材６１及びアンダーフィル材５１を設けなくても、半導体モジュールの使用に支障が生じない場合がある。このような場合に図２７の半導体モジュール１を用いることができる。例えば、実装基板３がセラミックス基板であると、実装基板３の熱膨張率とチップ５，７のそれとが近くなる。したがって、チップ５，７の発熱により、実装基板３やチップ５，７が膨張しても、接続材３３が電極パッド３９，４１から剥がれることはない。つまり、接続材３３の信頼性が低下しない。図２７の半導体モジュール１では、樹脂部材６１及びアンダーフィル材５１を設けていないので、半導体モジュールの製造コストを下げることができる。
図２８の半導体モジュール１が図２７の半導体モジュール１と異なる点は、パワーＭＯＳチップ５，７及び駆動用ＩＣチップ（図示せず）と実装基板３とのスペースに、アンダーフィル材５１が埋め込まれていることである。したがって、実装基板の電極３２ａ、接続材３３及び電極パッド３９，４１のみが樹脂封止されている。
ゲート電極パッド３９やソース電極パッド４１の箇所には、チップ５，７の発熱により発生した熱応力が集中する。熱応力が原因で、接続材３３が電極パッド３９，４１から剥がれるのを、アンダーフィル材５１により防止することが可能となる。
［第６実施形態］
図２９は、第６実施形態に係る半導体モジュール１の裏面図である。一方、図３０は、第５実施形態に係る半導体モジュール１の裏面図である。裏面は、実装基板３の面のうち、チップ５，７，９と対向する対向面の反対側に位置する反対面９１である。
反対面９１には、外部端子２７から延びた端子板９７が形成されている。端子板９７は、一つ外部端子２７のみと接続されていたり、複数の外部端子２７と共通接続されていたりしている。反対面９１には、端子板９７どうしを接続する配線２９が形成されている。配線２９や端子板９７はソルダーレジスト３１で覆われている。図３０の第５実施形態に係る半導体モジュール１の配線２９に比べて、図２９の第６実施形態に係る半導体モジュール１の配線２９は幅がかなり広い。図２９の配線２９は、反対面９１のうち、チップ５，７，９と対応する領域をほぼ覆っている。図２９の配線２９は、段差補正部としての機能も有する。以下、段差補正部について説明する。
図３１は、モールド金型９３に入れられた、樹脂封止前の実装基板３等の断面図であり、図２４と対応する。図２４では反対面９１に段差が形成されていないが、実際には図３１に示すように段差９９が形成されている。これは、図３０に示すように、反対面９１上に、配線２９や端子板９７の形成部と非形成部とがあると、非形成部に位置するソルダーレジスト３１と、形成部に位置するソルダーレジスト３１とに高さの差が生じるからである。配線２９や端子板９７の厚みは、例えば、３５μｍである。したがって、段差９９は３５μｍ程度である。
しかし、このような段差９９が生じた状態でモールドすると、モールド金型９３内に注入された樹脂の圧力により、モールド金型９３内において、図３２に示すような実装基板３のたわみが発生する。これにより、バンプオープン等が起こり、半導体モジュールの信頼性が低下する。段差９９が１８μｍ程度でも、このような問題が生じる。
これに対して、図２９の第６実施形態に係る半導体モジュール１において、配線２９が段差補正部としても機能するので、ソルダーレジスト３１に段差が発生するのを防止できる。この結果、モールドの際に上記たわみが発生することはないので、半導体モジュールの信頼性を向上させることができる。
なお、図３３に示す第６実施形態の変形例のように、ダミー配線１０１を段差補正部にしてもよい。ダミー配線１０１は、配線２９と同時に形成されたものであり、配線と同じ厚みである。したがって、ダミー配線１０１によっても、ソルダーレジスト３１に段差が発生するのを防止できる。ダミー配線１０１は、いずれの配線とも接続されていない。
［第７実施形態］
図３４は、第７実施形態に係る半導体モジュールに備えられるパワーＭＯＳチップ５の表面４５を示す平面図である。表面４５には、一つのゲート電極パッド３９と多数のソース電極パッド４１が形成されている。ゲート電極パッド３９は、図４のトレンチゲート１７の引き出し電極である。ソース電極パッド４１は、第１の主電極の一例である図４のソース電極２４の引き出し電極である。この実施形態では、図４のドレイン電極４３が第２の主電極である。
モールドの際に、熱により、実装基板３は延びる。この延びの影響は、コーナー部に近づくに従い大きくなる。したがって、コーナー部に位置する電極パッドは熱応力でバンプオープンしやすい。通常、ゲート電極パッド３９は、表面４５のコーナー部に形成される。しかし、ゲート電極パッド３９は一つであるため、バンプオープンが発生すると、半導体モジュールが不良品となる。
そこで、第７実施形態では、ゲート電極パッド３９の周囲にソース電極パット４１を形成している。したがって、ゲート電極パッド３９がコーナー部に位置しないので、ゲート電極パッド３９の熱応力によるバンプオープンを防止できる。
［第８実施形態］
図３５は、第８実施形態に係る半導体モジュール１の平面図である。図３６は、図３５のＥ１−Ｅ２線に沿った断面図であり、図３７は、図３５のＦ１−Ｆ２線に沿った断面図である。第８実施形態が図８の第２実施形態と主に相違するのは、ヒートシンク部５３，５５が互いにつながり、一枚のヒートシンク板１０３を構成していることである。
パワーＭＯＳチップ５（第１のパワーＭＩＳチップの一例）の表面には、ドレイン電極パッド１０５及びゲート電極パッド１０７が形成され、裏面にはソース電極１０９が形成されている。一方、パワーＭＯＳチップ７（第２のパワーＭＩＳチップの一例）は、パワーＭＯＳチップ５と比較して、ドレインとソースが逆に配置されている。つまり、パワーＭＯＳチップ７の表面には、ソース電極パッド１１１及びゲート電極パッド１１３が形成され、裏面にはドレイン電極１１５が形成されている。
第８実施形態に係るパワーＭＯＳチップ５，７のそれぞれの構造を説明する。図３８は、パワーＭＯＳチップ５の一部の断面図である。チップ５は、ｐ＋型のシリコン基板１１７及びこの上に形成されたエピタキシャル層であるｐ−型のベース領域１１９を備える。シリコン基板１１７はｐ＋型のソース領域として機能する。シリコン基板１１７の裏面の全面は、ソース電極１０９とコンタクトしている。
ベース領域１１９には、互いに接するｎ＋型のドレイン領域１２１及びｎ−型のドリフト領域１２３が形成されている。ベース領域１１９には、ドリフト領域１２３と間隔を設けてｎ＋型のソース領域１２５が形成されている。ドリフト領域１２３とソース領域１２５との間の上にはゲート酸化膜を介してゲート１２７が形成されている。ゲート１２７によりベース領域１１９にチャネルが形成される。このチャネル及びドリフト領域１２３を介して、ドレイン領域１２１とソース領域１２５が導通する。
ソース領域１２５の隣には、ベース領域１１９を貫通してシリコン基板１１７に到達するｐ＋型の導通領域１２９が形成されている。導通領域１２９とソース領域１２５とは、ショート電極１３１により電気的に接続されている。これにより、ソース領域１２５とベース領域１１９とがショートされる。
ゲート１２７及びショート電極１３１を覆うように層間絶縁膜１３３が形成されている。層間絶縁膜１３３上にはドレイン電極１３５が形成されている。ドレイン電極１３５は、層間絶縁膜１３３に形成されたコンタクトホールを介してドレイン領域１２１とコンタクトしている。
上記構造を有するパワーＭＯＳチップ５は、チップの表面に平行な方向に電流を流す、いわゆる横型である。これに対して、パワーＭＯＳチップ７は、チップの表面に垂直な方向に電流を流す、いわゆる縦型である。図３９は、第８実施形態に係るパワーＭＯＳチップ７の一部の断面図である。チップ７は、ｎ＋型のシリコン基板１３７及びこの上に形成されたエピタキシャル層であるｎ−型のドリフト領域１３９を備える。シリコン基板１３７はｎ＋型のドレイン領域として機能する。シリコン基板１３７の裏面の全面は、ドレイン電極１１５とコンタクトしている。ドリフト領域１３９はシリコン基板１３７の表面に垂直な方向に電流経路を有する。
ドリフト領域１３９には、複数のｐ型のベース領域１４１が間隔を設けて形成されている。各ベース領域１４１には、互いに間を隔ててｎ＋型のソース領域１４３が形成されている。ベース領域１４１間の上にはゲート酸化膜を介してゲート１４５が形成されている。ゲート１４５によりベース領域１４１にチャネルが形成される。このチャネルを介して、ソース領域１４３とドリフト領域１３９とが導通する。
ゲート１４５を覆うように層間絶縁膜１４７が形成されている。層間絶縁膜１４７上にはソース電極１４９が形成されている。ソース電極１４９は、層間絶縁膜１４７に形成されたコンタクトホールを介してソース領域１４３及びベース領域１４１とコンタクトしている。
図３に示すように、これまでの実施形態では、パワーＭＯＳチップ５のソース電極パッド４１とパワーＭＯＳチップ７のドレイン電極４３とが、接続材３３、配線２９、接続材３３、端子５９及びヒートシンク部５５を介して接続されている。これに対して、第８実施形態によれば、パワーＭＯＳチップ５のソース電極１０９とパワーＭＯＳチップ７のドレイン電極１１５がヒートシンク板１０３を介して接続される。したがって、第８実施形態によれば、電流経路を短くできるため、配線抵抗を小さくできると共に電流経路の寄生インダクタンスを小さくすることができる。よって、第８実施形態に係る半導体モジュールを組み込んだ電子装置（例えば、ＤＣ−ＤＣコンバータ）の高効率化を図ることができる。
［第９実施形態］
図４０は、第９実施形態に係る半導体モジュール１の断面図である。実装基板３の断面構造や裏面の構造は省略されている。第９実施形態に係る半導体モジュール１は、図３５〜図３７に示す第８実施形態に係る半導体モジュール１と同様に、ヒートシンク部５３，５５は互いにつながり、一枚のヒートシンク板１０３を構成している。パワーＭＯＳチップ５，７の裏面どうしがヒートシンク板１０３を介して電気的に接続されている。
一方、第９実施形態に係るパワーＭＯＳチップ５，７の構造は、第８実施形態に係るそれらの構造と相違する。パワーＭＯＳチップ５はＰチャネル型であり、パワーＭＯＳチップ７はＮチャネル型である。これらのチップ５，７の表面には、ゲート電極パッド１５１、ソース電極パッド１５３、ドレイン電極パッド１５５が形成されている。チップ５，７には、チップを貫通する接続導電部１５７が形成されている。ドレイン電極パッド１５５は、接続導電部１５７を介してチップ５，７の裏面のドレイン電極１５９と電気的に接続されている。電極パッド１５１，１５３，１５５は、接続材３３により、実装基板３の電極３２ａと接続されている。なお、電極パッド１５１，１５３，１５５の上にバンプ電極を形成してもよい。この場合、電極パッド１５１，１５３，１５５は、バンプ電極及び接続材３３を介して電極３２ａと接続される。
第９実施形態において、図５に示す半導体モジュール１の出力ＶＯＵＴは、次の二つの電流経路から引き出すことができる。一つは、ヒートシンク板１０３、ヒートシンク部の端子及び実装基板３の配線で構成される電流経路である。もう一つは、ヒートシンク板１０３、接続導電部１５７、ドレイン電極パッド１５５、接続材３３及び実装基板３の配線で構成される電流経路である。
ドレイン電極パッド１５５がパワーＭＯＳチップ５，７の表面に形成されているので、ヒートシンク板１０３とチップ５，７とを絶縁することもできるし、ヒートシンク板１０３自体を絶縁体にすることもできる。これらの場合、ユーザが必要に応じて行わなければならないヒートシンク板１０３の外部からの絶縁施策を省略でき、その上、ＥＭＩ等を抑制できる。また、このように絶縁すると、パワーＭＯＳチップ５，７を共にＮチャネル型にしながら、配線抵抗及びインダクタンスを低減できる。なお、これらの場合、パワーＭＯＳチップ５，７のドレイン電極１５９は、実装基板３に形成された配線を介して電気的に接続される。
図４１は、第９実施形態に備えられるパワーＭＯＳチップ７の一部の断面図である。このチップ７は、接続導電部及びその付近以外は、図３９のパワーＭＯＳチップ７と同様の構造を有する。第９実施形態において、ソース電極１５３が第１の主電極の一例であり、ドレイン電極１５９が第２の主電極の一例である。
パワーＭＯＳチップ７の表面から裏面に到達する貫通孔１６１が、チップ７に形成されている。貫通孔１６１の直径は１０μｍ以上である。貫通孔１６１には、接続導電部１５７が埋め込まれている。接続導電部１５７は、貫通孔１６１に例えばＣｕをメッキすることにより形成される。貫通孔１６１の直径が１０μｍ以上なので接続導電部１５７は比較的太くなる。このため、接続導電部１５７の抵抗は、接続導電部１５７の替わりに、ボンディングワイヤ等を用いてドレイン電極を実装基板３の電極に接続した場合の抵抗よりも小さくできる。接続導電部１５７は、厚さが５μｍ以上のドレイン電極１５９とコンタクトしている。厚さが５μｍ以上なので、（１）ｎ＋型のシリコン基板１３７からドレイン電極１５９を通り接続導電部１５７に至る電流経路の抵抗を下げることができ、（２）シリコン層を貫通する貫通孔１６１を形成する際にストッパとして利用できる。
パワーＭＯＳチップ７の表面側には、接続導電部１５７を囲むｎ＋型の不純物領域１６３が形成されている。不純物領域１６３は、ｐベース領域１４１から延びてくる空乏層が接続導電部１５７に到達するのを防止している。つまり、不純物領域１６３により、ｐベース領域１４１とドレイン電極１５９との非導通を維持する。この非導通は、貫通孔１６１の表面に絶縁層を形成することによっても実現できる。この場合、空乏層が貫通孔１６１の表面の絶縁層にまで到達しても、直ちにｐベース領域１４１とドレイン電極１５９との間の導通が成立しない。よって、設計上、貫通孔１６１とｐベース領域１４１との間の距離を減らすことができるため、チップ面積を縮小できる。なお、第９実施形態に係るパワーＭＯＳチップ５は、図４１の各部の導電型を逆にした構造を有する。
第９実施形態では、ドレイン電極及びソース電極の両方がチップ５，７の表面に引き出されている。よって、ドレイン電極と実装基板３の配線２９との距離を短くできるため、この電流経路の配線抵抗を小さくできる。また、実装基板３上において、ソース電極と接続する配線２９とドレイン電極と接続する配線との距離を短くできるため、この電流経路の寄生インダクタンスを小さくできる。
なお、第９実施形態はプレーナ型のＭＯＳＦＥＴであるが、トレンチ型のＭＯＳＦＥＴでもよい。トレンチ型では、ＭＯＳＦＥＴ自体の抵抗が小さくなるため、半導体モジュール内の回路の抵抗をさらに下げることができる。
第９実施形態は、第８実施形態と同様に、電流経路を短くできる。このため、配線抵抗を小さくできると共に電流経路の寄生インダクタンスを小さくすることができる。よって、第９実施形態に係る半導体モジュールを組み込んだ電子装置（例えば、ＤＣ−ＤＣコンバータ）の高効率化を図ることができる。
［第１０実施形態］
図４２は、第１０実施形態に係る半導体モジュール１の平面図であり、図４３は、図４２のＧ１−Ｇ２線に沿った断面図である。第１０実施形態は、図８に示す第２実施形態に、さらに、デカップリングコンデンサ１６５，１６７，１６９（以下、コンデンサということもある）が半導体モジュール１に内蔵されている。これらのコンデンサは、半導体モジュール１の電源端子と接地端子との間の配線インダクタンスをキャンセルするために、電源端子と接地端子との間に接続される。
コンデンサ１６５，１６７，１６９は、実装基板３上に配置してもよいが、第１０実施形態では、図４３に示すように実装基板３の凹部１７１に、コンデンサ１６５，１６７，１６９の一部を埋め込んだ構造にしている。コンデンサ１６５，１６７，１６９は比較的寸法が大きいので、実装基板３上に配置すると、半導体モジュール１は、コンデンサ１６５，１６７，１６９の箇所で突き出した構造になるからである。また、凹部１７１にコンデンサ１６５，１６７，１６９を形成することにより、これらの位置を低くできるので、ヒートシンク部５３，５５をコンデンサ１６５，１６７，１６９上まで延ばすことができる。よって、ヒートシンク部５３，５５の面積を大きくできるので、放熱性を向上させることができる。
次に、コンデンサ１６５，１６７，１６９が接続される電源端子、接地端子について説明する。図４４は、第１０実施形態に係る半導体モジュール１の回路図である。図４５は、第１０実施形態に係る半導体モジュール１の外部端子とコンデンサとの関係を示す図である。第１０実施形態で、デカップリングコンデンサを共通にせず、三つ設けた理由を説明する。
パワー系のＩＣ回路では、大電流が流れる第１のブロックと、電流が少し又はほとんど流れない第２のブロックとがある。第１及び第２のブロックの接地端子を共通にすると、電流が少し又はほとんど流れない第２のブロックの接地配線に、第１のブロックからの大電流が流れる。よって、これによる電圧降下の影響を第２のブロックが受けることになる。そこで、第１のブロックと第２のブロックとで接地端子を分けることにより、上記影響を防止する。第１のブロックの接地端子はＰＧＮＤ（パワーグランド）端子と称され、第２のブロックの接地端子はＳＧＮＤ（シグナルグランド）と称される。
パワーＭＯＳチップ５，７で構成される回路は第１のブロックに相当し、駆動用ＩＣチップ９は第２のブロックに相当するため、コンデンサを二つ設ける必要がある。しかしながら、駆動用ＩＣチップ９も第１及び第２のブロックに分けることができる。すなわち、駆動用ＩＣチップ９は、パワーＭＯＳチップ５，７のゲートを駆動するゲート駆動部１７３と、外部からの信号をゲート駆動部１７３へ伝達する信号伝達部１７５と、に分けることができる。信号伝達部１７５は信号伝達の他に、演算機能も有する。ゲート駆動部１７３には比較的大きな電流が流れ、これに対して、信号伝達部１７５にはほとんど電流が流れない。そこで、ゲート駆動部１７３の接地端子と信号伝達部１７５の接地端子とを分けている。
よって、接地端子には、パワーＭＯＳチップ５，７で構成される回路の接地端子であるＰＧＮＤ端子と、ゲート駆動部１７３の接地端子であるＩＣ−ＰＧＮＤ端子と、信号伝達部１７５の接地端子であるＳＧＮＤ端子と、の三種類がある。パワーＭＯＳチップ５，７で構成される回路の電源端子であるＶＩＮ端子とＰＧＮＤ端子との間にコンデンサ１６５が接続され、ゲート駆動部１７３の電源端子であるＶＤＤ端子とＩＣ−ＰＧＮＤ端子との間にコンデンサ１６９が接続され、信号伝達部１７５の電源端子であるＶＤＤ端子とＳＧＮＤ端子との間にコンデンサ１６７が接続されている。
第１０実施形態によれば、半導体モジュール１にデカップリングコンデンサ１６５，１６７，１６９が内蔵されている。したがって、これらのコンデンサが半導体モジュール１に外付けされている場合に比べて、電源端子と接地端子とを接続する配線を短くできるので、配線のインダクタンスを低減することができる。
［第１１実施形態］
図４６は、第１１実施形態に係る半導体モジュール１の平面図である。図４７は、図４６のＨ１−Ｈ２線に沿った断面図である。図４８は、図４６の半導体モジュール１の裏面図である。第１１実施形態は、図１に示す第１実施形態において、さらに、電源端子及び接地端子の位置を規定したものである。
実装基板３の第１の側面１７７に配置された外部端子２７の全部が、パワーＭＯＳチップ５，７で構成される回路のＶＩＮ端子に割り当てられている。第１の側面１７７と隣り合う第２の側面１７９に配置された外部端子２７の全部が、上記回路のＰＧＮＤ端子に割り当てられている。実装基板３の第１の側面１７７と対向する第３の側面１８１に配置された外部端子２７の一部が、図４４に示すＶＯＵＴ端子に割り当てられている。残る最後の第４の側面１８３に配置された外部端子２７が、ＩＣ−ＰＧＮＤ端子、ＶＤＤ端子、ＳＧＮＤ端子等に割り当てられている。なお、これらの端子については、第１０実施形態で説明している。
第１１実施形態では、第１０実施形態と異なり、デカップリングコンデンサが半導体モジュール１に外付けされている。例えば、図４８に示すように、ＶＩＮ端子とＰＧＮＤ端子との間にデカップリングコンデンサ１６５が外付けで接続されている。
ＶＩＮ端子は第１の側面１７７、ＰＧＮＤ端子は第２の側面１７９にそれぞれ配置されている。つまり、これらの端子は、隣り合う二つの側面に配置されている。したがって、デカップリングコンデンサ１６５が外付けであっても、ＶＩＮ端子とＰＧＮＤ端子とを接続する配線を短くできるので、配線のインダクタンスを低減することができる。
ところで、チップ５，７で構成される回路の電流経路は、図４７に示すように、二つある。一つは、ＶＩＮ端子→ＶＯＵＴ端子の電流経路（１）であり、もう一つは、ＰＧＮＤ端子→ＶＯＵＴ端子の電流経路（２）である。
ＶＯＵＴ端子を第３の側面１８１に配置しているので、第４の側面１８３に配置するのに比べて、電流経路（１）、（２）を短くできる。また、チップ５，７で構成される回路に設けられた三つの端子５９が一列に並んでいる。このため、電流経路（１）を短くすることができる。さらに、長方形状のチップ７において、端子５９は、向かい合う二つの長辺側が配置されているので、二つの短辺側に配置されるのに比べて、電流経路（１）を短くできる。
以上説明したように、第１１実施形態では、ＶＩＮ端子とＰＧＮＤ端子とを接続する配線を短くでき、かつ電流経路を短くできるので、第１１実施形態に係る半導体モジュールを組み込んだ電子装置の高効率化を図ることができる。
［第１２実施形態］
図４９は、第１２実施形態に係る半導体モジュール１の平面図である。第１２実施形態は、パワーＭＯＳチップ５，７をｎ個ずつ（チップ５−１〜５−ｎ、チップ７−１〜７−ｎ：ｎは複数）を備えている。そして、半導体モジュール１により制御する負荷に流れる電流値に応じて、駆動用ＩＣチップ９が駆動するパワーＭＯＳチップ５，７の数を変えるようにしたことを主な特徴とする。
図５０は、第１２実施形態に係る半導体モジュール１を含むＤＣ−ＤＣコンバータ６７の回路図である。図５０のＤＣ−ＤＣコンバータ６７は、図５のＤＣ−ＤＣコンバータ６７に、さらに、負荷となるＣＰＵ７５の電流を検出する負荷電流検出回路１８５を備える。半導体モジュール１は、ｎ個のパワーＭＯＳチップ５，７及びこれらのゲートを駆動する駆動用ＩＣチップ９を備える。
駆動用ＩＣチップ９は、高電位側及び低電位側の駆動チップ数決定テーブル１８７，１８９、高電位側及び低電位側の駆動チップ数切替回路１９１，１９３、並びに高電位側及び低電位側のチップ駆動回路１９５−１〜１９５−ｎ、１９７−１〜１９７−ｎを備える。チップ駆動回路は、各チップに対応している。
負荷電流に応じて駆動するチップ数のデータをこれらのテーブル１８５，１８７に記憶させる。このデータは、パワーＭＯＳチップ５，７のオン抵抗、ゲート容量、数等を考慮して予め決めておく。負荷電流検出回路１８５によって検出した負荷電流の値がテーブル１８７，１８９のデータと比較されて、実際に駆動する所定数のチップが決定される。
この決定に基づいて、駆動チップ数切替回路１９１，１９３は、チップ駆動回路１９５−１〜１９５−ｎ、１９７−１〜１９７−ｎのうち、所定数のチップ駆動回路を動作させる。これにより、高電位側及び低電位側において、所定数のパワーＭＯＳチップが駆動される。
第１２実施形態の主な効果を説明する。同期整流方式降圧型ＤＣ−ＤＣコンバータの損失には、パワーＭＯＳチップのオン抵抗による定常損失と、それ以外の損失（スイッチング損失、ゲートチャージ損失等）とがある。上記ＤＣ−ＤＣコンバータの大電流動作における損失は、主に定常損失であり、小電流動作における損失は、主にそれ以外の損失である。したがって、上記ＤＣ−ＤＣコンバータの大電流動作では、定常損失を低減させることが効果的であり、一方、小電流動作では、それ以外の損失を低減させることが効果的である。
定常損失の低減は、ＭＯＳのオン抵抗を小さくすれば達成できる。それ以外の損失の低減は、ゲート容量を小さくすれば達成できる。パワーＭＯＳチップの面積を大きくすれば、ＭＯＳのオン抵抗を小さくできるが、ゲート容量が増える。逆に、パワーＭＯＳチップの面積を小さくすれば、ゲート容量を小さくできるが、ＭＯＳのオン抵抗が大きくなる。
したがって、大電流動作ではパワーＭＯＳチップの面積を大きくすればよく、小電流動作ではパワーＭＯＳチップの面積を小さくすればよいことになる。第１２実施形態では、負荷に流れる電流値に応じて、駆動するパワーＭＯＳチップ５，７の数を変えることにより、パワーＭＯＳチップ５，７の面積を調節している。すなわち、大電流動作では、駆動するパワーＭＯＳチップ５，７の数を増やし、小電流動作では、数を減らしている。したがって、第１２実施形態によれば、大電流動作、小電流動作を問わず、ＤＣ−ＤＣコンバータの効率的な動作が可能となる。
［第１３実施形態］
第１３実施形態は、ＦＤＡ（フルデジタルオーディオ）に適用されるスピーカドライバである。図５１は、第１３実施形態に係るスピーカドライバ１９９の回路図である。パワーＭＯＳチップ５，７、駆動用ＩＣチップ９及びＬとＣからなるローパスフィルタ２０１のセット２０３が二つで、一つのチャンネル（スピーカ）に対応する。
ＭＯＳ１（チップ５）及びＭＯＳ４（チップ７）がオン、ＭＯＳ２（チップ７）及びＭＯＳ３（チップ５）がオフの状態と、ＭＯＳ１及びＭＯＳ４がオフ、ＭＯＳ２及びＭＯＳ３がオンの状態と、を交互に繰り返すことにより、スピーカ２０５を駆動する。一般に、ＭＯＳ１、ＭＯＳ２、ＭＯＳ３、ＭＯＳ４は同一特性のチップを使用する。したがって、次に示すように、チップ５とチップ７はサイズが同じで、共に正方形状を有する。
図５１のスピーカドライバを構成する半導体モジュールは、次の二つが考えられる。一つは、図５２に示すように、一つのセット２０３を搭載した半導体モジュール１である（ハーフブリッジ構成）。この場合、半導体モジュール１が二つ必要となる。もう一つは、図５３に示すように、二つのセット２０３を搭載した半導体モジュール１である（フルブリッジ構成）。この場合は、半導体モジュール１が一つでスピーカドライバ１９９を構成する。いずれも、ローパスフィルタ２０１の図示を省略している。一つのセット２０３において、駆動用ＩＣチップ９は、パワーＭＯＳチップ５とパワーＭＯＳチップ７と等距離の位置に配置されている。
図４６に示す第１１実施形態と同様に、ＶＩＮ端子とＰＧＮＤ端子とを、隣り合わせにすることにより、外付けするデカップリングコンデンサの配線の長さを短くできる。駆動用ＩＣチップ９からパワーＭＯＳチップ５，７のゲートに接続する配線が短くなるように、チップ５，７，９を配置している。
［実施形態の構成の要約］
以上説明した発明を実施するための最良の形態の構成について要約すると、次のようになる。
（１）：例えば第１実施形態と対応
実装基板と、
表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワースイッチングデバイスチップと、 前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワースイッチングデバイスチップに形成されたトランジスタのゲートを駆動するための駆動用ＩＣチップと、
前記複数のパワースイッチングデバイスチップの前記裏面上にそれぞれ配置された複数のヒートシンク部と、
前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、を備える
ことを特徴とする半導体モジュール。
（２）：例えば第１実施形態と対応
前記複数のヒートシンク部の少なくとも一つは、複数の箇所で前記実装基板に固定されている
ことを特徴とする（１）に記載の半導体モジュール。
（３）：例えば第１実施形態と対応
前記複数のヒートシンク部には、複数の箇所で前記実装基板に固定されているヒートシンク部と、一箇所で前記実装基板に固定されているヒートシンク部とがある
ことを特徴とする（１）に記載の半導体モジュール。
（４）：例えば第１実施形態と対応
前記複数のヒートシンク部は、それぞれ、前記実装基板の電極と電気的に接続される端子を有すると共に前記複数のパワースイッチングデバイスチップの前記裏面と電気的に接続されており、
前記複数のヒートシンク部の中に、二箇所で前記実装基板に固定されているヒートシンク部があり、
このヒートシンク部の前記端子は、前記二箇所で前記実装基板の前記電極と電気的に接続されている
ことを特徴とする（１）に記載の半導体モジュール。
（５）：例えば第１実施形態と対応
複数のヒートシンク部は、それぞれ、一枚のヒートシンク板であり、
これらのヒートシンク板は互いに厚みが異なる
ことを特徴とする（１）に記載の半導体モジュール。
（６）：例えば第１実施形態と対応
複数のヒートシンク部は、それぞれ、一枚のヒートシンク板であり、
これらのヒートシンク板は互いに材料が異なる
ことを特徴とする（１）に記載の半導体モジュール。
（７）：例えば第１実施形態と対応
前記複数のヒートシンク部の全てが前記半導体モジュールの外部に露出している
ことを特徴とする（１）に記載の半導体モジュール。
（８）：例えば第１実施形態と対応
前記半導体モジュールは、
前記駆動用ＩＣチップで制御される高電位側回路及び低電位側回路を備え、
前記高電位側回路及び前記低電位側回路の少なくとも一方は、前記複数のパワースイッチングデバイスチップを有する
ことを特徴とする（１）に記載の半導体モジュール。
（９）：例えば第１実施形態と対応
（１）に記載の前記半導体モジュールを含む、
ことを特徴とするＤＣ−ＤＣコンバータ。
（１０）：例えば第２実施形態と対応
前記複数のヒートシンク部のうち少なくとも一つが、前記駆動用ＩＣチップと絶縁されて前記駆動用ＩＣチップの上まで延びている
ことを特徴とする（１）に記載の半導体モジュール。
（１１）：例えば第２実施形態と対応
前記複数のヒートシンク部には、複数の箇所で前記実装基板に固定されているヒートシンク部と、一箇所で前記実装基板に固定されているヒートシンク部とがあり、
後者のヒートシンク部には折曲部が形成されており、この折曲部は前記実装基板のソルダーレジスト上に載せられている
ことを特徴とする（１）に記載の半導体モジュール。
（１２）：例えば第３実施形態と対応
前記複数のパワースイッチングデバイスチップのうち少なくとも一つのチップに前記トランジスタと並列接続されたダイオードが内蔵されている
ことを特徴とする（１）に記載の半導体モジュール。
（１３）：例えば第４実施形態と対応
前記複数のヒートシンク部の全てが前記樹脂部材で覆われている
ことを特徴とする（１）に記載の半導体モジュール。
（１４）：例えば第４実施形態と対応
前記複数のヒートシンク部は、それぞれ、前記複数のパワースイッチングデバイスチップの前記裏面と電気的に接続されると共に一枚のヒートシンク板であり、
前記複数のヒートシンク部を覆うように配置された一枚の絶縁性ヒートシンク板を備える
ことを特徴とする（１）に記載の半導体モジュール。
（１５）：例えば第４実施形態と対応
前記複数のヒートシンク部のうち、一部のヒートシンク部が前記半導体モジュールの外部に露出している
ことを特徴とする（１）に記載の半導体モジュール。
（１６）：例えば第４実施形態と対応
前記複数のヒートシンク部には、前記実装基板の電極と電気的に接続される端子を有するものと有さないものとがある
ことを特徴とする（１）に記載の半導体モジュール。
（１７）：例えば第５実施形態と対応
前記実装基板は、側面、前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップと対向する対向面及びこの面の反対側に位置する反対面により規定されており、
前記実装基板は、
前記側面に形成された外部端子と、
前記樹脂部材の縁部と前記対向面とで挟まれると共に前記樹脂部材の縁部に沿って前記樹脂部材からはみ出して前記対向面に形成されたソルダーレジストと、を含む
ことを特徴とする（１）に記載の半導体モジュール。
（１８）：例えば第５実施形態と対応
前記半導体モジュールは、
前記複数のヒートシンク部のそれぞれを、前記複数のパワースイッチングデバイスチップの前記裏面に形成された電極と電気的に接続する第１の接続材と、
前記複数のパワースイッチングデバイスチップの前記表面に形成された電極と前記実装基板の電極とを電気的に接続する第２の接続材と、を備え、
前記第１の接続材の融点は、前記第２の接続材の融点よりも高い
ことを特徴とする（１）に記載の半導体モジュール。
（１９）：例えば第５実施形態と対応
前記第１及び第２の接続材は、金属粉含有の樹脂ペーストである
ことを特徴とする（１８）に記載の半導体モジュール。
（２０）：例えば第５実施形態と対応
前記第１及び第２の接続材は、はんだである
ことを特徴とする（１８）に記載の半導体モジュール。
（２１）：例えば第５実施形態と対応
前記樹脂部材は、前記複数のパワースイッチングデバイスチップと前記実装基板との間のスペースに位置する部分が他の部分よりもフィラー含有量が少ない
ことを特徴とする（１）に記載の半導体モジュール。
（２２）：例えば第５実施形態と対応
前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップとのスペースに前記樹脂部材が埋め込まれている
ことを特徴とする（１）に記載の半導体モジュール。
（２３）：例えば第６実施形態と対応
前記実装基板は、側面、前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップと対向する対向面及びこの面の反対側に位置する反対面により規定されており、
前記実装基板は、
前記反対面に形成された配線と、
前記反対面のこれらのチップと対応する領域に形成されると共に前記配線と同じ厚みの段差補正部と、を含む
ことを特徴とする（１）に記載の半導体モジュール。
（２４）：例えば第６実施形態と対応
前記段差補正部は、前記配線の幅を広げたものである
ことを特徴とする（２３）に記載の半導体モジュール。
（２５）：例えば第６実施形態と対応
前記段差補正部は、ダミー配線である
ことを特徴とする（２３）に記載の半導体モジュール。
（２６）：例えば第７実施形態と対応
複数のパワースイッチングデバイスチップのそれぞれの前記表面には、第１の主電極、この電極の引き出し電極となる複数の電極パッド及び前記ゲートの引き出し電極となるゲート電極パッドが形成され、前記裏面には第２の主電極が形成されており、
前記複数のパワースイッチングデバイスチップの少なくとも一つは、前記ゲート電極パッドの周囲に前記複数の電極パットが形成されている
ことを特徴とする（１）に記載の半導体モジュール。
（２７）：例えば第８実施形態と対応
前記複数のヒートシンク部は互いにつながり、一枚のヒートシンク板を構成しており、
前記複数のパワースイッチングデバイスチップは、ドレイン電極パッドが形成された前記表面及びソース電極が形成された前記裏面を有する第１のパワーＭＩＳチップと、ソース電極パッドが形成された前記表面及びドレイン電極が形成された前記裏面を有する第２のパワーＭＩＳチップと、であり、
前記複数のパワースイッチングデバイスチップは、前記裏面同士が前記ヒートシンク板を介して電気的に接続されている
ことを特徴とする（１）に記載の半導体モジュール。
（２８）：例えば第９実施形態と対応
前記複数のヒートシンク部は互いにつながり、一枚のヒートシンク板を構成しており、
前記複数のパワースイッチングデバイスチップは、前記裏面どうしが前記ヒートシンク板を介して電気的に接続されており、
前記複数のパワースイッチングデバイスチップの少なくとも一つは、前記表面に形成された第１及び第２の主電極と、前記表面から前記裏面に到達する貫通孔に形成されると共に前記第２の主電極と前記裏面とを電気的に接続する接続導電部と、を含む
ことを特徴とする（１）に記載の半導体モジュール。
（２９）：例えば第１０実施形態と対応
前記半導体モジュールは、電源端子及び接地端子を備え、
前記電源端子と前記接地端子との間に接続されたデカップリングコンデンサが前記半導体モジュールに内蔵されている
ことを特徴とする（１）に記載の半導体モジュール。
（３０）：例えば第１０実施形態と対応
前記実装基板は、前記デカップリングコンデンサが配置される凹部を有する
ことを特徴とする（２９）に記載の半導体モジュール。
（３１）：例えば第１０実施形態と対応
前記駆動用ＩＣチップは、ゲート駆動部と、外部からの信号を前記ゲート駆動部へ伝達する信号伝達部と、を有しており、
前記電源端子は、前記駆動用ＩＣチップの電源端子であるＶＤＤ端子及び前記複数のパワースイッチングデバイスチップで構成される回路の電源端子であるＶＩＮ端子であり、
前記接地端子は、前記ゲート駆動部の接地端子であるＩＣ−ＰＧＮＤ端子、前記信号伝達部の接地端子であるＳＧＮＤ端子及び前記複数のパワースイッチングデバイスチップで構成される回路の接地端子であるＰＧＮＤ端子であり
前記デカップリングコンデンサは、前記ＶＤＤ端子と前記ＩＣ−ＰＧＮＤ端子との間に接続された第１のデカップリングコンデンサ、前記ＶＤＤ端子と前記ＳＧＮＤ端子との間に接続された第２のデカップリングコンデンサ及び前記ＶＩＮ端子と前記ＰＧＮＤ端子との間に接続された第３のデカップリングコンデンサである
ことを特徴とする（２９）に記載の半導体モジュール。
（３２）：例えば第１１実施形態と対応
前記半導体モジュールは、前記複数のパワースイッチングデバイスチップで構成される回路の電源端子と接地端子を備え、
前記電源端子は前記実装基板の隣り合う二つの側面の一方に配置され、前記接地端子は他方に配置される
ことを特徴とする（１）に記載の半導体モジュール。
（３３）：例えば第１１実施形態と対応
前記複数のヒートシンク部は、それぞれ、前記実装基板の電極と電気的に接続される端子を有すると共に前記複数のパワースイッチングデバイスチップの前記裏面と電気的に接続されており、
これらの端子は一列に並んでいる
ことを特徴とする（１）に記載の半導体モジュール。
（３４）：例えば第１１実施形態と対応
前記複数のパワースイッチングデバイスチップの少なくとも一つは長方形状を有しており、
前記長方形状のチップに対応するヒートシンク部は、前記実装基板の電極と電気的に接続される端子を有すると共に前記長方形状のチップの前記裏面と電気的に接続されており、
前記長方形状のチップの向かい合う二つの長辺側に前記端子が配置されている
ことを特徴とする（１）に記載の半導体モジュール。
（３５）：例えば第１２実施形態と対応
前記駆動用ＩＣチップは、前記半導体モジュールにより制御する負荷に流れる電流値に応じて、駆動する前記複数のパワースイッチングデバイスチップの数を変える
ことを特徴とする（１）に記載の半導体モジュール。
（３６）：例えば第１３実施形態と対応
（１）に記載の前記半導体モジュールは、
表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数の他のパワースイッチングデバイスチップと、
前記実装基板にフリップチップボンディングで実装されると共に前記複数の他のパワースイッチングデバイスチップに形成されたトランジスタのゲートを駆動するための他の駆動用ＩＣチップと、
前記複数の他のパワースイッチングデバイスチップの前記裏面上にそれぞれ配置された複数の他のヒートシンク部と、を備え、
前記樹脂部材は、前記複数の他のパワースイッチングデバイスチップ及び前記他の駆動用ＩＣチップを一つのパッケージとして封止する、前記半導体モジュールを含むスピーカドライバ。
（３７）：例えば第５実施形態と対応
実装基板と、
表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワースイッチングデバイスチップと、 前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワースイッチングデバイスチップに形成されたトランジスタのゲートを駆動するための駆動用ＩＣチップと、
前記複数のパワースイッチングデバイスチップの前記裏面上にそれぞれ配置された複数のヒートシンク部と、を備え、
前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップの全体が露出されていると共にこれらのチップと前記実装基板との間に隙間が形成されている
ことを特徴とする半導体モジュール。
（３８）：例えば第５実施形態と対応
実装基板と、
表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワースイッチングデバイスチップと、 前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワースイッチングデバイスチップに形成されたトランジスタのゲートを駆動するための駆動用ＩＣチップと、
前記複数のパワースイッチングデバイスチップの前記裏面上にそれぞれ配置された複数のヒートシンク部と、
前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップと前記実装基板とのスペースに埋め込まれたアンダーフィル材と、を備え、
前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップの全体が露出されている
ことを特徴とする半導体モジュール。
第１実施形態に係る半導体モジュールの平面図である。 図１のＡ１−Ａ２線に沿った断面図である。 図１のＢ１−Ｂ２線に沿った断面図である。 第１実施形態に備えられるパワーＭＯＳチップの一部の断面図である。 第１実施形態に係るＤＣ−ＤＣコンバータの回路図である。 図５のパワーＭＯＳチップ５，７に入力される信号のタイミングチャートである。 第１実施形態に係る半導体モジュールの変形例の平面図である。 第２実施形態に係る半導体モジュールの平面図である。 図８のＣ１−Ｃ２線に沿った断面図である。 第２実施形態に係るヒートシンク部の斜視図である。 第２実施形態に係るヒートシンク部の変形例の斜視図である。 第３実施形態に備えられる低電位側のパワーＭＯＳチップの一部の断面図である。 第４実施形態に係る半導体モジュールの第１態様の断面図である。 第４実施形態に係る半導体モジュールの第２態様の断面図である。 第４実施形態に係る半導体モジュールの第３態様の断面図である。 第４実施形態に係る半導体モジュールの第４態様の断面図である。 第５実施形態に係る半導体モジュールの平面図である。 図１７のＤ１−Ｄ２線に沿った断面図である。 第５実施形態に係る半導体モジュールの組み立てを説明する第１工程図である。 同第２工程図である。 同第３工程図である。 同第４工程図である。 同第５工程図である。 同第６工程図である。 第５実施形態に係る半導体モジュールの組み立てにおいて、はんだのリフロー加熱時の温度プロファイルの一例を示すグラフである。 本発明の一つの実施形態に係る半導体モジュールの断面図である。 本発明の他の実施形態に係る半導体モジュールの断面図である。 本発明のさらに他の実施形態に係る半導体モジュールの断面図である。 第６実施形態に係る半導体モジュールの裏面図である。 第５実施形態に係る半導体モジュールの裏面図である。 モールド金型に入れられた、樹脂封止前の実装基板等の断面図である。 実装基板にたわみが発生している状態を示す図である。 第６実施形態に係る半導体モジュールの変形例の裏面図である。 第７実施形態に係る半導体モジュールに備えられるパワーＭＯＳチップの表面を示す平面図である。 第８実施形態に係る半導体モジュールの平面図である。 図３５のＥ１−Ｅ２線に沿った断面図である。 図３５のＦ１−Ｆ２線に沿った断面図である。 第８実施形態に係るパワーＭＯＳチップ５の一部の断面図である。 第８実施形態に係るパワーＭＯＳチップ７の一部の断面図である。 第９実施形態に係る半導体モジュールの断面図である。 第９実施形態に備えられるパワーＭＯＳチップの一部の断面図である。 第１０実施形態に係る半導体モジュールの平面図である。 図４２のＧ１−Ｇ２線に沿った断面図である。 第１０実施形態に係る半導体モジュールの回路図である。 第１０実施形態に係る半導体モジュールの外部端子とコンデンサとの関係を示す図である。 第１１実施形態に係る半導体モジュールの平面図である。 図４６のＨ１−Ｈ２線に沿った断面図である。 図４６の半導体モジュールの裏面図である。 第１２実施形態に係る半導体モジュールの平面図である。 第１２実施形態に係る半導体モジュールを含むＤＣ−ＤＣコンバータの回路図である。 第１３実施形態に係るスピーカドライバの回路図である。 図５１のスピーカドライバを構成する半導体モジュール（ハーフブリッジ構成）の平面図である。 図５１のスピーカドライバを構成する半導体モジュール（フルブリッジ構成）の平面図である。
符号の説明
１・・・半導体モジュール、３・・・実装基板、５，７・・・パワーＭＯＳチップ、９・・・駆動用ＩＣチップ、１７・・・トレンチゲート、４５・・・パワーＭＯＳチップの表面、４７・・・パワーＭＯＳチップの裏面、５３，５５・・・ヒートシンク部、５９・・・端子、６１・・・樹脂部材、１０１・・・ダミー配線（段差補正部の一例）、１０３・・・ヒートシンク板、１５７・・・接続導電部

Claims (4)

  1. 実装基板と、
    表面及び裏面を有すると共に前記表面が前記実装基板と面するように前記実装基板にフリップチップボンディングで実装された複数のパワースイッチングデバイスチップと、
    前記実装基板にフリップチップボンディングで実装されると共に前記複数のパワースイッチングデバイスチップに形成されたトランジスタのゲートを駆動するための駆動用ＩＣチップと、
    前記複数のパワースイッチングデバイスチップの前記裏面上にそれぞれ配置された複数のヒートシンク部と、
    前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップを一つのパッケージとして封止する樹脂部材と、
    を備え、
    前記実装基板は、側面、前記複数のパワースイッチングデバイスチップ及び前記駆動用ＩＣチップと対向する対向面及びこの面の反対側に位置する反対面により規定されており、
    前記実装基板は、
    前記反対面に形成された配線と、
    前記反対面のこれらのチップと対応する領域に形成されると共に前記配線と同じ厚みの段差補正部と、を含む
    ことを特徴とする半導体モジュール。
  2. 前記複数のヒートシンク部の少なくとも一つは、複数の箇所で前記実装基板に固定されている、
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記複数のヒートシンク部は、それぞれ、前記実装基板の電極と電気的に接続される端子を有すると共に前記複数のパワースイッチングデバイスチップの前記裏面と電気的に接続されており、
    これらの端子は一列に並んでいる
    ことを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記複数のヒートシンク部は互いにつながり、一枚のヒートシンク板を構成しており、
    前記複数のパワースイッチングデバイスチップは、前記裏面どうしが前記ヒートシンク板を介して電気的に接続されており、
    前記複数のパワースイッチングデバイスチップの少なくとも一つは、前記表面に形成された第１及び第２の主電極と、前記表面から前記裏面に到達する貫通孔に形成されると共に前記第２の主電極と前記裏面とを電気的に接続する接続導電部と、を含む
    ことを特徴とする請求項１〜３のいずれか１項に記載の半導体モジュール。
JP2004253276A 2004-08-31 2004-08-31 半導体モジュール Expired - Fee Related JP4445351B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004253276A JP4445351B2 (ja) 2004-08-31 2004-08-31 半導体モジュール
US11/214,730 US7514783B2 (en) 2004-08-31 2005-08-31 Semiconductor module
US11/778,493 US20070257376A1 (en) 2004-08-31 2007-07-16 Semiconductor module
US11/778,516 US7633153B2 (en) 2004-08-31 2007-07-16 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004253276A JP4445351B2 (ja) 2004-08-31 2004-08-31 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2006073664A JP2006073664A (ja) 2006-03-16
JP4445351B2 true JP4445351B2 (ja) 2010-04-07

Family

ID=36033232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004253276A Expired - Fee Related JP4445351B2 (ja) 2004-08-31 2004-08-31 半導体モジュール

Country Status (2)

Country Link
US (3) US7514783B2 (ja)
JP (1) JP4445351B2 (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445351B2 (ja) 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7449853B2 (en) * 2005-09-01 2008-11-11 Gm Global Technology Operations, Inc. High power, low noise interconnection for an integrated dual wound motor to a dual inverter
JP4679309B2 (ja) * 2005-09-06 2011-04-27 株式会社東芝 半導体装置
JP4686318B2 (ja) * 2005-09-28 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
JP4916745B2 (ja) 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI321350B (en) * 2006-04-18 2010-03-01 Advanced Semiconductor Eng Heatsink and heatsink positioning system
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
JP5191689B2 (ja) * 2006-05-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置
TW200812066A (en) * 2006-05-30 2008-03-01 Renesas Tech Corp Semiconductor device and power source unit using the same
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法
WO2008053586A1 (en) * 2006-11-02 2008-05-08 Nec Corporation Semiconductor device
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
CA2703546A1 (en) 2007-10-25 2009-04-30 Trilliant Networks, Inc. Gas meter having ultra-sensitive magnetic material retrofitted onto meter dial and method for performing meter retrofit
CA2705074A1 (en) 2007-11-25 2009-05-28 Trilliant Networks, Inc. Energy use control system and method
WO2009067248A1 (en) * 2007-11-25 2009-05-28 Trilliant Networks, Inc. Application layer authorization token and method
CA2705091A1 (en) 2007-11-25 2009-05-28 Trilliant Networks, Inc. System and method for power outage and restoration notification in an advanced metering infrasturcture network
CA2705090A1 (en) * 2007-11-25 2009-05-28 Trilliant Networks, Inc. System and method for operating mesh devices in multi-tree overlapping mesh networks
US7799614B2 (en) * 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
JP4492695B2 (ja) * 2007-12-24 2010-06-30 株式会社デンソー 半導体モジュールの実装構造
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US7741709B2 (en) * 2008-01-09 2010-06-22 Inpaq Technology Co., Ltd. Embedded type multifunctional integrated structure for integrating protection components and method for manufacturing the same
US8143729B2 (en) * 2008-01-25 2012-03-27 International Rectifier Corporation Autoclave capable chip-scale package
JP5224845B2 (ja) * 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
US8319114B2 (en) * 2008-04-02 2012-11-27 Densel Lambda K.K. Surface mount power module dual footprint
JP5060617B2 (ja) * 2008-04-03 2012-10-31 パイオニア株式会社 回路装置の駆動方法及び回路装置
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
US8699377B2 (en) 2008-09-04 2014-04-15 Trilliant Networks, Inc. System and method for implementing mesh network communications using a mesh network protocol
JP5107839B2 (ja) 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP2010092977A (ja) * 2008-10-06 2010-04-22 Panasonic Corp 半導体装置及びその製造方法
US8289182B2 (en) 2008-11-21 2012-10-16 Trilliant Networks, Inc. Methods and systems for virtual energy management display
JP2010129768A (ja) * 2008-11-27 2010-06-10 Toshiba Corp 半導体装置
CA2753074A1 (en) 2009-03-11 2010-09-16 Trilliant Networks, Inc. Process, device and system for mapping transformers to meters and locating non-technical line losses
US20110075392A1 (en) * 2009-09-29 2011-03-31 Astec International Limited Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets
JP2011187809A (ja) * 2010-03-10 2011-09-22 Renesas Electronics Corp 半導体装置および多層配線基板
JP5553652B2 (ja) * 2010-03-18 2014-07-16 ルネサスエレクトロニクス株式会社 半導体基板および半導体装置
US8582317B2 (en) 2010-05-26 2013-11-12 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
WO2012027634A1 (en) 2010-08-27 2012-03-01 Trilliant Networkd, Inc. System and method for interference free operation of co-located tranceivers
WO2012037055A1 (en) 2010-09-13 2012-03-22 Trilliant Networks Process for detecting energy theft
US8553420B2 (en) * 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US9088226B2 (en) 2010-10-19 2015-07-21 Electronics Motion Systems Holding Limited Power module for converting DC to AC
US8832428B2 (en) 2010-11-15 2014-09-09 Trilliant Holdings Inc. System and method for securely communicating across multiple networks using a single radio
US8497574B2 (en) * 2011-01-03 2013-07-30 International Rectifier Corporation High power semiconductor package with conductive clips and flip chip driver IC
WO2012097204A1 (en) 2011-01-14 2012-07-19 Trilliant Holdings, Inc. Process, device and system for volt/var optimization
US8970394B2 (en) 2011-01-25 2015-03-03 Trilliant Holdings Inc. Aggregated real-time power outages/restoration reporting (RTPOR) in a secure mesh network
EP3288236B1 (en) 2011-02-10 2020-04-01 Trilliant Holdings, Inc. Device and method for facilitating secure communications over a cellular network
WO2012122310A1 (en) 2011-03-08 2012-09-13 Trilliant Networks, Inc. System and method for managing load distribution across a power grid
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
JP5857468B2 (ja) * 2011-06-22 2016-02-10 株式会社デンソー 半導体装置
JP5664475B2 (ja) * 2011-06-22 2015-02-04 株式会社デンソー 半導体装置
US9001787B1 (en) 2011-09-20 2015-04-07 Trilliant Networks Inc. System and method for implementing handover of a hybrid communications module
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
JP5992695B2 (ja) * 2012-02-29 2016-09-14 スタンレー電気株式会社 半導体発光素子アレイ及び車両用灯具
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
TWI502161B (zh) * 2012-07-17 2015-10-01 Lite On Technology Corp 組合發熱元件與散熱件的方法、感壓結合件
US8877560B2 (en) * 2012-07-17 2014-11-04 Lite-On Technology Corp. Method for assembling heat generating element and heat dissipating element, pressure sensitive element, and power supplying unit
TWI508238B (zh) * 2012-12-17 2015-11-11 巨擘科技股份有限公司 晶片散熱系統
JP2014187086A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
US9437516B2 (en) 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
US9196577B2 (en) * 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
US9831150B2 (en) 2015-03-11 2017-11-28 Toshiba Memory Corporation Semiconductor device and electronic device
CN106332499A (zh) * 2015-06-26 2017-01-11 台达电子工业股份有限公司 一种用于芯片供电的组装结构、电子设备
JP6488938B2 (ja) * 2015-08-04 2019-03-27 株式会社デンソー 電子装置の製造方法
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
US10607958B2 (en) 2015-08-28 2020-03-31 Texas Instruments Incorporated Flip chip backside die grounding techniques
JP6663927B2 (ja) * 2015-12-04 2020-03-13 ルネサスエレクトロニクス株式会社 半導体チップおよび半導体装置並びに電子装置
JP2017112241A (ja) * 2015-12-17 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6261625B2 (ja) * 2016-01-14 2018-01-17 三菱電機株式会社 電子回路装置
JP6888269B2 (ja) * 2016-10-07 2021-06-16 富士電機株式会社 ゲート駆動装置
KR102050130B1 (ko) * 2016-11-30 2019-11-29 매그나칩 반도체 유한회사 반도체 패키지 및 그 제조 방법
DE102017108172B4 (de) * 2017-04-18 2022-01-13 Infineon Technologies Austria Ag SMD-Package und Verfahren zur Herstellung eines SMD-Packages
US10763193B2 (en) * 2018-10-30 2020-09-01 Hamilton Sundstrand Corporation Power control modules
JP7192523B2 (ja) * 2019-01-23 2022-12-20 富士通株式会社 半導体パッケージ及び電子装置
TWI698969B (zh) * 2019-08-14 2020-07-11 朋程科技股份有限公司 功率元件封裝結構
CN112447614A (zh) * 2019-08-30 2021-03-05 朋程科技股份有限公司 功率器件封装结构
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构
US10861766B1 (en) * 2019-09-18 2020-12-08 Delta Electronics, Inc. Package structures
WO2021059525A1 (ja) * 2019-09-27 2021-04-01 新電元工業株式会社 電子装置
TWI722633B (zh) * 2019-10-31 2021-03-21 同欣電子工業股份有限公司 晶片封裝結構及晶片封裝模組
JP7490974B2 (ja) * 2020-02-05 2024-05-28 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7354885B2 (ja) * 2020-03-12 2023-10-03 富士通株式会社 半導体装置及び半導体装置の製造方法
JP7353233B2 (ja) * 2020-05-14 2023-09-29 三菱電機株式会社 半導体装置
DE102020207401A1 (de) * 2020-06-16 2021-12-16 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer verbesserten Wärmeleitung für eine Ansteuerelektronik
JP2022035806A (ja) 2020-08-21 2022-03-04 株式会社村田製作所 半導体パッケージ、半導体装置、半導体パッケージ搭載機器、及び半導体装置搭載機器
US11973063B2 (en) * 2021-07-19 2024-04-30 Infineon Technologies Ag Semiconductor package with low parasitic connection to passive device
US12040265B2 (en) * 2021-07-28 2024-07-16 Texas Instruments Incorporated High-frequency ceramic packages with modified castellation and metal layer architectures
CN114944387B (zh) * 2022-05-23 2025-07-29 西安电子科技大学 共源型功率器件及其制作方法
DE102023212945A1 (de) * 2023-12-19 2025-06-26 Schaeffler Technologies AG & Co. KG Power semiconductor module, Inverter
CN117476631B (zh) * 2023-12-26 2024-03-22 广东仁懋电子有限公司 一种氮化镓微波功率器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
JPH1145976A (ja) 1997-07-28 1999-02-16 Hitachi Ltd 高周波マルチチップモジュール及びその製造方法
US6313521B1 (en) * 1998-11-04 2001-11-06 Nec Corporation Semiconductor device and method of manufacturing the same
JP2001291823A (ja) 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
JP3954314B2 (ja) 2001-01-23 2007-08-08 株式会社東芝 圧接型半導体装置
JP2002314029A (ja) 2001-04-09 2002-10-25 Taiyo Yuden Co Ltd モジュール電子部品
US6766817B2 (en) 2001-07-25 2004-07-27 Tubarc Technologies, Llc Fluid conduction utilizing a reversible unsaturated siphon with tubarc porosity action
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP2004221460A (ja) 2003-01-17 2004-08-05 Matsushita Electric Ind Co Ltd 半導体部品、半導体装置、及び該半導体装置の製造方法
US7154174B2 (en) * 2003-02-27 2006-12-26 Power-One, Inc. Power supply packaging system
US7015582B2 (en) * 2003-04-01 2006-03-21 International Business Machines Corporation Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics
JP4559777B2 (ja) 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP3809168B2 (ja) 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP4445351B2 (ja) 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7250363B2 (en) * 2005-05-09 2007-07-31 International Business Machines Corporation Aligned dummy metal fill and hole shapes

Also Published As

Publication number Publication date
US20060055432A1 (en) 2006-03-16
JP2006073664A (ja) 2006-03-16
US20070257708A1 (en) 2007-11-08
US20070257376A1 (en) 2007-11-08
US7514783B2 (en) 2009-04-07
US7633153B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
JP4445351B2 (ja) 半導体モジュール
JP3809168B2 (ja) 半導体モジュール
JP4426955B2 (ja) 半導体装置
CN101378053B (zh) 高、低压侧n沟道金属氧化物半导体场效应晶体管组合封装
CN100521197C (zh) 半导体器件
JP5107839B2 (ja) 半導体装置
TWI600135B (zh) Ｄｃ-ｄｃ轉換器用半導體裝置
JP4010792B2 (ja) 半導体装置
US20060169976A1 (en) Semiconductor device
JP2006073655A (ja) 半導体モジュール
CN101373764A (zh) 半导体器件
JP5315378B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP2012235164A (ja) 半導体装置
TW201320262A (zh) 一種倒裝晶片的半導體器件
WO2026067956A1 (en) Gallium nitride package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees