JP4468657B2 - 撮像素子 - Google Patents
撮像素子 Download PDFInfo
- Publication number
- JP4468657B2 JP4468657B2 JP2003151482A JP2003151482A JP4468657B2 JP 4468657 B2 JP4468657 B2 JP 4468657B2 JP 2003151482 A JP2003151482 A JP 2003151482A JP 2003151482 A JP2003151482 A JP 2003151482A JP 4468657 B2 JP4468657 B2 JP 4468657B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pseudo signal
- pseudo
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、撮像素子に関し、特に、構造を均一化した多チャンネル出力方式の撮像素子に関する。
【０００２】
【従来の技術】
従来、行列状に配置された各画素に対して行方向及び列方向の駆動制御を行うことで、各画素に蓄積された信号（画素信号）読み出すＸＹアドレス型の固体撮像素子が普及している。この種の撮像素子においては、一般的に列方向に連なる画素からの画素信号は同一の垂直信号線により伝送される。選択した行の各列の垂直信号線からの画素信号を、水平読み出し回路によって列順に出力すると共に、選択する行を順次シフトさせることで、１画面の画素信号の読み出しを行う。
【０００３】
ところで、垂直信号線には画素信号を増幅するアンプが配置されることがある。しかし、垂直信号線毎にアンプを有する場合には、各アンプの特性を均一にすることが困難なことから、アンプの特性のばらつきが縦筋状のノイズとなって画像信号を劣化させてしまう。
【０００４】
このような問題に対処した撮像素子として特開２０００−２９５５３３号公報（特許文献１）に開示されたものがある。図２７は特許文献１に開示された技術を説明するための説明図である。
【０００５】
図２７はＸＹアドレス型の固体撮像素子であり、画素領域が２×２の４画素で構成されている例を示している。画素Ｐ11〜Ｐaaからの画素信号は垂直走査回路Ｙ1により読み出す行の選択が行われ、水平読み出し回路Ｘ1によって読み出す列の選択が行われて、信号が出力される。垂直走査回路Ｙ1によって選択された行の画素信号は、各列の信号読み出しライン（以下、垂直信号線という）を介してラインアンプＡ1，Ａ2に供給される。各ラインアンプＡ1，Ａ2はＤＣバイアス発生回路Ｖ1によってＤＣバイアスレベルが設定されており、設定されたＤＣバイアスレベルに応じた動作点で各列の画素信号を増幅して出力する。
【０００６】
ＤＣバイアス発生回路Ｖ1によってラインアンプＡ1，Ａ2の動作点を制御可能になっており、ラインアンプＡ1 ，Ａ2 のばらつきによる画素信号の劣化を防止することができる。
【０００７】
【特許文献１】
特開２０００−２９５５３３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、垂直信号線にラインアンプが設けられていない場合には、各垂直信号線を伝送される画素信号の特性ばらつきを抑制することができず、読み出した画素信号に基づく画像の画質が劣化してしまう。
【０００９】
また、従来、撮像素子から高フレームレートで映像信号を得るための一般的手法として、単一の撮像素子から同時並列に複数の映像信号出力を得る多チャンネル出力方式（多線出力方式）が採用されることがある。この方式では、画素領域を複数の分割領域に分割し、各分割領域毎に異なる走査回路、信号処理回路を経由して画素信号を読み出すようになっている。
【００１０】
この場合においても、各信号処理系の電気的特性の相違によって信号レベルにばらつきが生じ、最終的に合成された１枚の画像の品質が劣化してしまう。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、異なる信号経路によって画素信号を出力する場合でも、信号経路毎の特性差を検出可能にすることで、高画質の画像の取得を可能にすることができる撮像素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１に係る撮像素子は、光電変換素子で構成され且つマトリクス状に配置され、入射光に対応した画素信号を出力する複数の画素と、前記マトリクスの列方向に連なる位置に配置され、一定レベルの擬似的な信号を出力する疑似信号生成回路と、前記マトリクスの列方向に連なる複数の前記画素が出力した画素信号および前記疑似信号生成回路が出力した疑似的な信号を伝送する垂直信号線と、前記垂直信号線毎の疑似的な信号の各レベルが同レベルとなるように、読み出した画素信号および疑似的な信号のオフセットおよびリニアリティを垂直信号線毎に調整して、垂直信号線毎のオフセットおよびリニアリティのばらつきを補正することができるように、前記各垂直信号線が伝送する画素信号および疑似的な信号を撮像素子から外部へ読み出す読み出し回路と、前記疑似信号生成回路からの前記垂直信号線毎の擬似的な信号の各レベルを相互に異なるレベルに変化させるか又は前記疑似信号生成回路からの前記垂直信号線毎の擬似的な信号の各レベルを時間の経過に応じて変化させるよう前記疑似信号生成回路が出力する擬似的な信号のレベルを調整するレベル制御回路と、を有することを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る撮像素子を示す説明図である。
【００１５】
図１の撮像素子は画素領域１、垂直走査回路２，３及び水平読み出し回路１１〜１４を有している。４系統の水平読み出し回路１１〜１４によって同時に４チャンネルの出力１〜４が得られる。出力１〜４を合成することで、１画面の映像信号が得られる。
【００１６】
画素領域１にはマトリクス状に配置された画素Ｐ11〜Ｐnnが構成されている。なお、図１では説明を簡略化するために、ａ＝２，ｂ＝３，ｎ＝４として４×４画素の画素領域を示している。各画素Ｐuv（１≦ｕ，ｖ≦ｎ）は夫々図示しない光電変換素子及びスイッチを有している。各画素Ｐuvを構成する光電変換素子は入射光に対応した信号を蓄積する。光電変換素子に蓄積された信号は夫々画素内のスイッチを介して出力されるようになっている。画素領域１は垂直方向に２分割、水平方向に２分割の４つの分割領域１乃至４に分割されている。なお、分割数は適宜設定可能である。
【００１７】
同一行の各画素は共通の水平選択線に接続される。そして、これらの水平選択線は、各画素内のスイッチに行選択信号を供給するようになっている。各画素のスイッチは、水平選択線によって伝送された行選択信号によってオン，オフ制御される。
【００１８】
分割領域１，２内の各画素に接続される水平選択線には垂直走査回路２によって行選択信号が供給され、分割領域３，４内の各画素に接続される水平選択線には垂直走査回路３によって行選択信号が供給される。垂直走査回路２，３は相互に同一構成であり、画素領域の各行に対応したパルス転送部び出力端を有している。垂直走査回路２の各出力端は夫々分割領域１，２の各行の水平選択線に接続され、垂直走査回路３の各出力端は夫々分割領域３，４内の各行の水平選択線に接続される。垂直走査回路２，３は、夫々行選択信号を各行の水平選択線に選択的に供給するようになっている。
【００１９】
例えば、垂直走査回路２，３は、垂直同期信号に同期した図示しない垂直スタートパルスがパルス転送部に与えられ、図示しない所定のクロックタイミングで次行のパルス転送部に順次パルスを転送して、行選択信号として各行に対応する出力端から出力する。
【００２０】
一方、分割領域１，２の同一列の各画素は夫々共通の垂直信号線に接続され、分割領域３，４の同一列の各画素は夫々共通の垂直信号線に接続されるようになっている。即ち、各列の各画素の光電変換素子は、画素内のスイッチを夫々介して対応する列の垂直信号線に接続されるようになっている。画素内の各スイッチは、オンとなることによって、各画素に蓄積された信号を接続された垂直信号線に伝送するようになっている。
【００２１】
水平読み出し回路１１乃至１４は相互に同一構成であり、画素領域の各列に応じたパルス転送部（信号出力部を含む）及び入力端を有している。水平読み出し回路１１，１２の各入力端は夫々分割領域１，２内の各列の垂直信号線に接続され、水平読み出し回路１３，１４の各入力端は夫々分割領域３，４内の各列の垂直信号線に接続される。
【００２２】
例えば、各水平読み出し回路１１乃至１４は、図示しない水平スタートパルスが所定列のパルス転送部に与えられ、図示しない所定のクロックタイミングで次段のパルス転送部に順次パルスを転送する。各パルス転送部（信号出力部）は転送されるパルスに基づくクロック期間に各列に対応する入力端に接続された垂直信号線を介して画素信号を取込み、水平読み出し回路１１乃至１４の各出力端から出力１乃至４として出力する。
【００２３】
このような構成によって、分割領域１は垂直走査回路２及び水平読み出し回路１１によって画素信号の読み出しが行われ、分割領域２は垂直走査回路２及び水平読み出し回路１２によって画素信号の読み出しが行われ、分割領域３は垂直走査回路３及び水平読み出し回路１３によって画素信号の読み出しが行われ、分割領域４は垂直走査回路３及び水平読み出し回路１４によって画素信号の読み出しが行われる。
【００２４】
本実施の形態においては、各分割領域１〜４に対応して、擬似信号読み出し回路２１〜２４、擬似信号生成回路２５〜２８及びレベル制御回路２９〜３２が設けられている。擬似信号生成回路２５〜２８は、所望レベルの疑似信号を生成して、夫々擬似信号読み出し回路２１〜２４に出力する。レベル制御回路２９〜３２は、夫々疑似信号生成回路２５〜２８を制御して、生成される疑似信号のレベルを所望のレベルに設定するようになっている。疑似信号読み出し回路２１〜２４は、夫々疑似信号生成回路２５〜２８によって生成された疑似信号を読み出して、水平読み出し回路１１〜１４から出力１〜４として出力させるようになっている。
【００２５】
次に、このように構成された実施の形態の作用について図２乃至図４を参照して説明する。図２乃至図４は読み出しを説明するためのタイミングチャートである。
【００２６】
垂直走査回路２，３及び水平読み出し回路１１〜１４は、図２の垂直同期信号及び水平同期信号に同期して動作する。即ち、水平同期信号の発生周期で、各行が選択され、各分割領域毎に選択された各行の画素の画素信号が読み出される。そして、垂直同期信号の周期で、各分割領域毎に全ての行が選択されて、１画面の画素の画素信号が得られる。
【００２７】
本実施の形態においては、各水平同期信号の発生後であって、画素領域の各垂直信号線からの画素信号の読み出し前に、各分割領域１〜４に夫々対応した疑似信号読み出し回路２１〜２４から疑似信号が読み出されるようになっている。
【００２８】
先ず、図示しない垂直スタートパルスが垂直走査回路２、３に供給され、垂直走査回路２、３は行選択信号の出力を開始する。垂直走査回路２は第１行目のパルス転送部によって第１行目の水平選択線に行選択信号を出力し、垂直走査回路３は第３行目（分割領域３、４の第１行目）のパルス転送部によって第３行目の水平選択線に行選択信号を出力する。これにより分割領域１〜４の第１行目の各画素の画素信号が対応する垂直信号線に出力される。
【００２９】
この状態で、擬似信号生成回路２５はレベル制御回路２９に制御されて所望レベルの擬似信号を生成する。擬似信号読み出し回路２１は、擬似信号生成回路２５によって生成された擬似信号を読み出して、水平読み出し回路１１の出力１として出力する（図２の出力１斜線部）。同様に擬似信号生成回路は２６〜２８は、夫々、レベル制御回路３０〜３２に制御されて所望レベルの擬似信号を生成する。擬似信号読み出し回路２２〜２４は、夫々、擬似信号生成回路２６〜２８によって生成された擬似信号を読み出して、水平読み出し回路１２〜１４の出力２〜４として出力する（図２の出力２〜４の斜線部）。
【００３０】
その後、図示しない水平スタートパルスが水平読み出し回路１１〜１４に与えられると、水平読み出し回路１１〜１４は、各分割領域の第１列目の画素Ｐ11，Ｐ1b，Ｐb1，Ｐbbの画素信号Ｐ11，Ｐ1b，Ｐb1，Ｐbbを読み出して、出力１〜４として出力する。次に、所定のクロックタイミングで水平スタートパルスが次列のパルス転送部に転送されて、水平読み出し回路１１〜１４は、各分割領域の第２列目の画素Ｐ1a，Ｐ1n，Ｐba，Ｐbnの画素信号Ｐ1a，Ｐ1n，Ｐba，Ｐbnを読み出して、出力１〜４として出力する。
【００３１】
次の水平読み出し期間（水平走査期間）には、垂直走査回路２、３により行選択信号をシフトさせ、先の水平走査期間と同様に先ず擬似信号を読み出す。その後、水平スタートパルスが水平読み出し回路１１〜１４に与えられると、水平読み出し回路１１〜１４は、各分割領域の第１列目の画素Ｐa1，Ｐab，Ｐn1，Ｐnbの画素信号Ｐa1，Ｐab，Ｐn1，Ｐnbを読み出して、出力１〜４として出力する。次に、所定のクロックタイミングで水平スタートパルスが次列のパルス転送部に転送されて、水平読み出し回路１１〜１４は、各分割領域の第２列目の画素Ｐaa，Ｐan，Ｐna，Ｐnnの画素信号Ｐaa，Ｐan，Ｐna，Ｐnnを読み出して、出力１〜４として出力する。
【００３２】
次の垂直走査期間においても同様の読み出しが行われる。こうして、水平読み出し期間の最初の疑似信号読み出し期間において、４系統の水平読み出し回路１１〜１４の出力１〜４として同時に、疑似信号が出力される。
【００３３】
このように本実施の形態においては、水平読み出し期間毎に、画素信号の読み出し前に疑似信号を出力している。擬似信号はテスト信号としての役割を果たすことができる。従って、出力１〜４として出力された信号をモニタすることで、後段の処理回路において水平読み出し回路等の各出力系毎の特性ばらつきを補正することが可能になる。
【００３４】
なお、疑似信号読み出し回路２１〜２４は、夫々水平読み出し回路１１〜１４の初段のパルス転送部を利用して構成することができる。各初段のパルス転送部に疑似信号生成回路２１からの疑似信号を与え、２段目以降のパルス転送部に各分割領域の各列の垂直信号線の出力を与えればよい。そして、水平走査開始後の疑似信号読み出し期間において初段のパルス転送部に水平スタートパルスを与えることで、図２と同様の信号読み出しが可能となる。
【００３５】
また、本実施の形態においては、レベル制御回路２９〜３２によって、出力１〜４として出力される疑似信号のレベルを変化させることも可能である。図３及び図４はこの場合の例を示している。
【００３６】
図３は１垂直走査期間中の各水平読み出し期間毎に、各出力１〜４として出力される疑似信号のレベルを変化させた例を示している。
【００３７】
また、図４は１垂直走査期間中の各水平読み出し期間に各出力１〜４として出力される疑似信号レベルを同一にし、１垂直走査期間毎に疑似信号のレベルを変化させた例を示している。このように、各出力系から、所望のレベルの擬似信号を得ることができる。
【００３８】
本実施の形態によって出力される疑似信号を用いることで、各出力系のオフセットのばらつきを補正することができる。また、疑似信号のレベルを適宜変更することができるので、各出力系のリニアリティのばらつきについても補正可能である。
【００３９】
なお、本実施の形態においては、擬似信号は毎水平読み出し期間の最初に出力される構成としたが、これに限定するものではなく、毎水平読み出し期間の画素信号読み出し後でもまた、垂直走査周期毎などでもよく、さらにはある周期で出力するのではなく、必要な時のみ出力するようにしてもよい。
【００４０】
図５は本発明の第２の実施の形態を示す説明図である。図５において図１と同一の構成要素には同一符号を付して説明を省略する。
【００４１】
第１の実施の形態においては各分割領域毎に、疑似信号読み出し回路、疑似信号生成回路及びレベル制御回路を設けたが、疑似信号生成回路及びレベル制御回路は全分割領域で共用化させることも可能である。本実施の形態はこの場合の例を示している。
【００４２】
本実施の形態は図１における疑似信号生成回路２５〜２８及びレベル制御回路２９〜３２を省略して、疑似信号生成回路３５及びレベル制御回路３６を付加した点が第１の実施の形態と異なる。疑似信号生成回路３５はレベル制御回路３６に制御されて、所望レベルの疑似信号を生成する。疑似信号生成回路３５からの疑似信号は、各分割領域に対応した疑似信号読み出し回路２１〜２４に供給されるようになっている。
【００４３】
このように構成された実施の形態においては、疑似信号生成回路３５が生成した所望レベルの疑似信号は、疑似信号読み出し回路２１〜２４に供給される。疑似信号読み出し回路２１〜２４は、所定のタイミングにおいて、疑似信号生成回路３５からの疑似信号を読み出して、出力１〜４として出力する。
【００４４】
また、レベル制御回路３６は、疑似信号生成回路３５において生成される疑似信号のレベルを制御する。
【００４５】
これにより、本実施の形態においても図２乃至図４と同様に、各出力系から疑似信号が付加された信号を出力することができ、第１の実施の形態と同様の効果を得ることができる。更に、本実施の形態においては、疑似信号生成回路及びレベル制御回路を共用化しているので、疑似信号生成回路及びレベル制御回路のばらつきによる悪影響を回避することができる。
【００４６】
図６は本発明の第３の実施の形態を示す説明図である。図６において図１と同一の構成要素には同一符号を付して説明を省略する。
【００４７】
第１の実施の形態においては、疑似信号生成回路を画素領域の外部に構成した。本実施の形態は疑似信号生成回路を画素領域内に構成したものである。
【００４８】
画素領域４０には、図１の画素領域１と同様に、マトリクス状に配置された画素Ｐ11〜Ｐnnが構成されている。更に、本実施の形態における画素領域４０には、垂直方向の上端の行（以下、第０行という）に疑似信号生成回路Ｄ01〜Ｄ0nが形成され、垂直方向の下端の行（以下、第ｍ行という）に疑似信号生成回路Ｄm1〜Ｄmnが形成されている。なお、図６では説明を簡略化するために、ａ＝２，ｂ＝３，ｎ＝４，ｍ＝５である。各画素Ｐuv（１≦ｕ，ｖ≦ｎ）の構成は図１と同一である。なお、疑似信号生成回路Ｄ01〜Ｄ0aは分割領域１に含まれ、疑似信号生成回路Ｄ0b〜Ｄ0nは分割領域２に含まれ、疑似信号生成回路Ｄm1〜Ｄmaは分割領域３に含まれ、疑似信号生成回路Ｄmb〜Ｄmnは分割領域４に含まれる。
【００４９】
本実施の形態においては、疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、レベル制御回路４１に制御されて、所望レベルの疑似信号を生成する。疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、生成した疑似信号を内部に形成されたスイッチを介して出力するようになっている。本実施の形態においては、疑似信号生成回路Ｄ01〜Ｄ0nの各スイッチは、画素領域４０内に形成された共通の水平選択線からの行選択信号が供給され、この行選択信号によってオン，オフ制御されるようになっている。また、疑似信号生成回路Ｄm1〜Ｄmnの各スイッチは、画素領域４０内に形成された共通の水平選択線からの行選択信号が供給され、この行選択信号によってオン，オフ制御されるようになっている。そして、疑似信号生成回路Ｄ01〜Ｄ0nの各スイッチに行選択信号を供給する水平選択線は、垂直走査回路４２の先頭行である第０行のパルス転送部の出力端に接続され、疑似信号生成回路Ｄm1〜Ｄmnの各スイッチに行選択信号を供給する水平選択線は、垂直走査回路４３の第ｍ行のパルス転送部の出力端に接続される。
【００５０】
垂直走査回路４２，４３は、図１の垂直走査回路２，３と同様の構成であり、画素領域４０内の第０乃至ｍ行に対応したパルス転送部び出力端を有している。第１の実施の形態と同様に、垂直走査回路４２，４３は独立として動作し、垂直走査回路４２は分割領域１，２内の第０乃至第ａ行の水平選択線に順次行選択信号を出力し、垂直走査回路４３は分割領域３，４内の第ｂ乃至第ｍ行の水平選択線に順次行選択信号を出力する。
【００５１】
また、疑似信号生成回路Ｄ01内のスイッチは分割領域１内の第１列の垂直信号線に接続されており、このスイッチがオンとなることによって、疑似信号生成回路Ｄ01によって生成された疑似信号はこの第１列の垂直信号線に出力されるようになっている。同様に、疑似信号生成回路Ｄ0v内のスイッチは分割領域１，２内の第ｖ列の垂直信号線に接続されており、このスイッチがオンとなることによって、疑似信号生成回路Ｄ0vによって生成された疑似信号はこの第ｖ列の垂直信号線に出力されるようになっている。また、疑似信号生成回路Ｄmv内のスイッチは分割領域３，４内の第ｖ列の垂直信号線に接続されており、このスイッチがオンとなることによって、疑似信号生成回路Ｄmvによって生成された疑似信号は分割領域３，４内の第ｖ列の垂直信号線に出力されるようになっている。
【００５２】
レベル制御回路４１は、レベル制御線によって疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnに制御信号を供給して疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnを制御し、所望レベルの疑似信号を生成させる。
【００５３】
次に、このように構成された実施の形態の作用について図７及び図８を参照して説明する。図７及び図８は各出力系における信号読み出しを説明するためのタイミングチャートである。
【００５４】
本実施の形態においても、垂直走査回路４２，４３及び水平読み出し回路１１〜１４は、図７の垂直同期信号及び水平同期信号に同期して動作する。即ち、水平同期信号の発生周期で、各行が選択され、各分割領域毎に選択された各行の画素の画素信号が読み出される。そして、垂直同期信号の周期で、各分割領域毎に全ての行が選択されて、１画面の画素の画素信号が得られる。この場合には、垂直走査回路４２，４３は、疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnが配置された第０行及び第ｍ行についても、通常の画素の読み出しと同様に選択する。
【００５５】
いま、各疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、レベル制御回路４１に制御されて所望レベルの疑似信号を生成しているものとする。図示しない垂直スタートパルスが垂直走査回路４２，４３に供給され、垂直走査が開始されると、垂直走査回路４２，４３は先ず第０行（分割領域１，２の１行目）及び第ｂ行（分割領域３，４の１行目）の水平選択線に行選択信号を出力する。
【００５６】
これにより、分割領域１，２については、疑似信号生成回路Ｄ01〜Ｄ0nが生成した疑似信号が各列の垂直信号線に出力される。また、分割領域３，４については、分割領域３，４の１行目の各画素の画素信号が対応する垂直信号線に出力される。
【００５７】
この状態で、図示しない水平スタートパルスが水平読み出し回路１１〜１４に与えられると、水平読み出し回路１１〜１４は、各分割領域の第１列目の垂直信号線に出力された信号を取り出して、出力１〜４として出力する。即ち、この場合には、図７に示すように、出力１として疑似信号生成回路Ｄ01，Ｄ0aからの疑似信号Ｄ01，Ｄ0aが出力され、出力２として疑似信号生成回路Ｄ0b〜Ｄ0nからの疑似信号Ｄ0b〜Ｄ0nが出力される。一方、出力３として画素Ｐb1，Ｐbaからの画素信号Ｐb1，Ｐbaが出力され、出力４として画素Ｐbb，Ｐbnからの画素信号Ｐbb，Ｐbnが出力される。
【００５８】
次の水平読み出し期間にも同様の読み出しが行われて、水平読み出し回路１１〜１４の出力１〜４として、先ず画素信号Ｐ11，Ｐ1b，Ｐn1，Ｐnbが出力され、次いで、画素信号Ｐ1a，Ｐ1n，Ｐna，Ｐnnが出力される。
【００５９】
更に、次の水平読み出し期間にも同様の読み出しが行われて、先ず、水平読み出し回路１１，１２の出力１，２として、画素信号Ｐa1，Ｐabが出力され、水平読み出し回路１３，１４の出力３，４として、疑似信号生成回路Ｄm1，Ｄmbからの疑似信号Ｄm1，Ｄmbが出力される。次いで、水平読み出し回路１１，１２の出力１，２として、画素信号Ｐaa，Ｐanが出力され、水平読み出し回路１３，１４の出力３，４として、疑似信号生成回路Ｄma，Ｄmnからの疑似信号Ｄma，Ｄmnが出力される。こうして、図７に示す読み出しが行われる。
【００６０】
このように、本実施の形態においても、各出力系から出力１〜４として、疑似信号を含む信号の読み出しが可能である。疑似信号のレベルはレベル制御回路４１によって変更可能であり、疑似信号を各出力系の特性補正のためのテスト信号として用いることができる。
【００６１】
なお、図７の例では、出力１，２については最初の水平読み出し期間が疑似信号読み出し期間となり、出力３，４については最後の水平読み出し期間が疑似信号読み出し期間となるが、垂直走査回路４２，４３の一方の走査方向を逆にすることによって、疑似信号読み出し期間の位置を、出力１〜４で一致させることも可能である。
【００６２】
図８は１垂直走査期間中の各水平読み出し期間に各出力１〜４として出力される疑似信号レベルを同一にし、１垂直走査期間毎に疑似信号のレベルを変化させた例を示している。このように、各出力系から、所望のレベルの擬似信号を得ることができる。
【００６３】
本実施の形態によって出力される疑似信号を用いることで、各出力系のオフセットのばらつきを補正することができる。また、疑似信号のレベルを適宜変更することができるので、各出力系のリニアリティのばらつきについても補正可能である。
【００６４】
本実施の形態においては、擬似信号生成回路を画素領域内に配置したことにより、素子レイアウト上、対象性も良くなり、面積的にも小さくすることができるというメリットがある。
【００６５】
なお、本実施の形態においては、擬似信号生成回路を画素領域の周辺に配置したが、画素領域の中央側に配置することも可能である。画素領域内に設けた擬似信号生成回路による画像への影響は、後段の信号処理により目立たなくさせることが可能である。
【００６６】
図９は第３の実施の形態の変形例を示す説明図である。
【００６７】
図９の例は、図６のレベル制御回路４１に代えて複数種類のレベル制御が可能なレベル制御回路４５を採用することによって、同一行の疑似信号生成回路からの疑似信号のレベルを個別に制御可能にしたものである。レベル制御回路４５からの一方のレベル制御線は疑似信号生成回路Ｄ01，Ｄ0b，Ｄm1，Ｄmbにレベル制御のための信号を供給し、レベル制御回路４５からの他方のレベル制御線は疑似信号生成回路Ｄ0a，Ｄ0n，Ｄma，Ｄmnにレベル制御のための信号を供給する。
【００６８】
この場合には、図１０に示すように、疑似信号生成回路Ｄ01，Ｄ0b，Ｄm1，Ｄmbからの疑似信号Ｄ01，Ｄ0b，Ｄm1，Ｄmbのレベルと疑似信号生成回路Ｄ0a，Ｄ0n，Ｄma，Ｄmnからの疑似信号Ｄ0a，Ｄ0n，Ｄma，Ｄmnのレベルとを変化させることができる。
【００６９】
このように、この例では、画素周期単位で擬似信号レベルを変化させることが可能である。また、レベル制御は擬似信号生成回路毎ではなく複数の単位毎に変える構成でもよいことは明らかである。
【００７０】
図１１は本発明の第４の実施の形態を示す説明図である。図１１において図１又は図６と同一の構成要素には同一符号を付して説明を省略する。
【００７１】
本実施の形態は疑似信号生成回路を画素領域内の水平方向の両端の列に構成したものである。
【００７２】
画素領域５０には、図１の画素領域１と同様に、マトリクス状に配置された画素Ｐ11〜Ｐnnが構成されている。更に、本実施の形態における画素領域５０には、水平方向の左端の列（以下、第０列という）に疑似信号生成回路Ｄ10〜Ｄn0が形成され、水平方向の右端の列（以下、第ｍ列という）に疑似信号生成回路Ｄ1m〜Ｄnmが形成されている。なお、図１１の例は、ａ＝２，ｂ＝３，ｎ＝４，ｍ＝５である。各画素Ｐuv（１≦ｕ，ｖ≦ｎ）の構成は図１と同一である。なお、疑似信号生成回路Ｄ10〜Ｄa0は分割領域１に含まれ、疑似信号生成回路Ｄ1m〜Ｄamは分割領域２に含まれ、疑似信号生成回路Ｄb0〜Ｄn0は分割領域３に含まれ、疑似信号生成回路Ｄbm〜Ｄnmは分割領域４に含まれる。
【００７３】
本実施の形態においても、疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmは、レベル制御回路４１に制御されて、所望レベルの疑似信号を生成する。疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmの構成は、図６と同様である。
【００７４】
疑似信号生成回路Ｄ10〜Ｄn0は、垂直走査回路２，３によって対応する行が選択されることによって、第０列の垂直信号線に生成した疑似信号を出力する。分割領域１，３の疑似信号読み出し回路５１，５３は、夫々分割領域１，３の第０列の垂直信号線に出力された疑似信号を取込んで、出力１，３として出力する。また、疑似信号生成回路Ｄ1m〜Ｄnmは、垂直走査回路２，３によって対応する行が選択されることによって、第ｍ列の垂直信号線に生成した疑似信号を出力する。分割領域２，４の疑似信号読み出し回路５２，５４は、夫々分割領域２，４の第ｍ列の垂直信号線に出力された疑似信号を取込んで、出力２，４として出力する。
【００７５】
次に、このように構成された実施の形態の作用について図１２乃至１４を参照して説明する。図１２乃至図１４は各出力系における信号読み出しを説明するためのタイミングチャートである。
【００７６】
本実施の形態においても、垂直走査回路２，３及び水平読み出し回路１１〜１４の動作は、図１と同様である。
【００７７】
いま、各疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmは、レベル制御回路４１に制御されて所望レベルの疑似信号を生成しているものとする。図示しない垂直スタートパルスが垂直走査回路２，３に供給され垂直走査が開始されると、垂直走査回路２，３は先ず第１，３行（各分割領域１〜４の１行目）の水平選択線に行選択信号を出力する。これにより、分割領域１，２については、第１行目の疑似信号生成回路Ｄ10，Ｄ1mが生成した疑似信号が第０列、第ｍ列の垂直信号線に出力され、画素Ｐ11，Ｐ1a，Ｐ1b，Ｐ1nからの画素信号が第１〜第ｎ列の垂直信号線に出力される。同様に、分割領域３，４については、その１行目の疑似信号生成回路Ｄb0，Ｄbmが生成した疑似信号が第０列、第ｍ列の垂直信号線に出力され、画素Ｐb1，Ｐba，Ｐbb，Ｐbnからの画素信号が第１〜第ｎ列の垂直信号線に出力される。
【００７８】
この状態で、分割領域１については、疑似信号読み出し回路５１が第０列の垂直信号線の出力（疑似信号Ｄ10）を読み出して出力１として出力し、分割領域２については、水平読み出し回路１２が第ｂ列の垂直信号線の出力（画素信号Ｐ1b）を読み出して出力２として出力する。また、分割領域３については、疑似信号読み出し回路５３が第０列の垂直信号線の出力（疑似信号Ｄb0）を読み出して出力３として出力し、分割領域４については、水平読み出し回路１４が第ｂ列の垂直信号線の出力（画素信号Ｐbb）を読み出して出力４として出力する（図１２参照）。
【００７９】
続いて、分割領域１については水平読み出し回路１１によって第１列目が選択され、分割領域２については水平読み出し回路１２によって第ｎ列目が選択され、分割領域３については水平読み出し回路１３によって第１列目が選択され、分割領域４については水平読み出し回路１４によって第ｎ列目が選択される。
【００８０】
更に、分割領域１については水平読み出し回路１１によって第ａ列目が選択され、分割領域２については疑似信号読み出し回路５２によって第ｍ列目が選択され、分割領域３については水平読み出し回路１３によって第ａ列目が選択され、分割領域４については疑似信号読み出し回路５４によって第ｍ列目が選択される。
【００８１】
こうして、図１２に示す読み出しが行われる。このように、各出力１〜４を所望のレベルの擬似信号にすることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【００８２】
また、本実施の形態においても、擬似信号生成回路を画素領域内に配置したことにより、素子レイアウト上、対象性も良くなり、面積的にも小さくできるというメリットがある。
【００８３】
また、本実施の形態においては、出力１〜４における擬似信号出力期間が相互に異なっているが、分割領域１，２の水平走査方向及び分割領域３，４の水平走査方向を相互に逆にすることにより、出力１〜４の擬似信号出力期間を水平走査期間中の同一期間に設定することが可能となる。
【００８４】
なお、本実施の形態においては、擬似信号生成回路を画素領域の周辺に配置したが、画素領域の中央側に配置することも可能である。画素領域内に設けた擬似信号生成回路による画像への影響は、後段の信号処理により目立たなくさせることが可能である。
【００８５】
また、本実施の形態においても、レベル制御回路４１によって、出力１〜４として出力される疑似信号のレベルを変化させることが可能である。図１３及び図１４はこの場合の例を示している。
【００８６】
図１３は１垂直走査期間中の各水平読み出し期間毎に、各出力１〜４として出力される疑似信号のレベルを変化させた例を示している。
【００８７】
また、図１４は１垂直走査期間中の各水平読み出し期間に各出力１〜４として出力される疑似信号レベルを同一にし、１垂直走査期間毎に疑似信号のレベルを変化させた例を示している。このように、各出力系から、所望のレベルの擬似信号を得ることができる。
【００８８】
このように本実施の形態においても、疑似信号のレベルを水平周期又はフレーム周期で制御することで、水平周期毎又はフレーム周期で変更することが可能である。
【００８９】
なお、第３及び第４の実施の形態を組み合わせて、擬似信号生成回路を水平及び垂直方向の両方に配置してもよいことは明らかである。
【００９０】
図１５は本発明の第５の実施の形態を示す説明図である。図１５（ａ）は画素の回路構成を示し、図１５（ｂ）は疑似信号生成回路の回路構成を示している。
【００９１】
本実施の形態は図６、図９又は図１１中の疑似信号生成回路の具体例を示すものである。
【００９２】
図１５は画素領域内の画素がパッシブ型の電流読み出し方式の画素及び疑似信号生成回路の構成例を示している。図１５（ａ）においてフォトダイオード１１１は、光電変換素子であり、入射光量に応じた信号を発生する。フォトダイオード１１１からの信号は、垂直走査回路からの水平選択線（以下、行選択線ともいう）を介して供給される行選択信号によってオン，オフ制御されるＭＯＳトランジスタ１１２を介して垂直信号線に出力される。
【００９３】
図１５（ｂ）に示す擬似信号生成回路は、図１５（ａ）のＭＯＳトランジスタ１１２と同一構成のＭＯＳトランジスタ１１３を有している。レベル制御線はレベル制御回路によって信号レベルが制御されている。ＭＯＳトランジスタ１１３のソース・ドレインは、レベル制御線と垂直信号線とに接続されており、ＭＯＳトランジスタ１１３が行選択信号によってオンとなることによって、レベル制御線に供給された信号は、ＭＯＳトランジスタ１１３を介して垂直信号線に出力される。この垂直信号線の出力を疑似信号として、疑似信号読み出し回路又は水平読み出し回路によって読み出すようになっている。
【００９４】
図１６は本発明の第６の実施の形態を示す説明図であり、疑似信号生成回路の他の例を示している。図１６（ａ）は画素の回路構成を示し、図１６（ｂ）は疑似信号生成回路の回路構成を示している。
【００９５】
本実施の形態は図６、図９又は図１１中の疑似信号生成回路の具体例として画素が増幅型（３トランジスタ型）の電圧読み出し方式の画素を用いた場合の例を示している。
【００９６】
図１６（ａ）においてフォトダイオード１１４は、光電変換素子であり、入射光量に応じた信号を発生する。フォトダイオード１１４からの信号は、画素内アンプ１１６によって増幅される。アンプ１１６の出力端は、行選択線を介して供給される行選択信号によってオン，オフ制御されるＭＯＳトランジスタ１１７を介して垂直信号線に接続されている。行選択信号によってＭＯＳトランジスタ１１７がオンすることによって、フォトダイオード１１４に蓄積された信号は、アンプ１１６によって増幅された後、垂直信号線に出力される。
【００９７】
なお、フォトダイオード１１４はＭＯＳトランジスタ１１５を介してリセット電源に接続されており、行選択線を介してリセット信号が供給されてＭＯＳトランジスタ１１５がオンすることによって、フォトダイオード１１４に蓄積された信号はリセットされるようになっている。
【００９８】
図１６（ｂ）に示す擬似信号生成回路は、図１６（ａ）のＭＯＳトランジスタ１１７と同一構成のＭＯＳトランジスタ１１９及び画素内アンプ１１６と同一構成の画素内アンプ１１８を有している。レベル制御線はレベル制御回路によって信号レベルが制御されている。ＭＯＳトランジスタ１１９が行選択信号によってオンとなることによって、レベル制御線に供給された信号は、アンプ１１８によって増幅された後、ＭＯＳトランジスタ１１９を介して垂直信号線に出力される。この垂直信号線の出力を疑似信号として、疑似信号読み出し回路又は水平読み出し回路によって読み出すようになっている。
【００９９】
図１７は本発明の第７の実施の形態を示す説明図であり、疑似信号生成回路の他の例を示している。図１７（ａ）は画素の回路構成を示し、図１７（ｂ）は疑似信号生成回路の回路構成を示している。
【０１００】
本実施の形態は図６、図９又は図１１中の疑似信号生成回路の具体例として画素が増幅型（４トランジスタ型）の画素を用いた場合の例を示している。
【０１０１】
図１７（ａ）においてフォトダイオード１２０は、光電変換素子であり、入射光量に応じた信号を発生する。ＭＯＳトランジスタ１２１は、垂直走査回路から行選択線に出力される行選択信号によってオン，オフ制御される。ＭＯＳトランジスタ１２１はソース・ドレインがフォトダイオード１２０とノードＦＤ間に接続されており、オンすることによって、フォトダイオード１２０の信号電荷をノードＦＤに転送する。ノードＦＤにおいて信号電荷は電圧値に変換される。画素内アンプ１２３は、ノードＦＤの信号を増幅して電圧信号として出力する。ＭＯＳトランジスタ１２２は垂直走査回路から行選択線に出力される信号によりオン，オフ制御され、オンすることによってノードＦＤのリセットを行う。
【０１０２】
ＭＯＳトランジスタ１２４は、垂直走査回路から行選択線に出力される行選択信号によりオン，オフ制御される。行選択信号によってＭＯＳトランジスタ１２４がオンになると画素の選択が行われて、画素内アンプ１２３により増幅された信号が垂直信号線に出力される。
【０１０３】
図１７（ｂ）において。ＭＯＳトランジスタ１２５は、ＭＯＳトランジスタ１２１と同様の構成であり、垂直走査回路から行選択線に出力される行選択信号によりオン，オフ制御される。また、ＭＯＳトランジスタ１２６は、ＭＯＳトランジスタ１２２と同様の構成であり、垂直走査回路から行選択線に出力される信号によりオン，オフ制御される。また、画素内アンプ１２７は画素内アンプ１２３と同様の構成であり、ノードＦＤの信号を増幅する。
【０１０４】
レベル制御回路に接続されたレベル制御線から入力された信号は、ＭＯＳトランジスタ１２５によってノードＦＤに転送された後、アンプ１２７によって増幅され、選択用ＭＯＳトランジスタ１２８がオンすることによって垂直信号線に出力される。垂直信号線の出力を擬似信号読み出し回路又は水平読み出し回路によって出力することで、擬似信号が得られる。
【０１０５】
なお、上記第５乃至７の実施の形態の画素と擬似信号生成回路とを適宜組み合わせて用いることも可能である。擬似信号生成回路からの信号は画素信号と同様な形態で出力されるので、その後の擬似信号読み出し回路の構成も画素信号の読み出し回路と同様な構成を用いることができるというメリットがある。
【０１０６】
また、上記第５乃至第７の実施の形態における画素及び擬似信号生成回路は一例であり、図６，図９及び図１１中の画素及び疑似信号生成回路としては、これに限定されるものではなく、後段の処理回路に用いることができる撮像信号と擬似信号とが得られるものであれば、どのようなものでもよい。
【０１０７】
図１８は本発明の第８の実施の形態を示す説明図である。図１８において図１と同一の構成要素には同一符号を付して説明を省略する。
【０１０８】
上記各実施の形態においては、疑似信号生成回路において異なるレベルの疑似信号の出力を可能にしていた。これに対し、本実施の形態は疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１０９】
本実施の形態は図１の疑似信号読み出し回路２１〜２４に夫々代えて疑似信号読み出し回路６１〜６４を採用し、レベル制御回路２９〜３２に夫々代えてレベル制御回路６５〜６８を採用した点が第１の実施の形態と異なる。
【０１１０】
疑似信号生成回路２５〜２８は、一定レベルの疑似信号を生成して、夫々疑似信号読み出し回路６１〜６４に出力する。疑似信号読み出し回路６１〜６４は、図１の疑似信号読み出し回路２１〜２４と同様の構成であり、基準電源レベルが可変である点が疑似信号読み出し回路２１〜２４と異なる。レベル制御回路６５〜６８は、夫々、疑似信号読み出し回路６１〜６４の基準電源レベルを制御するようになっている。
【０１１１】
このように構成された実施の形態においては、レベル制御回路６５〜６８が、夫々、疑似信号読み出し回路６１〜６４の基準電源レベルを制御する。擬似信号生成回路２５〜２８が生成した一定レベルの擬似信号は、擬似信号読み出し回路６１〜６４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１１２】
他の作用は、第１の実施の形態と同様である。
【０１１３】
このように本実施の形態においては、擬似信号生成回路２５〜２８によって生成した一定レベルの疑似信号を擬似信号読み出し回路６１〜６４において読み出す際に、レベル制御回路６５〜６８によって擬似信号読み出し回路内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１１４】
なお、本実施の形態においては、擬似信号は毎水平読み出し期間の最初に出力される構成としたが、種々のタイミングで出力可能であることは、第１の実施の形態と同様である。
【０１１５】
図１９は本発明の第９の実施の形態を示す説明図である。図１９において図５と同一の構成要素には同一符号を付して説明を省略する。
【０１１６】
本実施の形態も疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１１７】
本実施の形態は図５の疑似信号読み出し回路２１〜２４に夫々代えて疑似信号読み出し回路６１〜６４を採用し、レベル制御回路３６に代えてレベル制御回路６９を採用した点が第２の実施の形態と異なる。
【０１１８】
疑似信号生成回路３５は、一定レベルの疑似信号を生成して、疑似信号読み出し回路６１〜６４に出力する。疑似信号読み出し回路６１〜６４は、基準電源レベルが可変である点を除き図５の疑似信号読み出し回路２１〜２４と同様の構成である。レベル制御回路６９は、疑似信号読み出し回路６１〜６４の基準電源レベルを制御するようになっている。
【０１１９】
このように構成された実施の形態においては、レベル制御回路６９が、疑似信号読み出し回路６１〜６４の基準電源レベルを制御する。擬似信号生成回路３５が生成した一定レベルの擬似信号は、擬似信号読み出し回路６１〜６４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１２０】
他の作用は、第２の実施の形態と同様である。
【０１２１】
このように本実施の形態においては、擬似信号生成回路３５によって生成した一定レベルの疑似信号を擬似信号読み出し回路６１〜６４において読み出す際に、レベル制御回路６９によって擬似信号読み出し回路内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１２２】
また、本実施の形態においては、擬似信号生成回路３５及びレベル制御回路６９が共用化されているので、擬似信号生成回路及びレベル制御回路のばらつきの悪影響がなく、疑似信号を用いた出力系等の補正精度を向上させることができる。
【０１２３】
図２０は本発明の第１０の実施の形態を示す説明図である。図２０において図６と同一の構成要素には同一符号を付して説明を省略する。
【０１２４】
本実施の形態も疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１２５】
本実施の形態は図６の水平読み出し回路１１〜１４に夫々代えて水平読み出し回路７１〜７４を採用し、レベル制御回路４１に代えてレベル制御回路７５を採用した点が第３の実施の形態と異なる。
【０１２６】
疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、一定レベルの疑似信号を生成する。水平読み出し回路７１〜７４は、基準電源レベルが可変である点を除き図６の水平読み出し回路１１〜１４と同様の構成である。レベル制御回路７５は、水平読み出し回路７１〜７４の基準電源レベルを制御するようになっている。
【０１２７】
このように構成された実施の形態においては、レベル制御回路７５が、水平読み出し回路７１〜７４の基準電源レベルを制御する。擬似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnが生成した一定レベルの擬似信号は、水平読み出し回路７１〜７４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１２８】
他の作用は、第３の実施の形態と同様である。
【０１２９】
このように本実施の形態においては、擬似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnによって生成した一定レベルの疑似信号を水平読み出し回路７１〜７４において読み出す際に、レベル制御回路７５によって水平読み出し回路内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１３０】
図２１は第１０の実施の形態の変形例を示す説明図である。
【０１３１】
図２１の例は、図２０のレベル制御回路７５に代えて複数種類のレベル制御が可能なレベル制御回路７６を採用することによって、同一行の疑似信号生成回路からの疑似信号のレベルを個別に制御可能にしたものである。レベル制御回路７６からの一方のレベル制御線は水平読み出し回路７１〜７４にレベル制御のための信号を供給し、レベル制御回路７６からの他方のレベル制御線は水平読み出し回路７１〜７４にレベル制御のための信号を供給する。
【０１３２】
水平読み出し回路７１〜７４は、各分割領域１〜４の１列目の疑似信号生成回路Ｄ01，Ｄ0b，Ｄm1及びＤmbの読み出し時には、例えば、一方のレベル制御線によって伝送された信号に基づくレベルの疑似信号を出力し、各分割領域１〜４の２列目の疑似信号生成回路Ｄ0a，Ｄ0n，Ｄma及びＤmnの読み出し時には、他方のレベル制御線によって伝送された信号に基づくレベルの疑似信号を出力する。これにより、画素周期単位で擬似信号レベルを変化させることが可能である。また、レベル制御は擬似信号生成回路毎ではなく複数の単位毎に変える構成でもよいことは明らかである。
【０１３３】
このように、この場合においても、各出力端子からは所望のレベルの擬似信号が得られることになる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１３４】
他の効果は第３の実施の形態と同様である。
【０１３５】
図２２は本発明の第１１の実施の形態を示す説明図である。図２２において図１１及び図２０と同一の構成要素には同一符号を付して説明を省略する。
【０１３６】
本実施の形態も疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１３７】
本実施の形態は図１１の疑似信号読み出し回路５１〜５４に夫々代えて疑似信号読み出し回路８１〜８４を採用し、レベル制御回路４１に代えてレベル制御回路７５を採用した点が第４の実施の形態と異なる。
【０１３８】
疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmは、一定レベルの疑似信号を生成する。疑似信号読み出し回路８１〜８４は、基準電源レベルが可変である点を除き図１１の疑似信号読み出し回路５１〜５４と同様の構成である。レベル制御回路７５は、疑似信号読み出し回路８１〜８４の基準電源レベルを制御するようになっている。
【０１３９】
このように構成された実施の形態においては、レベル制御回路７５が、疑似信号読み出し回路８１〜８４の基準電源レベルを制御する。擬似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmが生成した一定レベルの擬似信号は、疑似信号読み出し回路８１〜８４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１４０】
他の作用は、第４の実施の形態と同様である。
【０１４１】
このように本実施の形態においては、擬似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmによって生成した一定レベルの疑似信号を疑似信号読み出し回路８１〜８４において読み出す際に、レベル制御回路７５によって疑似信号読み出し回路８１〜８４内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１４２】
他の効果は第４の実施の形態と同様である。
【０１４３】
なお、第１０及び第１１の実施の形態の両方を適用して、擬似信号生成回路を画素領域内の水平及び垂直方向の両方に配置するようにしてもよい。
【０１４４】
図２３は本発明の第１２の実施の形態を示す回路図である。本実施の形態は図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例を示すものである。
【０１４５】
図２３において、疑似信号生成回路９１は、図１８乃至図２２中の疑似信号生成回路２５〜２８，３５，Ｄ01〜Ｄ0n，Ｄm1〜Ｄmn等に相当し、レベル制御回路９２は、図１８乃至図２２中のレベル制御回路６５〜６８，６９，７５，７６等に相当する。
【０１４６】
メモリ素子２２２は、擬似信号生成回路９１からの擬似信号を記憶するものであり、その基準電源はレベル制御回路９２から与えられるようになっている。ＭＯＳトランジスタ２２１は、擬似信号生成回路９１からの擬似信号を転送するためのものであり、図１８乃至図２２では省略した転送制御線に供給される制御信号によってオン，オフ制御される。スイッチ２２３は、メモリ素子２２２に記憶された信号を選択して、出力線に出力する。選択ユニット２２４は、シフトレジスタ等によって構成されており、スイッチ２２３をオン，オフ制御する。なお、選択ユニット２２４及びスイッチ２２３は、図１８乃至図２２中の水平読み出し回路内のパルス転送部と同様の構成である。
【０１４７】
このように構成された疑似信号読み出し回路又は水平読み出し回路においては、疑似信号生成回路９１からの擬似信号をメモリ素子２２２に供給して記憶させる。その後、レベル制御回路９２によって、メモリ素子２２２の基準電源レベルを制御する。これにより、メモリ素子２２２に蓄積された疑似信号は基準電源レベルに応じて変化したレベルでメモリ素子２２２から出力されることになる。選択ユニット２２４が選択スイッチ２２３をオンにすることによって、メモリ素子２２２の疑似信号は出力線に出力される。
【０１４８】
例えば、擬似信号が記憶された直後のメモリ素子２２２の出力端の信号レベルをＶ１、この時の基準電源のレベルをＶＲ１、記憶後に変更された基準電源線のレベルをＶＲ2とすると、外部に出力される疑似信号のレベル（メモリ素子２２２出力端の信号レベル）Ｖは、Ｖ＝Ｖ１＋（ＶＲ２−ＶＲ１）となる。こうして、基準電源のレベル変化分だけ出力する疑似信号の信号レベルを変化させることが可能となる。
【０１４９】
このように、本実施の形態においては、レベル制御回路９２によって基準電源のレベルを制御することにより、所望レベルの擬似信号を得ることができる。
【０１５０】
図２４は本発明の第１３の実施の形態を示す回路図である。本実施の形態も図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例を示すものである。図２４において図２３と同一の構成要素には同一符号を付して説明を省略する。
【０１５１】
擬似信号生成回路９１として、遮光画素を利用することができる。しかし、遮光画素を用いた場合には、画素毎のばらつきであるＦＰＮと呼ばれるノイズが混入する場合がある。本実施の形態は、このＦＰＮをキャンセルすることを可能にしたものである。
【０１５２】
メモリ素子２２２−１は、擬似信号生成回路９１からの擬似信号を記憶するものであり、その基準電源はレベル制御回路９２から与えられるようになっている。本実施の形態においては、擬似信号生成回路９１からのＦＰＮを記憶するためのメモリ素子２２２−２が設けられている。メモリ素子２２２−２の基準電源もレベル制御回路９２から与えられるようになっている。ＭＯＳトランジスタ２２１−１は、擬似信号生成回路９１からの擬似信号を転送するためのものであり、図１８乃至図２２では省略した信号用転送制御線に供給される制御信号によってオン，オフ制御される。また、ＭＯＳトランジスタ２２１−２は、擬似信号生成回路９１からのＦＰＮを転送するためのものであり、図１８乃至図２２では省略したＦＰＮ用転送制御線に供給される制御信号によってオン，オフ制御される。
【０１５３】
スイッチ２２３−１は、メモリ素子２２２−１に記憶された疑似信号を選択して信号出力線に出力する。スイッチ２２３−２は、メモリ素子２２２−２に記憶されたＦＰＮを選択してＦＰＮ出力線に出力する。選択ユニット２２４は、シフトレジスタ等によって構成されており、スイッチ２２３−１，２２３−２をオン，オフ制御する。
【０１５４】
このように構成された疑似信号読み出し回路又は水平読み出し回路においては、疑似信号生成回路９１からの擬似信号をメモリ素子２２２−１に供給して記憶させる。一方、例えば遮光画素を疑似信号生成回路９１として利用することによって、入射光に基づく電荷が蓄積されていない画素からの信号をＦＰＮとしてメモリ素子２２２−２に供給して記憶させる。メモリ素子２２２−１，２２２−２に記憶されている信号同士の差分を求めることで、疑似信号中に含まれるＦＰＮを除去することができる。
【０１５５】
疑似信号のレベルを変化させる場合には、レベル制御回路９２は、メモリ素子２２２−１，２２２−２の基準電源レベルを夫々変更する。これにより、メモリ素子２２２−１，２２２−２に夫々蓄積された信号は基準電源レベルの変化に応じたレベルでメモリ素子２２２−１，２２２−２から出力されることになる。選択ユニット２２４が選択スイッチ２２３−１，２２３−２をオンにすることによって、メモリ素子２２２−１，２２２−２に保持された信号は夫々信号出力線及びＦＰＮ出力線に出力される。
【０１５６】
例えば、擬似信号が記憶された直後のメモリ素子２２２−１の出力端の信号レベルをＶ１＋ＶFPN、この時の基準電源のレベルをＶＲ１、記憶後に変更された基準電源線のレベルをＶＲ2とし、ＦＰＮが記憶された直後のメモリ素子２２２−２の出力端の信号レベルをＶFPN、この時の基準電源のレベルをＶＲ１FPN、記憶後に変更された基準電源線のレベルをＶＲ2FPNとする。そうすると、信号出力線に出力される信号レベルＶｓは、Ｖｓ＝Ｖ１＋ＶFPN＋（ＶＲ２−ＶＲ１）となり、ＦＰＮ出力線に出力される信号レベルＶｎは、Ｖｎ＝ＶFPN＋（ＶＲ２FPN−ＶＲ１FPN）となる。これらの出力の差分を求めると、Ｖｓ−Ｖｎ＝Ｖ１＋ＶFPN＋（ＶＲ２−ＶＲ１）−ＶFPN−（ＶＲ２FPN−ＶＲ１FPN）＝Ｖ１＋（ＶＲ２−ＶＲ１）−（ＶＲ２FPN−ＶＲ１FPN）となる。即ち、出力の差（Ｖｓ−Ｖｎ）からはＦＰＮがキャンセルされており、また、疑似信号のレベルは基準電源のレベル変化分に応じた値となる。
【０１５７】
このように、本実施の形態においては、レベル制御回路９２によって基準電源のレベルを制御することにより、所望レベルの擬似信号を得ることができると共に、ＦＰＮを除去した疑似信号を得ることができる。
【０１５８】
図２５は図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをキャンセル可能にした他の例を示す回路図である。図２５において図２３と同一の構成要素には同一符号を付して説明を省略する。
【０１５９】
図２５の例は信号又はＦＰＮをクランプすることでＦＰＮキャンセル行うものである。
【０１６０】
図２５において、クランプ容量２２５は疑似信号生成回路９１からのＦＰＮをクランプするためのクランプ容量であり、その容量値をＣ1とする。サンプリングスイッチ２２６及びクランプスイッチ２２７は、夫々サンプリング制御線又はクランプ制御線を介して伝送される信号によってオン，オフ制御される。ホールド容量２２８は疑似信号生成回路９１からのＦＰＮが除去された疑似信号を保持する容量であり、その容量値はＣ2とする。ホールド容量２２８の基準電源はレベル制御回路９２によって制御されるようになっている。スイッチ２２３及び選択ユニット２２４は、ホールド容量２２８に記憶された信号を選択して出力線に出力するようになっている。
【０１６１】
このように構成された読み出し回路においては、先ずサンプリングスイッチ２２６及びクランプスイッチ２２７を導通状態とし、擬似信号生成回路９１のＦＰＮをクランプ容量２２５にクランプすると共に、ノードＡ即ちホールド容量２２８をクランプ電源に固定する。ここで、クランプレベルをＶCとする。次に、クランプスイッチ２２７を非導通状態として、擬似信号生成回路９１からの擬似信号をクランプ容量２２５に供給する。そうすると、ノードＡでは、ＦＰＮと疑似信号との差分を容量２２５，２２８で分圧した値だけレベルが変化する。
【０１６２】
即ち、擬似信号生成回路９１のＦＰＮと擬似信号との差分をＦＰＮレベルを基準としてΔＶとすると、ノードＡのレベルは、ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）だけ変化して、ＶC＋ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）となる。従って、ホールド容量２２８にはＦＰＮがキャンセルされた擬似信号が記憶されることになる。ホールド容量２２８に保持された疑似信号は選択スイッチ２２３を介して出力線に出力される。
【０１６３】
ここで、ＦＰＮがキャンセルされた擬似信号がホールド容量２２８記憶された後に、レベル制御回路９２によってホールド容量２２８の基準電源のレベルを変化させると、このレベル変化分だけ出力する疑似信号のレベルを変化させることが可能となる。
【０１６４】
このように、図２５の例においても、基準電源線のレベルを制御することで、所望レベルの擬似信号を得ることができる。
【０１６５】
なお、図２５の説明では、ＦＰＮをクランプした後に擬似信号を読み出すシーケンスで説明したが、その逆も可能であることは明らかである。また、図２５のサンプリングスイッチを、クランプ容量の入力側に配置してもよい。
【０１６６】
図２６は図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをクランプしてキャンセルする他の例を示す回路図である。図２６において図２５と同一の構成要素には同一符号を付して説明を省略する。
【０１６７】
図２６の読み出し回路はレベル制御回路９２がホールド容量２２８の電源レベルではなく、クランプ電源を変化させる点が図２５の例と異なる。
【０１６８】
このように構成された読み出し回路においては、先ずサンプリングスイッチ２２６及びクランプスイッチ２２７を導通状態とし、擬似信号生成回路９１のＦＰＮをクランプ容量２２５にクランプすると共に、ノードＡ即ちホールド容量２２８をクランプ電源に固定する。ここで、クランプレベルをＶCとする。次に、クランプスイッチ２２７を非導通状態として、擬似信号生成回路９１からの擬似信号をクランプ容量２２５に供給する。そうすると、ノードＡでは、ＦＰＮと疑似信号との差分を容量２２５，２２８で分圧した値だけレベルが変化する。
【０１６９】
即ち、擬似信号生成回路９１のＦＰＮと擬似信号との差分をＦＰＮレベルを基準としてΔＶとすると、ノードＡのレベルは、ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）だけ変化して、ＶC＋ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）となる。従って、ホールド容量２２８にはＦＰＮがキャンセルされた擬似信号が記憶されることになる。ホールド容量２２８に保持された疑似信号は選択スイッチ２２３を介して出力線に出力される。
【０１７０】
ここで、クランプレベルＶＣはレベル制御回路９２によって所望のレベルに制御可能である。即ち、疑似信号を出力線に出力する直前のノードＡ、つまりホールド容量２２８の信号レベルＶC＋ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）を変更することができる。こうして、レベル制御回路９２によってホールド容量２２８の信号レベル、つまり、出力する疑似信号のレベルを変化させることが可能となる。
【０１７１】
図２６の例においても、疑似信号をクランプした後にＦＰＮを読み出すシーケンスを採用してもよく、また、サンプリングスイッチをクランプ容量の入力側に配置してもよい。
【０１７２】
なお、図２３乃至図２６の読み出し回路は一例であり、後段の処理回路に用いることができる擬似信号が得られれば、どのような回路構成を採用してもよいことは明らかである。
【０１７３】
【発明の効果】
以上説明したように本発明によれば、異なる信号経路によって画素信号を出力する場合でも、信号経路毎の特性差を検出可能にすることで、高画質の画像の取得を可能にすることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る撮像素子を示す説明図。
【図２】第１の実施の形態における読み出しを説明するためのタイミングチャート。
【図３】第１の実施の形態における読み出しを説明するためのタイミングチャート。
【図４】第１の実施の形態における読み出しを説明するためのタイミングチャート。
【図５】本発明の第２の実施の形態を示す説明図。
【図６】本発明の第３の実施の形態を示す説明図。
【図７】第３の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図８】第３の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図９】第３の実施の形態の変形例を示す説明図。
【図１０】第３の実施の形態の変形例の動作を説明するためのタイミングチャート。
【図１１】本発明の第４の実施の形態を示す説明図。
【図１２】第４の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図１３】第４の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図１４】第４の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図１５】本発明の第５の実施の形態を示す説明図。
【図１６】本発明の第６の実施の形態を示す説明図。
【図１７】本発明の第７の実施の形態を示す説明図。
【図１８】本発明の第８の実施の形態を示す説明図。
【図１９】本発明の第９の実施の形態を示す説明図。
【図２０】本発明の第１０の実施の形態を示す説明図。
【図２１】第１０の実施の形態の変形例を示す説明図。
【図２２】本発明の第１１の実施の形態を示す説明図。
【図２３】本発明の第１２の実施の形態を示す回路図。
【図２４】本発明の第１３の実施の形態を示す回路図。
【図２５】図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをキャンセル可能にした他の例を示す回路図。
【図２６】図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをクランプしてキャンセルする他の例を示す回路図。
【図２７】特許文献１に開示された技術を説明するための説明図。
【符号の説明】
１…画素領域、２，３…垂直走査回路、１１〜１４…水平読み出し回路、２１〜２４…疑似信号読み出し回路、２５〜２８…疑似信号生成回路、２９…３２…レベル制御回路。
【発明の属する技術分野】
本発明は、撮像素子に関し、特に、構造を均一化した多チャンネル出力方式の撮像素子に関する。
【０００２】
【従来の技術】
従来、行列状に配置された各画素に対して行方向及び列方向の駆動制御を行うことで、各画素に蓄積された信号（画素信号）読み出すＸＹアドレス型の固体撮像素子が普及している。この種の撮像素子においては、一般的に列方向に連なる画素からの画素信号は同一の垂直信号線により伝送される。選択した行の各列の垂直信号線からの画素信号を、水平読み出し回路によって列順に出力すると共に、選択する行を順次シフトさせることで、１画面の画素信号の読み出しを行う。
【０００３】
ところで、垂直信号線には画素信号を増幅するアンプが配置されることがある。しかし、垂直信号線毎にアンプを有する場合には、各アンプの特性を均一にすることが困難なことから、アンプの特性のばらつきが縦筋状のノイズとなって画像信号を劣化させてしまう。
【０００４】
このような問題に対処した撮像素子として特開２０００−２９５５３３号公報（特許文献１）に開示されたものがある。図２７は特許文献１に開示された技術を説明するための説明図である。
【０００５】
図２７はＸＹアドレス型の固体撮像素子であり、画素領域が２×２の４画素で構成されている例を示している。画素Ｐ11〜Ｐaaからの画素信号は垂直走査回路Ｙ1により読み出す行の選択が行われ、水平読み出し回路Ｘ1によって読み出す列の選択が行われて、信号が出力される。垂直走査回路Ｙ1によって選択された行の画素信号は、各列の信号読み出しライン（以下、垂直信号線という）を介してラインアンプＡ1，Ａ2に供給される。各ラインアンプＡ1，Ａ2はＤＣバイアス発生回路Ｖ1によってＤＣバイアスレベルが設定されており、設定されたＤＣバイアスレベルに応じた動作点で各列の画素信号を増幅して出力する。
【０００６】
ＤＣバイアス発生回路Ｖ1によってラインアンプＡ1，Ａ2の動作点を制御可能になっており、ラインアンプＡ1 ，Ａ2 のばらつきによる画素信号の劣化を防止することができる。
【０００７】
【特許文献１】
特開２０００−２９５５３３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、垂直信号線にラインアンプが設けられていない場合には、各垂直信号線を伝送される画素信号の特性ばらつきを抑制することができず、読み出した画素信号に基づく画像の画質が劣化してしまう。
【０００９】
また、従来、撮像素子から高フレームレートで映像信号を得るための一般的手法として、単一の撮像素子から同時並列に複数の映像信号出力を得る多チャンネル出力方式（多線出力方式）が採用されることがある。この方式では、画素領域を複数の分割領域に分割し、各分割領域毎に異なる走査回路、信号処理回路を経由して画素信号を読み出すようになっている。
【００１０】
この場合においても、各信号処理系の電気的特性の相違によって信号レベルにばらつきが生じ、最終的に合成された１枚の画像の品質が劣化してしまう。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、異なる信号経路によって画素信号を出力する場合でも、信号経路毎の特性差を検出可能にすることで、高画質の画像の取得を可能にすることができる撮像素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の請求項１に係る撮像素子は、光電変換素子で構成され且つマトリクス状に配置され、入射光に対応した画素信号を出力する複数の画素と、前記マトリクスの列方向に連なる位置に配置され、一定レベルの擬似的な信号を出力する疑似信号生成回路と、前記マトリクスの列方向に連なる複数の前記画素が出力した画素信号および前記疑似信号生成回路が出力した疑似的な信号を伝送する垂直信号線と、前記垂直信号線毎の疑似的な信号の各レベルが同レベルとなるように、読み出した画素信号および疑似的な信号のオフセットおよびリニアリティを垂直信号線毎に調整して、垂直信号線毎のオフセットおよびリニアリティのばらつきを補正することができるように、前記各垂直信号線が伝送する画素信号および疑似的な信号を撮像素子から外部へ読み出す読み出し回路と、前記疑似信号生成回路からの前記垂直信号線毎の擬似的な信号の各レベルを相互に異なるレベルに変化させるか又は前記疑似信号生成回路からの前記垂直信号線毎の擬似的な信号の各レベルを時間の経過に応じて変化させるよう前記疑似信号生成回路が出力する擬似的な信号のレベルを調整するレベル制御回路と、を有することを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の第１の実施の形態に係る撮像素子を示す説明図である。
【００１５】
図１の撮像素子は画素領域１、垂直走査回路２，３及び水平読み出し回路１１〜１４を有している。４系統の水平読み出し回路１１〜１４によって同時に４チャンネルの出力１〜４が得られる。出力１〜４を合成することで、１画面の映像信号が得られる。
【００１６】
画素領域１にはマトリクス状に配置された画素Ｐ11〜Ｐnnが構成されている。なお、図１では説明を簡略化するために、ａ＝２，ｂ＝３，ｎ＝４として４×４画素の画素領域を示している。各画素Ｐuv（１≦ｕ，ｖ≦ｎ）は夫々図示しない光電変換素子及びスイッチを有している。各画素Ｐuvを構成する光電変換素子は入射光に対応した信号を蓄積する。光電変換素子に蓄積された信号は夫々画素内のスイッチを介して出力されるようになっている。画素領域１は垂直方向に２分割、水平方向に２分割の４つの分割領域１乃至４に分割されている。なお、分割数は適宜設定可能である。
【００１７】
同一行の各画素は共通の水平選択線に接続される。そして、これらの水平選択線は、各画素内のスイッチに行選択信号を供給するようになっている。各画素のスイッチは、水平選択線によって伝送された行選択信号によってオン，オフ制御される。
【００１８】
分割領域１，２内の各画素に接続される水平選択線には垂直走査回路２によって行選択信号が供給され、分割領域３，４内の各画素に接続される水平選択線には垂直走査回路３によって行選択信号が供給される。垂直走査回路２，３は相互に同一構成であり、画素領域の各行に対応したパルス転送部び出力端を有している。垂直走査回路２の各出力端は夫々分割領域１，２の各行の水平選択線に接続され、垂直走査回路３の各出力端は夫々分割領域３，４内の各行の水平選択線に接続される。垂直走査回路２，３は、夫々行選択信号を各行の水平選択線に選択的に供給するようになっている。
【００１９】
例えば、垂直走査回路２，３は、垂直同期信号に同期した図示しない垂直スタートパルスがパルス転送部に与えられ、図示しない所定のクロックタイミングで次行のパルス転送部に順次パルスを転送して、行選択信号として各行に対応する出力端から出力する。
【００２０】
一方、分割領域１，２の同一列の各画素は夫々共通の垂直信号線に接続され、分割領域３，４の同一列の各画素は夫々共通の垂直信号線に接続されるようになっている。即ち、各列の各画素の光電変換素子は、画素内のスイッチを夫々介して対応する列の垂直信号線に接続されるようになっている。画素内の各スイッチは、オンとなることによって、各画素に蓄積された信号を接続された垂直信号線に伝送するようになっている。
【００２１】
水平読み出し回路１１乃至１４は相互に同一構成であり、画素領域の各列に応じたパルス転送部（信号出力部を含む）及び入力端を有している。水平読み出し回路１１，１２の各入力端は夫々分割領域１，２内の各列の垂直信号線に接続され、水平読み出し回路１３，１４の各入力端は夫々分割領域３，４内の各列の垂直信号線に接続される。
【００２２】
例えば、各水平読み出し回路１１乃至１４は、図示しない水平スタートパルスが所定列のパルス転送部に与えられ、図示しない所定のクロックタイミングで次段のパルス転送部に順次パルスを転送する。各パルス転送部（信号出力部）は転送されるパルスに基づくクロック期間に各列に対応する入力端に接続された垂直信号線を介して画素信号を取込み、水平読み出し回路１１乃至１４の各出力端から出力１乃至４として出力する。
【００２３】
このような構成によって、分割領域１は垂直走査回路２及び水平読み出し回路１１によって画素信号の読み出しが行われ、分割領域２は垂直走査回路２及び水平読み出し回路１２によって画素信号の読み出しが行われ、分割領域３は垂直走査回路３及び水平読み出し回路１３によって画素信号の読み出しが行われ、分割領域４は垂直走査回路３及び水平読み出し回路１４によって画素信号の読み出しが行われる。
【００２４】
本実施の形態においては、各分割領域１〜４に対応して、擬似信号読み出し回路２１〜２４、擬似信号生成回路２５〜２８及びレベル制御回路２９〜３２が設けられている。擬似信号生成回路２５〜２８は、所望レベルの疑似信号を生成して、夫々擬似信号読み出し回路２１〜２４に出力する。レベル制御回路２９〜３２は、夫々疑似信号生成回路２５〜２８を制御して、生成される疑似信号のレベルを所望のレベルに設定するようになっている。疑似信号読み出し回路２１〜２４は、夫々疑似信号生成回路２５〜２８によって生成された疑似信号を読み出して、水平読み出し回路１１〜１４から出力１〜４として出力させるようになっている。
【００２５】
次に、このように構成された実施の形態の作用について図２乃至図４を参照して説明する。図２乃至図４は読み出しを説明するためのタイミングチャートである。
【００２６】
垂直走査回路２，３及び水平読み出し回路１１〜１４は、図２の垂直同期信号及び水平同期信号に同期して動作する。即ち、水平同期信号の発生周期で、各行が選択され、各分割領域毎に選択された各行の画素の画素信号が読み出される。そして、垂直同期信号の周期で、各分割領域毎に全ての行が選択されて、１画面の画素の画素信号が得られる。
【００２７】
本実施の形態においては、各水平同期信号の発生後であって、画素領域の各垂直信号線からの画素信号の読み出し前に、各分割領域１〜４に夫々対応した疑似信号読み出し回路２１〜２４から疑似信号が読み出されるようになっている。
【００２８】
先ず、図示しない垂直スタートパルスが垂直走査回路２、３に供給され、垂直走査回路２、３は行選択信号の出力を開始する。垂直走査回路２は第１行目のパルス転送部によって第１行目の水平選択線に行選択信号を出力し、垂直走査回路３は第３行目（分割領域３、４の第１行目）のパルス転送部によって第３行目の水平選択線に行選択信号を出力する。これにより分割領域１〜４の第１行目の各画素の画素信号が対応する垂直信号線に出力される。
【００２９】
この状態で、擬似信号生成回路２５はレベル制御回路２９に制御されて所望レベルの擬似信号を生成する。擬似信号読み出し回路２１は、擬似信号生成回路２５によって生成された擬似信号を読み出して、水平読み出し回路１１の出力１として出力する（図２の出力１斜線部）。同様に擬似信号生成回路は２６〜２８は、夫々、レベル制御回路３０〜３２に制御されて所望レベルの擬似信号を生成する。擬似信号読み出し回路２２〜２４は、夫々、擬似信号生成回路２６〜２８によって生成された擬似信号を読み出して、水平読み出し回路１２〜１４の出力２〜４として出力する（図２の出力２〜４の斜線部）。
【００３０】
その後、図示しない水平スタートパルスが水平読み出し回路１１〜１４に与えられると、水平読み出し回路１１〜１４は、各分割領域の第１列目の画素Ｐ11，Ｐ1b，Ｐb1，Ｐbbの画素信号Ｐ11，Ｐ1b，Ｐb1，Ｐbbを読み出して、出力１〜４として出力する。次に、所定のクロックタイミングで水平スタートパルスが次列のパルス転送部に転送されて、水平読み出し回路１１〜１４は、各分割領域の第２列目の画素Ｐ1a，Ｐ1n，Ｐba，Ｐbnの画素信号Ｐ1a，Ｐ1n，Ｐba，Ｐbnを読み出して、出力１〜４として出力する。
【００３１】
次の水平読み出し期間（水平走査期間）には、垂直走査回路２、３により行選択信号をシフトさせ、先の水平走査期間と同様に先ず擬似信号を読み出す。その後、水平スタートパルスが水平読み出し回路１１〜１４に与えられると、水平読み出し回路１１〜１４は、各分割領域の第１列目の画素Ｐa1，Ｐab，Ｐn1，Ｐnbの画素信号Ｐa1，Ｐab，Ｐn1，Ｐnbを読み出して、出力１〜４として出力する。次に、所定のクロックタイミングで水平スタートパルスが次列のパルス転送部に転送されて、水平読み出し回路１１〜１４は、各分割領域の第２列目の画素Ｐaa，Ｐan，Ｐna，Ｐnnの画素信号Ｐaa，Ｐan，Ｐna，Ｐnnを読み出して、出力１〜４として出力する。
【００３２】
次の垂直走査期間においても同様の読み出しが行われる。こうして、水平読み出し期間の最初の疑似信号読み出し期間において、４系統の水平読み出し回路１１〜１４の出力１〜４として同時に、疑似信号が出力される。
【００３３】
このように本実施の形態においては、水平読み出し期間毎に、画素信号の読み出し前に疑似信号を出力している。擬似信号はテスト信号としての役割を果たすことができる。従って、出力１〜４として出力された信号をモニタすることで、後段の処理回路において水平読み出し回路等の各出力系毎の特性ばらつきを補正することが可能になる。
【００３４】
なお、疑似信号読み出し回路２１〜２４は、夫々水平読み出し回路１１〜１４の初段のパルス転送部を利用して構成することができる。各初段のパルス転送部に疑似信号生成回路２１からの疑似信号を与え、２段目以降のパルス転送部に各分割領域の各列の垂直信号線の出力を与えればよい。そして、水平走査開始後の疑似信号読み出し期間において初段のパルス転送部に水平スタートパルスを与えることで、図２と同様の信号読み出しが可能となる。
【００３５】
また、本実施の形態においては、レベル制御回路２９〜３２によって、出力１〜４として出力される疑似信号のレベルを変化させることも可能である。図３及び図４はこの場合の例を示している。
【００３６】
図３は１垂直走査期間中の各水平読み出し期間毎に、各出力１〜４として出力される疑似信号のレベルを変化させた例を示している。
【００３７】
また、図４は１垂直走査期間中の各水平読み出し期間に各出力１〜４として出力される疑似信号レベルを同一にし、１垂直走査期間毎に疑似信号のレベルを変化させた例を示している。このように、各出力系から、所望のレベルの擬似信号を得ることができる。
【００３８】
本実施の形態によって出力される疑似信号を用いることで、各出力系のオフセットのばらつきを補正することができる。また、疑似信号のレベルを適宜変更することができるので、各出力系のリニアリティのばらつきについても補正可能である。
【００３９】
なお、本実施の形態においては、擬似信号は毎水平読み出し期間の最初に出力される構成としたが、これに限定するものではなく、毎水平読み出し期間の画素信号読み出し後でもまた、垂直走査周期毎などでもよく、さらにはある周期で出力するのではなく、必要な時のみ出力するようにしてもよい。
【００４０】
図５は本発明の第２の実施の形態を示す説明図である。図５において図１と同一の構成要素には同一符号を付して説明を省略する。
【００４１】
第１の実施の形態においては各分割領域毎に、疑似信号読み出し回路、疑似信号生成回路及びレベル制御回路を設けたが、疑似信号生成回路及びレベル制御回路は全分割領域で共用化させることも可能である。本実施の形態はこの場合の例を示している。
【００４２】
本実施の形態は図１における疑似信号生成回路２５〜２８及びレベル制御回路２９〜３２を省略して、疑似信号生成回路３５及びレベル制御回路３６を付加した点が第１の実施の形態と異なる。疑似信号生成回路３５はレベル制御回路３６に制御されて、所望レベルの疑似信号を生成する。疑似信号生成回路３５からの疑似信号は、各分割領域に対応した疑似信号読み出し回路２１〜２４に供給されるようになっている。
【００４３】
このように構成された実施の形態においては、疑似信号生成回路３５が生成した所望レベルの疑似信号は、疑似信号読み出し回路２１〜２４に供給される。疑似信号読み出し回路２１〜２４は、所定のタイミングにおいて、疑似信号生成回路３５からの疑似信号を読み出して、出力１〜４として出力する。
【００４４】
また、レベル制御回路３６は、疑似信号生成回路３５において生成される疑似信号のレベルを制御する。
【００４５】
これにより、本実施の形態においても図２乃至図４と同様に、各出力系から疑似信号が付加された信号を出力することができ、第１の実施の形態と同様の効果を得ることができる。更に、本実施の形態においては、疑似信号生成回路及びレベル制御回路を共用化しているので、疑似信号生成回路及びレベル制御回路のばらつきによる悪影響を回避することができる。
【００４６】
図６は本発明の第３の実施の形態を示す説明図である。図６において図１と同一の構成要素には同一符号を付して説明を省略する。
【００４７】
第１の実施の形態においては、疑似信号生成回路を画素領域の外部に構成した。本実施の形態は疑似信号生成回路を画素領域内に構成したものである。
【００４８】
画素領域４０には、図１の画素領域１と同様に、マトリクス状に配置された画素Ｐ11〜Ｐnnが構成されている。更に、本実施の形態における画素領域４０には、垂直方向の上端の行（以下、第０行という）に疑似信号生成回路Ｄ01〜Ｄ0nが形成され、垂直方向の下端の行（以下、第ｍ行という）に疑似信号生成回路Ｄm1〜Ｄmnが形成されている。なお、図６では説明を簡略化するために、ａ＝２，ｂ＝３，ｎ＝４，ｍ＝５である。各画素Ｐuv（１≦ｕ，ｖ≦ｎ）の構成は図１と同一である。なお、疑似信号生成回路Ｄ01〜Ｄ0aは分割領域１に含まれ、疑似信号生成回路Ｄ0b〜Ｄ0nは分割領域２に含まれ、疑似信号生成回路Ｄm1〜Ｄmaは分割領域３に含まれ、疑似信号生成回路Ｄmb〜Ｄmnは分割領域４に含まれる。
【００４９】
本実施の形態においては、疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、レベル制御回路４１に制御されて、所望レベルの疑似信号を生成する。疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、生成した疑似信号を内部に形成されたスイッチを介して出力するようになっている。本実施の形態においては、疑似信号生成回路Ｄ01〜Ｄ0nの各スイッチは、画素領域４０内に形成された共通の水平選択線からの行選択信号が供給され、この行選択信号によってオン，オフ制御されるようになっている。また、疑似信号生成回路Ｄm1〜Ｄmnの各スイッチは、画素領域４０内に形成された共通の水平選択線からの行選択信号が供給され、この行選択信号によってオン，オフ制御されるようになっている。そして、疑似信号生成回路Ｄ01〜Ｄ0nの各スイッチに行選択信号を供給する水平選択線は、垂直走査回路４２の先頭行である第０行のパルス転送部の出力端に接続され、疑似信号生成回路Ｄm1〜Ｄmnの各スイッチに行選択信号を供給する水平選択線は、垂直走査回路４３の第ｍ行のパルス転送部の出力端に接続される。
【００５０】
垂直走査回路４２，４３は、図１の垂直走査回路２，３と同様の構成であり、画素領域４０内の第０乃至ｍ行に対応したパルス転送部び出力端を有している。第１の実施の形態と同様に、垂直走査回路４２，４３は独立として動作し、垂直走査回路４２は分割領域１，２内の第０乃至第ａ行の水平選択線に順次行選択信号を出力し、垂直走査回路４３は分割領域３，４内の第ｂ乃至第ｍ行の水平選択線に順次行選択信号を出力する。
【００５１】
また、疑似信号生成回路Ｄ01内のスイッチは分割領域１内の第１列の垂直信号線に接続されており、このスイッチがオンとなることによって、疑似信号生成回路Ｄ01によって生成された疑似信号はこの第１列の垂直信号線に出力されるようになっている。同様に、疑似信号生成回路Ｄ0v内のスイッチは分割領域１，２内の第ｖ列の垂直信号線に接続されており、このスイッチがオンとなることによって、疑似信号生成回路Ｄ0vによって生成された疑似信号はこの第ｖ列の垂直信号線に出力されるようになっている。また、疑似信号生成回路Ｄmv内のスイッチは分割領域３，４内の第ｖ列の垂直信号線に接続されており、このスイッチがオンとなることによって、疑似信号生成回路Ｄmvによって生成された疑似信号は分割領域３，４内の第ｖ列の垂直信号線に出力されるようになっている。
【００５２】
レベル制御回路４１は、レベル制御線によって疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnに制御信号を供給して疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnを制御し、所望レベルの疑似信号を生成させる。
【００５３】
次に、このように構成された実施の形態の作用について図７及び図８を参照して説明する。図７及び図８は各出力系における信号読み出しを説明するためのタイミングチャートである。
【００５４】
本実施の形態においても、垂直走査回路４２，４３及び水平読み出し回路１１〜１４は、図７の垂直同期信号及び水平同期信号に同期して動作する。即ち、水平同期信号の発生周期で、各行が選択され、各分割領域毎に選択された各行の画素の画素信号が読み出される。そして、垂直同期信号の周期で、各分割領域毎に全ての行が選択されて、１画面の画素の画素信号が得られる。この場合には、垂直走査回路４２，４３は、疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnが配置された第０行及び第ｍ行についても、通常の画素の読み出しと同様に選択する。
【００５５】
いま、各疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、レベル制御回路４１に制御されて所望レベルの疑似信号を生成しているものとする。図示しない垂直スタートパルスが垂直走査回路４２，４３に供給され、垂直走査が開始されると、垂直走査回路４２，４３は先ず第０行（分割領域１，２の１行目）及び第ｂ行（分割領域３，４の１行目）の水平選択線に行選択信号を出力する。
【００５６】
これにより、分割領域１，２については、疑似信号生成回路Ｄ01〜Ｄ0nが生成した疑似信号が各列の垂直信号線に出力される。また、分割領域３，４については、分割領域３，４の１行目の各画素の画素信号が対応する垂直信号線に出力される。
【００５７】
この状態で、図示しない水平スタートパルスが水平読み出し回路１１〜１４に与えられると、水平読み出し回路１１〜１４は、各分割領域の第１列目の垂直信号線に出力された信号を取り出して、出力１〜４として出力する。即ち、この場合には、図７に示すように、出力１として疑似信号生成回路Ｄ01，Ｄ0aからの疑似信号Ｄ01，Ｄ0aが出力され、出力２として疑似信号生成回路Ｄ0b〜Ｄ0nからの疑似信号Ｄ0b〜Ｄ0nが出力される。一方、出力３として画素Ｐb1，Ｐbaからの画素信号Ｐb1，Ｐbaが出力され、出力４として画素Ｐbb，Ｐbnからの画素信号Ｐbb，Ｐbnが出力される。
【００５８】
次の水平読み出し期間にも同様の読み出しが行われて、水平読み出し回路１１〜１４の出力１〜４として、先ず画素信号Ｐ11，Ｐ1b，Ｐn1，Ｐnbが出力され、次いで、画素信号Ｐ1a，Ｐ1n，Ｐna，Ｐnnが出力される。
【００５９】
更に、次の水平読み出し期間にも同様の読み出しが行われて、先ず、水平読み出し回路１１，１２の出力１，２として、画素信号Ｐa1，Ｐabが出力され、水平読み出し回路１３，１４の出力３，４として、疑似信号生成回路Ｄm1，Ｄmbからの疑似信号Ｄm1，Ｄmbが出力される。次いで、水平読み出し回路１１，１２の出力１，２として、画素信号Ｐaa，Ｐanが出力され、水平読み出し回路１３，１４の出力３，４として、疑似信号生成回路Ｄma，Ｄmnからの疑似信号Ｄma，Ｄmnが出力される。こうして、図７に示す読み出しが行われる。
【００６０】
このように、本実施の形態においても、各出力系から出力１〜４として、疑似信号を含む信号の読み出しが可能である。疑似信号のレベルはレベル制御回路４１によって変更可能であり、疑似信号を各出力系の特性補正のためのテスト信号として用いることができる。
【００６１】
なお、図７の例では、出力１，２については最初の水平読み出し期間が疑似信号読み出し期間となり、出力３，４については最後の水平読み出し期間が疑似信号読み出し期間となるが、垂直走査回路４２，４３の一方の走査方向を逆にすることによって、疑似信号読み出し期間の位置を、出力１〜４で一致させることも可能である。
【００６２】
図８は１垂直走査期間中の各水平読み出し期間に各出力１〜４として出力される疑似信号レベルを同一にし、１垂直走査期間毎に疑似信号のレベルを変化させた例を示している。このように、各出力系から、所望のレベルの擬似信号を得ることができる。
【００６３】
本実施の形態によって出力される疑似信号を用いることで、各出力系のオフセットのばらつきを補正することができる。また、疑似信号のレベルを適宜変更することができるので、各出力系のリニアリティのばらつきについても補正可能である。
【００６４】
本実施の形態においては、擬似信号生成回路を画素領域内に配置したことにより、素子レイアウト上、対象性も良くなり、面積的にも小さくすることができるというメリットがある。
【００６５】
なお、本実施の形態においては、擬似信号生成回路を画素領域の周辺に配置したが、画素領域の中央側に配置することも可能である。画素領域内に設けた擬似信号生成回路による画像への影響は、後段の信号処理により目立たなくさせることが可能である。
【００６６】
図９は第３の実施の形態の変形例を示す説明図である。
【００６７】
図９の例は、図６のレベル制御回路４１に代えて複数種類のレベル制御が可能なレベル制御回路４５を採用することによって、同一行の疑似信号生成回路からの疑似信号のレベルを個別に制御可能にしたものである。レベル制御回路４５からの一方のレベル制御線は疑似信号生成回路Ｄ01，Ｄ0b，Ｄm1，Ｄmbにレベル制御のための信号を供給し、レベル制御回路４５からの他方のレベル制御線は疑似信号生成回路Ｄ0a，Ｄ0n，Ｄma，Ｄmnにレベル制御のための信号を供給する。
【００６８】
この場合には、図１０に示すように、疑似信号生成回路Ｄ01，Ｄ0b，Ｄm1，Ｄmbからの疑似信号Ｄ01，Ｄ0b，Ｄm1，Ｄmbのレベルと疑似信号生成回路Ｄ0a，Ｄ0n，Ｄma，Ｄmnからの疑似信号Ｄ0a，Ｄ0n，Ｄma，Ｄmnのレベルとを変化させることができる。
【００６９】
このように、この例では、画素周期単位で擬似信号レベルを変化させることが可能である。また、レベル制御は擬似信号生成回路毎ではなく複数の単位毎に変える構成でもよいことは明らかである。
【００７０】
図１１は本発明の第４の実施の形態を示す説明図である。図１１において図１又は図６と同一の構成要素には同一符号を付して説明を省略する。
【００７１】
本実施の形態は疑似信号生成回路を画素領域内の水平方向の両端の列に構成したものである。
【００７２】
画素領域５０には、図１の画素領域１と同様に、マトリクス状に配置された画素Ｐ11〜Ｐnnが構成されている。更に、本実施の形態における画素領域５０には、水平方向の左端の列（以下、第０列という）に疑似信号生成回路Ｄ10〜Ｄn0が形成され、水平方向の右端の列（以下、第ｍ列という）に疑似信号生成回路Ｄ1m〜Ｄnmが形成されている。なお、図１１の例は、ａ＝２，ｂ＝３，ｎ＝４，ｍ＝５である。各画素Ｐuv（１≦ｕ，ｖ≦ｎ）の構成は図１と同一である。なお、疑似信号生成回路Ｄ10〜Ｄa0は分割領域１に含まれ、疑似信号生成回路Ｄ1m〜Ｄamは分割領域２に含まれ、疑似信号生成回路Ｄb0〜Ｄn0は分割領域３に含まれ、疑似信号生成回路Ｄbm〜Ｄnmは分割領域４に含まれる。
【００７３】
本実施の形態においても、疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmは、レベル制御回路４１に制御されて、所望レベルの疑似信号を生成する。疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmの構成は、図６と同様である。
【００７４】
疑似信号生成回路Ｄ10〜Ｄn0は、垂直走査回路２，３によって対応する行が選択されることによって、第０列の垂直信号線に生成した疑似信号を出力する。分割領域１，３の疑似信号読み出し回路５１，５３は、夫々分割領域１，３の第０列の垂直信号線に出力された疑似信号を取込んで、出力１，３として出力する。また、疑似信号生成回路Ｄ1m〜Ｄnmは、垂直走査回路２，３によって対応する行が選択されることによって、第ｍ列の垂直信号線に生成した疑似信号を出力する。分割領域２，４の疑似信号読み出し回路５２，５４は、夫々分割領域２，４の第ｍ列の垂直信号線に出力された疑似信号を取込んで、出力２，４として出力する。
【００７５】
次に、このように構成された実施の形態の作用について図１２乃至１４を参照して説明する。図１２乃至図１４は各出力系における信号読み出しを説明するためのタイミングチャートである。
【００７６】
本実施の形態においても、垂直走査回路２，３及び水平読み出し回路１１〜１４の動作は、図１と同様である。
【００７７】
いま、各疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmは、レベル制御回路４１に制御されて所望レベルの疑似信号を生成しているものとする。図示しない垂直スタートパルスが垂直走査回路２，３に供給され垂直走査が開始されると、垂直走査回路２，３は先ず第１，３行（各分割領域１〜４の１行目）の水平選択線に行選択信号を出力する。これにより、分割領域１，２については、第１行目の疑似信号生成回路Ｄ10，Ｄ1mが生成した疑似信号が第０列、第ｍ列の垂直信号線に出力され、画素Ｐ11，Ｐ1a，Ｐ1b，Ｐ1nからの画素信号が第１〜第ｎ列の垂直信号線に出力される。同様に、分割領域３，４については、その１行目の疑似信号生成回路Ｄb0，Ｄbmが生成した疑似信号が第０列、第ｍ列の垂直信号線に出力され、画素Ｐb1，Ｐba，Ｐbb，Ｐbnからの画素信号が第１〜第ｎ列の垂直信号線に出力される。
【００７８】
この状態で、分割領域１については、疑似信号読み出し回路５１が第０列の垂直信号線の出力（疑似信号Ｄ10）を読み出して出力１として出力し、分割領域２については、水平読み出し回路１２が第ｂ列の垂直信号線の出力（画素信号Ｐ1b）を読み出して出力２として出力する。また、分割領域３については、疑似信号読み出し回路５３が第０列の垂直信号線の出力（疑似信号Ｄb0）を読み出して出力３として出力し、分割領域４については、水平読み出し回路１４が第ｂ列の垂直信号線の出力（画素信号Ｐbb）を読み出して出力４として出力する（図１２参照）。
【００７９】
続いて、分割領域１については水平読み出し回路１１によって第１列目が選択され、分割領域２については水平読み出し回路１２によって第ｎ列目が選択され、分割領域３については水平読み出し回路１３によって第１列目が選択され、分割領域４については水平読み出し回路１４によって第ｎ列目が選択される。
【００８０】
更に、分割領域１については水平読み出し回路１１によって第ａ列目が選択され、分割領域２については疑似信号読み出し回路５２によって第ｍ列目が選択され、分割領域３については水平読み出し回路１３によって第ａ列目が選択され、分割領域４については疑似信号読み出し回路５４によって第ｍ列目が選択される。
【００８１】
こうして、図１２に示す読み出しが行われる。このように、各出力１〜４を所望のレベルの擬似信号にすることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【００８２】
また、本実施の形態においても、擬似信号生成回路を画素領域内に配置したことにより、素子レイアウト上、対象性も良くなり、面積的にも小さくできるというメリットがある。
【００８３】
また、本実施の形態においては、出力１〜４における擬似信号出力期間が相互に異なっているが、分割領域１，２の水平走査方向及び分割領域３，４の水平走査方向を相互に逆にすることにより、出力１〜４の擬似信号出力期間を水平走査期間中の同一期間に設定することが可能となる。
【００８４】
なお、本実施の形態においては、擬似信号生成回路を画素領域の周辺に配置したが、画素領域の中央側に配置することも可能である。画素領域内に設けた擬似信号生成回路による画像への影響は、後段の信号処理により目立たなくさせることが可能である。
【００８５】
また、本実施の形態においても、レベル制御回路４１によって、出力１〜４として出力される疑似信号のレベルを変化させることが可能である。図１３及び図１４はこの場合の例を示している。
【００８６】
図１３は１垂直走査期間中の各水平読み出し期間毎に、各出力１〜４として出力される疑似信号のレベルを変化させた例を示している。
【００８７】
また、図１４は１垂直走査期間中の各水平読み出し期間に各出力１〜４として出力される疑似信号レベルを同一にし、１垂直走査期間毎に疑似信号のレベルを変化させた例を示している。このように、各出力系から、所望のレベルの擬似信号を得ることができる。
【００８８】
このように本実施の形態においても、疑似信号のレベルを水平周期又はフレーム周期で制御することで、水平周期毎又はフレーム周期で変更することが可能である。
【００８９】
なお、第３及び第４の実施の形態を組み合わせて、擬似信号生成回路を水平及び垂直方向の両方に配置してもよいことは明らかである。
【００９０】
図１５は本発明の第５の実施の形態を示す説明図である。図１５（ａ）は画素の回路構成を示し、図１５（ｂ）は疑似信号生成回路の回路構成を示している。
【００９１】
本実施の形態は図６、図９又は図１１中の疑似信号生成回路の具体例を示すものである。
【００９２】
図１５は画素領域内の画素がパッシブ型の電流読み出し方式の画素及び疑似信号生成回路の構成例を示している。図１５（ａ）においてフォトダイオード１１１は、光電変換素子であり、入射光量に応じた信号を発生する。フォトダイオード１１１からの信号は、垂直走査回路からの水平選択線（以下、行選択線ともいう）を介して供給される行選択信号によってオン，オフ制御されるＭＯＳトランジスタ１１２を介して垂直信号線に出力される。
【００９３】
図１５（ｂ）に示す擬似信号生成回路は、図１５（ａ）のＭＯＳトランジスタ１１２と同一構成のＭＯＳトランジスタ１１３を有している。レベル制御線はレベル制御回路によって信号レベルが制御されている。ＭＯＳトランジスタ１１３のソース・ドレインは、レベル制御線と垂直信号線とに接続されており、ＭＯＳトランジスタ１１３が行選択信号によってオンとなることによって、レベル制御線に供給された信号は、ＭＯＳトランジスタ１１３を介して垂直信号線に出力される。この垂直信号線の出力を疑似信号として、疑似信号読み出し回路又は水平読み出し回路によって読み出すようになっている。
【００９４】
図１６は本発明の第６の実施の形態を示す説明図であり、疑似信号生成回路の他の例を示している。図１６（ａ）は画素の回路構成を示し、図１６（ｂ）は疑似信号生成回路の回路構成を示している。
【００９５】
本実施の形態は図６、図９又は図１１中の疑似信号生成回路の具体例として画素が増幅型（３トランジスタ型）の電圧読み出し方式の画素を用いた場合の例を示している。
【００９６】
図１６（ａ）においてフォトダイオード１１４は、光電変換素子であり、入射光量に応じた信号を発生する。フォトダイオード１１４からの信号は、画素内アンプ１１６によって増幅される。アンプ１１６の出力端は、行選択線を介して供給される行選択信号によってオン，オフ制御されるＭＯＳトランジスタ１１７を介して垂直信号線に接続されている。行選択信号によってＭＯＳトランジスタ１１７がオンすることによって、フォトダイオード１１４に蓄積された信号は、アンプ１１６によって増幅された後、垂直信号線に出力される。
【００９７】
なお、フォトダイオード１１４はＭＯＳトランジスタ１１５を介してリセット電源に接続されており、行選択線を介してリセット信号が供給されてＭＯＳトランジスタ１１５がオンすることによって、フォトダイオード１１４に蓄積された信号はリセットされるようになっている。
【００９８】
図１６（ｂ）に示す擬似信号生成回路は、図１６（ａ）のＭＯＳトランジスタ１１７と同一構成のＭＯＳトランジスタ１１９及び画素内アンプ１１６と同一構成の画素内アンプ１１８を有している。レベル制御線はレベル制御回路によって信号レベルが制御されている。ＭＯＳトランジスタ１１９が行選択信号によってオンとなることによって、レベル制御線に供給された信号は、アンプ１１８によって増幅された後、ＭＯＳトランジスタ１１９を介して垂直信号線に出力される。この垂直信号線の出力を疑似信号として、疑似信号読み出し回路又は水平読み出し回路によって読み出すようになっている。
【００９９】
図１７は本発明の第７の実施の形態を示す説明図であり、疑似信号生成回路の他の例を示している。図１７（ａ）は画素の回路構成を示し、図１７（ｂ）は疑似信号生成回路の回路構成を示している。
【０１００】
本実施の形態は図６、図９又は図１１中の疑似信号生成回路の具体例として画素が増幅型（４トランジスタ型）の画素を用いた場合の例を示している。
【０１０１】
図１７（ａ）においてフォトダイオード１２０は、光電変換素子であり、入射光量に応じた信号を発生する。ＭＯＳトランジスタ１２１は、垂直走査回路から行選択線に出力される行選択信号によってオン，オフ制御される。ＭＯＳトランジスタ１２１はソース・ドレインがフォトダイオード１２０とノードＦＤ間に接続されており、オンすることによって、フォトダイオード１２０の信号電荷をノードＦＤに転送する。ノードＦＤにおいて信号電荷は電圧値に変換される。画素内アンプ１２３は、ノードＦＤの信号を増幅して電圧信号として出力する。ＭＯＳトランジスタ１２２は垂直走査回路から行選択線に出力される信号によりオン，オフ制御され、オンすることによってノードＦＤのリセットを行う。
【０１０２】
ＭＯＳトランジスタ１２４は、垂直走査回路から行選択線に出力される行選択信号によりオン，オフ制御される。行選択信号によってＭＯＳトランジスタ１２４がオンになると画素の選択が行われて、画素内アンプ１２３により増幅された信号が垂直信号線に出力される。
【０１０３】
図１７（ｂ）において。ＭＯＳトランジスタ１２５は、ＭＯＳトランジスタ１２１と同様の構成であり、垂直走査回路から行選択線に出力される行選択信号によりオン，オフ制御される。また、ＭＯＳトランジスタ１２６は、ＭＯＳトランジスタ１２２と同様の構成であり、垂直走査回路から行選択線に出力される信号によりオン，オフ制御される。また、画素内アンプ１２７は画素内アンプ１２３と同様の構成であり、ノードＦＤの信号を増幅する。
【０１０４】
レベル制御回路に接続されたレベル制御線から入力された信号は、ＭＯＳトランジスタ１２５によってノードＦＤに転送された後、アンプ１２７によって増幅され、選択用ＭＯＳトランジスタ１２８がオンすることによって垂直信号線に出力される。垂直信号線の出力を擬似信号読み出し回路又は水平読み出し回路によって出力することで、擬似信号が得られる。
【０１０５】
なお、上記第５乃至７の実施の形態の画素と擬似信号生成回路とを適宜組み合わせて用いることも可能である。擬似信号生成回路からの信号は画素信号と同様な形態で出力されるので、その後の擬似信号読み出し回路の構成も画素信号の読み出し回路と同様な構成を用いることができるというメリットがある。
【０１０６】
また、上記第５乃至第７の実施の形態における画素及び擬似信号生成回路は一例であり、図６，図９及び図１１中の画素及び疑似信号生成回路としては、これに限定されるものではなく、後段の処理回路に用いることができる撮像信号と擬似信号とが得られるものであれば、どのようなものでもよい。
【０１０７】
図１８は本発明の第８の実施の形態を示す説明図である。図１８において図１と同一の構成要素には同一符号を付して説明を省略する。
【０１０８】
上記各実施の形態においては、疑似信号生成回路において異なるレベルの疑似信号の出力を可能にしていた。これに対し、本実施の形態は疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１０９】
本実施の形態は図１の疑似信号読み出し回路２１〜２４に夫々代えて疑似信号読み出し回路６１〜６４を採用し、レベル制御回路２９〜３２に夫々代えてレベル制御回路６５〜６８を採用した点が第１の実施の形態と異なる。
【０１１０】
疑似信号生成回路２５〜２８は、一定レベルの疑似信号を生成して、夫々疑似信号読み出し回路６１〜６４に出力する。疑似信号読み出し回路６１〜６４は、図１の疑似信号読み出し回路２１〜２４と同様の構成であり、基準電源レベルが可変である点が疑似信号読み出し回路２１〜２４と異なる。レベル制御回路６５〜６８は、夫々、疑似信号読み出し回路６１〜６４の基準電源レベルを制御するようになっている。
【０１１１】
このように構成された実施の形態においては、レベル制御回路６５〜６８が、夫々、疑似信号読み出し回路６１〜６４の基準電源レベルを制御する。擬似信号生成回路２５〜２８が生成した一定レベルの擬似信号は、擬似信号読み出し回路６１〜６４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１１２】
他の作用は、第１の実施の形態と同様である。
【０１１３】
このように本実施の形態においては、擬似信号生成回路２５〜２８によって生成した一定レベルの疑似信号を擬似信号読み出し回路６１〜６４において読み出す際に、レベル制御回路６５〜６８によって擬似信号読み出し回路内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１１４】
なお、本実施の形態においては、擬似信号は毎水平読み出し期間の最初に出力される構成としたが、種々のタイミングで出力可能であることは、第１の実施の形態と同様である。
【０１１５】
図１９は本発明の第９の実施の形態を示す説明図である。図１９において図５と同一の構成要素には同一符号を付して説明を省略する。
【０１１６】
本実施の形態も疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１１７】
本実施の形態は図５の疑似信号読み出し回路２１〜２４に夫々代えて疑似信号読み出し回路６１〜６４を採用し、レベル制御回路３６に代えてレベル制御回路６９を採用した点が第２の実施の形態と異なる。
【０１１８】
疑似信号生成回路３５は、一定レベルの疑似信号を生成して、疑似信号読み出し回路６１〜６４に出力する。疑似信号読み出し回路６１〜６４は、基準電源レベルが可変である点を除き図５の疑似信号読み出し回路２１〜２４と同様の構成である。レベル制御回路６９は、疑似信号読み出し回路６１〜６４の基準電源レベルを制御するようになっている。
【０１１９】
このように構成された実施の形態においては、レベル制御回路６９が、疑似信号読み出し回路６１〜６４の基準電源レベルを制御する。擬似信号生成回路３５が生成した一定レベルの擬似信号は、擬似信号読み出し回路６１〜６４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１２０】
他の作用は、第２の実施の形態と同様である。
【０１２１】
このように本実施の形態においては、擬似信号生成回路３５によって生成した一定レベルの疑似信号を擬似信号読み出し回路６１〜６４において読み出す際に、レベル制御回路６９によって擬似信号読み出し回路内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１２２】
また、本実施の形態においては、擬似信号生成回路３５及びレベル制御回路６９が共用化されているので、擬似信号生成回路及びレベル制御回路のばらつきの悪影響がなく、疑似信号を用いた出力系等の補正精度を向上させることができる。
【０１２３】
図２０は本発明の第１０の実施の形態を示す説明図である。図２０において図６と同一の構成要素には同一符号を付して説明を省略する。
【０１２４】
本実施の形態も疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１２５】
本実施の形態は図６の水平読み出し回路１１〜１４に夫々代えて水平読み出し回路７１〜７４を採用し、レベル制御回路４１に代えてレベル制御回路７５を採用した点が第３の実施の形態と異なる。
【０１２６】
疑似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnは、一定レベルの疑似信号を生成する。水平読み出し回路７１〜７４は、基準電源レベルが可変である点を除き図６の水平読み出し回路１１〜１４と同様の構成である。レベル制御回路７５は、水平読み出し回路７１〜７４の基準電源レベルを制御するようになっている。
【０１２７】
このように構成された実施の形態においては、レベル制御回路７５が、水平読み出し回路７１〜７４の基準電源レベルを制御する。擬似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnが生成した一定レベルの擬似信号は、水平読み出し回路７１〜７４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１２８】
他の作用は、第３の実施の形態と同様である。
【０１２９】
このように本実施の形態においては、擬似信号生成回路Ｄ01〜Ｄ0n，Ｄm1〜Ｄmnによって生成した一定レベルの疑似信号を水平読み出し回路７１〜７４において読み出す際に、レベル制御回路７５によって水平読み出し回路内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１３０】
図２１は第１０の実施の形態の変形例を示す説明図である。
【０１３１】
図２１の例は、図２０のレベル制御回路７５に代えて複数種類のレベル制御が可能なレベル制御回路７６を採用することによって、同一行の疑似信号生成回路からの疑似信号のレベルを個別に制御可能にしたものである。レベル制御回路７６からの一方のレベル制御線は水平読み出し回路７１〜７４にレベル制御のための信号を供給し、レベル制御回路７６からの他方のレベル制御線は水平読み出し回路７１〜７４にレベル制御のための信号を供給する。
【０１３２】
水平読み出し回路７１〜７４は、各分割領域１〜４の１列目の疑似信号生成回路Ｄ01，Ｄ0b，Ｄm1及びＤmbの読み出し時には、例えば、一方のレベル制御線によって伝送された信号に基づくレベルの疑似信号を出力し、各分割領域１〜４の２列目の疑似信号生成回路Ｄ0a，Ｄ0n，Ｄma及びＤmnの読み出し時には、他方のレベル制御線によって伝送された信号に基づくレベルの疑似信号を出力する。これにより、画素周期単位で擬似信号レベルを変化させることが可能である。また、レベル制御は擬似信号生成回路毎ではなく複数の単位毎に変える構成でもよいことは明らかである。
【０１３３】
このように、この場合においても、各出力端子からは所望のレベルの擬似信号が得られることになる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１３４】
他の効果は第３の実施の形態と同様である。
【０１３５】
図２２は本発明の第１１の実施の形態を示す説明図である。図２２において図１１及び図２０と同一の構成要素には同一符号を付して説明を省略する。
【０１３６】
本実施の形態も疑似信号生成回路からは一定レベルの疑似信号を発生させ、疑似信号読み出し回路によって出力する疑似信号のレベルを変化させるものである。
【０１３７】
本実施の形態は図１１の疑似信号読み出し回路５１〜５４に夫々代えて疑似信号読み出し回路８１〜８４を採用し、レベル制御回路４１に代えてレベル制御回路７５を採用した点が第４の実施の形態と異なる。
【０１３８】
疑似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmは、一定レベルの疑似信号を生成する。疑似信号読み出し回路８１〜８４は、基準電源レベルが可変である点を除き図１１の疑似信号読み出し回路５１〜５４と同様の構成である。レベル制御回路７５は、疑似信号読み出し回路８１〜８４の基準電源レベルを制御するようになっている。
【０１３９】
このように構成された実施の形態においては、レベル制御回路７５が、疑似信号読み出し回路８１〜８４の基準電源レベルを制御する。擬似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmが生成した一定レベルの擬似信号は、疑似信号読み出し回路８１〜８４により読み出される際に、所望のレベルに変換されて出力される。これにより、分割領域１〜４に対応した各出力１〜４として、所望のレベルの擬似信号が出力される。
【０１４０】
他の作用は、第４の実施の形態と同様である。
【０１４１】
このように本実施の形態においては、擬似信号生成回路Ｄ10〜Ｄn0，Ｄ1m〜Ｄnmによって生成した一定レベルの疑似信号を疑似信号読み出し回路８１〜８４において読み出す際に、レベル制御回路７５によって疑似信号読み出し回路８１〜８４内の基準電源レベルを制御している。これにより、各出力１〜４として出力される疑似信号のレベルを所望のレベルに変化させることができる。従って、擬似信号はテスト信号としての役割を果たすことができ、これをモニタすることで、後段の処理回路において読み出し回路毎の特性ばらつきを補正することが可能になる。
【０１４２】
他の効果は第４の実施の形態と同様である。
【０１４３】
なお、第１０及び第１１の実施の形態の両方を適用して、擬似信号生成回路を画素領域内の水平及び垂直方向の両方に配置するようにしてもよい。
【０１４４】
図２３は本発明の第１２の実施の形態を示す回路図である。本実施の形態は図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例を示すものである。
【０１４５】
図２３において、疑似信号生成回路９１は、図１８乃至図２２中の疑似信号生成回路２５〜２８，３５，Ｄ01〜Ｄ0n，Ｄm1〜Ｄmn等に相当し、レベル制御回路９２は、図１８乃至図２２中のレベル制御回路６５〜６８，６９，７５，７６等に相当する。
【０１４６】
メモリ素子２２２は、擬似信号生成回路９１からの擬似信号を記憶するものであり、その基準電源はレベル制御回路９２から与えられるようになっている。ＭＯＳトランジスタ２２１は、擬似信号生成回路９１からの擬似信号を転送するためのものであり、図１８乃至図２２では省略した転送制御線に供給される制御信号によってオン，オフ制御される。スイッチ２２３は、メモリ素子２２２に記憶された信号を選択して、出力線に出力する。選択ユニット２２４は、シフトレジスタ等によって構成されており、スイッチ２２３をオン，オフ制御する。なお、選択ユニット２２４及びスイッチ２２３は、図１８乃至図２２中の水平読み出し回路内のパルス転送部と同様の構成である。
【０１４７】
このように構成された疑似信号読み出し回路又は水平読み出し回路においては、疑似信号生成回路９１からの擬似信号をメモリ素子２２２に供給して記憶させる。その後、レベル制御回路９２によって、メモリ素子２２２の基準電源レベルを制御する。これにより、メモリ素子２２２に蓄積された疑似信号は基準電源レベルに応じて変化したレベルでメモリ素子２２２から出力されることになる。選択ユニット２２４が選択スイッチ２２３をオンにすることによって、メモリ素子２２２の疑似信号は出力線に出力される。
【０１４８】
例えば、擬似信号が記憶された直後のメモリ素子２２２の出力端の信号レベルをＶ１、この時の基準電源のレベルをＶＲ１、記憶後に変更された基準電源線のレベルをＶＲ2とすると、外部に出力される疑似信号のレベル（メモリ素子２２２出力端の信号レベル）Ｖは、Ｖ＝Ｖ１＋（ＶＲ２−ＶＲ１）となる。こうして、基準電源のレベル変化分だけ出力する疑似信号の信号レベルを変化させることが可能となる。
【０１４９】
このように、本実施の形態においては、レベル制御回路９２によって基準電源のレベルを制御することにより、所望レベルの擬似信号を得ることができる。
【０１５０】
図２４は本発明の第１３の実施の形態を示す回路図である。本実施の形態も図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例を示すものである。図２４において図２３と同一の構成要素には同一符号を付して説明を省略する。
【０１５１】
擬似信号生成回路９１として、遮光画素を利用することができる。しかし、遮光画素を用いた場合には、画素毎のばらつきであるＦＰＮと呼ばれるノイズが混入する場合がある。本実施の形態は、このＦＰＮをキャンセルすることを可能にしたものである。
【０１５２】
メモリ素子２２２−１は、擬似信号生成回路９１からの擬似信号を記憶するものであり、その基準電源はレベル制御回路９２から与えられるようになっている。本実施の形態においては、擬似信号生成回路９１からのＦＰＮを記憶するためのメモリ素子２２２−２が設けられている。メモリ素子２２２−２の基準電源もレベル制御回路９２から与えられるようになっている。ＭＯＳトランジスタ２２１−１は、擬似信号生成回路９１からの擬似信号を転送するためのものであり、図１８乃至図２２では省略した信号用転送制御線に供給される制御信号によってオン，オフ制御される。また、ＭＯＳトランジスタ２２１−２は、擬似信号生成回路９１からのＦＰＮを転送するためのものであり、図１８乃至図２２では省略したＦＰＮ用転送制御線に供給される制御信号によってオン，オフ制御される。
【０１５３】
スイッチ２２３−１は、メモリ素子２２２−１に記憶された疑似信号を選択して信号出力線に出力する。スイッチ２２３−２は、メモリ素子２２２−２に記憶されたＦＰＮを選択してＦＰＮ出力線に出力する。選択ユニット２２４は、シフトレジスタ等によって構成されており、スイッチ２２３−１，２２３−２をオン，オフ制御する。
【０１５４】
このように構成された疑似信号読み出し回路又は水平読み出し回路においては、疑似信号生成回路９１からの擬似信号をメモリ素子２２２−１に供給して記憶させる。一方、例えば遮光画素を疑似信号生成回路９１として利用することによって、入射光に基づく電荷が蓄積されていない画素からの信号をＦＰＮとしてメモリ素子２２２−２に供給して記憶させる。メモリ素子２２２−１，２２２−２に記憶されている信号同士の差分を求めることで、疑似信号中に含まれるＦＰＮを除去することができる。
【０１５５】
疑似信号のレベルを変化させる場合には、レベル制御回路９２は、メモリ素子２２２−１，２２２−２の基準電源レベルを夫々変更する。これにより、メモリ素子２２２−１，２２２−２に夫々蓄積された信号は基準電源レベルの変化に応じたレベルでメモリ素子２２２−１，２２２−２から出力されることになる。選択ユニット２２４が選択スイッチ２２３−１，２２３−２をオンにすることによって、メモリ素子２２２−１，２２２−２に保持された信号は夫々信号出力線及びＦＰＮ出力線に出力される。
【０１５６】
例えば、擬似信号が記憶された直後のメモリ素子２２２−１の出力端の信号レベルをＶ１＋ＶFPN、この時の基準電源のレベルをＶＲ１、記憶後に変更された基準電源線のレベルをＶＲ2とし、ＦＰＮが記憶された直後のメモリ素子２２２−２の出力端の信号レベルをＶFPN、この時の基準電源のレベルをＶＲ１FPN、記憶後に変更された基準電源線のレベルをＶＲ2FPNとする。そうすると、信号出力線に出力される信号レベルＶｓは、Ｖｓ＝Ｖ１＋ＶFPN＋（ＶＲ２−ＶＲ１）となり、ＦＰＮ出力線に出力される信号レベルＶｎは、Ｖｎ＝ＶFPN＋（ＶＲ２FPN−ＶＲ１FPN）となる。これらの出力の差分を求めると、Ｖｓ−Ｖｎ＝Ｖ１＋ＶFPN＋（ＶＲ２−ＶＲ１）−ＶFPN−（ＶＲ２FPN−ＶＲ１FPN）＝Ｖ１＋（ＶＲ２−ＶＲ１）−（ＶＲ２FPN−ＶＲ１FPN）となる。即ち、出力の差（Ｖｓ−Ｖｎ）からはＦＰＮがキャンセルされており、また、疑似信号のレベルは基準電源のレベル変化分に応じた値となる。
【０１５７】
このように、本実施の形態においては、レベル制御回路９２によって基準電源のレベルを制御することにより、所望レベルの擬似信号を得ることができると共に、ＦＰＮを除去した疑似信号を得ることができる。
【０１５８】
図２５は図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをキャンセル可能にした他の例を示す回路図である。図２５において図２３と同一の構成要素には同一符号を付して説明を省略する。
【０１５９】
図２５の例は信号又はＦＰＮをクランプすることでＦＰＮキャンセル行うものである。
【０１６０】
図２５において、クランプ容量２２５は疑似信号生成回路９１からのＦＰＮをクランプするためのクランプ容量であり、その容量値をＣ1とする。サンプリングスイッチ２２６及びクランプスイッチ２２７は、夫々サンプリング制御線又はクランプ制御線を介して伝送される信号によってオン，オフ制御される。ホールド容量２２８は疑似信号生成回路９１からのＦＰＮが除去された疑似信号を保持する容量であり、その容量値はＣ2とする。ホールド容量２２８の基準電源はレベル制御回路９２によって制御されるようになっている。スイッチ２２３及び選択ユニット２２４は、ホールド容量２２８に記憶された信号を選択して出力線に出力するようになっている。
【０１６１】
このように構成された読み出し回路においては、先ずサンプリングスイッチ２２６及びクランプスイッチ２２７を導通状態とし、擬似信号生成回路９１のＦＰＮをクランプ容量２２５にクランプすると共に、ノードＡ即ちホールド容量２２８をクランプ電源に固定する。ここで、クランプレベルをＶCとする。次に、クランプスイッチ２２７を非導通状態として、擬似信号生成回路９１からの擬似信号をクランプ容量２２５に供給する。そうすると、ノードＡでは、ＦＰＮと疑似信号との差分を容量２２５，２２８で分圧した値だけレベルが変化する。
【０１６２】
即ち、擬似信号生成回路９１のＦＰＮと擬似信号との差分をＦＰＮレベルを基準としてΔＶとすると、ノードＡのレベルは、ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）だけ変化して、ＶC＋ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）となる。従って、ホールド容量２２８にはＦＰＮがキャンセルされた擬似信号が記憶されることになる。ホールド容量２２８に保持された疑似信号は選択スイッチ２２３を介して出力線に出力される。
【０１６３】
ここで、ＦＰＮがキャンセルされた擬似信号がホールド容量２２８記憶された後に、レベル制御回路９２によってホールド容量２２８の基準電源のレベルを変化させると、このレベル変化分だけ出力する疑似信号のレベルを変化させることが可能となる。
【０１６４】
このように、図２５の例においても、基準電源線のレベルを制御することで、所望レベルの擬似信号を得ることができる。
【０１６５】
なお、図２５の説明では、ＦＰＮをクランプした後に擬似信号を読み出すシーケンスで説明したが、その逆も可能であることは明らかである。また、図２５のサンプリングスイッチを、クランプ容量の入力側に配置してもよい。
【０１６６】
図２６は図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをクランプしてキャンセルする他の例を示す回路図である。図２６において図２５と同一の構成要素には同一符号を付して説明を省略する。
【０１６７】
図２６の読み出し回路はレベル制御回路９２がホールド容量２２８の電源レベルではなく、クランプ電源を変化させる点が図２５の例と異なる。
【０１６８】
このように構成された読み出し回路においては、先ずサンプリングスイッチ２２６及びクランプスイッチ２２７を導通状態とし、擬似信号生成回路９１のＦＰＮをクランプ容量２２５にクランプすると共に、ノードＡ即ちホールド容量２２８をクランプ電源に固定する。ここで、クランプレベルをＶCとする。次に、クランプスイッチ２２７を非導通状態として、擬似信号生成回路９１からの擬似信号をクランプ容量２２５に供給する。そうすると、ノードＡでは、ＦＰＮと疑似信号との差分を容量２２５，２２８で分圧した値だけレベルが変化する。
【０１６９】
即ち、擬似信号生成回路９１のＦＰＮと擬似信号との差分をＦＰＮレベルを基準としてΔＶとすると、ノードＡのレベルは、ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）だけ変化して、ＶC＋ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）となる。従って、ホールド容量２２８にはＦＰＮがキャンセルされた擬似信号が記憶されることになる。ホールド容量２２８に保持された疑似信号は選択スイッチ２２３を介して出力線に出力される。
【０１７０】
ここで、クランプレベルＶＣはレベル制御回路９２によって所望のレベルに制御可能である。即ち、疑似信号を出力線に出力する直前のノードＡ、つまりホールド容量２２８の信号レベルＶC＋ΔＶ ×Ｃ1／（Ｃ1＋Ｃ2）を変更することができる。こうして、レベル制御回路９２によってホールド容量２２８の信号レベル、つまり、出力する疑似信号のレベルを変化させることが可能となる。
【０１７１】
図２６の例においても、疑似信号をクランプした後にＦＰＮを読み出すシーケンスを採用してもよく、また、サンプリングスイッチをクランプ容量の入力側に配置してもよい。
【０１７２】
なお、図２３乃至図２６の読み出し回路は一例であり、後段の処理回路に用いることができる擬似信号が得られれば、どのような回路構成を採用してもよいことは明らかである。
【０１７３】
【発明の効果】
以上説明したように本発明によれば、異なる信号経路によって画素信号を出力する場合でも、信号経路毎の特性差を検出可能にすることで、高画質の画像の取得を可能にすることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る撮像素子を示す説明図。
【図２】第１の実施の形態における読み出しを説明するためのタイミングチャート。
【図３】第１の実施の形態における読み出しを説明するためのタイミングチャート。
【図４】第１の実施の形態における読み出しを説明するためのタイミングチャート。
【図５】本発明の第２の実施の形態を示す説明図。
【図６】本発明の第３の実施の形態を示す説明図。
【図７】第３の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図８】第３の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図９】第３の実施の形態の変形例を示す説明図。
【図１０】第３の実施の形態の変形例の動作を説明するためのタイミングチャート。
【図１１】本発明の第４の実施の形態を示す説明図。
【図１２】第４の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図１３】第４の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図１４】第４の実施の形態における各出力系の信号読み出しを説明するためのタイミングチャート。
【図１５】本発明の第５の実施の形態を示す説明図。
【図１６】本発明の第６の実施の形態を示す説明図。
【図１７】本発明の第７の実施の形態を示す説明図。
【図１８】本発明の第８の実施の形態を示す説明図。
【図１９】本発明の第９の実施の形態を示す説明図。
【図２０】本発明の第１０の実施の形態を示す説明図。
【図２１】第１０の実施の形態の変形例を示す説明図。
【図２２】本発明の第１１の実施の形態を示す説明図。
【図２３】本発明の第１２の実施の形態を示す回路図。
【図２４】本発明の第１３の実施の形態を示す回路図。
【図２５】図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをキャンセル可能にした他の例を示す回路図。
【図２６】図１８乃至図２２中の疑似信号読み出し回路又は水平読み出し回路の具体例で、ＦＰＮをクランプしてキャンセルする他の例を示す回路図。
【図２７】特許文献１に開示された技術を説明するための説明図。
【符号の説明】
１…画素領域、２，３…垂直走査回路、１１〜１４…水平読み出し回路、２１〜２４…疑似信号読み出し回路、２５〜２８…疑似信号生成回路、２９…３２…レベル制御回路。
Claims (1)
- 光電変換素子で構成され且つマトリクス状に配置され、入射光に対応した画素信号を出力する複数の画素と、
前記マトリクスの列方向に連なる位置に配置され、一定レベルの擬似的な信号を出力する疑似信号生成回路と、
前記マトリクスの列方向に連なる複数の前記画素が出力した画素信号および前記疑似信号生成回路が出力した疑似的な信号を伝送する垂直信号線と、
前記垂直信号線毎の疑似的な信号の各レベルが同レベルとなるように、読み出した画素信号および疑似的な信号のオフセットおよびリニアリティを垂直信号線毎に調整して、垂直信号線毎のオフセットおよびリニアリティのばらつきを補正することができるように、前記各垂直信号線が伝送する画素信号および疑似的な信号を撮像素子から外部へ読み出す読み出し回路と、
前記疑似信号生成回路からの前記垂直信号線毎の擬似的な信号の各レベルを相互に異なるレベルに変化させるか又は前記疑似信号生成回路からの前記垂直信号線毎の擬似的な信号の各レベルを時間の経過に応じて変化させるよう前記疑似信号生成回路が出力する擬似的な信号のレベルを調整するレベル制御回路と、
を有することを特徴とする撮像素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003151482A JP4468657B2 (ja) | 2003-04-28 | 2003-05-28 | 撮像素子 |
| US10/832,732 US20040252213A1 (en) | 2003-04-28 | 2004-04-27 | Image pick-up device |
| US12/533,665 US20090290056A1 (en) | 2003-04-28 | 2009-07-31 | Image pick-up device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003124307 | 2003-04-28 | ||
| JP2003151482A JP4468657B2 (ja) | 2003-04-28 | 2003-05-28 | 撮像素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009191212A Division JP2009273166A (ja) | 2003-04-28 | 2009-08-20 | 撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005020039A JP2005020039A (ja) | 2005-01-20 |
| JP4468657B2 true JP4468657B2 (ja) | 2010-05-26 |
Family
ID=33513331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003151482A Expired - Fee Related JP4468657B2 (ja) | 2003-04-28 | 2003-05-28 | 撮像素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20040252213A1 (ja) |
| JP (1) | JP4468657B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5284521B2 (ja) * | 2006-08-31 | 2013-09-11 | キヤノン株式会社 | 光電変換装置、撮像システム、および、光電変換装置の駆動方法 |
| JP5164531B2 (ja) * | 2007-11-13 | 2013-03-21 | キヤノン株式会社 | 固体撮像装置 |
| JP5521758B2 (ja) * | 2010-05-13 | 2014-06-18 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| US8921855B2 (en) * | 2011-03-09 | 2014-12-30 | Canon Kabushiki Kaisha | Test circuit for testing signal receiving unit, image pickup apparatus, method of testing signal receiving unit, and method of testing image pickup apparatus |
| US9679929B2 (en) | 2012-10-12 | 2017-06-13 | Samsung Electronics Co., Ltd. | Binary image sensors including quantum dots and unit pixels thereof |
| US9082368B2 (en) | 2012-10-12 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor devices having image sensor and memory device operation modes |
| JP5962533B2 (ja) | 2013-02-13 | 2016-08-03 | ソニー株式会社 | 固体撮像素子、駆動方法、および撮像装置 |
| JP6758925B2 (ja) * | 2016-06-01 | 2020-09-23 | キヤノン株式会社 | 撮像装置及びその制御方法 |
| JP7064444B2 (ja) * | 2016-12-08 | 2022-05-10 | ヌヴォトンテクノロジージャパン株式会社 | 固体撮像装置、及びそれを用いる撮像装置 |
| US10819936B2 (en) * | 2019-02-13 | 2020-10-27 | Omnivision Technologies, Inc. | Bias circuit for use with divided bit lines |
| WO2025120996A1 (ja) * | 2023-12-08 | 2025-06-12 | ソニーセミコンダクタソリューションズ株式会社 | イメージセンサ、撮像装置、および、イメージセンサの制御方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606147B2 (ja) * | 1979-12-07 | 1985-02-15 | 株式会社東芝 | 固体撮像装置 |
| US5333028A (en) * | 1988-08-30 | 1994-07-26 | Canon Kabushiki Kaisha | Automatic focusing apparatus detecting focus for a plurality of areas and using contrast levels |
| US5251023A (en) * | 1989-08-02 | 1993-10-05 | Canon Kabushiki Kaisha | Image processing method including means for judging a chromatic portion of an image |
| US6181819B1 (en) * | 1989-08-02 | 2001-01-30 | Canon Kabushiki Kaisha | Image processing apparatus including means for judging a chromatic portion of an image |
| US5416529A (en) * | 1994-01-14 | 1995-05-16 | Immix | Method and system for digital video processing with combined downstream keyer and fade to black mixer |
| US5926602A (en) * | 1995-07-13 | 1999-07-20 | Sanyo Electric Co., Ltd. | Time-base corrector circuit capable of adding color burst signal to output signal based on kind of input video signal |
| JP4030605B2 (ja) * | 1995-11-10 | 2008-01-09 | オリンパス株式会社 | 電子的撮像装置 |
| KR100352757B1 (ko) * | 1998-06-02 | 2002-09-16 | 가부시끼가이샤 도시바 | 고속도 동작 고체 촬상 장치 |
| JP3512152B2 (ja) * | 1998-10-14 | 2004-03-29 | 松下電器産業株式会社 | 増幅型固体撮像装置およびその駆動方法 |
| JP3556150B2 (ja) * | 1999-06-15 | 2004-08-18 | シャープ株式会社 | 液晶表示方法および液晶表示装置 |
| US6661929B1 (en) * | 1999-07-14 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Controlling an imaging array not having black cells using an array controller that is adapted to imaging arrays having black cells |
| US6970193B1 (en) * | 1999-07-14 | 2005-11-29 | Olympus Optical Co., Ltd. | Electronic imaging apparatus operable in two modes with a different optical black correction procedure being effected in each mode |
| US6882367B1 (en) * | 2000-02-29 | 2005-04-19 | Foveon, Inc. | High-sensitivity storage pixel sensor having auto-exposure detection |
| US6958835B2 (en) * | 2001-09-19 | 2005-10-25 | Kabushiki Kaisha Toshiba | Image inputting apparatus and image forming apparatus using four-line CCD sensor |
| JP4135360B2 (ja) * | 2001-12-25 | 2008-08-20 | ソニー株式会社 | 固体撮像装置 |
| US7205522B2 (en) * | 2005-05-18 | 2007-04-17 | Alexander Krymski D. B. A Alexima | Pixel circuit for image sensor |
-
2003
- 2003-05-28 JP JP2003151482A patent/JP4468657B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-27 US US10/832,732 patent/US20040252213A1/en not_active Abandoned
-
2009
- 2009-07-31 US US12/533,665 patent/US20090290056A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040252213A1 (en) | 2004-12-16 |
| JP2005020039A (ja) | 2005-01-20 |
| US20090290056A1 (en) | 2009-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8169525B2 (en) | Image sensing device and image sensing system | |
| US7256382B2 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
| JP4276879B2 (ja) | 撮像素子 | |
| JP4609428B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| KR101141449B1 (ko) | 고체 촬상 장치 및 고체 촬상 장치의 구동 방법 | |
| US8159573B2 (en) | Photoelectric conversion device and imaging system | |
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| JP5178994B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| US20060044627A1 (en) | Solid state image device and camera using it | |
| JP6192390B2 (ja) | 光電変換装置、光電変換システム | |
| EP2418843B1 (en) | Solid-state imaging device | |
| US20090290056A1 (en) | Image pick-up device | |
| US10362252B2 (en) | Solid-state image sensor, image capturing apparatus and control method thereof, and storage medium | |
| KR20090029649A (ko) | 고체 촬상 소자 및 카메라 시스템 | |
| JP2013211838A (ja) | 光電変換装置 | |
| JP2007300521A (ja) | 固体撮像装置 | |
| JP5721518B2 (ja) | 撮像素子及び撮像装置 | |
| US8319873B2 (en) | Solid-state imaging device | |
| JP2004153705A (ja) | 増幅型固体撮像装置及びそれを用いた撮像システム | |
| JP2009273166A (ja) | 撮像素子 | |
| JP2024115946A (ja) | 撮像装置及びその制御方法、画像処理装置、プログラム及び記憶媒体 | |
| JP2007067484A (ja) | 固体撮像装置 | |
| JP4471358B2 (ja) | 固体撮像装置 | |
| JP2017158178A (ja) | 撮像装置 | |
| US11652940B2 (en) | Photoelectric conversion device and method of controlling photoelectric conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |