JP4485016B2 - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP4485016B2 JP4485016B2 JP2000152493A JP2000152493A JP4485016B2 JP 4485016 B2 JP4485016 B2 JP 4485016B2 JP 2000152493 A JP2000152493 A JP 2000152493A JP 2000152493 A JP2000152493 A JP 2000152493A JP 4485016 B2 JP4485016 B2 JP 4485016B2
- Authority
- JP
- Japan
- Prior art keywords
- current source
- controlled current
- voltage controlled
- voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 40
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- 230000014509 gene expression Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0444—Simulation of ladder networks
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はフィルタ回路に関し、例えば集積回路などに適用して好適なものである。
【０００２】
【従来の技術】
従来のアナログフィルタ回路について記載した文献としては、次の参考文献１〜３がある。
【０００３】
参考文献１：特開平６−１２０７７２号公報
参考文献２：特開平６−１６４３１４号公報
参考文献３：特開平１１−００４１３９号公報
このうち参考文献１は、消費電流の増加を抑制しつつ入力信号レンジの拡大したアクティブフィルタを提供することを目的としている。
【０００４】
また、参考文献２のアクティブフィルタ回路は、フィルタ回路のＳ／Ｎ比を改善し、入力換算雑音を抑制しようとするものである。
【０００５】
そして、参考文献３のフィルタ回路は、電圧制御電流源と複数のコンデンサから構成される抵抗両終端ＬＣ梯子型フィルタ回路において、終端抵抗動作を行う回路と直列リアクタンス動作を行う回路の接続点に形成される寄生容量による不要な時定数の発生を防止して、良好なフィルタ特性を得ようとするものである。
【０００６】
【発明が解決しようとする課題】
ところで、これら参考文献１〜３の内容をもとに、次のようなことが考えられる。
【０００７】
図５に示すような抵抗両終端型のＬＣラダー型フィルタ回路を集積化する場合、ＩＣ（集積回路）内部にインダクタを構成することが困難であることから、一般に、インダクタを電圧制御電流源と容量に置き換えることで実現している。また、終端抵抗についても前記電圧制御電流源と同一のものに置き換えることで、抵抗を一切使用しないフィルタ回路を構成することができる。
【０００８】
このような置き換えを行う理由は、抵抗は通常、ＩＣ製造時に温度特性や素子値のバラツキを持って形成され、ひとたび製造された後ではその温度特性や素子値のバラツキを調節することは不可能であるのに対し、調節端子付きの電圧制御電流源は、ＩＣ製造後でも、当該調節端子を用いて相互コンダクタンスを調節することが可能であるため、温度変動や素子値のバラツキがあってもフィルタ回路の特性を維持することが可能となるという大きな利点があるからである。
【０００９】
また、一般に、電圧制御電流源については、図８に示すように入力電圧Ｖｉｎと出力電流Ｉｏｕｔの関係から以下の式が成り立つ。ｇｍはその電圧制御電流源が持つ相互コンダクタンスである。
【００１０】
Ｉｏｕｔ＝Ｖｉｎ・ｇｍ …（１）
例えば、図５に示す３次のπ型抵抗両終端ＬＣラダー型ローパスフィルタ回路を電圧制御電流源と容量により構成する場合を考える。ただし、２つの終端抵抗Ｒ１１およびＲ１２の抵抗値は同じであるものとする。
【００１１】
図９は並列抵抗回路を電圧制御電流源で置き換えた回路の説明図である。図９において、入力電圧Ｖｒと入力電流Ｉｒの関係から以下の式が成り立つ。
【００１２】
Ｉｒ＝Ｖｒ／Ｒ −Ｉｒ＝Ｖｒ・（−ｇｍ） ∴ｇｍ＝１／Ｒ …（２）
図１０は並列インダクタ回路を電圧制御電流源と容量で置き換えた回路の説明図である。図１０において、入力電圧Ｖ１と入力電流Ｉ１の関係から以下の式が成り立つ。
【００１３】
Ｚ１＝Ｌｓ、Ｚｃ＝１／Ｃｓ
Ｉ１＝Ｖ１／Ｚ１＝Ｖ１／Ｌｓ Ｉａ＝Ｖ１・ｇｍ Ｉｂ＝Ｉａ・Ｚｃ・（−ｇｍ）＝−Ｉａ・ｇｍ／Ｃｓ
Ｉｌ＝−Ｉｂ＝Ｉａ・ｇｍ／Ｃｓ＝Ｖ１・ｇｍ＾２／Ｃｓ ∴Ｃ＝Ｌ・ｇｍ＾２ …（３）
ここで、Ｌｓ、ＣｓはインダクタンスＬと容量Ｃの伝達関数表現であり、「ｓ」は周波数ｆをより一般化したものに相当し、ｊ×２πｆを示す。また、ＺｃはコンデンサＣのインピーダンスを示し、「＾２」は、直前の文字の２乗を意味する。
【００１４】
図１１は直列インダクタ回路を電圧制御電流源と容量で置き換えた回路の説明図である。直列インダクタ回路は、図１０に示す２端子の並列インダクタ回路を４端子に変換させればよい。
【００１５】
図５において、入力側の終端抵抗Ｒ１１を並列抵抗にするために、入力信号を電圧から電流に変換すると図６に示す回路になる。従って、前記の並列抵抗回路および直列インダクタ回路を用いて、図５のローパスフィルタ回路を電圧制御電流源と容量により構成すると図７のようになる。入力終端部７１が図５のＲ１１に、インダクタ部７２がＬ１１に、出力終端部７３がＲ１２に相当する。
【００１６】
一般に、どのような素子（能動素子および受動素子）でも雑音を発生するから、上述した置き換えを行った結果として得られた回路では、電圧制御電流源自体が主たる雑音源となり得る。雑音には様々な要因が考えられるが、簡単のため、相互コンダクタンスがｇｍである電圧制御電流源の出力雑音Ｎｉには以下の関係式が成り立つものとする。
【００１７】
Ｎｉ＝４・ｋ・Ｔ・ｄＦ／ｇｍ …（４）
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｄＦは周波数帯域幅である。
【００１８】
図７のフィルタ回路７０における各電圧制御電流源の相互コンダクタンスは全て同じなので、このフィルタ回路７０における出力雑音Ｎ７は以下の式で表される。
【００１９】
Ｎ７＝√（７・Ｎｉ＾２）・√７・Ｎｉ≒２．６５・Ｎｉ …（５）
なお、ここでは、フィルタ回路７０内の電圧制御電流源はすべて均等に、出力雑音Ｎ７に影響するものと仮定している。したがって、当該Ｎ７の値は、フィルタ回路７０の結線には依存せず、フィルタ回路７０内に存在する電圧制御電流源の数のみに依存している。
【００２０】
フィルタ回路における入力換算雑音を向上させるには、フィルタ回路の入出力間で利得を持たせるのが有効であるが、図７のような構成のフィルタ回路では入力信号に利得を持たせて出力することができない。利得を持たせるために、このようなフィルタ回路の後段にアンプ回路を接続したとしても、フィルタ回路が通過する帯域の周波数成分の信号だけでなく、このフィルタ回路が発生する雑音も同じ利得分だけ増幅されてしまい、入力換算雑音の向上には効果がない。
【００２１】
【課題を解決するための手段】
かかる課題を解決するために、第１の本発明では、フィルタ回路において、（１）入力瑞子と、（２）入力端が前記入力端子に接続され、相互コンダクタンスをＭ（１を除く正の実数）とする第一の電圧制御電流源と、（３）入力端が前記第一の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第二の電圧制御電流源と、（４）入力端が前記第二の電圧制御電流源の出力端と接続され、相互コンダクタンスを２Ｍとする第三の電圧制御電流源と、（５）入力端が前記第三の電圧制御電流源の出力端と接続され、出力端が前記第三の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍ／２とする第四の電圧制御電流源と、（６）入力端が前記第三の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭとする第五の電圧制御電流源と、（７）入力端が前記第五の電圧制御電流源の出力端と接続され、出力端が前記第五の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍとする第六の電圧制御電流源と、（８）入力端が前記第六の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第七の電圧制御電流源と、（９）前記第七の電圧制御電流源の出力端に接続される出力端子と、有することを特徴とする。
また、第２の本発明では、フィルタ回路において、（１）入力端子と、（２）入力端が前記入力端子に接続され、相互コンダクタンスをＭ（１を除く正の実数）とする第一の電圧制御電流源と、（３）入力端が前記第一の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第二の電圧制御電流源と、（４）入力端が前記第二の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭとする第三の電圧制御電流源と、（５）入力端が前記第三の電圧制御電流源の出力端と接続され、出力端が前記第三の電圧制御電流源の入力端に接続され、相互コンタクタンスを−Ｍ／２とする第四の電圧制御電流源と、（６）入力端が前記第四の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭ／２とする第五の電圧制御電流源と、（７）入力端が前記第五の電圧制御電流源の出力端と接続され、出力端が前記第五の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍ／２とする第六の電圧制御電流源と、（８）入力端が前記第六の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍ／２とする第七の電圧制御電流源と、（９）前記第七の電圧制御電流源の出力端に接続される出力端子とを有することを特徴とする。
【００２２】
【発明の実施の形態】
（Ａ）実施形態
以下、本発明のフィルタ回路をローパスフィルタに適用した場合を例に、第１〜第４の実施形態について説明する。
【００２３】
第１の実施形態は、３次のπ型ＬＣラダー型フィルタ回路に関するものである。
【００２４】
（Ａ−１）第１の実施形態の構成
本実施形態のフィルタ回路の構成を図１に示す。
【００２５】
図１において、フィルタ回路は、入力端子１と、出力端子２と、入力終端部１１と、インダクタ部１２と、出力終端部１３と、接点Ｐ１〜Ｐ３とを備えている。
【００２６】
そして当該フィルタ回路のなかには、各部１１〜１３を構成する電圧制御電流源(すなわちトランスコンダクタンスアンプ)１０１〜１０７が設けられている。電圧制御電流源１０１〜１０７それぞれの相互コンダクタンスは、１０１および１０５がｇｍ、１０２、１０６および１０７が−ｇｍ、１０３が２・ｇｍ、１０４が−ｇｍ／２である。ここで、電圧制御電流源１０１〜１０７はすべて、１つの入力端子と１つの出力端子を備えた１入力１出力型のトランスコンダクタンスアンプである。
【００２７】
また、このように２倍にしたり半分にしたり等と、相互コンダクタンスを基準値ｇｍから変更する方法としては、バイポーラ型のトランジスタＴｒやＦＥＴ(電界効果トランジスタ)のチャネル幅を変化させたり、後述する調節端子６７Ａ（図１３参照）を使用することが考えられる。
【００２８】
例えば、当該チャネル幅を２倍にすると相互コンダクタンスｇｍは２倍になり、調節端子６７Ａに供給する制御信号(バイアス値)により、可変電流源６７の電流量を２倍にすると、相互コンダクタンスｇｍは２倍になる。
【００２９】
また、前記各電圧制御電流源１０１〜１０７の入力端子と出力端子には、入力端子にアルファベットの「Ａ」を付し、出力端子に「Ｂ」を付するという規則性で符号を付与してある。例えば、電圧制御電流源１０１の入力端子は１０１Ａで、出力端子は１０１Ｂである。
【００３０】
各電圧制御電流源１０１〜１０７の内部構成を図１３に示す。電圧制御電流源１０１〜１０７の内部構成は実質的に同じであるので、図１３には電圧制御電流源１０１を示したものとして説明する。
【００３１】
(Ａ−１−１)電圧制御電流源の内部構成
図１３において、電圧制御電流源１０１は、電流源６１と６２から構成される電流源部６０Ａと、ＦＥＴ６５，６６を主体とする差動増幅器６０Ｂと、調節端子６７Ａに供給する制御信号（制御電流または制御電圧）によって当該電圧制御電流源１０１の相互コンダクタンスｇｍを制御する制御部６０Ｃから構成されている。
【００３２】
具体的には、電流源６１と６２のそれぞれは、例えば、特性が等しく、ベース−エミッタ間電圧ＶＢＥの等しいＰＮＰ形トランジスタであってよく、その場合、電流源６１から供給される電流ＩＭ１と電流源６２から供給される電流ＩＭ２とは、当該ＰＮＰ形トランジスタのコレクタ電流Ｉｃに相当する。
【００３３】
もちろん必要ならば、電流源６１（または６２）を単一のトランジスタとせず、複数のトランジスタやダイオードを利用した高精度カレントミラーとしてもよい。
【００３４】
いずれにしても、電流源６１から出力される電流ＩＭ１の電流値と、電流源６２から出力される電流ＩＭ２の電流値は等しくなければならない。
【００３５】
当該電流源６１にはＦＥＴ６５のドレインＤ１が接続されており、前記電流源６２には接続点６４を介してＦＥＴ６６のドレインＤ２が接続されている。この接続点６４に接続された出力端子６４Ａが、前記出力端子１０１Ｂに相当する。
【００３６】
また、ＦＥＴ６５のゲートＧ１には入力端子６５Ａが接続されており、この入力端子６５Ａが、前記入力端子１０１Ａに相当する。
【００３７】
さらに、これら２つのＦＥＴ６５、６６のソースＳ１、Ｓ２は、可変電流源６７に接続されている。この可変電流源６７の電流ＩＭ３の電流値は、調節端子６７Ａに供給される制御信号ＳＢによって変化させることができる。
【００３８】
ＦＥＴ６５と６６は、特性のよくそろった、実質的に同一特性のＦＥＴによって構成される。
【００３９】
以上のように、電圧制御電流源１０１〜１０７の入力端子（１０１Ａなど）には、ＦＥＴのゲート（Ｇ１）が接続されているため、ほとんど電流が入力されることはなく、実質的に電圧だけが供給される。
【００４０】
そして、例えば、当該電圧によってドレイン電流ＩＤ１の値が増加すると、ＩＤ１とＩＭ３の差分（ＩＭ３−ＩＤ１）で与えられるＦＥＴ６６のドレイン電流ＩＤ２の値は減少するから、出力端子６４Ａから出力される電流ＩＯ１の値が増加すると共に、出力端子６４Ａから出力される電圧（ＦＥＴ６６のドレイン−ソース間電圧ＶＤＳ）は減少する。また、前記電圧によってＩＤ１の値が減少した場合には、各部はこれと逆の動作を行う。
【００４１】
なお、上述したように、前記調節端子６７Ａを利用することで、各電圧制御電流源１０１〜１０７は、温度変動や素子値のバラツキに対応した調整が可能で、期待通りの特性を維持することが可能である。
【００４２】
以上のような電圧制御電流源１０１〜１０７を７個備えた図１のフィルタ回路において、入力端子１は電圧制御電流源１０１の入力１０１Ａに接続される。電圧制御電流源１０１の出力１０１Ｂは電圧制御電流源１０２の入出力１０２Ａおよび１０２Ｂ、容量Ｃ１１の一方の電極、電圧制御電流源１０３の入力１０３Ａおよび電圧制御電流源１０４の出力１０４Ｂに接続される。
【００４３】
また、電圧制御電流源１０３の出力１０３Ｂは電圧制御電流源１０４の入力１０４Ａ、容量Ｃ１３の一方の電極、電圧制御電流源１０５の入力１０５Ａおよび電圧制御電流源１０６の出力１０６Ｂに接続される。
【００４４】
さらに、電圧制御電流源１０５の出力１０５Ｂは、電圧制御電流源１０６の入力１０６Ａ、容量Ｃ１２の一方の電極、電圧制御電流源１０７の入出力１０７Ａ、１０７Ｂおよび出力端子２に接続される。
【００４５】
なお、容量Ｃ１１〜Ｃ１３を前記一方の電極を電圧制御電流源（１０２など）の入力端子や出力端子に接続している点が、前記接点Ｐ１〜Ｐ３である。
【００４６】
また、接続容量Ｃ１１、Ｃ１２およびＣ１３の他方の電極（当該接点Ｐ１〜Ｐ３と反対側の電極）は、それぞれ接地される。
【００４７】
前述の図７に示したフィルタ回路７０との構成の相違は、インダクタ部１２における２つの電圧制御電流源１０３および１０４が持つ相互コンダクタンスの大きさのみである。
【００４８】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００４９】
（Ａ−２）第１の実施形態の動作
本実施形態のフィルタ回路の動作を、前記フィルタ回路７０と比較しながら説明する。
【００５０】
電圧制御電流源１０３の相互コンダクタンス（２・ｇｍ）が図７の電圧制御電流源７０３が持つ相互コンダクタンス(ｇｍ)の２倍になっているため、電圧制御電流源１０３の出力電流Ｉ３は前記電圧制御電流源７０３の出力電流Ｉ７３の２倍になる。
【００５１】
一方、本実施形態の容量Ｃ１３は図７のそれと同じ大きさであるので、インダクタ部１２の内部電圧Ｖ２は図７示したインダクタ部７２の内部電圧Ｖ７２の２倍になる。
【００５２】
また、電圧制御電流源１０４の相互コンダクタンス（−ｇｍ／２）は図７の電圧制御電流源７０４が持つ相互コンダクタンス（−ｇｍ）の１／２になっているが、Ｖ２がＶ７２の２倍になっているので、電圧制御電流源１０４の出力電流Ｉ４は電圧制御電流源７０４の出力電流Ｉ７４と同じ大きさになる。
【００５３】
すなわち入力終端部１１の各電圧制御電流源１０１、１０２の相互コンダクタンスおよび容量Ｃ１１の大きさが図７のそれらと全く同じであるので、インダクタ部１２の入力電圧Ｖ１も図７のインダクタ部７２の入力電圧Ｖ７１と同じ大きさになる。
【００５４】
以上から、インダクタ部１２における入力電圧と入力電流の関係については式（３）が成り立ち、インダクタ部１２はインダクタとしての見かけ上の値は図７のそれと変わらず、内部電圧Ｖ２を２倍にすると言える。
【００５５】
そして、電圧制御電流源１０５〜１０７の相互コンダクタンス（ｇｍ、−ｇｍ、−ｇｍ）が図７の電圧制御電流源７０５〜７０７のそれと同じ大きさであり、容量Ｃ１２の大きさも同じであるため、インダクタ部１２の出力電圧Ｖ３は図７のインダクタ部７２が出力する出力電圧Ｖ７３の２倍になり、出力端子２から出力される電圧Ｖｏｕｔは、入力端子１から入力される電圧Ｖｉｎの２倍になるのである。
【００５６】
ここで、相互コンダクタンスがｇｍである電圧制御電流源の出力雑音をＮｉとすると、式（４）から電圧制御電流源１０３の出力雑音はＮｉ／２、１０４の出力雑音は２・Ｎｉとなり、本フィルタ回路における出力雑音Ｎ１は以下のようになる。
【００５７】
Ｎ１＝√（５・Ｎｉ＾２＋（Ｎｉ／２）＾２＋（２・Ｎｉ）＾２）＝√（９．２５・Ｎｉ＾２）≒３．０４・Ｎｉ …（６）
式（５）と式（６）の値を比べてみると、本実施形態のフィルタ回路の出力雑音は、図７の利得を持たないフィルタ回路７０の出力雑音よりやや大きいが、入力換算雑音について比較すると、本フィルタ回路では利得が２倍あるため、入力換算雑音は式（６）から１．５２・Ｎｉと利得を持たない前記フィルタ回路７０に比べてかなり小さい。
【００５８】
なお、入力換算雑音とは一般に、増幅器の出力にあらわれる雑音電圧を当該増幅器の増幅率で割って得られる値のことである。
【００５９】
（Ａ−３）第１の実施形態の効果
以上のように、本実施形態によれば、１個の電圧制御電流源（１０３）が持つ相互コンダクタンスの大きさを２倍にするとともに、１個の電圧制御電流源（１０４）が持つ相互コンダクタンスの大きさを１／２にするだけで、フィルタの特性を変えることなく入力信号に２倍の電圧利得を持たせて出力させることができる。
【００６０】
これにより、入力換算雑音を低減して、フィルタ性能を改善することが可能である。
【００６１】
（Ｂ）第２の実施形態
以下では、本実施形態が第１の実施形態と相違する点についてのみ説明する。
【００６２】
第２の実施形態も、３次のπ型ＬＣラダー型フィルタ回路を例に取っている。
【００６３】
（Ｂ−１）第２の実施形態の構成
図２に本実施形態のフィルタ回路を示す。
【００６４】
図２において、当該フィルタ回路は、入力端子１と、出力端子２と、入力終端部２１と、インダクタ部２２と、出力終端部２３とを備えている。
【００６５】
そして当該フィルタ回路のなかには、各部２１〜２３を構成する電圧制御電流源２０１〜２０７が設けられている。電圧制御電流源２０１〜２０７それぞれの相互コンダクタンスは２０１および２０３がｇｍ、２０２が−ｇｍ、２０５がｇｍ／２、２０４、２０６および２０７が−ｇｍ／２である。
【００６６】
入力端子１は電圧制御電流源２０１の入力２０１Ａに接続され、当該電圧制御電流源２０１の出力２０１Ｂは電圧制御電流源２０２の入出力２０２Ａ、２０２Ｂ、容量Ｃ１１の一方の電極、電圧制御電流源２０３の入力２０３Ａおよび電圧制御電流源２０４の出力２０４Ｂに接続される。
【００６７】
また、電圧制御電流源２０３の出力２０３Ｂは電圧制御電流源２０４の入力２０４Ａ、容量Ｃ２３の一方の電極、電圧制御電流源２０５の入力２０５Ａおよび電圧制御電流源２０６の出力２０６Ｂに接続される。
【００６８】
そして電圧制御電流源２０５の出力２０５Ｂは電圧制御電流源２０６の入力２０６Ａ、容量Ｃ２２の一方の電極、電圧制御電流源２０７の入出力２０７Ａ、２０７Ｂおよび出力端子２に接続される。
【００６９】
なお、容量Ｃ１１、Ｃ２２およびＣ２３の他方の電極はそれぞれ接地される。
【００７０】
図７に示すフィルタ回路７０との構成の相違は、電圧制御電流源２０４〜２０７の相互コンダクタンスの大きさ、および容量Ｃ２２、Ｃ２３の大きさのみであり、各素子間の接続方法は全く同じである。また、Ｃ２２およびＣ２３の容量値はそれぞれＣ１２およびＣ１３の１／２である。
【００７１】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００７２】
（Ｂ−２）第２の実施形態の動作
第１の実施形態の場合と同様に、本実施形態のフィルタ回路の動作を、図７のフィルタ回路７０と比較しながら説明する。
【００７３】
電圧制御電流源２０３の相互コンダクタンスは図７の電圧制御電流源７０３のそれと同じ大きさであるため、電圧制御電流源２０３の出力電流Ｉ３は７０３の出力電流Ｉ７３と同じになるが、容量Ｃ２３の容量値はＣ１３の１／２であるので、インダクタ部２２の内部電圧Ｖ２は図７に示したインダクタ部７２の内部電圧Ｖ７２の２倍になる。
【００７４】
また、電圧制御電流源２０４の相互コンダクタンス（−ｇｍ／２）は図７の電圧制御電流源７０４が持つ相互コンダクタンス（−ｇｍ）の１／２になっているが、Ｖ２がＶ７２の２倍になっているので、電圧制御電流源２０４の出力電流Ｉ４は７０４の出力電流Ｉ７４と同じ大きさになる。
【００７５】
すなわち、入力終端部２１の各電圧制御電流源２０１，２０２の相互コンダクタンス（ｇｍ、−ｇｍ）および容量Ｃ１１の大きさが図７のそれらと全く同じであるので、インダクタ部２２の入力電圧Ｖ１も図７のインダクタ部７２の入力電圧Ｖ７１と同じ大きさになる。
【００７６】
以上から、インダクタ部２２における入力電圧と入力電流の関係ついては式（３）が成り立ち、インダクタ部２２はインダクタとしての見かけ上の値は図７のそれと変わらず、内部電圧Ｖ２を２倍にすると言える。
【００７７】
そして、電圧制御電流源２０５〜２０７の相互コンダクタンスが図７に示した電圧制御電流源７０５〜７０７が持つ相互コンダクタンスの１／２の大きさであり、容量Ｃ２２の大きさが容量Ｃ１２の１／２であるため、インダクタ部２２の出力電圧Ｖ３は図７に示したインダクタ部７２の出力電圧Ｖ７３の２倍になり、出力端子２から出力される電圧Ｖｏｕｔは、入力端子１から入力される電圧Ｖｉｎの２倍になるのである。
【００７８】
ここで、相互コンダクタンスがｇｍである電圧制御電流源の出力雑音をＮｉとしたときの本実施形態のフィルタ回路における出力雑音Ｎ２は式（４）から以下のようになる。
【００７９】
Ｎ２＝√（３・Ｎｉ＾２＋４・（２・Ｎｉ）＾２）＝√（１９・Ｎｉ＾２）≒４．３６・Ｎｉ …（７）
式（５）と式（７）の値を比べてみると、本実施形態のフィルタ回路の出力雑音は、図７の利得を持たないフィルタ回路７０の出力雑音より大きいが、入力換算雑音について比較すると、本フィルタ回路では利得が２倍あるため、入力換算雑音は式（７）から２．１８・Ｎｉと利得を持たないフィルタ回路７０に比べてかなり小さい。
【００８０】
（Ｂ−３）第２の実施形態の効果
以上のように、本実施形態によれば、４個の電圧制御電流源（２０４〜２０７）が持つ相互コンダクタンスの大きさ、および２個の容量の大きさを１／２にするだけで、フィルタの特性を変えることなく入力信号に２倍の電圧利得を持たせて出力させることができる。
【００８１】
これにより、入力換算雑音を低減して、フィルタ性能を改善することが可能である。
【００８２】
（Ｃ）第３の実施形態
以下では、本実施形態が第１の実施形態と相違する点についてのみ説明する。
【００８３】
第１の実施形態は３次のπ型ＬＣラダー型フィルタ回路であったが、本実施形態は、５次のπ型抵抗両終端ＬＣラダー型ローパスフィルタ回路である。
（Ｃ−１）第３の実施形態の構成
図３に本実施形態のフィルタ回路を示す。
【００８４】
図３において、当該フィルタ回路は、入力端子１と、出力端子２と、１１個の電圧制御電流源３０１〜３１１と、５つの容量Ｃ３１〜Ｃ３５とを備えている。
【００８５】
電圧制御電流源３０１〜３１１それぞれの相互コンダクタンスは３０１、３０３、３０５および３０９がｇｍ、３０２、３０４、３０６、３１０および３１１が−ｇｍ、３０７が５・ｇｍ、３０８が−ｇｍ／５である。
【００８６】
入力端子１は電圧制御電流源３０１の入力３０１Ａに接続される。電圧制御電流源３０１の出力３１Ｂは電圧制御電流源３０２の入出力３０２Ａ、３０２Ｂ、容量Ｃ３１の一方の電極、電圧制御電流源３０３の入力３０３Ａおよび電圧制御電流源３０４の出力３０４Ｂに接続される。
【００８７】
また、電圧制御電流源３０３の出力３０３Ｂは電圧制御電流源３０４の入力３０４Ａ、容量Ｃ３２の一方の電極、電圧制御電流源３０５の入力３０５Ａおよび電圧制御電流源３０６の出力３０６Ｂに接続される。
【００８８】
そして、電圧制御電流源３０５の出力３０５Ｂは電圧制御電流源３０６の入力３０６Ａ、容量Ｃ３３の一方の電極、電圧制御電流源３０７の入力３０７Ａおよび電圧制御電流源３０８の出力３０８Ｂに接続される。
【００８９】
当該電圧制御電流源３０７の出力３０７Ｂは電圧制御電流源３０８の入力３０８Ａ、容量Ｃ３４の一方の電極、電圧制御電流源３０９の入力３０９Ａおよび電圧制御電流源３１０の出力に接続される。
【００９０】
また、電圧制御電流源３０９の出力３０９Ｂは電圧制御電流源３１０の入力３１０Ａ、容量Ｃ３５の一方の電極、電圧制御電流源３１１の入出力３１１Ａ、３１１Ｂおよび出力端子２に接続される。
【００９１】
なお、容量Ｃ３１〜Ｃ３５の他方の電極はそれぞれ接地される。
【００９２】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００９３】
（Ｃ−２）第３の実施形態の動作
図４に電圧制御電流源の入出力特性を示す。
【００９４】
抵抗やインダクタ等のパッシブ素子なら入力ダイナミックレンジに対する制限が無いが、主にトランジスタで構成される電圧制御電流源には電源電圧やバイアス電流等により、決まった入力ダイナミックレンジを持つ。図４において、電圧制御電流源への入力信号の電圧振幅がＶＬ〜ＶＨの範囲（入力ダイナミックレンジ：Ｖｄｒ）内なら電圧制御電流源は線形動作し、式（１）が成り立つので、入力電圧は比例的に電流変換されて出力される。
【００９５】
したがって一般的には、ＶＬ−ＶＨ間の中間電位ＶＭを中心に入力信号が入力される。もしも、電圧制御電流源に入力ダイナミックレンジを超える電圧振幅の信号が入力されると、この電圧制御電流源は非線型領域で動作することになり、入力電圧は比例的には電流変換されず、ある電流振幅Ｉｍａｘに制限されてしまう。
【００９６】
この点に着目し、本実施形態のフィルタ回路では、入力端子１から電圧Ｖｉｎが入力された場合、ある接点より入力端子側の各電圧制御電流源は常に線形動作し、その接点での電圧が電圧制御電流源の入力ダイナミックレンジを超える電圧に増幅されて、その接点より出力端子側の各電圧制御電流源は非線型動作するように、あるループを構成している２個の電圧制御電流源が持つ相互コンダクタンスの大きさを設定しておく。
【００９７】
つまり、その接点の後に接続される電圧制御電流源の入力ダイナミックレンジを超えるように積極的に電圧を増幅させるのである。本実施形態では、その接点をＶ１とし、２個の電圧制御電流源３０７および３０８が持つ相互コンダクタンスをそれぞれ５倍、１／５倍とした。
【００９８】
これによって、本実施形態のフィルタ回路の出力端子２から出力される電圧Ｖｏｕｔは、パルス信号のような振幅制限された電圧となる。
【００９９】
すなわち本フィルタ回路は、回路の前半部分で不要な周波数を遮断し、後半部分で出力信号に振幅制限をかけて出力するので、単なるフィルタ回路としての機能に加えて、リミッタ回路としての機能をも備え、アナログフィルタの多機能化をはかることができる。
【０１００】
ただし、本フィルタ回路への入力信号としては、電圧方向に意味を持たない信号、例えば周波数変調や位相変調された信号しか用いることができない。
【０１０１】
（Ｃ−３）第３の実施形態の効果
一般的なフィルタ回路では、内部に構成される全ての電圧制御電流源に対して線形動作をさせるため入力ダイナミックレンジをできるだけ広くとる必要があるが、本実施形態のフィルタ回路によれば、その必要がない。
【０１０２】
また、各電圧制御電流源の入力ダイナミックレンジを広くとる必要がないため、それらに入力されるバイアス電流も小さく抑えられる。
【０１０３】
さらに、本実施形態では、前述のフィルタ回路７０に比べて入力換算雑音も小さく、多機能である。
【０１０４】
(Ｄ）第４の実施形態
以下では、本実施形態が第１、第２の実施形態と相違する点についてのみ説明する。
【０１０５】
本実施形態は前述したフィルタ回路７０を改変したものである。
【０１０６】
(Ｄ−１）第４の実施形態の構成および動作
図１２に本実施形態のフィルタ回路を示す。
【０１０７】
図１２において、当該フィルタ回路は、入力端子１と、出力端子２と、入力終端部１１と、中間回路部８０と、出力終端部２３とを備えている。
【０１０８】
このうち、第１、第２の実施形態と同一の符号１，２，１１，２３を付した各構成要素の機能は、第１、第２の実施形態の対応構成要素と同じである。
【０１０９】
したがって、本実施形態の特徴は、中間回路部８０にある。
【０１１０】
中間回路部８０は、電圧制御電流源１０３、１０８、２０５，２０６と、容量Ｃ２３とを備えている。
【０１１１】
このうち電圧制御電流源１０３と１０８から構成されるループと、前記入力終端部１１の部分は、前述のフィルタ回路７０の部分Ａ（入力終端部７１と電圧制御電流源７０３，７０４から構成される部分）に対応し、内部電圧Ｖ２をフィルタ回路７０の２倍にする構成要素である。
【０１１２】
また、電圧制御電流源２０５と２０６から構成されるループと、前記出力終端部２３の部分は、前述のフィルタ回路７０の部分Ｂ（出力終端部７３と電圧制御電流源７０５，７０６と容量Ｃ１２から構成される部分）に対応し、内部電圧Ｖ２をフィルタ回路７０の２倍にする構成要素である。
【０１１３】
なお、容量Ｃ２３の大きさは、図２に示した容量Ｃ２３と同じである。
【０１１４】
このような構成によって、本実施形態のフィルタ回路では、出力端子２から出力される電圧Ｖｏｕｔは、入力端子１から入力される電圧Ｖｉｎの４倍になる。
【０１１５】
（Ｄ−２）第４の実施形態の効果
本実施形態によれば、入力信号に４倍の電圧利得を持たせることができる。
【０１１６】
これにより、入力換算雑音を低減して、フィルタ性能を改善することが可能である。
【０１１７】
（Ｆ）他の実施形態
第１の実施形態では、インダクタ部１２の最前段でループを構成している２個の電圧制御電流源について相互コンダクタンスをそれぞれ２倍、１／２倍にすることで、入力信号に２倍の電圧利得を持たせて出力するフィルタ回路について説明したが、このループを構成している２個の電圧制御電流源、または他のループを構成している２個の電圧制御電流源の相互コンダクタンスをそれぞれｍ倍、１／ｍ倍とすれば、ｍ倍の電圧利得が得られ、電圧利得が大きいほど入力換算雑音は小さくなる。ただし、ｍは１を含まない１以上の正の実数とする。
【０１１８】
また、第１の実施形態では、インダクタ部１２の１つのあるループを構成している２個の電圧制御電流源について相互コンダクタンスを変えることで、入力信号に電圧利得を持たせて出力するフィルタ回路について説明したが、複数のループを構成している電圧制御電流源について、それぞれの相互コンダクタンスをｍ倍、１／ｍ倍、次はｎ倍、１／ｎ倍…とすれば、ｍ×ｎ×…倍の電圧利得が得られ、電圧利得が大きいほど入力換算雑音は小さくなる。ただし、ｍ、ｎ、…は１を含まない正の実数、かつ、それらの積（ｍ×ｎ×…）は１を含まない１以上の正の実数とする。
【０１１９】
第２の実施形態では、４個の電圧制御電流源の相互コンダクタンスと２個の容量をそれぞれ１／２倍にすることで、入力信号に２倍の電圧利得を持たせて出力するフィルタ回路について説明したが、これらをそれぞれ１／ｋ倍とすれば、ｋ倍の電圧利得が得られ、電圧利得が大きいほど入力換算雑音は小さくなる。ただし、ｋは１を含まない１以上の正の実数とする。
【０１２０】
また、第２の実施形態では、インダクタ部２２内のＶ２以降の電圧が２倍になるような構成について説明したが、インダクタ部２２への入力であるＶ１、あるいはインダクタ部２２の出力であるＶ３以降の電圧が２倍になるように構成しても、同様な効果が得られる。
【０１２１】
第３の実施形態では、ループを構成している２個の電圧制御電流源３０７および３０８について相互コンダクタンスをそれぞれ５倍、１／５倍にすることで、入力信号に振幅制限をかけて出力するフィルタ回路について説明したが、利得を持たせる接点より前半で線形動作させ、後半で非線型動作させるなら、この２つ、あるいは他のループを構成している２個の電圧制御電流源の相互コンダクタンスをそれぞれｔ倍、１／ｔ倍としても、同様な効果が得られる。ただしｔは、１以上の正の実数とする。
【０１２２】
また、第３の実施形態では、第１の実施形態のフィルタ回路の構成を基本にして、ある接点で入力信号を増幅させるフィルタ回路について説明したが、第２の実施形態のフィルタ回路の構成を基本にして、ある接点で入力信号を増幅させる構成としても、同様な効果が得られる。
【０１２３】
なお、第１の実施形態では、インダクタ部１２から出力される電流ＩＭ２自体が入力される電流ＩＭ１の２倍になるのでインダクタ部１２の後段に位置する容量（Ｃ１２）などの値はそのままでも、最終的なフィルタ回路の出力電圧（Ｖｏｕｔ）を２倍にすることができるが、第２の実施形態の場合はインダクタ部２２から出力される電流ＩＭ４自体は入力される電流ＩＭ３と同じ値なので、インダクタ部２２の後段に位置する容量（Ｃ２２）などの値も、増幅率（例えば当該２倍）に依存して変更しなければ、最終的なフィルタ回路の出力電圧（Ｖｏｕｔ）を２倍にすることができない構成となっている。
【０１２４】
したがって、インダクタ部１２（または２２）と出力終端部１３（または２３）のあいだに、要素回路を挿入する場合、第１の実施形態に対応したフィルタ回路では、当該要素回路の特性は独立に設定することができるが、第２の実施形態に対応したフィルタ回路では、当該要素回路の特性は前記インダクタ部２２の増幅率に配慮した構成とする必要がある。
【０１２５】
なお、第１および第２の実施形態では、３次のπ型ＬＣラダー型フィルタ回路について説明したが、インダクタを含むフィルタ回路であれば、どのような次数のπ型およびＴ型のＬＣラダー型フィルタ回路についても同様な効果が得られる。
【０１２６】
第３の実施形態では、５次のπ型ＬＣラダー型フィルタ回路について説明したが、インダクタを含むフィルタ回路であれば、どのような次数のπ型およびＴ型のＬＣラダー型フィルタ回路についても同様な効果が得られる。
【０１２７】
さらに、第１、第２および第３の実施形態では、ＬＣラダー型フィルタ回路について説明したが、バイカッド型やステートバリアブル型などの他のフィルタ回路についても同様な効果が得られる。
【０１２８】
また、第１、第２および第３の実施形態では、抵抗両終端型のフィルタ回路について説明したが、入力終端抵抗のみが接続されているフィルタ回路、および出力終端抵抗のみが接続されているフィルタ回路についても同様な効果が得られる。
【０１２９】
なお、第１、第２および第３の実施形態では、ローパスフィルタ回路について説明したが、ハイパスフィルタ回路やバンドパスフィルタ回路などの他のフィルタ回路についても同様な効果が得られる。
【０１３０】
また、第１、第２および第３の実施形態では、片側接地（入力端子が１つしかないタイプ）の電圧制御電流源で構成したフィルタ回路について説明したが、差動型（入力端子が２つあるタイプ）の電圧制御電流源で構成したフィルタ回路についても同様な効果が得られる。
【０１３１】
さらに、第１〜第４の実施形態では、ループ回路（ループ）を構成する電圧制御電流源の数はすべて２つであったが、この数は必要に応じて、３つ以上としてもよい。
【０１３２】
【発明の効果】
以上に説明したように、本発明によれば、フィルタ回路の入力換算雑音を低減して、フィルタ性能を改善することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る回路図である。
【図２】第２の実施形態に係る回路図である。
【図３】第３の実施形態に係る回路図である。
【図４】電圧制御電流源の動作説明図である。
【図５】抵抗両終端型のＬＣラダー型フィルタ回路を示す回路図である。
【図６】図５の回路の等価回路を示す回路図である。
【図７】図５の回路の等価回路を示す回路図である。
【図８】電圧制御電流源に関する回路図である。
【図９】電圧制御電流源に関する回路図である。
【図１０】電圧制御電流源に関する回路図である。
【図１１】電圧制御電流源に関する回路図である。
【図１２】第４の実施形態に係る回路図である。
【図１３】電圧制御電流源の内部構成の一例を示す概略図である。
【符号の説明】
１…（フィルタ回路の）入力端子、２…（フィルタ回路の）出力端子、１１，２１…入力終端部、１２，２２…インダクタ部、１３，２３…出力終端部、１０１〜１０７、２０１〜２０７…電圧制御電流源、Ｐ１〜Ｐ３…接点、Ｃ１１〜Ｃ１３、Ｃ２２、Ｃ２３…容量、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧。
【発明の属する技術分野】
本発明はフィルタ回路に関し、例えば集積回路などに適用して好適なものである。
【０００２】
【従来の技術】
従来のアナログフィルタ回路について記載した文献としては、次の参考文献１〜３がある。
【０００３】
参考文献１：特開平６−１２０７７２号公報
参考文献２：特開平６−１６４３１４号公報
参考文献３：特開平１１−００４１３９号公報
このうち参考文献１は、消費電流の増加を抑制しつつ入力信号レンジの拡大したアクティブフィルタを提供することを目的としている。
【０００４】
また、参考文献２のアクティブフィルタ回路は、フィルタ回路のＳ／Ｎ比を改善し、入力換算雑音を抑制しようとするものである。
【０００５】
そして、参考文献３のフィルタ回路は、電圧制御電流源と複数のコンデンサから構成される抵抗両終端ＬＣ梯子型フィルタ回路において、終端抵抗動作を行う回路と直列リアクタンス動作を行う回路の接続点に形成される寄生容量による不要な時定数の発生を防止して、良好なフィルタ特性を得ようとするものである。
【０００６】
【発明が解決しようとする課題】
ところで、これら参考文献１〜３の内容をもとに、次のようなことが考えられる。
【０００７】
図５に示すような抵抗両終端型のＬＣラダー型フィルタ回路を集積化する場合、ＩＣ（集積回路）内部にインダクタを構成することが困難であることから、一般に、インダクタを電圧制御電流源と容量に置き換えることで実現している。また、終端抵抗についても前記電圧制御電流源と同一のものに置き換えることで、抵抗を一切使用しないフィルタ回路を構成することができる。
【０００８】
このような置き換えを行う理由は、抵抗は通常、ＩＣ製造時に温度特性や素子値のバラツキを持って形成され、ひとたび製造された後ではその温度特性や素子値のバラツキを調節することは不可能であるのに対し、調節端子付きの電圧制御電流源は、ＩＣ製造後でも、当該調節端子を用いて相互コンダクタンスを調節することが可能であるため、温度変動や素子値のバラツキがあってもフィルタ回路の特性を維持することが可能となるという大きな利点があるからである。
【０００９】
また、一般に、電圧制御電流源については、図８に示すように入力電圧Ｖｉｎと出力電流Ｉｏｕｔの関係から以下の式が成り立つ。ｇｍはその電圧制御電流源が持つ相互コンダクタンスである。
【００１０】
Ｉｏｕｔ＝Ｖｉｎ・ｇｍ …（１）
例えば、図５に示す３次のπ型抵抗両終端ＬＣラダー型ローパスフィルタ回路を電圧制御電流源と容量により構成する場合を考える。ただし、２つの終端抵抗Ｒ１１およびＲ１２の抵抗値は同じであるものとする。
【００１１】
図９は並列抵抗回路を電圧制御電流源で置き換えた回路の説明図である。図９において、入力電圧Ｖｒと入力電流Ｉｒの関係から以下の式が成り立つ。
【００１２】
Ｉｒ＝Ｖｒ／Ｒ −Ｉｒ＝Ｖｒ・（−ｇｍ） ∴ｇｍ＝１／Ｒ …（２）
図１０は並列インダクタ回路を電圧制御電流源と容量で置き換えた回路の説明図である。図１０において、入力電圧Ｖ１と入力電流Ｉ１の関係から以下の式が成り立つ。
【００１３】
Ｚ１＝Ｌｓ、Ｚｃ＝１／Ｃｓ
Ｉ１＝Ｖ１／Ｚ１＝Ｖ１／Ｌｓ Ｉａ＝Ｖ１・ｇｍ Ｉｂ＝Ｉａ・Ｚｃ・（−ｇｍ）＝−Ｉａ・ｇｍ／Ｃｓ
Ｉｌ＝−Ｉｂ＝Ｉａ・ｇｍ／Ｃｓ＝Ｖ１・ｇｍ＾２／Ｃｓ ∴Ｃ＝Ｌ・ｇｍ＾２ …（３）
ここで、Ｌｓ、ＣｓはインダクタンスＬと容量Ｃの伝達関数表現であり、「ｓ」は周波数ｆをより一般化したものに相当し、ｊ×２πｆを示す。また、ＺｃはコンデンサＣのインピーダンスを示し、「＾２」は、直前の文字の２乗を意味する。
【００１４】
図１１は直列インダクタ回路を電圧制御電流源と容量で置き換えた回路の説明図である。直列インダクタ回路は、図１０に示す２端子の並列インダクタ回路を４端子に変換させればよい。
【００１５】
図５において、入力側の終端抵抗Ｒ１１を並列抵抗にするために、入力信号を電圧から電流に変換すると図６に示す回路になる。従って、前記の並列抵抗回路および直列インダクタ回路を用いて、図５のローパスフィルタ回路を電圧制御電流源と容量により構成すると図７のようになる。入力終端部７１が図５のＲ１１に、インダクタ部７２がＬ１１に、出力終端部７３がＲ１２に相当する。
【００１６】
一般に、どのような素子（能動素子および受動素子）でも雑音を発生するから、上述した置き換えを行った結果として得られた回路では、電圧制御電流源自体が主たる雑音源となり得る。雑音には様々な要因が考えられるが、簡単のため、相互コンダクタンスがｇｍである電圧制御電流源の出力雑音Ｎｉには以下の関係式が成り立つものとする。
【００１７】
Ｎｉ＝４・ｋ・Ｔ・ｄＦ／ｇｍ …（４）
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｄＦは周波数帯域幅である。
【００１８】
図７のフィルタ回路７０における各電圧制御電流源の相互コンダクタンスは全て同じなので、このフィルタ回路７０における出力雑音Ｎ７は以下の式で表される。
【００１９】
Ｎ７＝√（７・Ｎｉ＾２）・√７・Ｎｉ≒２．６５・Ｎｉ …（５）
なお、ここでは、フィルタ回路７０内の電圧制御電流源はすべて均等に、出力雑音Ｎ７に影響するものと仮定している。したがって、当該Ｎ７の値は、フィルタ回路７０の結線には依存せず、フィルタ回路７０内に存在する電圧制御電流源の数のみに依存している。
【００２０】
フィルタ回路における入力換算雑音を向上させるには、フィルタ回路の入出力間で利得を持たせるのが有効であるが、図７のような構成のフィルタ回路では入力信号に利得を持たせて出力することができない。利得を持たせるために、このようなフィルタ回路の後段にアンプ回路を接続したとしても、フィルタ回路が通過する帯域の周波数成分の信号だけでなく、このフィルタ回路が発生する雑音も同じ利得分だけ増幅されてしまい、入力換算雑音の向上には効果がない。
【００２１】
【課題を解決するための手段】
かかる課題を解決するために、第１の本発明では、フィルタ回路において、（１）入力瑞子と、（２）入力端が前記入力端子に接続され、相互コンダクタンスをＭ（１を除く正の実数）とする第一の電圧制御電流源と、（３）入力端が前記第一の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第二の電圧制御電流源と、（４）入力端が前記第二の電圧制御電流源の出力端と接続され、相互コンダクタンスを２Ｍとする第三の電圧制御電流源と、（５）入力端が前記第三の電圧制御電流源の出力端と接続され、出力端が前記第三の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍ／２とする第四の電圧制御電流源と、（６）入力端が前記第三の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭとする第五の電圧制御電流源と、（７）入力端が前記第五の電圧制御電流源の出力端と接続され、出力端が前記第五の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍとする第六の電圧制御電流源と、（８）入力端が前記第六の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第七の電圧制御電流源と、（９）前記第七の電圧制御電流源の出力端に接続される出力端子と、有することを特徴とする。
また、第２の本発明では、フィルタ回路において、（１）入力端子と、（２）入力端が前記入力端子に接続され、相互コンダクタンスをＭ（１を除く正の実数）とする第一の電圧制御電流源と、（３）入力端が前記第一の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第二の電圧制御電流源と、（４）入力端が前記第二の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭとする第三の電圧制御電流源と、（５）入力端が前記第三の電圧制御電流源の出力端と接続され、出力端が前記第三の電圧制御電流源の入力端に接続され、相互コンタクタンスを−Ｍ／２とする第四の電圧制御電流源と、（６）入力端が前記第四の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭ／２とする第五の電圧制御電流源と、（７）入力端が前記第五の電圧制御電流源の出力端と接続され、出力端が前記第五の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍ／２とする第六の電圧制御電流源と、（８）入力端が前記第六の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍ／２とする第七の電圧制御電流源と、（９）前記第七の電圧制御電流源の出力端に接続される出力端子とを有することを特徴とする。
【００２２】
【発明の実施の形態】
（Ａ）実施形態
以下、本発明のフィルタ回路をローパスフィルタに適用した場合を例に、第１〜第４の実施形態について説明する。
【００２３】
第１の実施形態は、３次のπ型ＬＣラダー型フィルタ回路に関するものである。
【００２４】
（Ａ−１）第１の実施形態の構成
本実施形態のフィルタ回路の構成を図１に示す。
【００２５】
図１において、フィルタ回路は、入力端子１と、出力端子２と、入力終端部１１と、インダクタ部１２と、出力終端部１３と、接点Ｐ１〜Ｐ３とを備えている。
【００２６】
そして当該フィルタ回路のなかには、各部１１〜１３を構成する電圧制御電流源(すなわちトランスコンダクタンスアンプ)１０１〜１０７が設けられている。電圧制御電流源１０１〜１０７それぞれの相互コンダクタンスは、１０１および１０５がｇｍ、１０２、１０６および１０７が−ｇｍ、１０３が２・ｇｍ、１０４が−ｇｍ／２である。ここで、電圧制御電流源１０１〜１０７はすべて、１つの入力端子と１つの出力端子を備えた１入力１出力型のトランスコンダクタンスアンプである。
【００２７】
また、このように２倍にしたり半分にしたり等と、相互コンダクタンスを基準値ｇｍから変更する方法としては、バイポーラ型のトランジスタＴｒやＦＥＴ(電界効果トランジスタ)のチャネル幅を変化させたり、後述する調節端子６７Ａ（図１３参照）を使用することが考えられる。
【００２８】
例えば、当該チャネル幅を２倍にすると相互コンダクタンスｇｍは２倍になり、調節端子６７Ａに供給する制御信号(バイアス値)により、可変電流源６７の電流量を２倍にすると、相互コンダクタンスｇｍは２倍になる。
【００２９】
また、前記各電圧制御電流源１０１〜１０７の入力端子と出力端子には、入力端子にアルファベットの「Ａ」を付し、出力端子に「Ｂ」を付するという規則性で符号を付与してある。例えば、電圧制御電流源１０１の入力端子は１０１Ａで、出力端子は１０１Ｂである。
【００３０】
各電圧制御電流源１０１〜１０７の内部構成を図１３に示す。電圧制御電流源１０１〜１０７の内部構成は実質的に同じであるので、図１３には電圧制御電流源１０１を示したものとして説明する。
【００３１】
(Ａ−１−１)電圧制御電流源の内部構成
図１３において、電圧制御電流源１０１は、電流源６１と６２から構成される電流源部６０Ａと、ＦＥＴ６５，６６を主体とする差動増幅器６０Ｂと、調節端子６７Ａに供給する制御信号（制御電流または制御電圧）によって当該電圧制御電流源１０１の相互コンダクタンスｇｍを制御する制御部６０Ｃから構成されている。
【００３２】
具体的には、電流源６１と６２のそれぞれは、例えば、特性が等しく、ベース−エミッタ間電圧ＶＢＥの等しいＰＮＰ形トランジスタであってよく、その場合、電流源６１から供給される電流ＩＭ１と電流源６２から供給される電流ＩＭ２とは、当該ＰＮＰ形トランジスタのコレクタ電流Ｉｃに相当する。
【００３３】
もちろん必要ならば、電流源６１（または６２）を単一のトランジスタとせず、複数のトランジスタやダイオードを利用した高精度カレントミラーとしてもよい。
【００３４】
いずれにしても、電流源６１から出力される電流ＩＭ１の電流値と、電流源６２から出力される電流ＩＭ２の電流値は等しくなければならない。
【００３５】
当該電流源６１にはＦＥＴ６５のドレインＤ１が接続されており、前記電流源６２には接続点６４を介してＦＥＴ６６のドレインＤ２が接続されている。この接続点６４に接続された出力端子６４Ａが、前記出力端子１０１Ｂに相当する。
【００３６】
また、ＦＥＴ６５のゲートＧ１には入力端子６５Ａが接続されており、この入力端子６５Ａが、前記入力端子１０１Ａに相当する。
【００３７】
さらに、これら２つのＦＥＴ６５、６６のソースＳ１、Ｓ２は、可変電流源６７に接続されている。この可変電流源６７の電流ＩＭ３の電流値は、調節端子６７Ａに供給される制御信号ＳＢによって変化させることができる。
【００３８】
ＦＥＴ６５と６６は、特性のよくそろった、実質的に同一特性のＦＥＴによって構成される。
【００３９】
以上のように、電圧制御電流源１０１〜１０７の入力端子（１０１Ａなど）には、ＦＥＴのゲート（Ｇ１）が接続されているため、ほとんど電流が入力されることはなく、実質的に電圧だけが供給される。
【００４０】
そして、例えば、当該電圧によってドレイン電流ＩＤ１の値が増加すると、ＩＤ１とＩＭ３の差分（ＩＭ３−ＩＤ１）で与えられるＦＥＴ６６のドレイン電流ＩＤ２の値は減少するから、出力端子６４Ａから出力される電流ＩＯ１の値が増加すると共に、出力端子６４Ａから出力される電圧（ＦＥＴ６６のドレイン−ソース間電圧ＶＤＳ）は減少する。また、前記電圧によってＩＤ１の値が減少した場合には、各部はこれと逆の動作を行う。
【００４１】
なお、上述したように、前記調節端子６７Ａを利用することで、各電圧制御電流源１０１〜１０７は、温度変動や素子値のバラツキに対応した調整が可能で、期待通りの特性を維持することが可能である。
【００４２】
以上のような電圧制御電流源１０１〜１０７を７個備えた図１のフィルタ回路において、入力端子１は電圧制御電流源１０１の入力１０１Ａに接続される。電圧制御電流源１０１の出力１０１Ｂは電圧制御電流源１０２の入出力１０２Ａおよび１０２Ｂ、容量Ｃ１１の一方の電極、電圧制御電流源１０３の入力１０３Ａおよび電圧制御電流源１０４の出力１０４Ｂに接続される。
【００４３】
また、電圧制御電流源１０３の出力１０３Ｂは電圧制御電流源１０４の入力１０４Ａ、容量Ｃ１３の一方の電極、電圧制御電流源１０５の入力１０５Ａおよび電圧制御電流源１０６の出力１０６Ｂに接続される。
【００４４】
さらに、電圧制御電流源１０５の出力１０５Ｂは、電圧制御電流源１０６の入力１０６Ａ、容量Ｃ１２の一方の電極、電圧制御電流源１０７の入出力１０７Ａ、１０７Ｂおよび出力端子２に接続される。
【００４５】
なお、容量Ｃ１１〜Ｃ１３を前記一方の電極を電圧制御電流源（１０２など）の入力端子や出力端子に接続している点が、前記接点Ｐ１〜Ｐ３である。
【００４６】
また、接続容量Ｃ１１、Ｃ１２およびＣ１３の他方の電極（当該接点Ｐ１〜Ｐ３と反対側の電極）は、それぞれ接地される。
【００４７】
前述の図７に示したフィルタ回路７０との構成の相違は、インダクタ部１２における２つの電圧制御電流源１０３および１０４が持つ相互コンダクタンスの大きさのみである。
【００４８】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００４９】
（Ａ−２）第１の実施形態の動作
本実施形態のフィルタ回路の動作を、前記フィルタ回路７０と比較しながら説明する。
【００５０】
電圧制御電流源１０３の相互コンダクタンス（２・ｇｍ）が図７の電圧制御電流源７０３が持つ相互コンダクタンス(ｇｍ)の２倍になっているため、電圧制御電流源１０３の出力電流Ｉ３は前記電圧制御電流源７０３の出力電流Ｉ７３の２倍になる。
【００５１】
一方、本実施形態の容量Ｃ１３は図７のそれと同じ大きさであるので、インダクタ部１２の内部電圧Ｖ２は図７示したインダクタ部７２の内部電圧Ｖ７２の２倍になる。
【００５２】
また、電圧制御電流源１０４の相互コンダクタンス（−ｇｍ／２）は図７の電圧制御電流源７０４が持つ相互コンダクタンス（−ｇｍ）の１／２になっているが、Ｖ２がＶ７２の２倍になっているので、電圧制御電流源１０４の出力電流Ｉ４は電圧制御電流源７０４の出力電流Ｉ７４と同じ大きさになる。
【００５３】
すなわち入力終端部１１の各電圧制御電流源１０１、１０２の相互コンダクタンスおよび容量Ｃ１１の大きさが図７のそれらと全く同じであるので、インダクタ部１２の入力電圧Ｖ１も図７のインダクタ部７２の入力電圧Ｖ７１と同じ大きさになる。
【００５４】
以上から、インダクタ部１２における入力電圧と入力電流の関係については式（３）が成り立ち、インダクタ部１２はインダクタとしての見かけ上の値は図７のそれと変わらず、内部電圧Ｖ２を２倍にすると言える。
【００５５】
そして、電圧制御電流源１０５〜１０７の相互コンダクタンス（ｇｍ、−ｇｍ、−ｇｍ）が図７の電圧制御電流源７０５〜７０７のそれと同じ大きさであり、容量Ｃ１２の大きさも同じであるため、インダクタ部１２の出力電圧Ｖ３は図７のインダクタ部７２が出力する出力電圧Ｖ７３の２倍になり、出力端子２から出力される電圧Ｖｏｕｔは、入力端子１から入力される電圧Ｖｉｎの２倍になるのである。
【００５６】
ここで、相互コンダクタンスがｇｍである電圧制御電流源の出力雑音をＮｉとすると、式（４）から電圧制御電流源１０３の出力雑音はＮｉ／２、１０４の出力雑音は２・Ｎｉとなり、本フィルタ回路における出力雑音Ｎ１は以下のようになる。
【００５７】
Ｎ１＝√（５・Ｎｉ＾２＋（Ｎｉ／２）＾２＋（２・Ｎｉ）＾２）＝√（９．２５・Ｎｉ＾２）≒３．０４・Ｎｉ …（６）
式（５）と式（６）の値を比べてみると、本実施形態のフィルタ回路の出力雑音は、図７の利得を持たないフィルタ回路７０の出力雑音よりやや大きいが、入力換算雑音について比較すると、本フィルタ回路では利得が２倍あるため、入力換算雑音は式（６）から１．５２・Ｎｉと利得を持たない前記フィルタ回路７０に比べてかなり小さい。
【００５８】
なお、入力換算雑音とは一般に、増幅器の出力にあらわれる雑音電圧を当該増幅器の増幅率で割って得られる値のことである。
【００５９】
（Ａ−３）第１の実施形態の効果
以上のように、本実施形態によれば、１個の電圧制御電流源（１０３）が持つ相互コンダクタンスの大きさを２倍にするとともに、１個の電圧制御電流源（１０４）が持つ相互コンダクタンスの大きさを１／２にするだけで、フィルタの特性を変えることなく入力信号に２倍の電圧利得を持たせて出力させることができる。
【００６０】
これにより、入力換算雑音を低減して、フィルタ性能を改善することが可能である。
【００６１】
（Ｂ）第２の実施形態
以下では、本実施形態が第１の実施形態と相違する点についてのみ説明する。
【００６２】
第２の実施形態も、３次のπ型ＬＣラダー型フィルタ回路を例に取っている。
【００６３】
（Ｂ−１）第２の実施形態の構成
図２に本実施形態のフィルタ回路を示す。
【００６４】
図２において、当該フィルタ回路は、入力端子１と、出力端子２と、入力終端部２１と、インダクタ部２２と、出力終端部２３とを備えている。
【００６５】
そして当該フィルタ回路のなかには、各部２１〜２３を構成する電圧制御電流源２０１〜２０７が設けられている。電圧制御電流源２０１〜２０７それぞれの相互コンダクタンスは２０１および２０３がｇｍ、２０２が−ｇｍ、２０５がｇｍ／２、２０４、２０６および２０７が−ｇｍ／２である。
【００６６】
入力端子１は電圧制御電流源２０１の入力２０１Ａに接続され、当該電圧制御電流源２０１の出力２０１Ｂは電圧制御電流源２０２の入出力２０２Ａ、２０２Ｂ、容量Ｃ１１の一方の電極、電圧制御電流源２０３の入力２０３Ａおよび電圧制御電流源２０４の出力２０４Ｂに接続される。
【００６７】
また、電圧制御電流源２０３の出力２０３Ｂは電圧制御電流源２０４の入力２０４Ａ、容量Ｃ２３の一方の電極、電圧制御電流源２０５の入力２０５Ａおよび電圧制御電流源２０６の出力２０６Ｂに接続される。
【００６８】
そして電圧制御電流源２０５の出力２０５Ｂは電圧制御電流源２０６の入力２０６Ａ、容量Ｃ２２の一方の電極、電圧制御電流源２０７の入出力２０７Ａ、２０７Ｂおよび出力端子２に接続される。
【００６９】
なお、容量Ｃ１１、Ｃ２２およびＣ２３の他方の電極はそれぞれ接地される。
【００７０】
図７に示すフィルタ回路７０との構成の相違は、電圧制御電流源２０４〜２０７の相互コンダクタンスの大きさ、および容量Ｃ２２、Ｃ２３の大きさのみであり、各素子間の接続方法は全く同じである。また、Ｃ２２およびＣ２３の容量値はそれぞれＣ１２およびＣ１３の１／２である。
【００７１】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００７２】
（Ｂ−２）第２の実施形態の動作
第１の実施形態の場合と同様に、本実施形態のフィルタ回路の動作を、図７のフィルタ回路７０と比較しながら説明する。
【００７３】
電圧制御電流源２０３の相互コンダクタンスは図７の電圧制御電流源７０３のそれと同じ大きさであるため、電圧制御電流源２０３の出力電流Ｉ３は７０３の出力電流Ｉ７３と同じになるが、容量Ｃ２３の容量値はＣ１３の１／２であるので、インダクタ部２２の内部電圧Ｖ２は図７に示したインダクタ部７２の内部電圧Ｖ７２の２倍になる。
【００７４】
また、電圧制御電流源２０４の相互コンダクタンス（−ｇｍ／２）は図７の電圧制御電流源７０４が持つ相互コンダクタンス（−ｇｍ）の１／２になっているが、Ｖ２がＶ７２の２倍になっているので、電圧制御電流源２０４の出力電流Ｉ４は７０４の出力電流Ｉ７４と同じ大きさになる。
【００７５】
すなわち、入力終端部２１の各電圧制御電流源２０１，２０２の相互コンダクタンス（ｇｍ、−ｇｍ）および容量Ｃ１１の大きさが図７のそれらと全く同じであるので、インダクタ部２２の入力電圧Ｖ１も図７のインダクタ部７２の入力電圧Ｖ７１と同じ大きさになる。
【００７６】
以上から、インダクタ部２２における入力電圧と入力電流の関係ついては式（３）が成り立ち、インダクタ部２２はインダクタとしての見かけ上の値は図７のそれと変わらず、内部電圧Ｖ２を２倍にすると言える。
【００７７】
そして、電圧制御電流源２０５〜２０７の相互コンダクタンスが図７に示した電圧制御電流源７０５〜７０７が持つ相互コンダクタンスの１／２の大きさであり、容量Ｃ２２の大きさが容量Ｃ１２の１／２であるため、インダクタ部２２の出力電圧Ｖ３は図７に示したインダクタ部７２の出力電圧Ｖ７３の２倍になり、出力端子２から出力される電圧Ｖｏｕｔは、入力端子１から入力される電圧Ｖｉｎの２倍になるのである。
【００７８】
ここで、相互コンダクタンスがｇｍである電圧制御電流源の出力雑音をＮｉとしたときの本実施形態のフィルタ回路における出力雑音Ｎ２は式（４）から以下のようになる。
【００７９】
Ｎ２＝√（３・Ｎｉ＾２＋４・（２・Ｎｉ）＾２）＝√（１９・Ｎｉ＾２）≒４．３６・Ｎｉ …（７）
式（５）と式（７）の値を比べてみると、本実施形態のフィルタ回路の出力雑音は、図７の利得を持たないフィルタ回路７０の出力雑音より大きいが、入力換算雑音について比較すると、本フィルタ回路では利得が２倍あるため、入力換算雑音は式（７）から２．１８・Ｎｉと利得を持たないフィルタ回路７０に比べてかなり小さい。
【００８０】
（Ｂ−３）第２の実施形態の効果
以上のように、本実施形態によれば、４個の電圧制御電流源（２０４〜２０７）が持つ相互コンダクタンスの大きさ、および２個の容量の大きさを１／２にするだけで、フィルタの特性を変えることなく入力信号に２倍の電圧利得を持たせて出力させることができる。
【００８１】
これにより、入力換算雑音を低減して、フィルタ性能を改善することが可能である。
【００８２】
（Ｃ）第３の実施形態
以下では、本実施形態が第１の実施形態と相違する点についてのみ説明する。
【００８３】
第１の実施形態は３次のπ型ＬＣラダー型フィルタ回路であったが、本実施形態は、５次のπ型抵抗両終端ＬＣラダー型ローパスフィルタ回路である。
（Ｃ−１）第３の実施形態の構成
図３に本実施形態のフィルタ回路を示す。
【００８４】
図３において、当該フィルタ回路は、入力端子１と、出力端子２と、１１個の電圧制御電流源３０１〜３１１と、５つの容量Ｃ３１〜Ｃ３５とを備えている。
【００８５】
電圧制御電流源３０１〜３１１それぞれの相互コンダクタンスは３０１、３０３、３０５および３０９がｇｍ、３０２、３０４、３０６、３１０および３１１が−ｇｍ、３０７が５・ｇｍ、３０８が−ｇｍ／５である。
【００８６】
入力端子１は電圧制御電流源３０１の入力３０１Ａに接続される。電圧制御電流源３０１の出力３１Ｂは電圧制御電流源３０２の入出力３０２Ａ、３０２Ｂ、容量Ｃ３１の一方の電極、電圧制御電流源３０３の入力３０３Ａおよび電圧制御電流源３０４の出力３０４Ｂに接続される。
【００８７】
また、電圧制御電流源３０３の出力３０３Ｂは電圧制御電流源３０４の入力３０４Ａ、容量Ｃ３２の一方の電極、電圧制御電流源３０５の入力３０５Ａおよび電圧制御電流源３０６の出力３０６Ｂに接続される。
【００８８】
そして、電圧制御電流源３０５の出力３０５Ｂは電圧制御電流源３０６の入力３０６Ａ、容量Ｃ３３の一方の電極、電圧制御電流源３０７の入力３０７Ａおよび電圧制御電流源３０８の出力３０８Ｂに接続される。
【００８９】
当該電圧制御電流源３０７の出力３０７Ｂは電圧制御電流源３０８の入力３０８Ａ、容量Ｃ３４の一方の電極、電圧制御電流源３０９の入力３０９Ａおよび電圧制御電流源３１０の出力に接続される。
【００９０】
また、電圧制御電流源３０９の出力３０９Ｂは電圧制御電流源３１０の入力３１０Ａ、容量Ｃ３５の一方の電極、電圧制御電流源３１１の入出力３１１Ａ、３１１Ｂおよび出力端子２に接続される。
【００９１】
なお、容量Ｃ３１〜Ｃ３５の他方の電極はそれぞれ接地される。
【００９２】
以下、上記のような構成を有する本実施形態の動作について説明する。
【００９３】
（Ｃ−２）第３の実施形態の動作
図４に電圧制御電流源の入出力特性を示す。
【００９４】
抵抗やインダクタ等のパッシブ素子なら入力ダイナミックレンジに対する制限が無いが、主にトランジスタで構成される電圧制御電流源には電源電圧やバイアス電流等により、決まった入力ダイナミックレンジを持つ。図４において、電圧制御電流源への入力信号の電圧振幅がＶＬ〜ＶＨの範囲（入力ダイナミックレンジ：Ｖｄｒ）内なら電圧制御電流源は線形動作し、式（１）が成り立つので、入力電圧は比例的に電流変換されて出力される。
【００９５】
したがって一般的には、ＶＬ−ＶＨ間の中間電位ＶＭを中心に入力信号が入力される。もしも、電圧制御電流源に入力ダイナミックレンジを超える電圧振幅の信号が入力されると、この電圧制御電流源は非線型領域で動作することになり、入力電圧は比例的には電流変換されず、ある電流振幅Ｉｍａｘに制限されてしまう。
【００９６】
この点に着目し、本実施形態のフィルタ回路では、入力端子１から電圧Ｖｉｎが入力された場合、ある接点より入力端子側の各電圧制御電流源は常に線形動作し、その接点での電圧が電圧制御電流源の入力ダイナミックレンジを超える電圧に増幅されて、その接点より出力端子側の各電圧制御電流源は非線型動作するように、あるループを構成している２個の電圧制御電流源が持つ相互コンダクタンスの大きさを設定しておく。
【００９７】
つまり、その接点の後に接続される電圧制御電流源の入力ダイナミックレンジを超えるように積極的に電圧を増幅させるのである。本実施形態では、その接点をＶ１とし、２個の電圧制御電流源３０７および３０８が持つ相互コンダクタンスをそれぞれ５倍、１／５倍とした。
【００９８】
これによって、本実施形態のフィルタ回路の出力端子２から出力される電圧Ｖｏｕｔは、パルス信号のような振幅制限された電圧となる。
【００９９】
すなわち本フィルタ回路は、回路の前半部分で不要な周波数を遮断し、後半部分で出力信号に振幅制限をかけて出力するので、単なるフィルタ回路としての機能に加えて、リミッタ回路としての機能をも備え、アナログフィルタの多機能化をはかることができる。
【０１００】
ただし、本フィルタ回路への入力信号としては、電圧方向に意味を持たない信号、例えば周波数変調や位相変調された信号しか用いることができない。
【０１０１】
（Ｃ−３）第３の実施形態の効果
一般的なフィルタ回路では、内部に構成される全ての電圧制御電流源に対して線形動作をさせるため入力ダイナミックレンジをできるだけ広くとる必要があるが、本実施形態のフィルタ回路によれば、その必要がない。
【０１０２】
また、各電圧制御電流源の入力ダイナミックレンジを広くとる必要がないため、それらに入力されるバイアス電流も小さく抑えられる。
【０１０３】
さらに、本実施形態では、前述のフィルタ回路７０に比べて入力換算雑音も小さく、多機能である。
【０１０４】
(Ｄ）第４の実施形態
以下では、本実施形態が第１、第２の実施形態と相違する点についてのみ説明する。
【０１０５】
本実施形態は前述したフィルタ回路７０を改変したものである。
【０１０６】
(Ｄ−１）第４の実施形態の構成および動作
図１２に本実施形態のフィルタ回路を示す。
【０１０７】
図１２において、当該フィルタ回路は、入力端子１と、出力端子２と、入力終端部１１と、中間回路部８０と、出力終端部２３とを備えている。
【０１０８】
このうち、第１、第２の実施形態と同一の符号１，２，１１，２３を付した各構成要素の機能は、第１、第２の実施形態の対応構成要素と同じである。
【０１０９】
したがって、本実施形態の特徴は、中間回路部８０にある。
【０１１０】
中間回路部８０は、電圧制御電流源１０３、１０８、２０５，２０６と、容量Ｃ２３とを備えている。
【０１１１】
このうち電圧制御電流源１０３と１０８から構成されるループと、前記入力終端部１１の部分は、前述のフィルタ回路７０の部分Ａ（入力終端部７１と電圧制御電流源７０３，７０４から構成される部分）に対応し、内部電圧Ｖ２をフィルタ回路７０の２倍にする構成要素である。
【０１１２】
また、電圧制御電流源２０５と２０６から構成されるループと、前記出力終端部２３の部分は、前述のフィルタ回路７０の部分Ｂ（出力終端部７３と電圧制御電流源７０５，７０６と容量Ｃ１２から構成される部分）に対応し、内部電圧Ｖ２をフィルタ回路７０の２倍にする構成要素である。
【０１１３】
なお、容量Ｃ２３の大きさは、図２に示した容量Ｃ２３と同じである。
【０１１４】
このような構成によって、本実施形態のフィルタ回路では、出力端子２から出力される電圧Ｖｏｕｔは、入力端子１から入力される電圧Ｖｉｎの４倍になる。
【０１１５】
（Ｄ−２）第４の実施形態の効果
本実施形態によれば、入力信号に４倍の電圧利得を持たせることができる。
【０１１６】
これにより、入力換算雑音を低減して、フィルタ性能を改善することが可能である。
【０１１７】
（Ｆ）他の実施形態
第１の実施形態では、インダクタ部１２の最前段でループを構成している２個の電圧制御電流源について相互コンダクタンスをそれぞれ２倍、１／２倍にすることで、入力信号に２倍の電圧利得を持たせて出力するフィルタ回路について説明したが、このループを構成している２個の電圧制御電流源、または他のループを構成している２個の電圧制御電流源の相互コンダクタンスをそれぞれｍ倍、１／ｍ倍とすれば、ｍ倍の電圧利得が得られ、電圧利得が大きいほど入力換算雑音は小さくなる。ただし、ｍは１を含まない１以上の正の実数とする。
【０１１８】
また、第１の実施形態では、インダクタ部１２の１つのあるループを構成している２個の電圧制御電流源について相互コンダクタンスを変えることで、入力信号に電圧利得を持たせて出力するフィルタ回路について説明したが、複数のループを構成している電圧制御電流源について、それぞれの相互コンダクタンスをｍ倍、１／ｍ倍、次はｎ倍、１／ｎ倍…とすれば、ｍ×ｎ×…倍の電圧利得が得られ、電圧利得が大きいほど入力換算雑音は小さくなる。ただし、ｍ、ｎ、…は１を含まない正の実数、かつ、それらの積（ｍ×ｎ×…）は１を含まない１以上の正の実数とする。
【０１１９】
第２の実施形態では、４個の電圧制御電流源の相互コンダクタンスと２個の容量をそれぞれ１／２倍にすることで、入力信号に２倍の電圧利得を持たせて出力するフィルタ回路について説明したが、これらをそれぞれ１／ｋ倍とすれば、ｋ倍の電圧利得が得られ、電圧利得が大きいほど入力換算雑音は小さくなる。ただし、ｋは１を含まない１以上の正の実数とする。
【０１２０】
また、第２の実施形態では、インダクタ部２２内のＶ２以降の電圧が２倍になるような構成について説明したが、インダクタ部２２への入力であるＶ１、あるいはインダクタ部２２の出力であるＶ３以降の電圧が２倍になるように構成しても、同様な効果が得られる。
【０１２１】
第３の実施形態では、ループを構成している２個の電圧制御電流源３０７および３０８について相互コンダクタンスをそれぞれ５倍、１／５倍にすることで、入力信号に振幅制限をかけて出力するフィルタ回路について説明したが、利得を持たせる接点より前半で線形動作させ、後半で非線型動作させるなら、この２つ、あるいは他のループを構成している２個の電圧制御電流源の相互コンダクタンスをそれぞれｔ倍、１／ｔ倍としても、同様な効果が得られる。ただしｔは、１以上の正の実数とする。
【０１２２】
また、第３の実施形態では、第１の実施形態のフィルタ回路の構成を基本にして、ある接点で入力信号を増幅させるフィルタ回路について説明したが、第２の実施形態のフィルタ回路の構成を基本にして、ある接点で入力信号を増幅させる構成としても、同様な効果が得られる。
【０１２３】
なお、第１の実施形態では、インダクタ部１２から出力される電流ＩＭ２自体が入力される電流ＩＭ１の２倍になるのでインダクタ部１２の後段に位置する容量（Ｃ１２）などの値はそのままでも、最終的なフィルタ回路の出力電圧（Ｖｏｕｔ）を２倍にすることができるが、第２の実施形態の場合はインダクタ部２２から出力される電流ＩＭ４自体は入力される電流ＩＭ３と同じ値なので、インダクタ部２２の後段に位置する容量（Ｃ２２）などの値も、増幅率（例えば当該２倍）に依存して変更しなければ、最終的なフィルタ回路の出力電圧（Ｖｏｕｔ）を２倍にすることができない構成となっている。
【０１２４】
したがって、インダクタ部１２（または２２）と出力終端部１３（または２３）のあいだに、要素回路を挿入する場合、第１の実施形態に対応したフィルタ回路では、当該要素回路の特性は独立に設定することができるが、第２の実施形態に対応したフィルタ回路では、当該要素回路の特性は前記インダクタ部２２の増幅率に配慮した構成とする必要がある。
【０１２５】
なお、第１および第２の実施形態では、３次のπ型ＬＣラダー型フィルタ回路について説明したが、インダクタを含むフィルタ回路であれば、どのような次数のπ型およびＴ型のＬＣラダー型フィルタ回路についても同様な効果が得られる。
【０１２６】
第３の実施形態では、５次のπ型ＬＣラダー型フィルタ回路について説明したが、インダクタを含むフィルタ回路であれば、どのような次数のπ型およびＴ型のＬＣラダー型フィルタ回路についても同様な効果が得られる。
【０１２７】
さらに、第１、第２および第３の実施形態では、ＬＣラダー型フィルタ回路について説明したが、バイカッド型やステートバリアブル型などの他のフィルタ回路についても同様な効果が得られる。
【０１２８】
また、第１、第２および第３の実施形態では、抵抗両終端型のフィルタ回路について説明したが、入力終端抵抗のみが接続されているフィルタ回路、および出力終端抵抗のみが接続されているフィルタ回路についても同様な効果が得られる。
【０１２９】
なお、第１、第２および第３の実施形態では、ローパスフィルタ回路について説明したが、ハイパスフィルタ回路やバンドパスフィルタ回路などの他のフィルタ回路についても同様な効果が得られる。
【０１３０】
また、第１、第２および第３の実施形態では、片側接地（入力端子が１つしかないタイプ）の電圧制御電流源で構成したフィルタ回路について説明したが、差動型（入力端子が２つあるタイプ）の電圧制御電流源で構成したフィルタ回路についても同様な効果が得られる。
【０１３１】
さらに、第１〜第４の実施形態では、ループ回路（ループ）を構成する電圧制御電流源の数はすべて２つであったが、この数は必要に応じて、３つ以上としてもよい。
【０１３２】
【発明の効果】
以上に説明したように、本発明によれば、フィルタ回路の入力換算雑音を低減して、フィルタ性能を改善することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る回路図である。
【図２】第２の実施形態に係る回路図である。
【図３】第３の実施形態に係る回路図である。
【図４】電圧制御電流源の動作説明図である。
【図５】抵抗両終端型のＬＣラダー型フィルタ回路を示す回路図である。
【図６】図５の回路の等価回路を示す回路図である。
【図７】図５の回路の等価回路を示す回路図である。
【図８】電圧制御電流源に関する回路図である。
【図９】電圧制御電流源に関する回路図である。
【図１０】電圧制御電流源に関する回路図である。
【図１１】電圧制御電流源に関する回路図である。
【図１２】第４の実施形態に係る回路図である。
【図１３】電圧制御電流源の内部構成の一例を示す概略図である。
【符号の説明】
１…（フィルタ回路の）入力端子、２…（フィルタ回路の）出力端子、１１，２１…入力終端部、１２，２２…インダクタ部、１３，２３…出力終端部、１０１〜１０７、２０１〜２０７…電圧制御電流源、Ｐ１〜Ｐ３…接点、Ｃ１１〜Ｃ１３、Ｃ２２、Ｃ２３…容量、Ｖｉｎ…入力電圧、Ｖｏｕｔ…出力電圧。
Claims (4)
- 入力瑞子と、
入力端が前記入力端子に接続され、相互コンダクタンスをＭ（１を除く正の実数）とする第一の電圧制御電流源と、
入力端が前記第一の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第二の電圧制御電流源と、
入力端が前記第二の電圧制御電流源の出力端と接続され、相互コンダクタンスを２Ｍとする第三の電圧制御電流源と、
入力端が前記第三の電圧制御電流源の出力端と接続され、出力端が前記第三の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍ／２とする第四の電圧制御電流源と、
入力端が前記第三の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭとする第五の電圧制御電流源と、
入力端が前記第五の電圧制御電流源の出力端と接続され、出力端が前記第五の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍとする第六の電圧制御電流源と、
入力端が前記第六の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第七の電圧制御電流源と、
前記第七の電圧制御電流源の出力端に接続される出力端子と、
を有することを特徴とするフィルタ回路。 - 前記第二の電圧制御電流源と前記第三の電圧制御電流源との接続点と接地電位との間に接続される第一のキャパシタと、
前記第三の電圧制御電流源と前記第五の電圧制御電流源との接続点と接地電位との間に接続される第二のキャパシタと、
前記第五の電圧制御電流源と前記第七の電圧制御電流源との接続点と接地電位との間に接続される第三のキャパシタと、
をさらに有することを特徴とする請求項１に記載のフィルタ回路。 - 入力端子と、
入力端が前記入力端子に接続され、相互コンダクタンスをＭ（１を除く正の実数）とする第一の電圧制御電流源と、
入力端が前記第一の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍとする第二の電圧制御電流源と、
入力端が前記第二の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭとする第三の電圧制御電流源と、
入力端が前記第三の電圧制御電流源の出力端と接続され、出力端が前記第三の電圧制御電流源の入力端に接続され、相互コンタクタンスを−Ｍ／２とする第四の電圧制御電流源と、
入力端が前記第四の電圧制御電流源の出力端と接続され、相互コンダクタンスをＭ／２とする第五の電圧制御電流源と、
入力端が前記第五の電圧制御電流源の出力端と接続され、出力端が前記第五の電圧制御電流源の入力端に接続され、相互コンダクタンスを−Ｍ／２とする第六の電圧制御電流源と、
入力端が前記第六の電圧制御電流源の出力端と接続されるとともに出力端と入力端とが接続され、相互コンダクタンスを−Ｍ／２とする第七の電圧制御電流源と、
前記第七の電圧制御電流源の出力端に接続される出力端子と
を有することを特徴とするフィルタ回路。 - 前記第二の電圧制御電流源と前記第三の電圧制御電流源との接続点と接地電位との間に接続される第一のキャパシタと、
前記第三の電圧制御電流源と前記第五の電圧制御電流源との接続点と接地電位との間に接続される第二のキャパシタと、
前記第五の電圧制御電流源と前記第七の電圧制御電流源との接続点と接地電位との間に接続される第三のキャパシタと、
をさらに有することを特徴とする請求項３に記載のフィルタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152493A JP4485016B2 (ja) | 2000-05-24 | 2000-05-24 | フィルタ回路 |
| US09/860,457 US7009446B2 (en) | 2000-05-24 | 2001-05-21 | Active filter circuit with reduced noise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000152493A JP4485016B2 (ja) | 2000-05-24 | 2000-05-24 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332959A JP2001332959A (ja) | 2001-11-30 |
| JP4485016B2 true JP4485016B2 (ja) | 2010-06-16 |
Family
ID=18657912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000152493A Expired - Fee Related JP4485016B2 (ja) | 2000-05-24 | 2000-05-24 | フィルタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7009446B2 (ja) |
| JP (1) | JP4485016B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3308508B2 (ja) * | 1999-06-15 | 2002-07-29 | 松下電器産業株式会社 | 梯子型フィルタ、アナログイコライザおよび信号再生システム |
| JP4127259B2 (ja) * | 2004-09-30 | 2008-07-30 | 日本電気株式会社 | 電源ノイズ低減回路およびその低減方法 |
| FR2878665B1 (fr) * | 2004-11-30 | 2007-05-25 | St Microelectronics Rousset | Circuit amplificateur a transconductance a gain negatif |
| TWI281317B (en) * | 2005-03-07 | 2007-05-11 | Sunplus Technology Co Ltd | Self DC-bias high frequency logic gate, NAND gate, and NOR gate using the same |
| FR2895846A1 (fr) * | 2005-12-30 | 2007-07-06 | St Microelectronics Sa | Procede de controle du rapport des facteurs d'amplification de deux amplificateurs lineaires, et dispositif correspondant. |
| EP1806842B1 (fr) * | 2005-12-30 | 2009-09-02 | Stmicroelectronics SA | Circuit de filtrage à transconductance, en particulier pour un téléphone cellulaire |
| US7610029B2 (en) * | 2006-03-31 | 2009-10-27 | Broadcom Corporation | Method for active Gm-C filter gain control |
| US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
| US8001434B1 (en) | 2008-04-14 | 2011-08-16 | Netlist, Inc. | Memory board with self-testing capability |
| CN101813784B (zh) * | 2010-04-08 | 2012-05-30 | 无锡大禹科技有限公司 | 辐射信号传感器 |
| JPWO2013008925A1 (ja) * | 2011-07-13 | 2015-04-27 | 国立大学法人北海道大学 | アクティブコモンモードフィルタ |
| CN108702096B (zh) * | 2015-12-22 | 2022-01-11 | 色玛图尔公司 | 用于加热工件的具有高度稳定输出的高频电源系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8513329D0 (en) * | 1985-05-28 | 1985-07-03 | Secr Defence | Transconductors |
| US5384501A (en) * | 1990-06-15 | 1995-01-24 | Kabushiki Kaisha Toshiba | Integration circuit including a differential amplifier having a variable transconductance |
| JPH06120772A (ja) | 1992-10-01 | 1994-04-28 | Toshiba Corp | アクティブフィルタ |
| JP3207277B2 (ja) | 1992-11-20 | 2001-09-10 | 株式会社東芝 | アクティブフィルタ回路 |
| US5625317A (en) * | 1994-08-08 | 1997-04-29 | Texas Instruments Incorporated | Tuning method for integrated continuous-time filters |
| JP3874887B2 (ja) | 1997-06-12 | 2007-01-31 | 松下電器産業株式会社 | フィルタ回路 |
-
2000
- 2000-05-24 JP JP2000152493A patent/JP4485016B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-21 US US09/860,457 patent/US7009446B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010048342A1 (en) | 2001-12-06 |
| JP2001332959A (ja) | 2001-11-30 |
| US7009446B2 (en) | 2006-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4485016B2 (ja) | フィルタ回路 | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| DE3725323A1 (de) | Volldifferential-, cmos-operations-leistungsverstaerker | |
| US5345190A (en) | Modular low voltage filter with common mode feedback | |
| JPH04211508A (ja) | 積分回路 | |
| JP2004343373A (ja) | アクティブインダクタンス回路及び差動アンプ回路 | |
| Pérez-Bailón et al. | A 0.18 μm CMOS widely tunable low pass filter with sub-hz cutoff frequencies | |
| JPH04330817A (ja) | 集積フィルタ回路 | |
| Buakaew et al. | High quality-factor shadow bandpass filters with orthogonality to the characteristic frequency | |
| US5912587A (en) | Active filter stack | |
| WO1995034953A1 (fr) | Amplificateur accorde | |
| Muñoz et al. | Two new VHF tunable CMOS low-voltage linear transconductors and their application to HF gm-C filter design | |
| US5099155A (en) | Active element filter network | |
| Singh et al. | A current tunable mixed mode ZC-CCTAs based resistor less universal filter | |
| Chen et al. | CCCCTA-based resistorless voltage and current mode quadrature oscillator | |
| EP0049997B1 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| Karami et al. | Analysis and design of 4-path filter using gyrator based complex impedance | |
| AbuShawish et al. | Digitally programmable gain and tunable band-width DPOTA based bio-medical amplifier | |
| US20060186951A1 (en) | Low noise lowpass filter | |
| CN113555202B (zh) | 一种可调节差分有源电感电路 | |
| JP3625526B2 (ja) | 同調増幅器 | |
| JP3628402B2 (ja) | 同調増幅器 | |
| Sharan et al. | Low-voltage CCII+ Cells-based Tunable, Variable Gain Instrumentation Amplifier for Sub-Audio Frequency Signal Processing | |
| D’Amico et al. | A 4th-order 100 μA Diode-RC-based filter with 5 dBm-IIP3 at 24 MHz cut-off frequency | |
| Ramasamy et al. | VLSI implementation of a digitally tunable gm-c filter with double CMOS pair |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |