JP4493779B2 - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法 Download PDFInfo
- Publication number
- JP4493779B2 JP4493779B2 JP2000022022A JP2000022022A JP4493779B2 JP 4493779 B2 JP4493779 B2 JP 4493779B2 JP 2000022022 A JP2000022022 A JP 2000022022A JP 2000022022 A JP2000022022 A JP 2000022022A JP 4493779 B2 JP4493779 B2 JP 4493779B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- silicon
- atomic
- silicon oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
- H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0478—Apparatus for manufacture or treatment the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
- H10D30/6721—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having lightly-doped extensions consisting of multiple lightly doped zones or having non-homogeneous dopant distributions, e.g. graded LDD
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Electroluminescent Light Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、画素部と駆動回路を同一の基板に設けたアクティブマトリクス型の液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装置に代表される電気光学装置、そのような電気光学装置を部品として搭載した電子機器、半導体回路は全て半導体装置である。
【０００３】
【従来の技術】
ガラスなどの絶縁基板上に形成された半導体薄膜を用いた薄膜トランジスタ（TFT）が開発されている。半導体薄膜材料には、非晶質シリコン膜、非晶質シリコン膜をレーザーアニール法や熱アニール法などで結晶化させた結晶質シリコン膜などが用いられている。中でも、結晶質シリコン膜を活性層に用いたTFTはその高い電界移動度から電流駆動能力が高く、そのため微細加工が可能となり画素部の高開口率化が図れるようになった。
【０００４】
このようなTFTはICや電気光学装置のような電子デバイスに広く応用され、例えば画素のスイッチング素子や駆動回路に適用したアクティブマトリクス型の表示装置に用いられている。TFT基板にはバリウムホウケイ酸ガラスやアルミノホウケイ酸などのガラス基板が代表的に用いられている。ガラス基板は石英基板と比較して耐熱性には劣るものの安価で大面積基板を容易に製造できる利点があるため、大画面かつ安価な表示装置の実現が可能となる。
【０００５】
ガラス基板中、例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス中にはナトリウム（Na）などアルカリ金属元素などの不純物が微量ながら含まれており、ガラス基板から活性層へ不純物イオンが侵入することによりTFTの電気特性が変動する。この電気特性の変動を防ぐため、TFTを形成するガラス基板表面に酸化シリコン膜や窒化シリコン膜あるいは酸化窒化シリコン膜などからなる下地層（ブロッキング層）を形成していた。
【０００６】
また、下地膜として窒化シリコン膜を基板側、酸化シリコン膜を活性層側に設けた積層膜を用いると、TFT特性の安定性向上に効果があることが知られている。
【０００７】
トップゲート型TFTの場合、チャネル形成領域が下地膜に接しているためTFT特性は下地膜の膜質により大きく影響される。
【０００８】
【発明が解決しようとする課題】
TFTのゲート電極に電圧を印加すると活性層に電界が形成され、ガラス基板中の不純物イオンは活性層側へと引き寄せられる。そのため、下地膜の膜質によっては不純物イオンが下地膜を通して活性層やゲート絶縁膜に侵入し、それに伴いTFTの電気特性の変動が生じ信頼性の低下につながる問題が生じる。
【０００９】
下地膜としての窒化シリコン膜は不純物イオンのブロッキング効果が高いという長所があるがTFT特性に影響を与えるトラップ準位が多いという短所があり、さらに、内部応力が大きいので活性層と界面を形成すると歪みを与えVth（閾値電圧）のネガティブシフトやS値（サブスレッショルド定数）の増大といったTFT特性の低下を引き起こす。また、下地膜としての酸化シリコン膜は窒化シリコン膜よりもバンドギャップが広い、絶縁性が高い、トラップ準位が低いという長所があるが、水分が吸着しやすい、不純物イオンのブロッキング効果が低いという短所がある。酸化窒化シリコン膜の場合、膜中の窒素濃度及び酸素濃度によってその性質は異なり、不純物イオンのブロッキング効果を高めるには膜中の窒素濃度を増加させ膜を緻密化させる必要がある。しかし、酸化窒化シリコン膜中の窒素濃度を増加させると窒化シリコン膜と同様の欠点が生じる。
【００１０】
さらに、下地膜として固定電荷を多量に含む膜を活性層に接触させた場合、この下地膜と活性層の界面でトラップ準位が形成されTFT特性の低下を招いてしまう。一般的に、膜中の窒素濃度が高くなると固定電荷が多くなる。
【００１１】
また、窒化シリコン膜と酸化シリコン膜を積層する場合、それぞれ構成元素が異なるためそれぞれ専用の成膜室が必要であった。この場合、基板搬送時に基板が冷えることにより成膜室の温度が低下してしまうため、基板温度を低下させないための予備加熱が必要となる。この予備加熱時間が処理時間の増大につながっていた。
【００１２】
本発明は上記問題点を解決するための技術であり、TFT特性の安定性および信頼性向上、生産性に優れた下地膜、およびその作製方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記問題点を解決するために本発明は、プラズマCVD法でSiH4、N2O、H2を用いて酸化窒化シリコン膜を作製し、この膜をTFTの下地に適用する。作製される酸化窒化シリコン膜の特性は、主にN2OとH2の流量を変化させて制御する。H2の流量の増加により膜中の水素濃度と窒素濃度を上記範囲内において増加させることができる。また、N2Oの流量の増加により膜中の水素濃度と窒素濃度が減少し酸素濃度を高くすることができる。一方、H2とN2Oのガス流量比のみを変化させてもシリコンの濃度は殆ど変化しない。これにより、窒化シリコン膜の長所が現れる膜質を示す組成の酸化窒化シリコン膜を基板側に、酸化シリコン膜の長所が現れる膜質を示す組成の酸化窒化シリコン膜を活性層側に、連続的に組成を変化させて形成することができ、窒化シリコン膜及び酸化シリコン膜の両者の長所を活かした良質の下地膜が作製できる。また、前記膜質を示す酸化窒化シリコン膜はガス流量比を変えるのみで成膜法が同じであるため、同一成膜室での成膜が可能となりそれにより生産性が向上する。
【００１４】
具体的には、SiH4、N2O、H2の流量比がXh=0.5〜5（Xh=H2/SiH4+N2O）Xg=0.94〜0.97（Xg=N2O/SiH4+N2O）の範囲で形成する酸化窒化シリコン膜と、Xh=0（Xh=H2/SiH4+N2O）、Xg=0.97〜0.99（Xg=N2O/SiH4+N2O）の範囲で形成する酸化窒化シリコン膜とを形成し、それらの酸化窒化シリコン膜を使い分ける。
【００１５】
プラズマCVD法で酸化窒化シリコン膜を作製する時に、SiH4とN2Oの混合ガスにH2を添加することで、SiH4から分解して生成されたラジカルが気相中（反応空間中）でポリマー化をするのを防ぎ、パーティクルの生成を無くすことができる。また、膜の成長表面において、水素ラジカルによる表面吸着水素の引き抜き反応により過剰な水素が膜中へ取り込まれるのを防止することができる。このような作用は膜堆積時の基板温度と密接な相関があり、基板温度を300〜400℃、好ましくは400℃にすることによりその作用を得ることができる。その結果、欠陥密度の少ない緻密な膜を形成することを可能とし、膜中に含まれる微量の水素は格子歪みを緩和する作用として有効に働く。水素を分解して水素ラジカルの発生密度を高めるには、グロー放電を発生させるための高周波電源周波数13.56〜120MHz、好ましくは27〜60MHzの範囲とし、放電電力密度0.1〜1W/cm2とする。
【００１６】
上記の作製条件を採用することにより、本発明に適用される酸化窒化シリコン膜の組成は、窒素濃度が0.5atomic%以上10atomic%未満、水素濃度が0.5atomic%以上5atomic%未満、酸素濃度が50atomic%以上70atomic%未満となるようにする。
【００１７】
本発明の特徴は、酸化窒化シリコン膜でＴＦＴの下地膜を形成する場合において、少なくとも、下地膜の基板側と活性層側とでその組成を異ならせ、相対的に前者の方が膜中窒素濃度及び水素濃度が高く酸素濃度が低くなるようにする。
【００１８】
例えば、下地膜の基板と接する第1層目を窒素濃度7〜10atomic%、水素濃度が2〜3atomic%、酸素濃度が52〜55atomic%の酸化窒化シリコン膜で形成し、活性層接する第2層目を窒素濃度1〜2atomic%、水素濃度0.5〜2atomic%、酸素濃度が62〜65atomic%の酸化窒化シリコン膜で形成し、階段状の濃度勾配を設ける。或いは、上記のように第1層目と第2層目との明確な区別を無くし、組成を連続的に変化させても良い。
【００１９】
酸化窒化シリコン膜の作製にはプラズマ装置の構成は容量結合型の平行平板方式のものを用いる。その他にも誘導結合型の方式や電子サイクロトロン共鳴など磁場のエネルギーを援用したプラズマCVD装置を用いても良い。酸化窒化シリコン膜はSiH4、N2Oガスを用い、さらにH2を添加して組成を変化させることができる。プラズマ形成時の圧力は10〜133Pa（好ましくは20〜40Pa）、高周波電力密度0.2〜1W/cm2（好ましくは0.3〜0.5 W/cm2）、基板温度200〜450℃（好ましくは300〜400℃）、高周波電源の発振周波数は10〜120MHz（好ましくは27〜60MHz）で形成する。
【００２０】
表1には3種類の作製条件が記載されている。条件＃210はSiH4とN2Oから作製する酸化窒化シリコン膜の作製条件である。一方、＃211と＃212はSiH4とN2OにH2を添加したときの作製条件であり、添加するH2流量を変化させたものである。本明細書ではSiH4とN2Oから作製する酸化窒化シリコン膜を酸化窒化シリコン膜（A）と表記し、SiH4とN2OにH2から作製する酸化窒化シリコン膜を酸化窒化シリコン膜（B）と表記する。酸化窒化シリコン膜（A）はSiH4、N2O、H2の流量比がXh=0（Xh=H2／SiH4＋Ｎ2Ｏ）、Xg=0.97〜0.99（Xg=N2O／SiH4＋N2O）の範囲で形成し、酸化窒化シリコン膜（B）はSiH4、N2O、H2の流量比がXh=0.5〜5（Xh=H2／SiH4＋N2O）、Xg=0.94〜0.97（Xg=N2O／SiH4＋N2O）の範囲で形成する。
【００２１】
また、表1には酸化窒化シリコン膜の成膜前に実施する前処理条件について記載されている。この前処理は必須なものではないが、酸化窒化シリコン膜特性の再現性やTFTに応用した場合におけるその特性の再現性を高めるために有用である。
【００２２】
【表１】
【００２３】
表1を参照すると前処理条件は水素を200SCCM導入し、圧力20Pa、高周波電力0.2W/cm2でプラズマを生成して2分間処理する。また、水素を100SCCMと酸素を100SCCM導入して同様にプラズマを生成して処理しても良い。また、表には記載しないがN2Oと水素を導入して圧力10〜70Pa、高周波電力密度0.1〜0.5 W/cm2で数分間処理しても良い。このような前処理のとき基板温度は300〜450℃、好ましくは400℃とすれば良い。前処理の効果は基板上の被堆積表面をクリーニングする作用や、被堆積表面に水素を吸着させ一時的に不活性化させることで、その後堆積される酸化窒化水素化シリコン膜の界面特性を安定化させる作用がある。また、酸素やN2Oを同時に導入することにより被堆積表面の最表面およびその近傍を酸化させ、界面準位密度を低減させるなどの好ましい作用がある。
【００２４】
具体的には、酸化窒化水素化シリコン膜（B）の成膜条件は、#211の条件でSiH4を5SCCM、N2Oを120SCCM、水素を500SCCM、高周波電力密度0.4W/cm2とし、基板温度400℃で作製した。高周波電源周波数は10〜120MHz、好ましくは27〜60 MHzが適用され得るが、ここでは60 MHzとした。また、#212の条件では、#211の条件に対して水素の流量を125SCCMとして作製した。それぞれのガスの流量は、その絶対値を限定するものではなく流量比に意味を持っている。Xh=［H2］／（［SiH4］＋［N2O］）とすると、Xhは0.1〜7の範囲とすれば良い。また、前述のように、Xg=［N2O］／（［SiH4］＋［N2O］）とすると、Xgは0.90〜0.99の範囲とすれば良い。また、酸化窒化シリコン膜（A）の成膜条件は#210の条件である。
【００２５】
このような条件で作製した酸化窒化シリコン膜の代表的な特性を表2に示す。表2には、ラザフォード・バックスキャッタリング・スペクトロメトリー（Rutherford Backscattering Spectrometry：以下、RBSと省略して記す。使用装置 システム；3S−R10、加速器；NEC3SDH pelletron エンドステーション；CE＆A RBS−400）から求めた水素（H）、窒素（N）、酸素（O）、シリコン（Si）の組成と密度を示す。
【００２６】
【表２】
【００２７】
表2の結果では、成膜時にH2を添加することで膜中に含まれる水素の濃度が増加している。これに伴い酸素や窒素の含有量も変化している。酸化窒化シリコン膜（A）ではSiに対するOの比が1.9（許容範囲として1.7〜2）であり、Siに対するNの比が0.04（許容範囲として0.02〜0.06）である。これに対し酸化窒化シリコン膜（B）の組成は、成膜時に添加するH2の流量で変化するものの、Siに対するOの比が1.6（許容範囲として1.4〜1.8）程度であり、Siに対するNの比が0.14〜0.18（許容範囲として0.05〜0.5）であり、Siに対してOの割合が低下し、窒素の割合が増加している。
【００２８】
窒素含有量の増加は膜の密度の増加と対応しており、酸化窒化シリコン膜（A）の6.5atoms/cm3から、酸化窒化シリコン膜（B）では7.1atoms/cm3に増加し緻密化している。このような密度の変化はフッ化水素アンモニウム（NH4HF2）を7.13%とフッ化アンモニウム（NH4F）を15.4%含む混合溶液（ステラケミファ社製、商品名LAL500）の20℃におけるエッチング速度からも、酸化窒化シリコン膜（A）で120nm/minであるのに対し、酸化窒化シリコン膜（B）では63〜105nm/minであることから、窒素含有量の増加とともに膜が緻密化していくといえる。このことは、緻密で硬い膜は基板からの不純物のブロッキング性が高いことから酸化窒化シリコン膜（B）を基板側に設けることは有効であるということを示している。
【００２９】
さらに、内部応力で比較すると、酸化窒化シリコン膜（A）は−4.26×108Paの圧縮応力であるものが熱処理（500℃、1時間＋550℃、4時間：結晶化の工程における処理条件と同等なもの）でが−7.29×106Paに大きく変化する。一方、酸化窒化シリコン膜（B）は2.31×108Paの引張り応力であり熱処理を施しても殆ど変化しない。熱処理により内部応力が変化する現象は膜の構造変化や組成変化と関連付けて考慮することができ、酸化窒化シリコン膜（B）の熱的安定性が良いといえる。
【００３０】
以上のように、酸化窒化シリコン膜の特性について代表的な例を示した。勿論、本発明に適用し得る絶縁膜としての酸化窒化シリコン膜は表1、2で示したものに限定されるものではない。酸化窒化シリコン膜（A）の組成は、TFTに代表される半導体装置に適した下地膜として適した絶縁膜の組成は、窒素濃度1〜2atomic%、水素濃度0.5〜2atomic%、酸素濃度62〜65atomic%とする。酸化窒化シリコン膜（B）の組成は、窒素濃度7〜10atomic%、水素濃度2〜3atomic%、酸素濃度52〜55atomic%とする。さらに、酸化窒化シリコン膜（A）の密度は6×1022以上7×1022atoms/cm3未満とし、酸化窒化シリコン膜（B）の密度は7×1022以上8×1022atoms/cm3未満とする。上述のフッ化水素アンモニウム（NH4HF2）をとフッ化アンモニウム（NH4F）を含む混合溶液によるエッチング速度は、酸化窒化シリコン膜（A）で110〜130nm/minとし、酸化窒化シリコン膜（B）で60〜110nm/minとする。
【００３１】
【発明の実施の形態】
本実施形態でTFTに代表される半導体装置に適した下地膜の作製方法について説明する。
【００３２】
酸化窒化シリコン膜（A）と酸化窒化シリコン膜（B）をTFTの下地膜に適用する例を示す。図1（A）はトップゲート型のTFTの構成について示したものである。基板１１上に下地膜（または、ブロッキング層ともいう）１２が形成され、その上に島状半導体層１３が形成されている。島状半導体層は非晶質半導体、結晶質半導体いずれの材料であっても良い。下地膜１２は島状半導体層１３の下面に接して形成されることになる。
【００３３】
下地膜１2は、膜厚方向に対して酸化窒化シリコン膜（A）から酸化窒化シリコン膜（B）に連続的または階段状に組成が変化する構成とする。図1（B）、（C）は酸化窒化シリコン膜の水素と窒素の組成を示すグラフである。上記構成の一例として、図１（B）に示すように酸化窒化シリコン膜（B）を島状半導体層に接して形成し、その上に酸化窒化シリコン膜（A）を形成する。または、図1（C）に示すように島状半導体層側から酸化窒化シリコン膜（Ｂ）から酸化窒化シリコン膜（Ａ）に連続的に組成を変化させても良い。
【００３４】
上記のように酸化窒化シリコン膜（A）と酸化窒化シリコン膜（B）を積層または連続的に組成を変化させることで、TFTの特性を安定化させることができる。具体的にはVthのシフトを防ぎ、熱的安定性による変動を防ぐことができる。
【００３５】
図2は酸化窒化シリコン膜（A）と（B）を形成して、本発明の構成を得るのに適した装置の一例を示している。図2（A）に示すプラズマCVD装置は、ロード／アンロード室２０１、搬送室２０２、成膜室２０３を備えた装置である。各部屋は仕切弁２０４、２０５で分離されている。各部屋には真空ポンプなどを備えた減圧手段２１２ａ〜２１２ｃがそれぞれ接続している。ロード／アンロード室２０１には基板２０７と該基板を保持するカセット２０６があり、搬送室２０２に設けた搬送手段２０８により反応室２０３へ移送される。反応室２０３にはプラズマ発生手段２０９、基板加熱手段２１０、ガス供給手段２１１が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。ガス供給手段２１１はSiH4、N2O、H2、O2などのガスが流量を制御して供給できるようになっている。
【００３６】
反応室は1室のみの構成であるが、酸化窒化シリコン膜（A）と（B）はSiH4、N2O、H2の供給量や、高周波電力、反応圧力の制御ができるので同じ反応室で連続して形成することができる。むしろ、基板のサイズが大型化した場合には設置する床面積を小さくすることが可能となり省スペース化に寄与する。
【００３７】
図２（B）に示す装置の構成は、ロード室２２０、アンロード室２２１、共通室２２２があり、共通室２２２の中に反応室２２３〜２２５が設けられた構成である。ロード室２２０、アンロード室２２１はそれぞれ基板２３６、２３８とそれを保持するカセット２３５、２３７が備えられ、仕切弁２２６、２２７で共通室と分離されている。ロード室２２０から搬送手段２３３により搬出された基板は反応室２２３〜２２５のいずれの部屋にもセットすることが可能である。
【００３８】
反応室２２３〜２２５にはプラズマ発生手段２４０、基板加熱手段２４１、ガス供給手段２３９が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。それぞれの反応室には仕切弁２３０ａ〜２３２ａ、２３０ｂ〜２３２ｂが設けられ、真空ポンプなどを備えた減圧手段３４２により個別に圧力が制御できる。従って、成膜条件をそれぞれ個別に制御して膜の堆積をすることが可能である。または、それぞれの反応室で同時に、或いは並列して膜を形成することも可能であり生産性の向上を図ることもできる。
【００３９】
酸化窒化シリコン膜（A）と（B）はSiH4、N2O、H2の供給量や、高周波電力、反応圧力の制御できるので同じ反応室で連続して形成することができ、上記膜の2層構造としても良いし、ガスの供給量を成膜時間と共に変化させて組成を連続的に変化させても良い。いずれにしても、図2（B）の装置の構成は生産性の向上に寄与する。
【００４０】
【実施例】
［実施例１］
本発明を利用した酸化窒化シリコン膜と半導体膜（本実施例では結晶質シリコン膜）とを作製する工程について説明する。以下、図3を用いて本実施例を示す。
【００４１】
本実施例では、図１７に示す枚葉式のプラズマＣＶＤ装置（基板搬送室１７１１、ロードロック室１７１２、１７１３、第１の成膜チャンバー１７１４、第２の成膜チャンバー１７１５、ゲート弁１７１６〜１７１９等を備えた）を用いた。
【００４２】
まず、ロードロック室１７１２のカセット１７２１に基板３０１をセットする。基板３０１にはコーニング社の７０５９ガラス基板や#１７３７ガラス基板に代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。このようなガラス基板には微量ではあるが、ナトリウムなどのアルカリ金属元素などが含まれている。
【００４３】
次いで、基板３０１を第１成膜チャンバー１７１４に搬入し、加熱して基板温度を約400℃にする。第１成膜チャンバー１７１４に搬入する前に、予熱室等を用いて基板を加熱してもよい。
【００４４】
そして、図3に示すように基板３０１からのアルカリ金属元素やその他の不純物の汚染を防ぐためのブロッキング層として下地膜３０２を形成する。表1に記載された作製条件を基に、基板側との界面を酸化窒化シリコン膜（B）で形成し、その組成から酸化窒化シリコン膜（A）の組成へ連続的に組成が変化するようにSiH4、N2O、H2のガス流量をマスフローコントローラーで制御する。窒素含有量の多い酸化窒化シリコン膜（B）を基板側に設けることによって基板から活性層への不純物拡散を防止でき窒素含有量の少ない酸化窒化シリコン膜（A）を活性層側に設けることによって活性層と良好な界面状態を保つことができる。図3では組成が丁度中間の値を示すところを点線で示す。その部分は膜厚の中央部であっても良いし、半導体層寄り或いはゲート電極寄りであっても良い。具体的には、最初SiH4を5SCCM、N2Oを120SCCM、H2を125SCCM流し、Xh=1でXg=0.96とし、20Paに圧力を制御して27MHzで0.4mW/cm2の高周波電力を投入して成膜を開始し、その後成膜速度を考慮して随時N2O流量を成膜終了時に500SCCMとなるように増加させ、H2流量を0SCCMとして、Xh=0でXg=0.99となるように減少させる制御を行う。SiH4の流量は5SCCMから4SCCMへの制御なので、図3で示す点線のところで切り替えた。このようにして150nmの厚さで下地膜を形成した。勿論、下地膜の厚さはこれに限定されるものではなく、50〜300nm（好ましくは、80〜150nm）の厚さで形成し、前述のように酸化窒化シリコン膜（A）と（B）を積層する構造としても良い。尚、ここで示す成膜条件は一例であり、表2で示した組成が得られるならば成膜条件に何ら限定される事項はない。
【００４５】
下地膜の成膜前に行うプラズマクリーニング処理は効果的である。また、プラズマクリーニング処理は、水素を200SCCM導入し、圧力20Pa、高周波電力0.2W/cm2でプラズマを生成して2分間処理する。或いは、H2を100SCCMと酸素を100SCCM導入して、圧力40Paで同様にプラズマ処理しても良い。また、N2Oと水素を導入して圧力10〜70Pa、高周波電力密度0.1〜0.5W/cm2で数分間処理してもよい。基板温度は300〜450℃、好ましくは400℃とする。この段階で、基板３０１の表面をプラズマクリーニング処理することで、吸着しているボロンやリン、その他の有機物などの汚染物質を取り除くことができる。
【００４６】
こうして、膜中におけるN、O、Hの組成比が連続的に変化している酸化窒化シリコン膜１２が得られる。この酸化窒化シリコン膜１２は膜中において組成勾配を有しており、基板側の界面に向かって連続的に窒素及び水素が増加している。
【００４７】
次いで、第１成膜チャンバー１７１４内のガスを真空引き、あるいはＮ2等の不活性ガスで置換した後、基板搬送室を経由して第２成膜チャンバー１７１５に基板を搬送する。
【００４８】
次いで、酸化窒化シリコン膜３０２上に接して半導体膜３０３、ここでは非晶質シリコン膜を第２の成膜チャンバー１７１５で成膜した。
【００４９】
ここでは、酸化窒化シリコン膜３０２と半導体膜とは、同じ成膜法で形成することが可能であるので両者を同一チャンバーで連続形成しても良い。連続成膜することによって、酸化窒化シリコン膜３０２の形成後、一旦搬送時の酸化窒化シリコン膜表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキや閾値電圧の変動を低減させることができる。また、処理時間の短縮も図れ生産性が向上する。
【００５０】
次いで、非晶質珪素膜が成膜された基板は、基板搬送室１７１１を経由してロードロック室１７１２に搬送され、カセット１７２２にセットされる。
【００５１】
次いで、酸化窒化シリコン膜３０２と非晶質半導体膜とが積層形成された基板を公知の結晶化技術により結晶質半導体膜を形成した。
【００５２】
以降の工程は、公知の技術を用いてＴＦＴを形成すればよい。
【００５３】
［実施例２］
以下、本発明の一実施例として同一基板上に画素マトリクス回路とドライバ回路を一体化したアクティブマトリクス型の液晶表示装置に適用した場合について、図4〜図10を用いて説明する。
【００５４】
図4（A）は断面図であり、１０１は絶縁性基板であり、例えばコーニング社の１７３７ガラス基板である。このガラス基板上には、基板からの不純物拡散防止のための下地膜としてN、O、Hの組成比が連続的に変化している酸化窒化シリコン膜１０２と非晶質半導体膜１０３との積層膜を形成する。この積層膜の形成方法としてここでは、実施例1に示した方法を用い、膜厚150nmの下地膜と、膜厚50nmの非晶質シリコン膜とをそれぞれ形成した。
【００５５】
次いで、非晶質シリコン膜は含有水素量にもよるが、好ましくは400〜550℃で数時間加熱して脱水素処理を行い、含有水素量を5atomic%以下として、結晶化の工程を行う。これにより、膜表面の荒れを防ぐことができる。プラズマCVD法にて非晶質シリコン膜を形成する場合、反応ガスにSiH4とArを用いて成膜時の基板温度を300〜400℃で形成すると、非晶質シリコン膜の含有水素濃度を5atomic%以下にすることもできる。このような場合には脱水素処理は不要となる。
【００５６】
非晶質シリコン膜を結晶化する工程は、公知のレーザーアニール法または熱アニール法を用いれば良い。結晶化をレーザーアニール法で行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合にはレーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宜選択するが、例えばレーザーパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜500mJ/cm2（代表的には300〜400mJ/cm2）とする。そして、線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を80〜90%として行う。このようにして、結晶質半導体層を形成することができる。また、別な方法としてパルス発振型のYAGレーザーを使用する方法がある。第2高調波（532nm）〜第3高調波を使用し、例えばレーザーパルス発振周波数1〜20000Hz（好ましくは10〜10000Hz）、レーザーエネルギー密度を200〜600mJ/cm2（代表的には300〜500mJ/cm2）とする。そして、線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を80〜90%として行う。第2高調波を使うと、半導体層の内部にも均一に熱が伝わり、照射エネルギー範囲が多少ばらついても結晶化が可能となる。それにより、加工マージンがとれるため結晶化のばらつきが少なくなる。また、パルス周波数が高いのでスループットが向上する。熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気で600〜660℃程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子の再配列が起こり緻密化するので作製される結晶質半導体層の厚さは当初の非晶質半導体層の厚さよりも1〜15%程度減少する。本実施例では、パルス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して結晶質シリコン膜を形成した。
【００５７】
こうして形成された結晶質シリコン膜を第1のフォトマスクを使用して島状にパターニングし、ドライエッチングによりドライバ回路のpチャネルTFTの活性層１０３、ｎチャネルTFTの活性層１０４、画素TFTの活性層１０５を形成した。
【００５８】
尚、本実施例では島状の半導体層を非晶質シリコン膜から結晶質シリコン膜を形成したが、微結晶シリコン膜を用いても構わないし、直接結晶質シリコン膜を成膜しても良い。
【００５９】
次に、島状の半導体層１０３、１０４、１０５を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜１０６を形成した。ゲート絶縁膜１０６は、プラズマCVD法でN2OとSiH4を原料とした酸化窒化シリコン膜を10〜200nm、好ましくは50〜150 nmの厚さで形成すれば良い。ここでは100 nmの厚さに形成した。（図4（A））
【００６０】
そして、第2のフォトマスクにより、半導体層１０３と、半導体層１０４、１０５のチャネル形成領域を覆うレジストマスク１０７、１０８、１０９、１１０、１１１を形成した。このとき、配線を形成する領域にもレジストマスク１０９を形成しておいても良い。
【００６１】
そして、n型を付与する不純物元素を添加して第2の不純物領域を形成する工程を行った。ここでは、リンを用い、フォスフィン（PH3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜１０６を通してその下の半導体層にリンを添加するために、加速電圧は80keVに設定した。半導体層に添加されるリンの濃度は、1×1016〜1×1019atoms/cm3の範囲にするのが好ましく、ここでは1×1018atoms/cm3とした。そして、半導体層にリンが添加された領域１１２、１１３、１１４、１１５、１１６が形成された。ここで、リンが添加された領域の一部は、LDD領域として機能する第2の不純物領域とされるものである。(図4（B）)
【００６２】
その後、レジストマスクを除去して、第1の導電層１１７を全面に形成した。第1の導電層１１７は、Ta、Ti、Mo、W、Cr、Alから選ばれた元素を主成分とする導電性材料やリンを含有するシリコンやシリサイドなどの単層膜あるいは積層膜から成る。例えば、WMo、TaN、MoTa、Wsix（2.4＞ｘ＞2.7）などの化合物を用いることができる。そして、第1の導電層４１７の厚さは100〜1000nm、好ましくは150〜400nmで形成しておけば良い。ここではTaをスパッタ法で形成した。（図4（C））
【００６３】
次に、第3のフォトマスクによりレジストマスク１１８、１１９、１２０、１２１、１２２、１２３を形成した。第3のフォトマスクは、pチャネル型TFTのゲート電極と、CMOS回路および画素部のゲート配線、ゲートバスラインを形成するためのものである。nチャネル型TFTのゲート電極は後の工程で形成するため、第１の導電層１１７が半導体層１０４、１０５上の全面で残るようにレジストマスク１１９、１２３を形成した。（図5（A））
【００６４】
第1の導電層はドライエッチング法により不要な部分を除去した。TaのエッチングはCF4とO2の混合ガスにより行われた。そして、ゲート電極１２４と、ゲート配線１２６、１２８と、ゲートバスライン１２７が形成された。
【００６５】
そして、レジストマスク１１８、１１９、１２０、１２１、１２２、１２３をそのまま残して、pチャネル型TFTが形成される半導体層１０３の一部に、p型を付与する第3の不純物元素を添加するの工程を行った。ここではボロンをその不純物元素として、ジボラン（B2H6）を用いてイオンドープ法で添加した。ここでも加速電圧を80keVとして、2×1020atoms/cm3の濃度にボロンを添加した。そして、図5（A）に示すようにボロンが高濃度に添加された第3の不純物領域１３０、１３１が形成された。
【００６６】
図5（A）で設けられたレジストマスクを除去した後、新たに第4のフォトマスクによりレジストマスク１３２、１３３、１３４、１３５、１３６、１３７、１３８を形成した。第4のフォトマスクはnチャネル型TFTのゲート電極を形成するためのものであり、ドライエッチング法によりゲート電極１３９、１４０、１４１及び容量電極１４２が形成された。このときゲート電極１３９、１４０、１４１は第2の不純物領域１１２、１１３、１１４、１１５、１１６の一部と重なるように形成された。（図5（B））
【００６７】
そして、レジストマスクを除去した後、新たなレジストマスク１４３、１４４、１４５、１４６、１４７、１４８、１４９を形成した。レジストマスク１４４、１４７、１４８はnチャネル型TFTのゲート電極１３９、１４０、１４１と、第2の不純物領域の一部を覆う形で形成されるものであった。ここで、レジストマスク１４４、１４７、１４８は、LDD領域のオフセット量を決めるものであった。
【００６８】
そして、n型を付与する不純物元素を添加して第1の不純物領域を形成する工程を行った。そして、ソース領域となる第１の不純物領域１５１、１５２とドレイン領域となる第１の不純物領域１５０、１５３、１５４が形成された。ここでは、フォスフィン（PH3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜１０６を通してその下の半導体層にリンを添加するために、加速電圧は80keVに設定した。この領域のリンの濃度はn型を付与する第1の不純物元素を添加する工程と比較して高濃度であり、1×1019〜1×1021atoms/cm3とするのが好ましく、ここでは1×1020atoms/cm3とした。（図5（C））
【００６９】
図5（C）までの工程が終了したら、図6に示すように、ゲート電極およびゲート絶縁膜上に第１の層間絶縁膜１５５を形成する工程を行った。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５５は無機絶縁物材料から形成する。第１の層間絶縁膜１５５の膜厚は100〜200nmとする。ここで、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波（13.56MHz）電力密度0.5〜0.8W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波（60MHz）電力密度0.1〜1.0W/cm2で形成することができる。また、SiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。
【００７０】
そして、熱処理の工程を行った。熱処理の工程は、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために行う必要があった。第１の層間絶縁膜が積層である場合、下層となる絶縁膜を成膜した後、熱処理工程を行うと良い。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（RTA法）で行えば良い。ここでは熱アニール法で活性化の工程を行った。加熱処理は、酸素濃度が1ppm以下好ましくは0.1ppm以下の窒素雰囲気中において400〜700℃、好ましくは500〜600℃、ここでは500℃、4時間の処理を行った。
【００７１】
熱活性化工程の後、さらに、3〜100%の水素を含む雰囲気中300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段としてプラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層中の欠陥密度を1016/cm3以下とすることが望ましく、そのため、水素を0.01〜0.1atomic%程度付与すれば良い。
【００７２】
第1の層間絶縁膜１５５はその後、パターニングでそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールが形成された。そして、ソース電極１５６、１５７、１５８とドレイン電極１５９、１６０を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むAl膜300nm、Ti膜150nmをスパッタ法で連続して成膜し、この３層膜をパターニングして電極として用いた。
【００７３】
以上の工程で、CMOS回路のnチャネル型ＴＦＴにはチャネル形成領域１６４、第1の不純物領域１６７、１６８、第2の不純物領域１６５、１６６が形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域（GOLD領域）１６５ａ、１６６ａ、ゲート電極と重ならない領域（LDD領域）１６５ｂ、１６６ｂがそれぞれ形成された。そして、第1の不純物領域１６７はソース領域として、第1の不純物領域１６８はドレイン領域となった。
【００７４】
pチャネル型ＴＦＴは、チャネル形成領域１６１、第3の不純物領域１６２、１６３が形成された。そして、第3の不純物領域１６２はソース領域として、第3の不純物領域１６３はドレイン領域となった。
【００７５】
また、画素部のnチャネル型ＴＦＴはマルチゲート構造であり、チャネル形成領域１６９、１７０と第1の不純物領域１７５、１７６と第2の不純物領域１７１、１７２、１７３、１７４が形成された。ここで第2の不純物領域は、ゲート電極と重なる領域１７１ａ、１７２ａ、１７３ａ、１７４ａと重ならない領域１７１ｂ、１７２ｂ、１７３ｂ、１７４ｂとが形成された。
【００７６】
こうして図6に示すように、基板１０１上にCMOS回路と、画素部が形成されたアクティブマトリクス基板が作製された。また、画素部のnチャネル型TFTのドレイン側には、第2の不純物領域と同じ濃度でn型を付与する不純物元素が添加された低濃度不純物領域１７７と、ゲート絶縁膜１０６と、容量電極１４２とにより保持容量が同時に形成された。
【００７７】
次いで、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００７８】
図6の状態のアクティブマトリクス基板に対して、パッシベーション膜１７８を形成した。パッシベーション膜１７８は、窒化シリコン膜で300nmの厚さで形成した。また、パッシベーション膜成膜後に水素化処理を行うとTFT特性向上に対して好ましい結果が得られている。例えば、3〜100%の水素を含む雰囲気中300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。
【００７９】
さらに、有機樹脂からなる第2の層間絶縁膜１７９を約1000nmの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。（図7（A））
【００８０】
さらに第3の層間絶縁膜１８０を形成した。第3の層間絶縁膜１８０は、ポリイミドなどの有機樹脂膜で形成した。そして、第３の層間絶縁膜１８０、第２の層間絶縁膜１７９、及びパッシベーション膜１７８を選択的に除去してドレイン電極１６０に達するコンタクトホールを形成し、画素電極１８１を形成した。画素電極１８１は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ITO）膜を100nmの厚さにスパッタ法で形成した後、パターニングして画素電極１８１を形成した。（図7（B））
【００８１】
次に、図8に示すように、配向膜１８２を第３の層間絶縁膜１８０と画素電極１８１とに接して形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板１８３には、透明導電膜１８４と、配向膜１８５とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【００８２】
上記の工程を経て、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料１８６を注入し、封止剤（図示せず）によって完全に封止した。こうして図8に示すアクティブマトリクス型液晶表示装置が完成した。
【００８３】
次に本実施例のアクティブマトリクス型液晶表示装置の構成を、図9と図10を用いて説明する。図9は本実施例のアクティブマトリクス基板の斜視図である。アクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部９０１と、走査（ゲート）線駆動回路９０２と、信号(ソース)線駆動回路９０３と、ロジック回路９０４とで構成される。画素部の画素TFT９００はｎチャネル型TFTであり、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査（ゲート）線駆動回路９０２と、信号（ソース）線駆動回路９０３はそれぞれゲート配線９０５とソース配線９０６で画素部９０１に接続されている。画素部９０１は画素TFT９００と、画素電極９０７と、保持容量９０８とで形成される。
【００８４】
本実施例では、画素TFT９００をダブルゲートの構造としているが、シングルゲートの構造でも良いし、トリプルゲートとしたマルチゲート構造にしても構わない。本実施例のアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではない。本願発明の構造は、下地膜の構成に特徴があるので、それ以外の構成については実施者が適宣決定すれば良い。
【００８５】
図10は画素部９０１の上面図の一部であり、ほぼ１画素の上面図である。画素部にはnチャネル型TFTが設けられている。ゲート電極１００２は、図示されていないゲート絶縁膜を介してその下の半導体層１００１と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、第1の不純物領域が形成されている。また、画素TFTのドレイン側には、半導体層と、ゲート絶縁膜と、ゲート電極と同じ材料で形成された電極とから、保持容量１００７が形成されている。また、図10で示すA―A'、およびB−B'に沿った断面構造は、図8に示す画素部の断面図に対応している。
【００８６】
[実施例３]
本実施例では、実施例2において半導体層として用いる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることが望ましい。
【００８７】
ここで、特開平７−１３０６５２号公報に開示されている技術を本願発明に適用する場合の例を図１１に示す。まず基板１１０１上下地膜としてN、O、Hの組成が連続的に変化している酸化窒化シリコン膜１１０２を設け、その上に非晶質シリコン膜１１０３を形成した。この積層膜の形成方法としてここでは、実施例１に示した方法を用い、膜厚200nmの下地膜と、膜厚50nmの非晶質シリコン膜とをそれぞれ形成した。
【００８８】
次いで、図１１（A）にあるように重量換算で10ppmの触媒元素であるニッケルを含む酢酸ニッケル塩溶液をスピンコーターで塗布した。これにより、結晶化を助長する元素であるニッケルが非晶質シリコン膜に添加され、ニッケル含有層１１０４が形成された。
【００８９】
次に、500℃、１時間の脱水素工程により水素含有量を5atomic%以下にした後、500〜650℃で4〜12時間、例えば550℃、8時間の熱処理を行い、結晶質シリコン膜１１０５を形成した。こうして得られた結晶質シリコン膜１１０５は非常に優れた結晶性を示した。（図１１（B））
【００９０】
また、特開平８−７８３２９号公報で開示された技術は、触媒元素を選択的に添加することによって、非晶質半導体膜の選択的な結晶化を可能としたものである。同技術を本願発明に適用した場合について、図１２で説明する。
【００９１】
まず、ガラス基板１２０１上にNまたはOの組成が連続的に変化している酸化窒化シリコン膜を含む下地膜１２０２を設け、その上に非晶質シリコン膜１２０３、酸化シリコン膜１２０４を連続的に形成した。この時、酸化シリコン膜１２０４の厚さは150nmとした。この下地膜１２０２の形成方法としてここでは、実施例1に示した方法を用いた下地膜を形成した。
【００９２】
次に酸化シリコン膜１２０４をパターニングして、選択的に開孔部１２０５を形成し、その後、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布した。これにより、ニッケル含有層１２０６が形成され、ニッケル含有層１２０６は開孔部１２０５の底部のみで非晶質シリコン膜１２０３と接触した。（図12（A））
【００９３】
次に、500〜650℃で4〜24時間、例えば570℃、14時間の熱処理を行い、結晶質シリコン膜１２０７を形成した。この結晶化の過程では、ニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから横方向へと結晶化が進行する。こうして形成された結晶質シリコン膜１２０７は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。(図１２（B）)
【００９４】
尚、上記２つの技術において使用可能な触媒元素は、ニッケル（Ni）の以外にも、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、スズ（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）、といった元素を用いても良い。
【００９５】
以上のような技術を用いて結晶質半導体膜（結晶質シリコン膜や結晶質シリコンゲルマニウム膜などを含む）を形成し、パターニングを行えば、結晶質TFTの半導体層を形成することができる。本実施例の技術を用いて、結晶質半導体膜から作製されたTFTは、優れた特性が得られるが、そのため高い信頼性を要求されていた。しかしながら、本願発明のTFT構造を採用することで、本実施例の技術を最大限に生かしたTFTを作製することが可能となった。
【００９６】
［実施例4］
本実施例は、実施例3で用いられる半導体層を形成する方法として、非晶質半導体膜を初期膜として前記触媒元素を用いて結晶質半導体膜を形成した後で、その触媒元素を結晶質半導体膜から除去する工程を行った例を示す。本実施例ではその方法として、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報に記載された技術を用いた。
【００９７】
同公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタリング作用を用いて除去する技術である。同技術を用いることで、結晶質半導体膜中の触媒元素の濃度を1×1017atms/cm3以下、好ましくは1×1016atms/cm3にまで低減することができる。
【００９８】
本実施例の構成について図13を用いて説明する。ここではコーニング社の１７３７基板に代表される無アルカリガラス基板を用いた。図13（A）では、実施例3で示した結晶化の技術を用いて、基板１３０１上に下地膜１３０２、結晶質シリコン膜１３０３が形成された状態を示している。この下地膜１３０２の形成方法としてここでは、実施例1に示した方法を用いる。そして、結晶質シリコン膜１３０３の表面にマスク用の酸化シリコン膜１３０４が150nmの厚さに形成され、パターニングにより開孔部が設けられ、結晶質シリコン膜を露出させた領域を設けてある。そして、リンを添加する工程を実施して、結晶質シリコン膜にリンが添加された領域１３０５が設けられた。
【００９９】
この状態で、窒素雰囲気中で550〜800℃、5〜24時間、例えば600℃、12時間の熱処理を行うと、結晶質シリコン膜にリンが添加された領域１３０５がゲッタリングサイトとして働き、結晶質シリコン膜１３０３に残存していた触媒元素はリンが添加された領域１３０５に偏析させることができた。
【０１００】
そして、マスク用の酸化シリコン膜１３０４と、リンが添加された領域１３０５とをエッチングして除去することにより、結晶化の工程で使用した触媒元素の濃度を1×1017atms/cm3以下にまで低減された結晶質シリコン膜を得ることができた。この結晶質シリコン膜はそのまま実施例2で示した本願発明のTFTの半導体層として使用することができ、このようにして作製したTFTはオフ電流値が下がり結晶性が良いことから高い電界効果移動度が得られ、良好な特性が得られる。
【０１０１】
［実施例5］
本願発明を実施して形成されたTFTは様々な電気光学装置（代表的にはアクティブマトリクス型液晶ディスプレイ等）に用いることができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本願発明を実施できる。
【０１０２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４、図１５及び図１６に示す。
【０１０３】
図１４（A）はパーソナルコンピュータであり、本体１４０１、画像入力部１４０２、表示部１４０３、キーボード１４０４等を含む。本発明を画像入力部１４０２、表示部１４０３やその他の信号制御回路に適用することができる。
【０１０４】
図１４（B）はビデオカメラであり、本体１４０５、表示部１４０６、音声入力部１４０７、操作スイッチ１４０８、バッテリー１４０９、受像部１４１０等を含む。本発明を表示部１４０６やその他の信号制御回路に適用することができる。
【０１０５】
図１４（C）はモバイルコンピュータ（モービルコンピュータ）であり、本体１４１１、カメラ部１４１２、受像部１４１３、操作スイッチ１４１４、表示部１４１５等を含む。本発明は表示部１４１５やその他の信号制御回路に適用できる。
【０１０６】
図１４（D）はゴーグル型ディスプレイであり、本体１４１６、表示部１４１７、アーム部１４１８等を含む。本発明は表示部１４１７やその他の信号制御回路に適用することができる。
【０１０７】
図１４（E）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１４１９、表示部１４２０、スピーカ部１４２１、記録媒体１４２２、操作スイッチ１４２３等を含む。なお、このプレーヤーは記録媒体としてDVD（Digital Versatile Disc）、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部１４２０やその他の信号制御回路に適用することができる。
【０１０８】
図１４（F）はデジタルカメラであり、本体１４２４、表示部１４２５、接眼部１４２６、操作スイッチ１４２７、受像部（図示しない）等を含む。本願発明を表示部１４２５やその他の信号制御回路に適用することができる。
【０１０９】
図１５（A）はフロント型プロジェクターであり、投射装置１５０１、スクリーン１５０２等を含む。本発明は投射装置１５０１の一部を構成する液晶表示装置１５１４やその他の信号制御回路に適用することができる。
【０１１０】
図１５（B）はリア型プロジェクターであり、本体１５０３、投射装置１５０４、ミラー１５０５、スクリーン１５０６等を含む。本発明は投射装置１５０４の一部を構成する液晶表示装置１５１４やその他の信号制御回路に適用することができる。
【０１１１】
なお、図１５（C）は、図１５（A）及び図１５（B）中における投射装置１５０１、１５０４の構造の一例を示した図である。投射装置１５０１、１５０４は、光源光学系１５０７、ミラー１５０８、１５１０〜１５１２、ダイクロイックミラー１５０９、プリズム１５１３、液晶表示装置１５１４、位相差板１５１５、投射光学系１５１６で構成される。投射光学系１５１６は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（C）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【０１１２】
また、図１５（D）は、図１５（C）中における光源光学系１５０７の構造の一例を示した図である。本実施例では、光源光学系１５０７は、リフレクター１５１８、光源１５１９、レンズアレイ１５２０、１５２１、偏光変換素子１５２２、集光レンズ１５２３で構成される。なお、図１５（D）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【０１１３】
ただし、図１５に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置の適用例は図示していない。
【０１１４】
図１６（A）は携帯電話であり、本体１６０１、音声出力部１６０２、音声入力部１６０３、表示部１６０４、操作スイッチ１６０５、アンテナ１６０６等を含む。本願発明を音声出力部１６０２、音声入力部１６０３、表示部１６０４やその他の信号制御回路に適用することができる。
【０１１５】
図１６（B）は携帯書籍（電子書籍）であり、本体１６０７、表示部１６０８、記憶媒体１６０９、操作スイッチ１６１０、アンテナ１６１１等を含む。本発明は表示部１６０８、１６０９やその他の信号回路に適用することができる。
【０１１６】
図１６（C）はディスプレイであり、本体１６１２、支持台１６１３、表示部１６１４等を含む。本発明は表示部１６１４に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上（特に30インチ以上）のディスプレイには有利である。
【０１１７】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜4のどのような組み合わせからなる構成を用いても実現することができる。
【０１１８】
【発明の効果】
こうして得られた本発明によるSiH4、N2O、Ｈ2を原料ガスとしてプラズマCVD法で作製される酸化窒化シリコン膜は、原料ガスの流量比を変化させるだけで作製することができ、それにより、膜中N、O、Hの組成の連続変化が制御された良質な下地膜として使用できる。本発明を下地膜として使用した場合、ブロッキング効果による基板からの不純物拡散の防止のみならず活性層と良好な界面を形成でき、TFT特性の劣化を防ぐことができる。また、同一チャンバーで成膜するため処理時間の短縮化が図れ、TFT特性の安定性向上並びに生産性向上にも寄与する。
【図面の簡単な説明】
【図１】 本発明の下地膜の構成を説明する図。
【図２】 本発明に適用するプラズマＣＶＤ装置の構成の一例を説明する図。
【図３】 本発明の作製工程を示す図。（実施例１）
【図４】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図５】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図６】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図７】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図８】 アクティブマトリクス型液晶表示装置の断面構造図。（実施例2）
【図９】 ＡＭ−ＬＣＤの外観を示す図。（実施例2）
【図１０】 画素部上面図の一部を示す図。（実施例2）
【図１１】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例3）
【図１２】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例3）
【図１３】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例4）
【図１４】 電子機器の一例を示す図。（実施例5）
【図１５】 電子機器の一例を示す図。（実施例5）
【図１６】 電子機器の一例を示す図。（実施例5）
【図１７】 製造装置の一例を示す図。（実施例１）
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、画素部と駆動回路を同一の基板に設けたアクティブマトリクス型の液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス型の液晶表示装置に代表される電気光学装置、そのような電気光学装置を部品として搭載した電子機器、半導体回路は全て半導体装置である。
【０００３】
【従来の技術】
ガラスなどの絶縁基板上に形成された半導体薄膜を用いた薄膜トランジスタ（TFT）が開発されている。半導体薄膜材料には、非晶質シリコン膜、非晶質シリコン膜をレーザーアニール法や熱アニール法などで結晶化させた結晶質シリコン膜などが用いられている。中でも、結晶質シリコン膜を活性層に用いたTFTはその高い電界移動度から電流駆動能力が高く、そのため微細加工が可能となり画素部の高開口率化が図れるようになった。
【０００４】
このようなTFTはICや電気光学装置のような電子デバイスに広く応用され、例えば画素のスイッチング素子や駆動回路に適用したアクティブマトリクス型の表示装置に用いられている。TFT基板にはバリウムホウケイ酸ガラスやアルミノホウケイ酸などのガラス基板が代表的に用いられている。ガラス基板は石英基板と比較して耐熱性には劣るものの安価で大面積基板を容易に製造できる利点があるため、大画面かつ安価な表示装置の実現が可能となる。
【０００５】
ガラス基板中、例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス中にはナトリウム（Na）などアルカリ金属元素などの不純物が微量ながら含まれており、ガラス基板から活性層へ不純物イオンが侵入することによりTFTの電気特性が変動する。この電気特性の変動を防ぐため、TFTを形成するガラス基板表面に酸化シリコン膜や窒化シリコン膜あるいは酸化窒化シリコン膜などからなる下地層（ブロッキング層）を形成していた。
【０００６】
また、下地膜として窒化シリコン膜を基板側、酸化シリコン膜を活性層側に設けた積層膜を用いると、TFT特性の安定性向上に効果があることが知られている。
【０００７】
トップゲート型TFTの場合、チャネル形成領域が下地膜に接しているためTFT特性は下地膜の膜質により大きく影響される。
【０００８】
【発明が解決しようとする課題】
TFTのゲート電極に電圧を印加すると活性層に電界が形成され、ガラス基板中の不純物イオンは活性層側へと引き寄せられる。そのため、下地膜の膜質によっては不純物イオンが下地膜を通して活性層やゲート絶縁膜に侵入し、それに伴いTFTの電気特性の変動が生じ信頼性の低下につながる問題が生じる。
【０００９】
下地膜としての窒化シリコン膜は不純物イオンのブロッキング効果が高いという長所があるがTFT特性に影響を与えるトラップ準位が多いという短所があり、さらに、内部応力が大きいので活性層と界面を形成すると歪みを与えVth（閾値電圧）のネガティブシフトやS値（サブスレッショルド定数）の増大といったTFT特性の低下を引き起こす。また、下地膜としての酸化シリコン膜は窒化シリコン膜よりもバンドギャップが広い、絶縁性が高い、トラップ準位が低いという長所があるが、水分が吸着しやすい、不純物イオンのブロッキング効果が低いという短所がある。酸化窒化シリコン膜の場合、膜中の窒素濃度及び酸素濃度によってその性質は異なり、不純物イオンのブロッキング効果を高めるには膜中の窒素濃度を増加させ膜を緻密化させる必要がある。しかし、酸化窒化シリコン膜中の窒素濃度を増加させると窒化シリコン膜と同様の欠点が生じる。
【００１０】
さらに、下地膜として固定電荷を多量に含む膜を活性層に接触させた場合、この下地膜と活性層の界面でトラップ準位が形成されTFT特性の低下を招いてしまう。一般的に、膜中の窒素濃度が高くなると固定電荷が多くなる。
【００１１】
また、窒化シリコン膜と酸化シリコン膜を積層する場合、それぞれ構成元素が異なるためそれぞれ専用の成膜室が必要であった。この場合、基板搬送時に基板が冷えることにより成膜室の温度が低下してしまうため、基板温度を低下させないための予備加熱が必要となる。この予備加熱時間が処理時間の増大につながっていた。
【００１２】
本発明は上記問題点を解決するための技術であり、TFT特性の安定性および信頼性向上、生産性に優れた下地膜、およびその作製方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記問題点を解決するために本発明は、プラズマCVD法でSiH4、N2O、H2を用いて酸化窒化シリコン膜を作製し、この膜をTFTの下地に適用する。作製される酸化窒化シリコン膜の特性は、主にN2OとH2の流量を変化させて制御する。H2の流量の増加により膜中の水素濃度と窒素濃度を上記範囲内において増加させることができる。また、N2Oの流量の増加により膜中の水素濃度と窒素濃度が減少し酸素濃度を高くすることができる。一方、H2とN2Oのガス流量比のみを変化させてもシリコンの濃度は殆ど変化しない。これにより、窒化シリコン膜の長所が現れる膜質を示す組成の酸化窒化シリコン膜を基板側に、酸化シリコン膜の長所が現れる膜質を示す組成の酸化窒化シリコン膜を活性層側に、連続的に組成を変化させて形成することができ、窒化シリコン膜及び酸化シリコン膜の両者の長所を活かした良質の下地膜が作製できる。また、前記膜質を示す酸化窒化シリコン膜はガス流量比を変えるのみで成膜法が同じであるため、同一成膜室での成膜が可能となりそれにより生産性が向上する。
【００１４】
具体的には、SiH4、N2O、H2の流量比がXh=0.5〜5（Xh=H2/SiH4+N2O）Xg=0.94〜0.97（Xg=N2O/SiH4+N2O）の範囲で形成する酸化窒化シリコン膜と、Xh=0（Xh=H2/SiH4+N2O）、Xg=0.97〜0.99（Xg=N2O/SiH4+N2O）の範囲で形成する酸化窒化シリコン膜とを形成し、それらの酸化窒化シリコン膜を使い分ける。
【００１５】
プラズマCVD法で酸化窒化シリコン膜を作製する時に、SiH4とN2Oの混合ガスにH2を添加することで、SiH4から分解して生成されたラジカルが気相中（反応空間中）でポリマー化をするのを防ぎ、パーティクルの生成を無くすことができる。また、膜の成長表面において、水素ラジカルによる表面吸着水素の引き抜き反応により過剰な水素が膜中へ取り込まれるのを防止することができる。このような作用は膜堆積時の基板温度と密接な相関があり、基板温度を300〜400℃、好ましくは400℃にすることによりその作用を得ることができる。その結果、欠陥密度の少ない緻密な膜を形成することを可能とし、膜中に含まれる微量の水素は格子歪みを緩和する作用として有効に働く。水素を分解して水素ラジカルの発生密度を高めるには、グロー放電を発生させるための高周波電源周波数13.56〜120MHz、好ましくは27〜60MHzの範囲とし、放電電力密度0.1〜1W/cm2とする。
【００１６】
上記の作製条件を採用することにより、本発明に適用される酸化窒化シリコン膜の組成は、窒素濃度が0.5atomic%以上10atomic%未満、水素濃度が0.5atomic%以上5atomic%未満、酸素濃度が50atomic%以上70atomic%未満となるようにする。
【００１７】
本発明の特徴は、酸化窒化シリコン膜でＴＦＴの下地膜を形成する場合において、少なくとも、下地膜の基板側と活性層側とでその組成を異ならせ、相対的に前者の方が膜中窒素濃度及び水素濃度が高く酸素濃度が低くなるようにする。
【００１８】
例えば、下地膜の基板と接する第1層目を窒素濃度7〜10atomic%、水素濃度が2〜3atomic%、酸素濃度が52〜55atomic%の酸化窒化シリコン膜で形成し、活性層接する第2層目を窒素濃度1〜2atomic%、水素濃度0.5〜2atomic%、酸素濃度が62〜65atomic%の酸化窒化シリコン膜で形成し、階段状の濃度勾配を設ける。或いは、上記のように第1層目と第2層目との明確な区別を無くし、組成を連続的に変化させても良い。
【００１９】
酸化窒化シリコン膜の作製にはプラズマ装置の構成は容量結合型の平行平板方式のものを用いる。その他にも誘導結合型の方式や電子サイクロトロン共鳴など磁場のエネルギーを援用したプラズマCVD装置を用いても良い。酸化窒化シリコン膜はSiH4、N2Oガスを用い、さらにH2を添加して組成を変化させることができる。プラズマ形成時の圧力は10〜133Pa（好ましくは20〜40Pa）、高周波電力密度0.2〜1W/cm2（好ましくは0.3〜0.5 W/cm2）、基板温度200〜450℃（好ましくは300〜400℃）、高周波電源の発振周波数は10〜120MHz（好ましくは27〜60MHz）で形成する。
【００２０】
表1には3種類の作製条件が記載されている。条件＃210はSiH4とN2Oから作製する酸化窒化シリコン膜の作製条件である。一方、＃211と＃212はSiH4とN2OにH2を添加したときの作製条件であり、添加するH2流量を変化させたものである。本明細書ではSiH4とN2Oから作製する酸化窒化シリコン膜を酸化窒化シリコン膜（A）と表記し、SiH4とN2OにH2から作製する酸化窒化シリコン膜を酸化窒化シリコン膜（B）と表記する。酸化窒化シリコン膜（A）はSiH4、N2O、H2の流量比がXh=0（Xh=H2／SiH4＋Ｎ2Ｏ）、Xg=0.97〜0.99（Xg=N2O／SiH4＋N2O）の範囲で形成し、酸化窒化シリコン膜（B）はSiH4、N2O、H2の流量比がXh=0.5〜5（Xh=H2／SiH4＋N2O）、Xg=0.94〜0.97（Xg=N2O／SiH4＋N2O）の範囲で形成する。
【００２１】
また、表1には酸化窒化シリコン膜の成膜前に実施する前処理条件について記載されている。この前処理は必須なものではないが、酸化窒化シリコン膜特性の再現性やTFTに応用した場合におけるその特性の再現性を高めるために有用である。
【００２２】
【表１】
表1を参照すると前処理条件は水素を200SCCM導入し、圧力20Pa、高周波電力0.2W/cm2でプラズマを生成して2分間処理する。また、水素を100SCCMと酸素を100SCCM導入して同様にプラズマを生成して処理しても良い。また、表には記載しないがN2Oと水素を導入して圧力10〜70Pa、高周波電力密度0.1〜0.5 W/cm2で数分間処理しても良い。このような前処理のとき基板温度は300〜450℃、好ましくは400℃とすれば良い。前処理の効果は基板上の被堆積表面をクリーニングする作用や、被堆積表面に水素を吸着させ一時的に不活性化させることで、その後堆積される酸化窒化水素化シリコン膜の界面特性を安定化させる作用がある。また、酸素やN2Oを同時に導入することにより被堆積表面の最表面およびその近傍を酸化させ、界面準位密度を低減させるなどの好ましい作用がある。
【００２４】
具体的には、酸化窒化水素化シリコン膜（B）の成膜条件は、#211の条件でSiH4を5SCCM、N2Oを120SCCM、水素を500SCCM、高周波電力密度0.4W/cm2とし、基板温度400℃で作製した。高周波電源周波数は10〜120MHz、好ましくは27〜60 MHzが適用され得るが、ここでは60 MHzとした。また、#212の条件では、#211の条件に対して水素の流量を125SCCMとして作製した。それぞれのガスの流量は、その絶対値を限定するものではなく流量比に意味を持っている。Xh=［H2］／（［SiH4］＋［N2O］）とすると、Xhは0.1〜7の範囲とすれば良い。また、前述のように、Xg=［N2O］／（［SiH4］＋［N2O］）とすると、Xgは0.90〜0.99の範囲とすれば良い。また、酸化窒化シリコン膜（A）の成膜条件は#210の条件である。
【００２５】
このような条件で作製した酸化窒化シリコン膜の代表的な特性を表2に示す。表2には、ラザフォード・バックスキャッタリング・スペクトロメトリー（Rutherford Backscattering Spectrometry：以下、RBSと省略して記す。使用装置 システム；3S−R10、加速器；NEC3SDH pelletron エンドステーション；CE＆A RBS−400）から求めた水素（H）、窒素（N）、酸素（O）、シリコン（Si）の組成と密度を示す。
【００２６】
【表２】
表2の結果では、成膜時にH2を添加することで膜中に含まれる水素の濃度が増加している。これに伴い酸素や窒素の含有量も変化している。酸化窒化シリコン膜（A）ではSiに対するOの比が1.9（許容範囲として1.7〜2）であり、Siに対するNの比が0.04（許容範囲として0.02〜0.06）である。これに対し酸化窒化シリコン膜（B）の組成は、成膜時に添加するH2の流量で変化するものの、Siに対するOの比が1.6（許容範囲として1.4〜1.8）程度であり、Siに対するNの比が0.14〜0.18（許容範囲として0.05〜0.5）であり、Siに対してOの割合が低下し、窒素の割合が増加している。
【００２８】
窒素含有量の増加は膜の密度の増加と対応しており、酸化窒化シリコン膜（A）の6.5atoms/cm3から、酸化窒化シリコン膜（B）では7.1atoms/cm3に増加し緻密化している。このような密度の変化はフッ化水素アンモニウム（NH4HF2）を7.13%とフッ化アンモニウム（NH4F）を15.4%含む混合溶液（ステラケミファ社製、商品名LAL500）の20℃におけるエッチング速度からも、酸化窒化シリコン膜（A）で120nm/minであるのに対し、酸化窒化シリコン膜（B）では63〜105nm/minであることから、窒素含有量の増加とともに膜が緻密化していくといえる。このことは、緻密で硬い膜は基板からの不純物のブロッキング性が高いことから酸化窒化シリコン膜（B）を基板側に設けることは有効であるということを示している。
【００２９】
さらに、内部応力で比較すると、酸化窒化シリコン膜（A）は−4.26×108Paの圧縮応力であるものが熱処理（500℃、1時間＋550℃、4時間：結晶化の工程における処理条件と同等なもの）でが−7.29×106Paに大きく変化する。一方、酸化窒化シリコン膜（B）は2.31×108Paの引張り応力であり熱処理を施しても殆ど変化しない。熱処理により内部応力が変化する現象は膜の構造変化や組成変化と関連付けて考慮することができ、酸化窒化シリコン膜（B）の熱的安定性が良いといえる。
【００３０】
以上のように、酸化窒化シリコン膜の特性について代表的な例を示した。勿論、本発明に適用し得る絶縁膜としての酸化窒化シリコン膜は表1、2で示したものに限定されるものではない。酸化窒化シリコン膜（A）の組成は、TFTに代表される半導体装置に適した下地膜として適した絶縁膜の組成は、窒素濃度1〜2atomic%、水素濃度0.5〜2atomic%、酸素濃度62〜65atomic%とする。酸化窒化シリコン膜（B）の組成は、窒素濃度7〜10atomic%、水素濃度2〜3atomic%、酸素濃度52〜55atomic%とする。さらに、酸化窒化シリコン膜（A）の密度は6×1022以上7×1022atoms/cm3未満とし、酸化窒化シリコン膜（B）の密度は7×1022以上8×1022atoms/cm3未満とする。上述のフッ化水素アンモニウム（NH4HF2）をとフッ化アンモニウム（NH4F）を含む混合溶液によるエッチング速度は、酸化窒化シリコン膜（A）で110〜130nm/minとし、酸化窒化シリコン膜（B）で60〜110nm/minとする。
【００３１】
【発明の実施の形態】
本実施形態でTFTに代表される半導体装置に適した下地膜の作製方法について説明する。
【００３２】
酸化窒化シリコン膜（A）と酸化窒化シリコン膜（B）をTFTの下地膜に適用する例を示す。図1（A）はトップゲート型のTFTの構成について示したものである。基板１１上に下地膜（または、ブロッキング層ともいう）１２が形成され、その上に島状半導体層１３が形成されている。島状半導体層は非晶質半導体、結晶質半導体いずれの材料であっても良い。下地膜１２は島状半導体層１３の下面に接して形成されることになる。
【００３３】
下地膜１2は、膜厚方向に対して酸化窒化シリコン膜（A）から酸化窒化シリコン膜（B）に連続的または階段状に組成が変化する構成とする。図1（B）、（C）は酸化窒化シリコン膜の水素と窒素の組成を示すグラフである。上記構成の一例として、図１（B）に示すように酸化窒化シリコン膜（B）を島状半導体層に接して形成し、その上に酸化窒化シリコン膜（A）を形成する。または、図1（C）に示すように島状半導体層側から酸化窒化シリコン膜（Ｂ）から酸化窒化シリコン膜（Ａ）に連続的に組成を変化させても良い。
【００３４】
上記のように酸化窒化シリコン膜（A）と酸化窒化シリコン膜（B）を積層または連続的に組成を変化させることで、TFTの特性を安定化させることができる。具体的にはVthのシフトを防ぎ、熱的安定性による変動を防ぐことができる。
【００３５】
図2は酸化窒化シリコン膜（A）と（B）を形成して、本発明の構成を得るのに適した装置の一例を示している。図2（A）に示すプラズマCVD装置は、ロード／アンロード室２０１、搬送室２０２、成膜室２０３を備えた装置である。各部屋は仕切弁２０４、２０５で分離されている。各部屋には真空ポンプなどを備えた減圧手段２１２ａ〜２１２ｃがそれぞれ接続している。ロード／アンロード室２０１には基板２０７と該基板を保持するカセット２０６があり、搬送室２０２に設けた搬送手段２０８により反応室２０３へ移送される。反応室２０３にはプラズマ発生手段２０９、基板加熱手段２１０、ガス供給手段２１１が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。ガス供給手段２１１はSiH4、N2O、H2、O2などのガスが流量を制御して供給できるようになっている。
【００３６】
反応室は1室のみの構成であるが、酸化窒化シリコン膜（A）と（B）はSiH4、N2O、H2の供給量や、高周波電力、反応圧力の制御ができるので同じ反応室で連続して形成することができる。むしろ、基板のサイズが大型化した場合には設置する床面積を小さくすることが可能となり省スペース化に寄与する。
【００３７】
図２（B）に示す装置の構成は、ロード室２２０、アンロード室２２１、共通室２２２があり、共通室２２２の中に反応室２２３〜２２５が設けられた構成である。ロード室２２０、アンロード室２２１はそれぞれ基板２３６、２３８とそれを保持するカセット２３５、２３７が備えられ、仕切弁２２６、２２７で共通室と分離されている。ロード室２２０から搬送手段２３３により搬出された基板は反応室２２３〜２２５のいずれの部屋にもセットすることが可能である。
【００３８】
反応室２２３〜２２５にはプラズマ発生手段２４０、基板加熱手段２４１、ガス供給手段２３９が備えられ、この部屋でグロー放電プラズマを利用した膜の形成が行われる。それぞれの反応室には仕切弁２３０ａ〜２３２ａ、２３０ｂ〜２３２ｂが設けられ、真空ポンプなどを備えた減圧手段３４２により個別に圧力が制御できる。従って、成膜条件をそれぞれ個別に制御して膜の堆積をすることが可能である。または、それぞれの反応室で同時に、或いは並列して膜を形成することも可能であり生産性の向上を図ることもできる。
【００３９】
酸化窒化シリコン膜（A）と（B）はSiH4、N2O、H2の供給量や、高周波電力、反応圧力の制御できるので同じ反応室で連続して形成することができ、上記膜の2層構造としても良いし、ガスの供給量を成膜時間と共に変化させて組成を連続的に変化させても良い。いずれにしても、図2（B）の装置の構成は生産性の向上に寄与する。
【００４０】
【実施例】
［実施例１］
本発明を利用した酸化窒化シリコン膜と半導体膜（本実施例では結晶質シリコン膜）とを作製する工程について説明する。以下、図3を用いて本実施例を示す。
【００４１】
本実施例では、図１７に示す枚葉式のプラズマＣＶＤ装置（基板搬送室１７１１、ロードロック室１７１２、１７１３、第１の成膜チャンバー１７１４、第２の成膜チャンバー１７１５、ゲート弁１７１６〜１７１９等を備えた）を用いた。
【００４２】
まず、ロードロック室１７１２のカセット１７２１に基板３０１をセットする。基板３０１にはコーニング社の７０５９ガラス基板や#１７３７ガラス基板に代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどを用いる。このようなガラス基板には微量ではあるが、ナトリウムなどのアルカリ金属元素などが含まれている。
【００４３】
次いで、基板３０１を第１成膜チャンバー１７１４に搬入し、加熱して基板温度を約400℃にする。第１成膜チャンバー１７１４に搬入する前に、予熱室等を用いて基板を加熱してもよい。
【００４４】
そして、図3に示すように基板３０１からのアルカリ金属元素やその他の不純物の汚染を防ぐためのブロッキング層として下地膜３０２を形成する。表1に記載された作製条件を基に、基板側との界面を酸化窒化シリコン膜（B）で形成し、その組成から酸化窒化シリコン膜（A）の組成へ連続的に組成が変化するようにSiH4、N2O、H2のガス流量をマスフローコントローラーで制御する。窒素含有量の多い酸化窒化シリコン膜（B）を基板側に設けることによって基板から活性層への不純物拡散を防止でき窒素含有量の少ない酸化窒化シリコン膜（A）を活性層側に設けることによって活性層と良好な界面状態を保つことができる。図3では組成が丁度中間の値を示すところを点線で示す。その部分は膜厚の中央部であっても良いし、半導体層寄り或いはゲート電極寄りであっても良い。具体的には、最初SiH4を5SCCM、N2Oを120SCCM、H2を125SCCM流し、Xh=1でXg=0.96とし、20Paに圧力を制御して27MHzで0.4mW/cm2の高周波電力を投入して成膜を開始し、その後成膜速度を考慮して随時N2O流量を成膜終了時に500SCCMとなるように増加させ、H2流量を0SCCMとして、Xh=0でXg=0.99となるように減少させる制御を行う。SiH4の流量は5SCCMから4SCCMへの制御なので、図3で示す点線のところで切り替えた。このようにして150nmの厚さで下地膜を形成した。勿論、下地膜の厚さはこれに限定されるものではなく、50〜300nm（好ましくは、80〜150nm）の厚さで形成し、前述のように酸化窒化シリコン膜（A）と（B）を積層する構造としても良い。尚、ここで示す成膜条件は一例であり、表2で示した組成が得られるならば成膜条件に何ら限定される事項はない。
【００４５】
下地膜の成膜前に行うプラズマクリーニング処理は効果的である。また、プラズマクリーニング処理は、水素を200SCCM導入し、圧力20Pa、高周波電力0.2W/cm2でプラズマを生成して2分間処理する。或いは、H2を100SCCMと酸素を100SCCM導入して、圧力40Paで同様にプラズマ処理しても良い。また、N2Oと水素を導入して圧力10〜70Pa、高周波電力密度0.1〜0.5W/cm2で数分間処理してもよい。基板温度は300〜450℃、好ましくは400℃とする。この段階で、基板３０１の表面をプラズマクリーニング処理することで、吸着しているボロンやリン、その他の有機物などの汚染物質を取り除くことができる。
【００４６】
こうして、膜中におけるN、O、Hの組成比が連続的に変化している酸化窒化シリコン膜１２が得られる。この酸化窒化シリコン膜１２は膜中において組成勾配を有しており、基板側の界面に向かって連続的に窒素及び水素が増加している。
【００４７】
次いで、第１成膜チャンバー１７１４内のガスを真空引き、あるいはＮ2等の不活性ガスで置換した後、基板搬送室を経由して第２成膜チャンバー１７１５に基板を搬送する。
【００４８】
次いで、酸化窒化シリコン膜３０２上に接して半導体膜３０３、ここでは非晶質シリコン膜を第２の成膜チャンバー１７１５で成膜した。
【００４９】
ここでは、酸化窒化シリコン膜３０２と半導体膜とは、同じ成膜法で形成することが可能であるので両者を同一チャンバーで連続形成しても良い。連続成膜することによって、酸化窒化シリコン膜３０２の形成後、一旦搬送時の酸化窒化シリコン膜表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキや閾値電圧の変動を低減させることができる。また、処理時間の短縮も図れ生産性が向上する。
【００５０】
次いで、非晶質珪素膜が成膜された基板は、基板搬送室１７１１を経由してロードロック室１７１２に搬送され、カセット１７２２にセットされる。
【００５１】
次いで、酸化窒化シリコン膜３０２と非晶質半導体膜とが積層形成された基板を公知の結晶化技術により結晶質半導体膜を形成した。
【００５２】
以降の工程は、公知の技術を用いてＴＦＴを形成すればよい。
【００５３】
［実施例２］
以下、本発明の一実施例として同一基板上に画素マトリクス回路とドライバ回路を一体化したアクティブマトリクス型の液晶表示装置に適用した場合について、図4〜図10を用いて説明する。
【００５４】
図4（A）は断面図であり、１０１は絶縁性基板であり、例えばコーニング社の１７３７ガラス基板である。このガラス基板上には、基板からの不純物拡散防止のための下地膜としてN、O、Hの組成比が連続的に変化している酸化窒化シリコン膜１０２と非晶質半導体膜１０３との積層膜を形成する。この積層膜の形成方法としてここでは、実施例1に示した方法を用い、膜厚150nmの下地膜と、膜厚50nmの非晶質シリコン膜とをそれぞれ形成した。
【００５５】
次いで、非晶質シリコン膜は含有水素量にもよるが、好ましくは400〜550℃で数時間加熱して脱水素処理を行い、含有水素量を5atomic%以下として、結晶化の工程を行う。これにより、膜表面の荒れを防ぐことができる。プラズマCVD法にて非晶質シリコン膜を形成する場合、反応ガスにSiH4とArを用いて成膜時の基板温度を300〜400℃で形成すると、非晶質シリコン膜の含有水素濃度を5atomic%以下にすることもできる。このような場合には脱水素処理は不要となる。
【００５６】
非晶質シリコン膜を結晶化する工程は、公知のレーザーアニール法または熱アニール法を用いれば良い。結晶化をレーザーアニール法で行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合にはレーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宜選択するが、例えばレーザーパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜500mJ/cm2（代表的には300〜400mJ/cm2）とする。そして、線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を80〜90%として行う。このようにして、結晶質半導体層を形成することができる。また、別な方法としてパルス発振型のYAGレーザーを使用する方法がある。第2高調波（532nm）〜第3高調波を使用し、例えばレーザーパルス発振周波数1〜20000Hz（好ましくは10〜10000Hz）、レーザーエネルギー密度を200〜600mJ/cm2（代表的には300〜500mJ/cm2）とする。そして、線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を80〜90%として行う。第2高調波を使うと、半導体層の内部にも均一に熱が伝わり、照射エネルギー範囲が多少ばらついても結晶化が可能となる。それにより、加工マージンがとれるため結晶化のばらつきが少なくなる。また、パルス周波数が高いのでスループットが向上する。熱アニール法による場合にはファーネスアニール炉を用い、窒素雰囲気で600〜660℃程度の温度でアニールを行う。いずれにしても非晶質半導体層を結晶化させると原子の再配列が起こり緻密化するので作製される結晶質半導体層の厚さは当初の非晶質半導体層の厚さよりも1〜15%程度減少する。本実施例では、パルス発振型のKrFエキシマレーザー光を線状に集光して非晶質シリコン膜に照射して結晶質シリコン膜を形成した。
【００５７】
こうして形成された結晶質シリコン膜を第1のフォトマスクを使用して島状にパターニングし、ドライエッチングによりドライバ回路のpチャネルTFTの活性層１０３、ｎチャネルTFTの活性層１０４、画素TFTの活性層１０５を形成した。
【００５８】
尚、本実施例では島状の半導体層を非晶質シリコン膜から結晶質シリコン膜を形成したが、微結晶シリコン膜を用いても構わないし、直接結晶質シリコン膜を成膜しても良い。
【００５９】
次に、島状の半導体層１０３、１０４、１０５を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜１０６を形成した。ゲート絶縁膜１０６は、プラズマCVD法でN2OとSiH4を原料とした酸化窒化シリコン膜を10〜200nm、好ましくは50〜150 nmの厚さで形成すれば良い。ここでは100 nmの厚さに形成した。（図4（A））
【００６０】
そして、第2のフォトマスクにより、半導体層１０３と、半導体層１０４、１０５のチャネル形成領域を覆うレジストマスク１０７、１０８、１０９、１１０、１１１を形成した。このとき、配線を形成する領域にもレジストマスク１０９を形成しておいても良い。
【００６１】
そして、n型を付与する不純物元素を添加して第2の不純物領域を形成する工程を行った。ここでは、リンを用い、フォスフィン（PH3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜１０６を通してその下の半導体層にリンを添加するために、加速電圧は80keVに設定した。半導体層に添加されるリンの濃度は、1×1016〜1×1019atoms/cm3の範囲にするのが好ましく、ここでは1×1018atoms/cm3とした。そして、半導体層にリンが添加された領域１１２、１１３、１１４、１１５、１１６が形成された。ここで、リンが添加された領域の一部は、LDD領域として機能する第2の不純物領域とされるものである。(図4（B）)
【００６２】
その後、レジストマスクを除去して、第1の導電層１１７を全面に形成した。第1の導電層１１７は、Ta、Ti、Mo、W、Cr、Alから選ばれた元素を主成分とする導電性材料やリンを含有するシリコンやシリサイドなどの単層膜あるいは積層膜から成る。例えば、WMo、TaN、MoTa、Wsix（2.4＞ｘ＞2.7）などの化合物を用いることができる。そして、第1の導電層４１７の厚さは100〜1000nm、好ましくは150〜400nmで形成しておけば良い。ここではTaをスパッタ法で形成した。（図4（C））
【００６３】
次に、第3のフォトマスクによりレジストマスク１１８、１１９、１２０、１２１、１２２、１２３を形成した。第3のフォトマスクは、pチャネル型TFTのゲート電極と、CMOS回路および画素部のゲート配線、ゲートバスラインを形成するためのものである。nチャネル型TFTのゲート電極は後の工程で形成するため、第１の導電層１１７が半導体層１０４、１０５上の全面で残るようにレジストマスク１１９、１２３を形成した。（図5（A））
【００６４】
第1の導電層はドライエッチング法により不要な部分を除去した。TaのエッチングはCF4とO2の混合ガスにより行われた。そして、ゲート電極１２４と、ゲート配線１２６、１２８と、ゲートバスライン１２７が形成された。
【００６５】
そして、レジストマスク１１８、１１９、１２０、１２１、１２２、１２３をそのまま残して、pチャネル型TFTが形成される半導体層１０３の一部に、p型を付与する第3の不純物元素を添加するの工程を行った。ここではボロンをその不純物元素として、ジボラン（B2H6）を用いてイオンドープ法で添加した。ここでも加速電圧を80keVとして、2×1020atoms/cm3の濃度にボロンを添加した。そして、図5（A）に示すようにボロンが高濃度に添加された第3の不純物領域１３０、１３１が形成された。
【００６６】
図5（A）で設けられたレジストマスクを除去した後、新たに第4のフォトマスクによりレジストマスク１３２、１３３、１３４、１３５、１３６、１３７、１３８を形成した。第4のフォトマスクはnチャネル型TFTのゲート電極を形成するためのものであり、ドライエッチング法によりゲート電極１３９、１４０、１４１及び容量電極１４２が形成された。このときゲート電極１３９、１４０、１４１は第2の不純物領域１１２、１１３、１１４、１１５、１１６の一部と重なるように形成された。（図5（B））
【００６７】
そして、レジストマスクを除去した後、新たなレジストマスク１４３、１４４、１４５、１４６、１４７、１４８、１４９を形成した。レジストマスク１４４、１４７、１４８はnチャネル型TFTのゲート電極１３９、１４０、１４１と、第2の不純物領域の一部を覆う形で形成されるものであった。ここで、レジストマスク１４４、１４７、１４８は、LDD領域のオフセット量を決めるものであった。
【００６８】
そして、n型を付与する不純物元素を添加して第1の不純物領域を形成する工程を行った。そして、ソース領域となる第１の不純物領域１５１、１５２とドレイン領域となる第１の不純物領域１５０、１５３、１５４が形成された。ここでは、フォスフィン（PH3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜１０６を通してその下の半導体層にリンを添加するために、加速電圧は80keVに設定した。この領域のリンの濃度はn型を付与する第1の不純物元素を添加する工程と比較して高濃度であり、1×1019〜1×1021atoms/cm3とするのが好ましく、ここでは1×1020atoms/cm3とした。（図5（C））
【００６９】
図5（C）までの工程が終了したら、図6に示すように、ゲート電極およびゲート絶縁膜上に第１の層間絶縁膜１５５を形成する工程を行った。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５５は無機絶縁物材料から形成する。第１の層間絶縁膜１５５の膜厚は100〜200nmとする。ここで、酸化シリコン膜を用いる場合には、プラズマCVD法でTEOSとO2とを混合し、反応圧力40Pa、基板温度300〜400℃とし、高周波（13.56MHz）電力密度0.5〜0.8W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマCVD法でSiH4、N2O、NH3から作製される酸化窒化シリコン膜、またはSiH4、N2Oから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力20〜200Pa、基板温度300〜400℃とし、高周波（60MHz）電力密度0.1〜1.0W/cm2で形成することができる。また、SiH4、N2O、H2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマCVD法でSiH4、NH3から作製することが可能である。
【００７０】
そして、熱処理の工程を行った。熱処理の工程は、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために行う必要があった。第１の層間絶縁膜が積層である場合、下層となる絶縁膜を成膜した後、熱処理工程を行うと良い。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（RTA法）で行えば良い。ここでは熱アニール法で活性化の工程を行った。加熱処理は、酸素濃度が1ppm以下好ましくは0.1ppm以下の窒素雰囲気中において400〜700℃、好ましくは500〜600℃、ここでは500℃、4時間の処理を行った。
【００７１】
熱活性化工程の後、さらに、3〜100%の水素を含む雰囲気中300~450℃で1~12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段としてプラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、半導体層中の欠陥密度を1016/cm3以下とすることが望ましく、そのため、水素を0.01〜0.1atomic%程度付与すれば良い。
【００７２】
第1の層間絶縁膜１５５はその後、パターニングでそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールが形成された。そして、ソース電極１５６、１５７、１５８とドレイン電極１５９、１６０を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むAl膜300nm、Ti膜150nmをスパッタ法で連続して成膜し、この３層膜をパターニングして電極として用いた。
【００７３】
以上の工程で、CMOS回路のnチャネル型ＴＦＴにはチャネル形成領域１６４、第1の不純物領域１６７、１６８、第2の不純物領域１６５、１６６が形成された。ここで、第2の不純物領域は、ゲート電極と重なる領域（GOLD領域）１６５ａ、１６６ａ、ゲート電極と重ならない領域（LDD領域）１６５ｂ、１６６ｂがそれぞれ形成された。そして、第1の不純物領域１６７はソース領域として、第1の不純物領域１６８はドレイン領域となった。
【００７４】
pチャネル型ＴＦＴは、チャネル形成領域１６１、第3の不純物領域１６２、１６３が形成された。そして、第3の不純物領域１６２はソース領域として、第3の不純物領域１６３はドレイン領域となった。
【００７５】
また、画素部のnチャネル型ＴＦＴはマルチゲート構造であり、チャネル形成領域１６９、１７０と第1の不純物領域１７５、１７６と第2の不純物領域１７１、１７２、１７３、１７４が形成された。ここで第2の不純物領域は、ゲート電極と重なる領域１７１ａ、１７２ａ、１７３ａ、１７４ａと重ならない領域１７１ｂ、１７２ｂ、１７３ｂ、１７４ｂとが形成された。
【００７６】
こうして図6に示すように、基板１０１上にCMOS回路と、画素部が形成されたアクティブマトリクス基板が作製された。また、画素部のnチャネル型TFTのドレイン側には、第2の不純物領域と同じ濃度でn型を付与する不純物元素が添加された低濃度不純物領域１７７と、ゲート絶縁膜１０６と、容量電極１４２とにより保持容量が同時に形成された。
【００７７】
次いで、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００７８】
図6の状態のアクティブマトリクス基板に対して、パッシベーション膜１７８を形成した。パッシベーション膜１７８は、窒化シリコン膜で300nmの厚さで形成した。また、パッシベーション膜成膜後に水素化処理を行うとTFT特性向上に対して好ましい結果が得られている。例えば、3〜100%の水素を含む雰囲気中300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。
【００７９】
さらに、有機樹脂からなる第2の層間絶縁膜１７９を約1000nmの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。（図7（A））
【００８０】
さらに第3の層間絶縁膜１８０を形成した。第3の層間絶縁膜１８０は、ポリイミドなどの有機樹脂膜で形成した。そして、第３の層間絶縁膜１８０、第２の層間絶縁膜１７９、及びパッシベーション膜１７８を選択的に除去してドレイン電極１６０に達するコンタクトホールを形成し、画素電極１８１を形成した。画素電極１８１は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ITO）膜を100nmの厚さにスパッタ法で形成した後、パターニングして画素電極１８１を形成した。（図7（B））
【００８１】
次に、図8に示すように、配向膜１８２を第３の層間絶縁膜１８０と画素電極１８１とに接して形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板１８３には、透明導電膜１８４と、配向膜１８５とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【００８２】
上記の工程を経て、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料１８６を注入し、封止剤（図示せず）によって完全に封止した。こうして図8に示すアクティブマトリクス型液晶表示装置が完成した。
【００８３】
次に本実施例のアクティブマトリクス型液晶表示装置の構成を、図9と図10を用いて説明する。図9は本実施例のアクティブマトリクス基板の斜視図である。アクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部９０１と、走査（ゲート）線駆動回路９０２と、信号(ソース)線駆動回路９０３と、ロジック回路９０４とで構成される。画素部の画素TFT９００はｎチャネル型TFTであり、周辺に設けられる駆動回路はCMOS回路を基本として構成されている。走査（ゲート）線駆動回路９０２と、信号（ソース）線駆動回路９０３はそれぞれゲート配線９０５とソース配線９０６で画素部９０１に接続されている。画素部９０１は画素TFT９００と、画素電極９０７と、保持容量９０８とで形成される。
【００８４】
本実施例では、画素TFT９００をダブルゲートの構造としているが、シングルゲートの構造でも良いし、トリプルゲートとしたマルチゲート構造にしても構わない。本実施例のアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではない。本願発明の構造は、下地膜の構成に特徴があるので、それ以外の構成については実施者が適宣決定すれば良い。
【００８５】
図10は画素部９０１の上面図の一部であり、ほぼ１画素の上面図である。画素部にはnチャネル型TFTが設けられている。ゲート電極１００２は、図示されていないゲート絶縁膜を介してその下の半導体層１００１と交差している。図示はしていないが、半導体層には、ソース領域、ドレイン領域、第1の不純物領域が形成されている。また、画素TFTのドレイン側には、半導体層と、ゲート絶縁膜と、ゲート電極と同じ材料で形成された電極とから、保持容量１００７が形成されている。また、図10で示すA―A'、およびB−B'に沿った断面構造は、図8に示す画素部の断面図に対応している。
【００８６】
[実施例３]
本実施例では、実施例2において半導体層として用いる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることが望ましい。
【００８７】
ここで、特開平７−１３０６５２号公報に開示されている技術を本願発明に適用する場合の例を図１１に示す。まず基板１１０１上下地膜としてN、O、Hの組成が連続的に変化している酸化窒化シリコン膜１１０２を設け、その上に非晶質シリコン膜１１０３を形成した。この積層膜の形成方法としてここでは、実施例１に示した方法を用い、膜厚200nmの下地膜と、膜厚50nmの非晶質シリコン膜とをそれぞれ形成した。
【００８８】
次いで、図１１（A）にあるように重量換算で10ppmの触媒元素であるニッケルを含む酢酸ニッケル塩溶液をスピンコーターで塗布した。これにより、結晶化を助長する元素であるニッケルが非晶質シリコン膜に添加され、ニッケル含有層１１０４が形成された。
【００８９】
次に、500℃、１時間の脱水素工程により水素含有量を5atomic%以下にした後、500〜650℃で4〜12時間、例えば550℃、8時間の熱処理を行い、結晶質シリコン膜１１０５を形成した。こうして得られた結晶質シリコン膜１１０５は非常に優れた結晶性を示した。（図１１（B））
【００９０】
また、特開平８−７８３２９号公報で開示された技術は、触媒元素を選択的に添加することによって、非晶質半導体膜の選択的な結晶化を可能としたものである。同技術を本願発明に適用した場合について、図１２で説明する。
【００９１】
まず、ガラス基板１２０１上にNまたはOの組成が連続的に変化している酸化窒化シリコン膜を含む下地膜１２０２を設け、その上に非晶質シリコン膜１２０３、酸化シリコン膜１２０４を連続的に形成した。この時、酸化シリコン膜１２０４の厚さは150nmとした。この下地膜１２０２の形成方法としてここでは、実施例1に示した方法を用いた下地膜を形成した。
【００９２】
次に酸化シリコン膜１２０４をパターニングして、選択的に開孔部１２０５を形成し、その後、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布した。これにより、ニッケル含有層１２０６が形成され、ニッケル含有層１２０６は開孔部１２０５の底部のみで非晶質シリコン膜１２０３と接触した。（図12（A））
【００９３】
次に、500〜650℃で4〜24時間、例えば570℃、14時間の熱処理を行い、結晶質シリコン膜１２０７を形成した。この結晶化の過程では、ニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから横方向へと結晶化が進行する。こうして形成された結晶質シリコン膜１２０７は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。(図１２（B）)
【００９４】
尚、上記２つの技術において使用可能な触媒元素は、ニッケル（Ni）の以外にも、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、スズ（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）、といった元素を用いても良い。
【００９５】
以上のような技術を用いて結晶質半導体膜（結晶質シリコン膜や結晶質シリコンゲルマニウム膜などを含む）を形成し、パターニングを行えば、結晶質TFTの半導体層を形成することができる。本実施例の技術を用いて、結晶質半導体膜から作製されたTFTは、優れた特性が得られるが、そのため高い信頼性を要求されていた。しかしながら、本願発明のTFT構造を採用することで、本実施例の技術を最大限に生かしたTFTを作製することが可能となった。
【００９６】
［実施例4］
本実施例は、実施例3で用いられる半導体層を形成する方法として、非晶質半導体膜を初期膜として前記触媒元素を用いて結晶質半導体膜を形成した後で、その触媒元素を結晶質半導体膜から除去する工程を行った例を示す。本実施例ではその方法として、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報に記載された技術を用いた。
【００９７】
同公報に記載された技術は、非晶質半導体膜の結晶化に用いた触媒元素を結晶化後にリンのゲッタリング作用を用いて除去する技術である。同技術を用いることで、結晶質半導体膜中の触媒元素の濃度を1×1017atms/cm3以下、好ましくは1×1016atms/cm3にまで低減することができる。
【００９８】
本実施例の構成について図13を用いて説明する。ここではコーニング社の１７３７基板に代表される無アルカリガラス基板を用いた。図13（A）では、実施例3で示した結晶化の技術を用いて、基板１３０１上に下地膜１３０２、結晶質シリコン膜１３０３が形成された状態を示している。この下地膜１３０２の形成方法としてここでは、実施例1に示した方法を用いる。そして、結晶質シリコン膜１３０３の表面にマスク用の酸化シリコン膜１３０４が150nmの厚さに形成され、パターニングにより開孔部が設けられ、結晶質シリコン膜を露出させた領域を設けてある。そして、リンを添加する工程を実施して、結晶質シリコン膜にリンが添加された領域１３０５が設けられた。
【００９９】
この状態で、窒素雰囲気中で550〜800℃、5〜24時間、例えば600℃、12時間の熱処理を行うと、結晶質シリコン膜にリンが添加された領域１３０５がゲッタリングサイトとして働き、結晶質シリコン膜１３０３に残存していた触媒元素はリンが添加された領域１３０５に偏析させることができた。
【０１００】
そして、マスク用の酸化シリコン膜１３０４と、リンが添加された領域１３０５とをエッチングして除去することにより、結晶化の工程で使用した触媒元素の濃度を1×1017atms/cm3以下にまで低減された結晶質シリコン膜を得ることができた。この結晶質シリコン膜はそのまま実施例2で示した本願発明のTFTの半導体層として使用することができ、このようにして作製したTFTはオフ電流値が下がり結晶性が良いことから高い電界効果移動度が得られ、良好な特性が得られる。
【０１０１】
［実施例5］
本願発明を実施して形成されたTFTは様々な電気光学装置（代表的にはアクティブマトリクス型液晶ディスプレイ等）に用いることができる。即ち、それら電気光学装置や半導体回路を部品として組み込んだ電子機器全てに本願発明を実施できる。
【０１０２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４、図１５及び図１６に示す。
【０１０３】
図１４（A）はパーソナルコンピュータであり、本体１４０１、画像入力部１４０２、表示部１４０３、キーボード１４０４等を含む。本発明を画像入力部１４０２、表示部１４０３やその他の信号制御回路に適用することができる。
【０１０４】
図１４（B）はビデオカメラであり、本体１４０５、表示部１４０６、音声入力部１４０７、操作スイッチ１４０８、バッテリー１４０９、受像部１４１０等を含む。本発明を表示部１４０６やその他の信号制御回路に適用することができる。
【０１０５】
図１４（C）はモバイルコンピュータ（モービルコンピュータ）であり、本体１４１１、カメラ部１４１２、受像部１４１３、操作スイッチ１４１４、表示部１４１５等を含む。本発明は表示部１４１５やその他の信号制御回路に適用できる。
【０１０６】
図１４（D）はゴーグル型ディスプレイであり、本体１４１６、表示部１４１７、アーム部１４１８等を含む。本発明は表示部１４１７やその他の信号制御回路に適用することができる。
【０１０７】
図１４（E）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１４１９、表示部１４２０、スピーカ部１４２１、記録媒体１４２２、操作スイッチ１４２３等を含む。なお、このプレーヤーは記録媒体としてDVD（Digital Versatile Disc）、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部１４２０やその他の信号制御回路に適用することができる。
【０１０８】
図１４（F）はデジタルカメラであり、本体１４２４、表示部１４２５、接眼部１４２６、操作スイッチ１４２７、受像部（図示しない）等を含む。本願発明を表示部１４２５やその他の信号制御回路に適用することができる。
【０１０９】
図１５（A）はフロント型プロジェクターであり、投射装置１５０１、スクリーン１５０２等を含む。本発明は投射装置１５０１の一部を構成する液晶表示装置１５１４やその他の信号制御回路に適用することができる。
【０１１０】
図１５（B）はリア型プロジェクターであり、本体１５０３、投射装置１５０４、ミラー１５０５、スクリーン１５０６等を含む。本発明は投射装置１５０４の一部を構成する液晶表示装置１５１４やその他の信号制御回路に適用することができる。
【０１１１】
なお、図１５（C）は、図１５（A）及び図１５（B）中における投射装置１５０１、１５０４の構造の一例を示した図である。投射装置１５０１、１５０４は、光源光学系１５０７、ミラー１５０８、１５１０〜１５１２、ダイクロイックミラー１５０９、プリズム１５１３、液晶表示装置１５１４、位相差板１５１５、投射光学系１５１６で構成される。投射光学系１５１６は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（C）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【０１１２】
また、図１５（D）は、図１５（C）中における光源光学系１５０７の構造の一例を示した図である。本実施例では、光源光学系１５０７は、リフレクター１５１８、光源１５１９、レンズアレイ１５２０、１５２１、偏光変換素子１５２２、集光レンズ１５２３で構成される。なお、図１５（D）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【０１１３】
ただし、図１５に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置の適用例は図示していない。
【０１１４】
図１６（A）は携帯電話であり、本体１６０１、音声出力部１６０２、音声入力部１６０３、表示部１６０４、操作スイッチ１６０５、アンテナ１６０６等を含む。本願発明を音声出力部１６０２、音声入力部１６０３、表示部１６０４やその他の信号制御回路に適用することができる。
【０１１５】
図１６（B）は携帯書籍（電子書籍）であり、本体１６０７、表示部１６０８、記憶媒体１６０９、操作スイッチ１６１０、アンテナ１６１１等を含む。本発明は表示部１６０８、１６０９やその他の信号回路に適用することができる。
【０１１６】
図１６（C）はディスプレイであり、本体１６１２、支持台１６１３、表示部１６１４等を含む。本発明は表示部１６１４に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上（特に30インチ以上）のディスプレイには有利である。
【０１１７】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1〜4のどのような組み合わせからなる構成を用いても実現することができる。
【０１１８】
【発明の効果】
こうして得られた本発明によるSiH4、N2O、Ｈ2を原料ガスとしてプラズマCVD法で作製される酸化窒化シリコン膜は、原料ガスの流量比を変化させるだけで作製することができ、それにより、膜中N、O、Hの組成の連続変化が制御された良質な下地膜として使用できる。本発明を下地膜として使用した場合、ブロッキング効果による基板からの不純物拡散の防止のみならず活性層と良好な界面を形成でき、TFT特性の劣化を防ぐことができる。また、同一チャンバーで成膜するため処理時間の短縮化が図れ、TFT特性の安定性向上並びに生産性向上にも寄与する。
【図面の簡単な説明】
【図１】 本発明の下地膜の構成を説明する図。
【図２】 本発明に適用するプラズマＣＶＤ装置の構成の一例を説明する図。
【図３】 本発明の作製工程を示す図。（実施例１）
【図４】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図５】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図６】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図７】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例2）
【図８】 アクティブマトリクス型液晶表示装置の断面構造図。（実施例2）
【図９】 ＡＭ−ＬＣＤの外観を示す図。（実施例2）
【図１０】 画素部上面図の一部を示す図。（実施例2）
【図１１】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例3）
【図１２】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例3）
【図１３】 ＡＭ−ＬＣＤの作製工程を示す図。（実施例4）
【図１４】 電子機器の一例を示す図。（実施例5）
【図１５】 電子機器の一例を示す図。（実施例5）
【図１６】 電子機器の一例を示す図。（実施例5）
【図１７】 製造装置の一例を示す図。（実施例１）
Claims (16)
- 薄膜トランジスタを有する半導体装置であって、
基板に接して絶縁膜と、
前記絶縁膜上に接して半導体膜とを有し、
前記絶縁膜は、少なくとも前記基板と接する第１の層と前記半導体膜と接する第２の層とを有し、
前記第１の層は、水素濃度が２〜３ａｔｏｍｉｃ％で、窒素濃度が７〜１０ａｔｏｍｉｃ％で、酸素濃度が５２〜５５ａｔｏｍｉｃ％の酸化窒化シリコン膜であり、
前記第２の層は、水素濃度が０．５〜２ａｔｏｍｉｃ％で、窒素濃度が１〜２ａｔｏｍｉｃ％で、酸素濃度が６２〜６５ａｔｏｍｉｃ％の酸化窒化シリコン膜であることを特徴とする半導体装置。 - 薄膜トランジスタを有する半導体装置であって、
基板に接して絶縁膜と、
前記絶縁膜上に接して半導体膜とを有し、
前記絶縁膜は、前記基板と接する領域から前記半導体膜と接する領域にかけて連続的に組成が変化し、
前記基板と接する領域は、水素濃度が２〜３ａｔｏｍｉｃ％で、窒素濃度が７〜１０ａｔｏｍｉｃ％で、酸素濃度が５２〜５５ａｔｏｍｉｃ％の酸化窒化シリコン膜であり、
前記半導体膜と接する領域は、水素濃度が０．５〜２ａｔｏｍｉｃ％で、窒素濃度が１〜２ａｔｏｍｉｃ％で、酸素濃度が６２〜６５ａｔｏｍｉｃ％の酸化窒化シリコン膜であることを特徴とする半導体装置。 - 薄膜トランジスタを有する半導体装置であって、
基板に接して絶縁膜と、
前記絶縁膜上に接して半導体膜とを有し、
前記絶縁膜は、少なくとも前記基板と接する第１の層と前記半導体膜と接する第２の層とを有し、
前記第１の層は、シリコンに対する酸素の組成比が１．４〜１．８で、シリコンに対する窒素の組成比が０．０５〜０．５の酸化窒化シリコン膜であり、
前記第２の層は、シリコンに対する酸素の組成比が１．７〜２で、シリコンに対する窒素の組成比が０．０２〜０．０６の酸化窒化シリコン膜であることを特徴とする半導体装置。 - 薄膜トランジスタを有する半導体装置であって、
基板に接して絶縁膜と、
前記絶縁膜上に接して半導体膜とを有し、
前記絶縁膜は、前記基板と接する領域から前記半導体膜と接する領域にかけて連続的に組成が変化し、
前記基板と接する領域は、シリコンに対する酸素の組成比が１．４〜１．８で、シリコンに対する窒素の組成比が０．０５〜０．５の酸化窒化シリコン膜であり、
前記半導体膜と接する領域は、シリコンに対する酸素の組成比が１．７〜２で、シリコンに対する窒素の組成比が０．０２〜０．０６の酸化窒化シリコン膜であることを特徴とする半導体装置。 - 請求項１乃至４のいずれか一項において、前記酸化窒化シリコン膜中の窒素濃度は、前記半導体膜側の界面に向かって連続的に減少することを特徴とする半導体装置。
- 請求項１乃至４のいずれか一項において、前記酸化窒化シリコン膜中の酸素濃度は、前記半導体膜側の界面に向かって連続的に増加することを特徴とする半導体装置。
- 請求項１乃至６のいずれか一項において、前記半導体装置は、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、カーナビゲーション、カーステレオ、パーソナルコンピュータ、または携帯情報端末から選ばれた一つであることを特徴とする半導体装置。
- 半導体膜を形成する工程と、前記半導体膜と基板との間の絶縁膜を形成する工程とを有し、
前記絶縁膜を形成する工程は、少なくとも前記基板と界面を形成する第１の層を形成する工程と、前記半導体膜と界面を形成する第２の層を形成する工程とを有し、
前記第１の層を形成する工程は、ＳｉＨ４、Ｎ２Ｏ、Ｈ２のガス流量比がＸｈ＝０．５〜５（Ｘｈ＝Ｈ２／ＳｉＨ４＋Ｎ２Ｏ）、Ｘｇ＝０．９４〜０．９７（Ｘｇ＝Ｎ２Ｏ／ＳｉＨ４＋Ｎ２Ｏ）の範囲で酸化窒化シリコン膜を形成し、
前記第２の層を形成する工程は、ＳｉＨ４、Ｎ２Ｏ、Ｈ２のガス流量比がＸｈ＝０（Ｘｈ＝Ｈ２／ＳｉＨ４＋Ｎ２Ｏ）、Ｘｇ＝０．９７〜０．９９（Ｘｇ＝Ｎ２Ｏ／ＳｉＨ４＋Ｎ２Ｏ）範囲で酸化窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。 - 請求項８において、前記絶縁膜の第１の層と第２の層とを形成する工程は、プラズマＣＶＤ装置の同一の成膜室で行われることを特徴とする半導体装置の作製方法。
- 半導体膜を形成する工程と、前記半導体膜と基板との間の絶縁膜を形成する工程とを有し、
前記絶縁膜を形成する工程は、前記基板と接する領域から前記半導体膜と接する領域にかけて、ＳｉＨ４、Ｎ２Ｏ、Ｈ２のガス流量比がＸｈ＝０．５〜５（Ｘｈ＝Ｈ２／ＳｉＨ４＋Ｎ２Ｏ）、Ｘｇ＝０．９４〜０．９７（Ｘｇ＝Ｎ２Ｏ／ＳｉＨ４＋Ｎ２Ｏ）の範囲から、Ｘｈ＝０（Ｘｈ＝Ｈ２／ＳｉＨ４＋Ｎ２Ｏ）、Ｘｇ＝０．９７〜０．９９（Ｘｇ＝Ｎ２Ｏ／ＳｉＨ４＋Ｎ２Ｏ）の範囲に変化させて酸化窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。 - 同一成膜室で、
水素濃度が２〜３ａｔｏｍｉｃ％で、窒素濃度が７〜１０ａｔｏｍｉｃ％で、酸素濃度が５２〜５５ａｔｏｍｉｃ％の基板と接する第１の酸化窒化シリコン膜と、
水素濃度が０．５〜２ａｔｏｍｉｃ％で、窒素濃度が１〜２ａｔｏｍｉｃ％で、酸素濃度が６２〜６５ａｔｏｍｉｃ％の半導体膜と接する第２の酸化窒化シリコン膜と、
前記半導体膜とを連続的に成膜することを特徴とする半導体装置の作製方法。 - 同一成膜室で、
基板と接する領域は、水素濃度が２〜３ａｔｏｍｉｃ％で、窒素濃度が７〜１０ａｔｏｍｉｃ％で、酸素濃度が５２〜５５ａｔｏｍｉｃ％、
半導体膜と接する領域は、水素濃度が０．５〜２ａｔｏｍｉｃ％で、窒素濃度が１〜２ａｔｏｍｉｃ％で、酸素濃度が６２〜６５ａｔｏｍｉｃ％と連続的に組成が変化する酸化窒化シリコン膜と、
前記半導体膜とを連続的に成膜することを特徴とする半導体装置の作製方法。 - 同一成膜室で、
シリコンに対する酸素の組成比が１．４〜１．８で、シリコンに対する窒素の組成比が０．０５〜０．５の基板と接する第１の酸化窒化シリコン膜と、
シリコンに対する酸素の組成比が１．７〜２で、シリコンに対する窒素の組成比が０．０２〜０．０６の半導体膜と接する第２の酸化窒化シリコン膜と、
前記半導体膜とを連続的に成膜することを特徴とする半導体装置の作製方法。 - 同一成膜室で、
基板と接する領域は、シリコンに対する酸素の組成比が１．４〜１．８で、シリコンに対する窒素の組成比が０．０５〜０．５、
半導体膜と接する領域は、シリコンに対する酸素の組成比が１．７〜２で、シリコンに対する窒素の組成比が０．０２〜０．０６と連続的に組成が変化する酸化窒化シリコン膜と、
前記半導体膜とを連続的に成膜することを特徴とする半導体装置の作製方法。 - 請求項８乃至１４のいずれか一項において、前記酸化窒化シリコン膜中の窒素濃度は、前記半導体膜側の界面に向かって連続的に減少させることを特徴とする半導体装置の作製方法。
- 請求項８乃至１４のいずれか一項において、前記酸化窒化シリコン膜中の酸素濃度は、前記半導体膜側の界面に向かって連続的に増加させることを特徴とする半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022022A JP4493779B2 (ja) | 2000-01-31 | 2000-01-31 | 半導体装置およびその作製方法 |
| TW090101346A TW479370B (en) | 2000-01-31 | 2001-01-19 | Semiconductor device and method of producing the same |
| US09/771,625 US6673659B2 (en) | 2000-01-31 | 2001-01-30 | Semiconductor device and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022022A JP4493779B2 (ja) | 2000-01-31 | 2000-01-31 | 半導体装置およびその作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001217422A JP2001217422A (ja) | 2001-08-10 |
| JP2001217422A5 JP2001217422A5 (ja) | 2006-11-16 |
| JP4493779B2 true JP4493779B2 (ja) | 2010-06-30 |
Family
ID=18548367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000022022A Expired - Fee Related JP4493779B2 (ja) | 2000-01-31 | 2000-01-31 | 半導体装置およびその作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6673659B2 (ja) |
| JP (1) | JP4493779B2 (ja) |
| TW (1) | TW479370B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573195B1 (en) * | 1999-01-26 | 2003-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere |
| US6461899B1 (en) | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| CN100592523C (zh) * | 1999-06-02 | 2010-02-24 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP4562835B2 (ja) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001177101A (ja) | 1999-12-20 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004247077A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 発光装置及びその作製方法 |
| DE10335099B4 (de) * | 2003-07-31 | 2006-06-08 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Verbessern der Dickengleichförmigkeit von Siliziumnitridschichten für mehrere Halbleiterscheiben |
| JP4232675B2 (ja) * | 2004-04-01 | 2009-03-04 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4649896B2 (ja) | 2004-07-09 | 2011-03-16 | 日本電気株式会社 | 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置 |
| US20060181266A1 (en) * | 2005-02-14 | 2006-08-17 | Panelvision Technology, A California Corporation | Flat panel display inspection system |
| KR101133767B1 (ko) * | 2005-03-09 | 2012-04-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2006269808A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 半導体装置および画像表示装置 |
| KR100703971B1 (ko) * | 2005-06-08 | 2007-04-06 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
| EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| US7498270B2 (en) * | 2005-09-30 | 2009-03-03 | Tokyo Electron Limited | Method of forming a silicon oxynitride film with tensile stress |
| US7588883B2 (en) | 2006-05-09 | 2009-09-15 | United Microelectronics Corp. | Method for forming a gate and etching a conductive layer |
| JP2008258345A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
| US7807586B2 (en) * | 2008-03-28 | 2010-10-05 | Tokyo Electron Limited | Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process |
| US8119540B2 (en) * | 2008-03-28 | 2012-02-21 | Tokyo Electron Limited | Method of forming a stressed passivation film using a microwave-assisted oxidation process |
| KR101460869B1 (ko) * | 2009-09-04 | 2014-11-11 | 가부시끼가이샤 도시바 | 박막 트랜지스터 및 그 제조 방법 |
| DE102010013038B4 (de) * | 2010-03-26 | 2012-01-19 | Schüco Tf Gmbh & Co. Kg | Verfahren zum Herstellen einer Fotovoltaikzelle |
| JP5827578B2 (ja) | 2011-02-14 | 2015-12-02 | 株式会社半導体エネルギー研究所 | 光学素子の作製方法 |
| KR20180118803A (ko) * | 2011-10-07 | 2018-10-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들 |
| JP6026395B2 (ja) * | 2013-12-05 | 2016-11-16 | 富士フイルム株式会社 | 有機機能層付き基板およびその製造方法 |
| KR102223678B1 (ko) | 2014-07-25 | 2021-03-08 | 삼성디스플레이 주식회사 | 표시장치용 백플레인 및 그 제조 방법 |
| CN108493238B (zh) * | 2018-03-28 | 2022-11-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板、显示装置 |
| KR20220105708A (ko) * | 2021-01-20 | 2022-07-28 | 삼성디스플레이 주식회사 | 색변환 패널 및 이를 포함하는 표시 장치 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470768A (en) | 1992-08-07 | 1995-11-28 | Fujitsu Limited | Method for fabricating a thin-film transistor |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645377B2 (ja) | 1996-10-24 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 集積回路の作製方法 |
| JP3597331B2 (ja) | 1996-10-24 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP3977974B2 (ja) * | 1998-12-29 | 2007-09-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4463377B2 (ja) * | 1999-04-30 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6461899B1 (en) | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| JP2001177101A (ja) * | 1999-12-20 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| TW521226B (en) | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
-
2000
- 2000-01-31 JP JP2000022022A patent/JP4493779B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-19 TW TW090101346A patent/TW479370B/zh not_active IP Right Cessation
- 2001-01-30 US US09/771,625 patent/US6673659B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010011725A1 (en) | 2001-08-09 |
| TW479370B (en) | 2002-03-11 |
| JP2001217422A (ja) | 2001-08-10 |
| US6673659B2 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4493779B2 (ja) | 半導体装置およびその作製方法 | |
| US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100736400B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP3538084B2 (ja) | 半導体装置の作製方法 | |
| JP4798907B2 (ja) | 半導体装置 | |
| US6777713B2 (en) | Irregular semiconductor film, having ridges of convex portion | |
| JP4667523B2 (ja) | 半導体装置及びその作製方法 | |
| JP2001177101A (ja) | 半導体装置およびその作製方法 | |
| JP2001135824A (ja) | 半導体装置及びその作製方法 | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| JP4094179B2 (ja) | 半導体装置の作製方法 | |
| JP4683696B2 (ja) | 半導体装置の作製方法 | |
| JP4494451B2 (ja) | 半導体装置の作製方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4256087B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4766724B2 (ja) | 半導体装置の作製方法 | |
| JP4472061B2 (ja) | 半導体装置の作製方法 | |
| JP5057605B2 (ja) | 半導体装置の作製方法 | |
| JP4573953B2 (ja) | 半導体装置の作製方法 | |
| JP5072147B2 (ja) | 半導体装置の作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP4712155B2 (ja) | 半導体装置の作製方法 | |
| JP4993802B2 (ja) | 半導体装置 | |
| JP5256336B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |