JP4498043B2 - 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 - Google Patents

液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 Download PDF

Info

Publication number
JP4498043B2
JP4498043B2 JP2004211701A JP2004211701A JP4498043B2 JP 4498043 B2 JP4498043 B2 JP 4498043B2 JP 2004211701 A JP2004211701 A JP 2004211701A JP 2004211701 A JP2004211701 A JP 2004211701A JP 4498043 B2 JP4498043 B2 JP 4498043B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
bus line
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004211701A
Other languages
English (en)
Other versions
JP2006030782A (ja
Inventor
豪 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004211701A priority Critical patent/JP4498043B2/ja
Priority to US11/063,081 priority patent/US7978165B2/en
Publication of JP2006030782A publication Critical patent/JP2006030782A/ja
Application granted granted Critical
Publication of JP4498043B2 publication Critical patent/JP4498043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、液晶表示装置に係り、特に、欠陥画素を正常点に戻すリペアが可能な液晶表示装置、並びに、このような液晶表示装置のリペア方法及び駆動方法に関する。
液晶表示装置は、ガラス基板間に狭持した液晶層に部分的に電界を印加して配向方向を変化させることにより、液晶の光学的性質を変化して像表示を行うものである。近年では、マトリクス状に配置された画素電極に印加する電圧を薄膜トランジスタ（ＴＦＴ）により制御する、ＴＦＴ方式の液晶表示装置が主流となっている。
ＴＦＴ方式の液晶表示装置では、駆動素子である薄膜トランジスタの動作不良により、点欠陥が発生することがある。薄膜トランジスタの動作不良の原因としては、チャネル部の形成不良や、層間ショート、ソース−ドレイン間の同層ショートなど多様であり、未だに解決された問題とは言えない。
ＴＦＴ方式の液晶表示装置は、マトリクス状に配置された極めて多数の画素を有するため、このような点欠陥の発生を完全に防止することは困難である。また、一部の画素の不良をもって装置全体を不良としたのでは、製品歩留まりが低下し、ひいては製造コストの増大にも繋がる。
そこで、このような点欠陥を修復するための液晶表示装置のリペア方法が種々提案されている。
第１の手法は、点欠陥を輝点ではなく暗点にして目立たなくする手法である。
液晶の表示モードには、電圧無印加状態で白表示を行うノーマリーホワイト（ＮＷ）モードと、電圧無印加状態で黒表示を行うノーマリーブラック（ＮＢ）モードとに大別される。ＮＷモードとしては代表的な例としてＴＮモードが存在し、ＮＢモードとしては代表的な例としてＭＶＡやＩＰＳが存在する。
ＮＷモードの場合、常に液晶に電圧が印加される状態とすることにより、常時黒状態が可能となる。このような状態は、レーザリペアにより、例えばソース電極とゲートバスラインとを接続することにより、実現することができる。ゲートバスラインは、ほとんどの期間においてＴＦＴをオフにするためのマイナスの電位が印加されており、液晶を十分にオン状態にすることができる。
逆に、ＮＢモードの場合、常に液晶に電圧が印加されない状態とすることにより、常時黒状態が可能となる。このような状態は、レーザリペアにより、例えば画素電極と補助容量バスラインとを接続することにより、実現することができる。補助容量バスラインは、画素電位を安定させるために固定電位である必要があり、一般的には共通電極と接続されて同電位となっている。したがって、画素電極と補助容量バスラインとを接続することにより、上記状態を実現することができる。
なお、上記第１の手法は、例えば特許文献１，３，８等に開示されている。
第２の手法は、点欠陥が発生した画素の輝度を、周囲の画素の輝度に連動させることで目立たなくする手法である。
具体的には、ドレインバスラインと画素電極との間でパターンの重なり部分を設けておき、欠陥となったときにはレーザリペアによりドレインバスラインと画素電極とを接続する。画素電極にはドレインバスラインの電圧が常に印加されるため、画面が総て同じ階調（全面黒、全面白、全面グレー等）になった場合には、点欠陥はほとんど見えないうえ、写真表示などでもかなり目立たなくなる。
また、バスラインではなく、隣接する画素電極間を接続する手法も提案されている。
なお、上記第２の手法は、例えば特許文献４，５，６等に開示されている。
第３の手法は、予め複数の薄膜トランジスタを設けておき、異常時に切り離すことで完全な正常点に直す手法である。例えば、薄膜トランジスタを２つ設けて常時利用し、欠陥画素においては不良の薄膜トランジスタのみを切りななす。或いは、薄膜トランジスタを２つ設けるが、実際に画素に接続するのは１つであり、欠陥画素になったときには使用していた薄膜トランジスタを切断し、予備の薄膜トランジスタに切り換える。
なお、上記第３の手法は、例えば特許文献１，２等に開示されている。
特開平０５−０２７２６２号公報 特開平０６−００３６９４号公報 特開平０７−０２０８２９号公報 特開平０９−１２７５４９号公報 特開平１１−２８２００７号公報 特開平１１−３０５２６０号公報 特開２００１−０５６６５２号公報 特開２００１−３０５５００号公報
しかしながら、上記第１の手法を用いた液晶表示装置のリペア方法では、暗点は輝点よりも目立たないとはいうものの、正常化しているとは言い難い。また、黒表示の輝点ほどは目立たないとはいえ、実際には白表示における暗点は緑画素などでは目立ち、またＲＧＢ単色表示などでもかなり目立つ欠陥となる。
また、上記第２の手法を用いた液晶表示装置のリペア方法を適用した場合、文字などを画面に並べた表示や画面上下半分づつを白黒で分けるような表示などでは、暗点にも輝点にもなる欠陥となり、却って目立ちやすくなる。
また、ゲートバスラインの延在方向に隣接する画素電極間を接続する場合、これら画素は異なる色を表示する画素であるため、単色に偏った画像が表示されたときに、欠陥として見えてくる。ドレインバスラインの延在方向に隣接する画素電極間を接続する場合には、同色同士の画素であるため欠陥は目立ちにくい。しかしながら、１ラインおきのストライプ模様や千鳥模様などの一部の画像では異常点として現れてくる。
また、隣接画素電極間を接続するいずれの場合も、１つの薄膜トランジスタで２つの画素を駆動することになるため、書き込み能力や寄生容量の観点から、隣接する画素も含めて表示が異常になりやすく、単独画素の欠陥を２連結の画素の欠陥に悪化させてしまう可能性がある。
また、上記第３の手法を用いた液晶表示装置のリペア方法を適用した場合、パネル化後のリペアでは裏面からの観察となってしまい、どちらの薄膜トランジスタが不良であるかを判断することが極めて困難であった。このため、どちらの薄膜トランジスタを切断するかは勘に頼らざるを得ず、成功率は低かった。また、正常点は薄膜トランジスタが２個、異常点は薄膜トランジスタが１個とアンバランスになるため、表示状態によっては欠陥が見える場合があった。
また、点欠陥の原因は小さな領域内で生じることが多いため、１画素に２つの薄膜トランジスタを設けた場合でも、同じ原因によって２つの薄膜トランジスタが同時に欠陥となる可能性も高い。対策として２つの薄膜トランジスタの距離を離すことが考えられるが、この場合、表示部以外の面積が増加するため、開口率が大きく低下することとなる。
本発明の目的は、僅かな開口率低下で点欠陥を完全な正常点にリペアすることが可能な液晶表示装置、並びに、このような液晶表示装置のリペア方法及び駆動方法を提供することにある。
本発明の一観点によれば、行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数のゲートバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数のドレインバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された補助容量バスラインとを有する液晶表示装置であって、複数の前記画素部は、画素電極と、前記画素電極に接続され、前記補助容量バスラインとにより補助容量を構成する補助容量電極と、前記画素電極及び前記ドレインバスラインに接続され、前記画素電極と前記ドレインバスラインとの接続を前記ゲートバスラインにより制御する第１のスイッチング素子と、一方の電極が前記ドレインバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記補助容量バスラインにより制御する第２のスイッチング素子とをそれぞれ有し、複数の前記画素部のうち少なくとも一の前記画素部は、前記第２のスイッチング素子の前記他方の電極が、前記絶縁膜を介して前記画素電極に重畳する部分において、前記画素電極に接続されている液晶表示装置が提供される。
また、本発明の更に他の観点によれば、行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数のゲートバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数のドレインバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された補助容量バスラインとを有し、複数の前記画素部が、画素電極と、前記画素電極に接続され、前記補助容量バスラインとにより補助容量を構成する補助容量電極と、前記画素電極及び前記ドレインバスラインに接続され、前記画素電極と前記ドレインバスラインとの接続を前記ゲートバスラインにより制御する第１のスイッチング素子と、一方の電極が前記ドレインバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記補助容量バスラインにより制御する第２のスイッチング素子とをそれぞれ有する液晶表示装置のリペア方法であって、動作しない前記画素部が存在した場合、動作しない前記画素部の前記画素電極と前記第２のスイッチング素子の前記他方の電極との重畳部分にレーザ光を照射し、前記画素電極と前記第２のスイッチング素子の前記他方の電極とを接続する液晶表示装置のリペア方法が提供される。
また、本発明の更に他の観点によれば、行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数のゲートバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数のドレインバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された補助容量バスラインとを有し、複数の前記画素部が、画素電極と、前記画素電極に接続され、前記補助容量バスラインとにより補助容量を構成する補助容量電極と、前記画素電極及び前記ドレインバスラインに接続され、前記画素電極と前記ドレインバスラインとの接続を前記ゲートバスラインにより制御する第１のスイッチング素子と、一方の電極が前記ドレインバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記補助容量バスラインにより制御する第２のスイッチング素子とをそれぞれ有し、複数の前記画素部のうち正常に動作しない前記画素部では、レーザリペアによって、前記第２のスイッチング素子の前記他方の電極が、前記絶縁膜を介して前記画素電極に重畳する部分において、前記画素電極に接続されている液晶表示装置の駆動方法であって、正常に動作する前記画素部では、前記ゲートバスラインにより前記第１のスイッチング素子を制御することにより、所定の画像情報を書き込み、正常に動作しない前記画素部では、前記補助容量バスラインにより前記第２のスイッチング素子を制御することにより、所定の画像情報を書き込む液晶表示装置の駆動方法が提供される。
本発明によれば、薄膜トランジスタの動作不良により生じる欠陥画素を、開口率の低下を抑えつつ、完全な正常点に修復することができる。したがって、製造歩留まりが増加し、ひいては製造コストを低減することができる。
［第１実施形態］
本発明の第１実施形態による液晶表示装置、そのリペア方法及びその駆動方法について図１乃至図１２を用いて説明する。
図１は本実施形態による液晶表示装置の構造を示す平面図、図２は本実施形態による液晶表示装置の構造を示す概略断面図、図３は本実施形態による液晶表示装置のリペア前における回路図、図４は本実施形態による液晶表示装置のリペア後の構造を示す平面図、図５は本実施形態による液晶表示装置のリペア後における回路図、図６は本実施形態による液晶表示装置の全体の構成を示す平面図、図７は本実施形態による液晶表示装置の駆動方法を示すタイムチャート、図８は本実施形態による液晶表示装置におけるデータドライバの構成を示す図、図９乃至図１２は補助容量バスラインの接続方法を示す図である。
はじめに、本実施形態による液晶表示装置の構造について図１乃至図３を用いて説明する。
ガラス基板１０上には、例えば行方向に延在するように、ゲートバスライン１２と、補助容量バスライン１４とが形成されている。ゲートバスライン１２及び補助容量バスライン１４は、図１に示すように、同一方向に延在して形成されている。補助容量バスライン１４の一部は、ゲートバスライン１２によりゲート電極が構成される薄膜トランジスタ（図中、ＴＦＴ１）とは別の薄膜トランジスタ（図中、ＴＦＴ２）のゲート電極１６を構成している。ゲートバスライン１２及び補助容量バスライン１４が形成されたガラス基板１０上には、ゲート絶縁膜１６が形成されている。
ゲート絶縁膜１６上には、薄膜トランジスタＴＦＴ１のチャネルとなるアモルファスシリコン層１８と、薄膜トランジスタＴＦＴ２のチャネルとなるアモルファスシリコン層２０とが形成されている。アモルファスシリコン層１８，２０上には、チャネル保護層２２が形成されている。
アモルファスシリコン層１８，２０、チャネル保護層２２が形成されたゲート絶縁膜１６上には、薄膜トランジスタＴＦＴ１のソース電極２４と、薄膜トランジスタＴＦＴ２のソース電極２６と、薄膜トランジスタＴＦＴ１のドレイン電極２８と、薄膜トランジスタＴＦＴ２のドレイン電極３０と、ドレイン電極２８，３０に連続するドレインバスライン３２と、補助容量バスライン１４上に形成された補助容量電極３４とが形成されている。ドレインバスライン３２は、ゲートバスライン１２及び補助容量バスライン１４と交差する方向（例えば列方向）に延在して形成されている。
ソース電極２４，２６、ドレイン電極２８，３０、ドレインバスライン３２及び補助容量電極３４等が形成されたゲート絶縁膜１６上には、ソース電極２４に達するコンタクトホール３６と、補助容量電極３４に達するコンタクトホール３８とが形成された絶縁膜４０が形成されている。
絶縁膜４０上には、画素電極４２が形成されている。画素電極４２は、コンタクトホール３６を介してソース電極２４に、コンタクトホール３８を介して補助容量電極３４に、それぞれ接続されている。
画素電極４２が形成された絶縁膜４０上には、配向膜４４が形成されている。
ガラス基板１０と対をなすガラス基板５０上には、カラーフィルタ５２と、共通電極５４と、配向膜５６とが形成されている。
ガラス基板１０とガラス基板５０とは、配向膜４４と配向膜５６とが向き合うように対向して配置され、配向膜４４，５６間には液晶６０が封入されている。
このように、本実施形態による液晶表示装置は、各画素毎に２つの薄膜トランジスタＴＦＴ１，ＴＦＴ２を有している。薄膜トランジスタＴＦＴ１は、通常使用されるものであり、薄膜トランジスタＴＦＴ２は薄膜トランジスタＴＦＴ１が不良の場合に使用されるものである。
図１に示すように、薄膜トランジスタＴＦＴ１のゲート電極はゲートバスライン１２により構成されており、薄膜トランジスタＴＦＴ２のゲート電極１６は補助容量バスライン１４に接続されている。通常、ゲートバスライン１２と補助容量バスライン１４とは離れた位置に配置されるため、薄膜トランジスタＴＦＴ１と薄膜トランジスタＴＦＴ２とは、開口率を犠牲にすることなく離れた位置に配置することができる。したがって、両方の薄膜トランジスタＴＦＴ１，ＴＦＴ２が同時に不良となる確率を大幅に低減することができる。
リペアを行っていない初期状態では、薄膜トランジスタＴＦＴ２は、図３に示すように、ドレイン電極３０がドレインバスライン３２に接続され、ゲート電極１６が補助容量バスライン１４に接続されているが、ソース電極２６はどこにも接続されていない。つまり、リペアを行わない場合、薄膜トランジスタＴＦＴ２は、全く機能しない状態である。
但し、図１に示すように、薄膜トランジスタＴＦＴ２のソース電極２６のパターンと画素電極４２のパターンとは、一部で重なるように配置されている。これは、レーザリペアにより、ソース電極２６と画素電極４２とを接続するためである。すなわち、本実施形態による液晶表示装置は、薄膜トランジスタＴＦＴ２のソース電極２６と画素電極４２とが、レーザリペアにより接続可能な状態となっている。
また、図１に示すように、薄膜トランジスタＴＦＴ１のソース電極２４がアモルファスシリコン層１８に接続される部分と、ソース電極２４と画素電極４２とが接続される部分との間には、ソース電極２４と他の電極層とが重なっていない領域が設けられている。これは、レーザリペアにより、薄膜トランジスタＴＦＴ１と画素電極４２とを切り離すためである。すなわち、本実施形態による液晶表示装置は、薄膜トランジスタＴＦＴ１と画素電極４２とが、レーザリペアにより切断可能な状態となっている。
また、図１に示すように、画素電極４２に接続される補助容量電極３４の部分と、補助容量バスライン１４と重なる補助容量電極３４の部分との間には、補助容量電極３４と他の電極層とが重なっていない領域が設けられている。これは、レーザリペアにより、補助容量Ｃｓと画素電極４２とを切り離すためである。すなわち、本実施形態による液晶表示装置は、補助容量Ｃｓと画素電極４２とが、レーザリペアにより切断可能な状態となっている。
次に、本実施形態による液晶表示装置のリペア方法について図４及び図５を用いて説明する。
本実施形態による液晶表示装置では、図４に示すように、薄膜トランジスタＴＦＴ２のソース電極２６のパターンと画素電極４２のパターンとが、一部で重なるように配置されている。このパターン重畳部７０は、レーザリペアのためのレーザ照射領域である。
ガラス基板１０の裏面側からパターン重畳部７０にレーザ光を照射することにより、レーザ照射部分においてソース電極２６と画素電極４２とが電気的に接続される。これにより、画素電極４２は、ゲート電極１６が補助容量バスラインに接続され、ドレイン電極３０がドレインバスライン３２に接続され、ソース電極が画素電極４２に接続された薄膜トランジスタＴＦＴ２により駆動可能な状態となる。
したがって、このようなリペアを行うことにより、薄膜トランジスタＴＦＴ１が不良となり画素電極４２の駆動ができない場合であっても、薄膜トランジスタＴＦＴ２を用いて画素電極４２を駆動することができる。
リペア後に薄膜トランジスタＴＦＴ２を用いる場合、補助容量バスライン１４を用いてＴＦＴ２を駆動する必要がある。したがって、補助容量バスライン１４には、薄膜トランジスタＴＦＴ２をオン状態にするに十分な電圧を印加するための駆動回路（図示せず）を接続する必要がある。
薄膜トランジスタＴＦＴ１が、例えばソース−ドレイン間の短絡不良の場合、すなわちドレインバスライン３２に印加する電圧が画素電極４２にも連動して印加されるような場合には、薄膜トランジスタＴＦＴ２のみでは安定した駆動を行うことができない。そこで、このような場合には、薄膜トランジスタＴＦＴ１と画素電極４２との電気的接続をレーザリペアにより切断する。
本実施形態による液晶表示装置では、図４に示すように、ソース電極２４がアモルファスシリコン層１８に接続される部分と、ソース電極２４と画素電極４２とが接続される部分との間に、ソース電極２４と他の電極層とが重なっていない領域７２が設けられている（図中、点線部分）。したがって、ガラス基板１０の裏面側からソース電極２４のこの領域７２にレーザ光を照射することにより、ソース電極２４がアモルファスシリコン層１８に接続される部分と、ソース電極２４と画素電極４２とが接続される部分との間を切断することができる。
補助容量バスライン１４を用いて薄膜トランジスタＴＦＴ２を駆動する場合の一つの問題は、欠陥画素においてデータ書き込み後に薄膜トランジスタＴＦＴ２をオフにするため、補助容量Ｃｓの電圧がＶＯＮからＶｏｆｆに変動した場合、補助容量Ｃｓが寄生容量となるために、
ΔＶ＝Ｃｓ／（Ｃｌｃ＋Ｃｓ）×（ＶＯＮ−Ｖｏｆｆ）
もの電圧変動を受けてしまうことである。
補助容量Ｃｓは、液晶容量Ｃｌｃに匹敵する容量を持つため、１０Ｖ近い電圧変動になってしまう。そこで、リペアを行う場合には、補助容量Ｃｓをできるだけ小さくすることが望ましい。
本実施形態による液晶表示装置では、図４に示すように、画素電極４２に接続される補助容量電極３４の部分と、補助容量バスライン１４と重なる補助容量電極３４の部分との間に、補助容量電極３４と他の電極層とが重なっていない領域７４が設けられている（図中、点線部分）。したがって、ガラス基板１０の裏面側から補助容量電極３４のこの領域７４にレーザ光を照射することにより、画素電極４２に接続される補助容量電極３４の部分と、補助容量バスライン１４と重なる補助容量電極３４の部分との間を切断することができる。
このようにして補助容量電極３４を切り離すことにより、補助容量Ｃｓは、画素電極４２と補助容量バスライン１４とが重なる部分の面積だけとなり、面積は約１／１０となる。また、補助容量Ｃｓの層間膜の膜厚も２倍程度に増加するため、結果として、補助容量Ｃｓは約１／２０程度となる。かかる観点から、画素電極４２と補助容量バスライン１４とが重なる領域の面積は、補助容量電極３４と補助容量バスライン１４とが重なる領域の面積よりも小さいことが望ましい。
不良画素について以上のリペアを行った後の液晶表示装置の回路図は、図５のようになる。図中、×印はリペアにより切断された箇所である。図５に示すように、リペアを行うことにより、液晶容量Ｃｌｃ及び補助容量Ｃｓは、薄膜トランジスタＴＦＴ１から切り離される。そして、液晶容量Ｃｌｃは薄膜トランジスタＴＦＴ２に接続されて、駆動可能となる。
次に、本実施形態による液晶表示装置の駆動方法について図６乃至図８を用いて説明する。
図６に示すように、ゲートドライバ８０に接続されたｍ本のゲートバスラインＧ１〜Ｇｍと、データドライバ８２に接続されたｘ本のドレインバスラインＤ１〜Ｄｘとがマトリクス状に配され、ｎ本目のゲートバスラインＧｎ及びｂ本目のドレインバスラインＤｂに接続された画素がリペアした画素である液晶表示装置において、所定の画像を表示する場合を考える。
まず、リペアした画素の座標を、メモリに記憶する。リペアした画素の情報は、図８に示すように、予めメモリ（ＲＯＭ）９２に記憶されている。この情報を、信号処理回路９０が電源投入時にメモリ９２から取得し、内部メモリ９０ｂに登録する。
次いで、図７に示すように、ゲートドライバ８０から、ゲートバスラインＧ１、Ｇ２…Ｇｍに、順次ゲートパルスを印加する。同時に、ドレインバスラインＤｂからは、ゲートパルスに同期して、ゲートバスラインＧ１、Ｇ２…Ｇｍに接続される画素に書き込むべき情報（画像階調データ）に応じた電圧が順次出力される。これにより、ゲートバスラインＧ１、Ｇ２…Ｇｍに接続される薄膜トランジスタＴＦＴ１が順次ＯＮ状態となり、そのときのドレインバスラインＤｂの電圧に応じた画像情報が、対応する画素に書き込まれる。
この際、信号処理回路９０は、信号源９４からの画像情報を液晶パネル９６に出力する処理の中で、補正処理回路９０ａにおいて、書き込もうとする画像の座標と予め内部メモリ９０ｂに保管されているリペアした画素の座標とを比較する。電圧を書き込もうとする画素の座標が、予め内部メモリ９０ｂに保管しておいたリペアした画素の座標と一致した場合には、ドレインバスラインＤｂから出力されるデータに応じた画像情報（画像階調データ）を取得し、内部メモリ９０ｂに保管する。
このようにして、リペアした画素を除く他の画素に、所定の画像情報を書き込む。
液晶表示装置の駆動では、一般的に、帰線期間と呼ばれる期間をフレーム毎に有する。帰線期間とは、画面を一端から走査して反対側の端部まで走査し終わった後、再び前記一端から走査を開始するまでの期間である。帰線期間は、全フレーム期間の数％に相当し、通常の１ライン書き込み時間よりもはるかに長い期間である。
ここで、本実施形態による液晶表示装置では、リペアした画素は、補助容量バスラインに接続された薄膜トランジスタＴＦＴ２により駆動する。補助容量バスラインをＯＮ電圧にしての書き込みは、総てのゲートバスラインの走査が行われていない期間でなければならず、帰線期間が最も望ましい。そこで、本実施形態による液晶表示装置の駆動方法では、この帰線期間を利用して、リペアした画素へ画像情報を書き込む。
帰線期間では、補助容量バスラインに、薄膜トランジスタＴＦＴ２がＯＮ状態になるまで電圧を印加する。この状態で、信号処理回路９０からドレインバスラインＤｂに、リペアした画素に書き込むべき画像情報として予め内部メモリ９０ｂに保管した情報に基づく電圧を出力する。これにより、補助容量バスラインに接続される薄膜トランジスタＴＦＴ２が順次ＯＮ状態となり、そのときのドレインバスラインＤｂの電圧に応じた画像情報が、リペアした画素に書き込まれる。この状態で一定時間が過ぎたら、補助容量バスラインの電圧を薄膜トランジスタＴＦＴ２がＯＦＦになるのに十分な電位まで変化させる。
こうして、リペアした画素を含めた総ての画素に所定の表示状態を書き込むことができる。
リペアした画素の書き込みの際、補助容量バスラインの電圧を変化させると、補助容量バスラインに接続された総ての画素が、
ΔＶ＝Ｃｓ／（Ｃｌｃ＋Ｃｓ）×（Ｖｏｎ−Ｖｏｆｆ）
の電圧変動を受けるが、書き込みが完了して補助容量バスラインの電位を元に戻すと、画素電位も元に戻る。したがって、補助容量バスラインで書き込む選択期間が液晶の応答よりも短い時間、例えば１ｍｓ以下であれば、表示状態に影響が出ることはない。
また、帰線期間は、通常のラインの書き込み時間に比べて非常に長いため、小さなサイズの薄膜トランジスタでも、十分な電荷を書き込むことが可能である。
何点の不良画素までリペア可能かは、補助容量バスラインをどれだけ区別して駆動できるかによって変化する。全補助容量バスラインを同時にＯＮ／ＯＦＦする場合、直せる欠陥画素はドレインバスライン１本当たり１個までとなる。
図６に示す回路構成の場合、補助容量バスラインは総て束ねられ、全画面で一度にＯＮ状態となる。この場合、補助容量バスラインの制御回路は非常に単純にすることができるが、点欠陥のリペア可能数は１ドレインバスライン当たり１個だけとなる。但し、通常は液晶パネルの欠陥数は多くても１０個程度であるので、確率的には十分である。
図９に示すように、補助容量バスライン１４をそれぞれ補助容量バスライン用の駆動回路８４に接続して個別に駆動できるようにすれば、一のドレインバスラインに接続された複数の画素をリペアすることもできる。
或いは、図１０に示すように、補助容量バスライン１４を複数本毎に束ね、束１４ａ毎に補助容量バスライン用の駆動回路８４に接続し、束１４ａ毎に駆動可能とすれば、分割した数の倍数分だけリペア可能数を増加することもできる。この場合、図９に示す構成よりも、駆動回路８４を簡略化することができる。
或いは、図１１に示すように、隣接した補助容量バスライン１４が異なる束１４ａに束ねられるようにしてもよい。こうすることにより、隣接画素が同じ欠陥に起因して不良となった場合でも、両画素をリペアすることができる。
或いは、図１２に示すように、レーザリペアによって、任意の補助容量バスライン１４を他の補助容量バスライン１４から切り離したり、任意の補助容量バスライン１４のみを駆動回路８４に接続したりできるように構成し、欠陥画素を含む行の補助容量バスライン１４を補助容量バスライン１４の束から切り離すとともに、切り離した補助容量バスライン１４を駆動回路８４に接続することにより、リペアした画素に接続される補助容量バスライン１４のみを駆動するようにしてもよい。
このように、本実施形態によれば、薄膜トランジスタに動作不良が生じた場合、これを補助容量バスラインに接続された予備の薄膜トランジスタに切り換えることができるので、欠陥画素を完全な正常点として用いることができる。また、予備の薄膜トランジスタは補助容量バスラインに接続されているため、ゲートバスラインに接続された薄膜トランジスタと離間して形成されており、両薄膜トランジスタが同一原因によって不良になることを抑制することができる。また、開口率の低下を防止することができる。
また、本実施形態による液晶表示装置は、補助容量と画素電極との間がレーザリペアにより切断可能な状態となっているので、補助容量と画素電極との間を切断することにより、リペアした画素における電圧変動を大幅に低減することができる。これにより、表示状態を安定化することができる。
［第２実施形態］
本発明の第２実施形態による液晶表示装置、そのリペア方法及びその駆動方法について図１３乃至図１７を用いて説明する。なお、図１乃至図１２に示す第１実施形態による液晶表示装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。
図１３は本実施形態による液晶表示装置の構造を示す平面図、図１４は本実施形態による液晶表示装置のリペア前における回路図、図１５は本実施形態による液晶表示装置のリペア後の構造を示す平面図、図１６は本実施形態による液晶表示装置のリペア後における回路図、図１７は本実施形態による液晶表示装置の駆動方法を示すタイムチャートである。
はじめに、本実施形態による液晶表示装置の構造について図１３及び図１４を用いて説明する。なお、本実施形態による液晶表示装置の断面構造は、基本的には図２に示す第１実施形態による液晶表示装置と同様であるため、同図を参照されたい。
ガラス基板１０上には、ゲートバスライン１２と、補助容量バスライン１４とが形成されている。ゲートバスライン１２及び補助容量バスライン１４は、図１３に示すように、同一方向に延在して形成されている。ゲートバスライン１２及び補助容量バスライン１４が形成されたガラス基板１０上には、ゲート絶縁膜１６が形成されている。
ゲート絶縁膜１６上には、薄膜トランジスタＴＦＴのチャネルとなるアモルファスシリコン層１８が形成されている。アモルファスシリコン層１８上には、チャネル保護層２２が形成されている。
アモルファスシリコン層１８、チャネル保護層２２が形成されたゲート絶縁膜１６上には、薄膜トランジスタＴＦＴのソース電極２４と、薄膜トランジスタＴＦＴのドレイン電極２８と、ドレイン電極２８に連続するドレインバスライン３２と、補助容量バスライン１４上に形成された補助容量電極３４とが形成されている。ドレインバスライン３２は、ゲートバスライン１２及び補助容量バスライン１４と交差する方向に延在して形成されている。
ソース電極２４、ドレイン電極２８、ドレインバスライン３２及び補助容量電極３４等が形成されたゲート絶縁膜１６上には、ソース電極２４に達するコンタクトホール３６と、補助容量電極３４に達するコンタクトホール３８とが形成された絶縁膜４０が形成されている。
絶縁膜４０上には、画素電極４２が形成されている。画素電極４２は、コンタクトホール３６を介してソース電極２４に、コンタクトホール３８を介して補助容量電極３４に、それぞれ接続されている。
画素電極４２が形成された絶縁膜４０上には、配向膜４４が形成されている。
ガラス基板１０と対をなすガラス基板５０上には、カラーフィルタ５２と、共通電極５４と、配向膜５６とが形成されている。
ガラス基板１０とガラス基板５０とは、配向膜４４と配向膜５６とが向き合うように対向して配置され、配向膜４４，５６間には液晶６０が封入されている。
このように、本実施形態による液晶表示装置は、図１に示す第１実施形態による液晶表示装置とは異なり、画素を駆動するための薄膜トランジスタは、各画素にそれぞれ１つだけである。また、リペアを行わない状態では、図１４に示すように、回路構成上も通常の液晶表示装置と変わるところはない。
但し、本実施形態による液晶表示装置では、図１３に示すように、薄膜トランジスタＴＦＴのソース電極２４がアモルファスシリコン層１８に接続される部分と、ソース電極２４と画素電極４２とが接続される部分との間には、ソース電極２４と他の電極層とが重なっていない領域が設けられている。これは、レーザリペアにより、薄膜トランジスタＴＦＴと画素電極４２とを切り離すためである。すなわち、本実施形態による液晶表示装置は、薄膜トランジスタＴＦＴと画素電極４２とが、レーザリペアにより切断可能な状態となっている。
また、図１３に示すように、補助容量電極３４のパターンと補助容量バスライン１４のパターンとは、互いに重なるように配置されている。これは、レーザリペアにより、補助容量バスライン１４と画素電極４２とを接続するためである。すなわち、本実施形態による液晶表示装置は、補助容量バスライン１４と画素電極４２とが、レーザリペアにより接続可能な状態となっている。
次に、本実施形態による液晶表示装置のリペア方法について図１５及び図１６を用いて説明する。
本実施形態による液晶表示装置では、図１５に示すように、ソース電極２４がアモルファスシリコン層１８に接続される部分と、ソース電極２４と画素電極４２とが接続される部分との間に、ソース電極２４と他の電極層とが重なっていない領域７２が設けられている（図中、点線部分）。
したがって、ガラス基板１０の裏面側からソース電極２４のこの領域７２にレーザ光を照射することにより、ソース電極２４がアモルファスシリコン層１８に接続される部分と、ソース電極２４と画素電極４２とが接続される部分との間が切断される。このようなリペアを行うことにより、薄膜トランジスタＴＦＴが不良となった場合に、薄膜トランジスタＴＦＴと画素電極４２とを切り離すことができる。
ただし、薄膜トランジスタＴＦＴを画素電極４２から切り離しただけでは、欠陥画素の修復はできない。そこで、本実施形態による液晶表示装置のリペア方法では、画素電極４２を補助容量バスライン１４に接続することにより、欠陥画素の救済を行う。
本実施形態による液晶表示装置では、図１１に示すように、補助容量電極３４のパターンと補助容量バスライン１４のパターンとがパターン重畳部７６において重なるように配置されている。ガラス基板１０の裏面側からこのパターン重畳部７６にレーザ光を照射することにより、レーザ照射部分において補助容量バスライン１４と画素電極４２とが電気的に接続される。このようなリペアを行うことにより、画素電極４２は、補助容量バスライン１４に接続され、補助容量バスライン１４によって駆動可能な状態とすることができる。
不良画素について以上のリペアを行った後の液晶表示装置の回路図は、図１６のようになる。図中、×印はリペアにより切断された箇所である。図１６に示すように、リペアを行うことにより、液晶容量Ｃｌｃ及び補助容量Ｃｓは、薄膜トランジスタＴＦＴから切り離される。そして、液晶容量Ｃｌｃは補助容量バスライン１４に接続されて、駆動可能となる。補助容量Ｃｓは、液晶容量Ｃｌｃと補助容量バスライン１４との接続に伴い、短絡される。
次に、本実施形態による液晶表示装置の駆動方法について図１７を用いて説明する。
第１実施形態による液晶表示装置の駆動方法の場合と同様、ゲートドライバ８０に接続されたｍ本のゲートバスラインＧ１〜Ｇｍと、データドライバ８２に接続されたｘ本のドレインバスラインＤ１〜Ｄｘとがマトリクス状に配され、ｎ本目のゲートバスラインＧｎ及びｂ本目のドレインバスラインＤｂに接続された画素がリペアした画素である液晶表示装置において、所定の画像を表示する場合を考える（図６参照）。
まず、第１実施形態による液晶表示装置の駆動方法と同様にして、リペアした画素の座標を、信号処理回路９０の内部メモリ９０ｂに登録する。
次いで、図１７に示すように、ゲートドライバ８０から、ゲートバスラインＧ１、Ｇ２…Ｇｍに、順次ゲートパルスを印加する。同時に、ドレインバスラインＤｂからは、ゲートパルスに同期して、ゲートバスラインＧ１、Ｇ２…Ｇｍに接続される画素に書き込むべき情報（画像階調データ）に応じた電圧が順次出力される。これにより、ゲートバスラインＧ１、Ｇ２…Ｇｍに接続される薄膜トランジスタＴＦＴが順次ＯＮ状態となり、そのときのドレインバスラインＤｂの電圧に応じた画像情報が、対応する画素に書き込まれる。
この際、信号処理回路９０は、信号源９４からの画像情報を液晶パネル９６に出力する処理の中で、補正処理回路９０ａにおいて、書き込もうとする画像の座標と予め内部メモリ９０ｂに保管されているリペアした画素の座標とを比較する。電圧を書き込もうとする画素の座標が、予め内部メモリ９０ｂに保管しておいたリペアした画素の座標と一致した場合には、リペアした画素を含むラインにゲートパルスを印加する直前に、この画素に書き込むべき情報に応じた電圧を補助容量バスラインＣＳｎに印加する。補助容量バスラインＣＳｎには、欠陥点の画素の輝度が本来の輝度となるように電圧を印加する。また、補助容量バスラインＣＳｎに印加する電圧は、次のフレーム（Ｆ２フレーム）において新しい画像情報を書き込む時まで、そのままの状態で保持する。
こうして、リペアした画素を含めた総ての画素に、所定の表示状態を書き込むことができる。
上述の通り、本実施形態による液晶表示装置の駆動方法では、リペアした画素の画素電極には、補助容量バスラインの電圧がそのまま印加される。したがって、補助容量バスラインには、画素の透過率が本来の値と等しくなるように電圧を印加する必要がある。
第１実施形態による液晶表示装置の駆動方法と決定的に異なるのは、補助容量バスラインに電圧を印加し続けるということである。かかる観点から、補助容量バスラインの電圧変更は、そのラインの書き込み直前に行うことが望ましい。補助容量バスラインがΔＶｃｓだけ電位を変えた場合、
ΔＶ＝Ｃｓ／（Ｃｌｃ＋Ｃｓ）×ΔＶｃｓ
の電位変動を、リペアした画素以外の画素が受けることとなる。このまま放置すると液晶の明るさが変動してムラになるが、直後に書き込みが行われ、そのときの補助容量バスラインの電位はそれ以降、次の書き込み時までは固定されるため、影響を受けることはない。
補助容量バスライン及び補助容量バスライン用の駆動回路は、図９乃至図１２に示す第１実施形態による液晶表示装置の場合と同様に構成することができる。本実施形態による液晶表示装置の場合、救済しうる欠陥画素数は、最大で補助容量バスライン１本当たり１個となる（図９に示す構成の場合）。
このように、本実施形態によれば、薄膜トランジスタに動作不良が生じた場合、画素電極を補助容量バスラインに直結して駆動することができるので、欠陥画素を完全な正常点として用いることができる。また、予備の薄膜トランジスタや信号線を設ける必要がないため、開口率が低下することを防止することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記第１及び第２実施形態では、リペアした画素の駆動のために補助容量バスラインを用いたが、共通電極とは独立して時間的に変動する電圧を印加可能な信号線であれば、他の信号線であっても差し支えない。
例えば、ゲートバスライン及び補助容量バスラインに加えて新たなバスラインを設け、このバスラインをリペア画素の駆動に用いるようにしてもよい。新たに設けるバスラインは、ゲートバスラインの延在方向に延在するように形成しても良いし、ドレインバスラインの延在方向に延在するように形成しても良い。但し、この場合には、新たに設けたバスラインの分だけ、画素の開口率が低下する。
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
（付記１） 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数の第１のバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数の第２のバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有する液晶表示装置であって、
複数の前記画素部は、画素電極と、前記画素電極及び前記第２のバスラインに接続され、前記画素電極と前記第２のバスラインとの接続を前記第１のバスラインにより制御する第１のスイッチング素子と、一方の電極が前記第２のバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記第３のバスラインにより制御する第２のスイッチング素子とをそれぞれ有する
ことを特徴とする液晶表示装置。
（付記２） 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数の第１のバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数の第２のバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有する液晶表示装置であって、
複数の前記画素部は、前記第３のバスラインに絶縁膜を介して重畳するように配置された画素電極と、前記画素電極及び前記第２のバスラインに接続され、前記画素電極と前記第２のバスラインとの接続を前記第１のバスラインにより制御する第１のスイッチング素子とをそれぞれ有する
ことを特徴とする液晶表示装置。
（付記３） 付記１記載の液晶表示装置において、
前記画素電極に接続された補助容量電極を更に有し、
前記第３のバスラインと前記補助容量電極とにより、補助容量が構成されている
ことを特徴とする液晶表示装置。
（付記４） 付記３記載の液晶表示装置において、
前記画素電極と前記第３のバスラインとが重なる領域の面積は、前記補助容量電極と前記第３のバスラインとが重なる領域の面積よりも小さい
ことを特徴とする液晶表示装置。
（付記５） 付記３又は４記載の液晶表示装置において、
前記補助容量電極と前記画素電極との間の接続は、レーザ光の照射により切断可能な状態にある
ことを特徴とする液晶表示装置。
（付記６） 付記１乃至５のいずれか１項に記載の液晶表示装置において、
前記第１のスイッチング素子と前記画素電極との間の接続は、レーザ光の照射により切断可能な状態にある
ことを特徴とする液晶表示装置。
（付記７） 付記１乃至６のいずれか１項に記載の液晶表示装置において、
複数の前記第３のバスラインは、一括して駆動される
ことを特徴とする液晶表示装置。
（付記８） 付記１乃至６のいずれか１項に記載の液晶表示装置において、
複数の前記第３のバスラインは、それぞれ個別に駆動される
ことを特徴とする液晶表示装置。
（付記９） 付記１乃至６のいずれか１項に記載の液晶表示装置において、
複数の前記第３のバスラインは、複数の組に分けられており、前記組毎に駆動される
ことを特徴とする液晶表示装置。
（付記１０） 付記９記載の液晶表示装置において、
前記組に含まれる前記第３のバスラインは、互いに隣接していない
ことを特徴とする液晶表示装置。
（付記１１） 付記１乃至６のいずれか１項に記載の液晶表示装置において、
複数の前記第３のバスラインは、レーザ光の照射により、任意の前記第３のバスラインだけに独立して時間的に変動する電圧を印加可能な状態にある
ことを特徴とする液晶表示装置。
（付記１２） 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数の第１のバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数の第２のバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有し、
複数の前記画素部が、画素電極と、前記画素電極及び前記第２のバスラインに接続され、前記画素電極と前記第２のバスラインとの接続を前記第１のバスラインにより制御する第１のスイッチング素子と、一方の電極が前記第２のバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記第３のバスラインにより制御する第２のスイッチング素子とをそれぞれ有する液晶表示装置のリペア方法であって、
動作しない前記画素部が存在した場合、動作しない前記画素部の前記画素電極と前記第２のスイッチング素子との重畳部分にレーザ光を照射し、前記画素電極と前記第２のスイッチング素子とを接続する
ことを特徴とする液晶表示装置のリペア方法。
（付記１３） 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数の第１のバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数の第２のバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有し、
複数の前記画素部が、前記第３のバスラインに絶縁膜を介して重畳するように配置された画素電極と、前記画素電極及び前記第２のバスラインに接続され、前記画素電極と前記第２のバスラインとの接続を前記第１のバスラインにより制御する第１のスイッチング素子とをそれぞれ有する液晶表示装置のリペア方法であって、
動作しない前記画素部が存在した場合、動作しない前記画素部の画素電極と前記第３のバスラインとの重畳部分にレーザ光を照射し、前記画素電極と前記第３のバスラインとを接続する
ことを特徴とする液晶表示装置のリペア方法。
（付記１４） 付記１２記載の液晶表示装置のリペア方法において、
前記画素部は、前記画素電極に接続された補助容量電極を更に有し、前記補助容量電極と前記第３のバスラインとにより補助容量が構成されており、
レーザ光を照射することにより、前記補助容量電極と前記画素電極との間の接続を切断する
ことを特徴とする液晶表示装置のリペア方法。
（付記１５） 付記１２乃至１４のいずれか１項に記載の液晶表示装置のリペア方法において、
レーザ光を照射することにより、記第１のスイッチング素子と前記画素電極との間の接続を切断する
ことを特徴とする液晶表示装置のリペア方法。
（付記１６） 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数の第１のバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数の第２のバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有し、
複数の前記画素部が、画素電極と、前記画素電極及び前記第２のバスラインに接続され、前記画素電極と前記第２のバスラインとの接続を前記第１のバスラインにより制御する第１のスイッチング素子と、一方の電極が前記第２のバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記第３のバスラインにより制御する第２のスイッチング素子とをそれぞれ有する液晶表示装置の駆動方法であって、
正常に動作する前記画素部では、前記第１のバスラインにより前記第１のスイッチング素子を制御することにより、所定の画像情報を書き込み、
正常に動作しない前記画素部では、レーザリペアにより前記画素電極に前記他方の電極が接続された第２のスイッチング素子を、前記第３のバスラインにより制御することにより、所定の画像情報を書き込む
ことを特徴とする液晶表示装置の駆動方法。
（付記１７） 付記１６記載の液晶表示装置の駆動方法において、
リペアした前記画素部の座標を記憶し、
記憶した前記座標に基づき、リペアした前記画素部に書き込むべきデータを記憶し、
複数の前記第１のバスラインの総てが非選択の状態である期間に、リペアした前記画素部への前記データの書き込みを行う
ことを特徴とする液晶表示装置の駆動方法。
（付記１８） 付記１７記載の液晶表示装置の駆動方法において、
前記期間は、帰線期間である
ことを特徴とする液晶表示装置の駆動方法。
（付記１９） 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数の第１のバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数の第２のバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有し、
複数の前記画素部が、前記第３のバスラインに絶縁膜を介して重畳するように配置された画素電極と、前記画素電極及び前記第２のバスラインに接続され、前記画素電極と前記第２のバスラインとの接続を前記第１のバスラインにより制御する第１のスイッチング素子とをそれぞれ有する液晶表示装置の駆動方法であって、
正常に動作する前記画素部では、前記第１のバスラインにより前記第１のスイッチング素子を制御することにより、所定の画像情報を書き込み、
正常に動作しない前記画素部では、レーザリペアにより前記画素電極に接続された前記第３のバスラインにより、所定の画像情報を書き込む
ことを特徴とする液晶表示装置の駆動方法。
（付記２０） 付記１９記載の液晶表示装置の駆動方法において、
リペアした前記画素部の座標を記憶し、
記憶した前記座標に基づき、リペアした前記画素部に書き込むべきデータを記憶し、
前記第１のバスラインの線順次走査において、リペアした前記画素部に接続された前記第１のバスラインの選択前に、前記第３のバスラインに、記憶した前記データに基づく電圧を印加し、次のフレーム期間の選択の前までその電圧を保持する
ことを特徴とする液晶表示装置の駆動方法。
本発明の第１実施形態による液晶表示装置の構造を示す平面図である。 本発明の第１実施形態による液晶表示装置の構造を示す概略断面図である。 本発明の第１実施形態による液晶表示装置のリペア前における回路図である。

本発明の第１実施形態による液晶表示装置のリペア後の構造を示す平面図である。 本発明の第１実施形態による液晶表示装置のリペア後における回路図である。 本発明の第１実施形態による液晶表示装置の全体の構成を示す平面図である。 本発明の第１実施形態による液晶表示装置の駆動方法を示すタイムチャートである。 本発明の第１実施形態による液晶表示装置におけるデータドライバの構成を示す図である。 本発明の第１実施形態による液晶表示装置における補助容量バスラインの接続方法を示す図（その１）である。 本発明の第１実施形態による液晶表示装置における補助容量バスラインの接続方法を示す図（その２）である。 本発明の第１実施形態による液晶表示装置における補助容量バスラインの接続方法を示す図（その３）である。 本発明の第１実施形態による液晶表示装置における補助容量バスラインの接続方法を示す図（その４）である。 本発明の第２実施形態による液晶表示装置の構造を示す平面図である。 本発明の第２実施形態による液晶表示装置のリペア前における回路図である。 本発明の第２実施形態による液晶表示装置のリペア後の構造を示す平面図である。 本発明の第２実施形態による液晶表示装置のリペア後における回路図である。 本発明の第２実施形態による液晶表示装置の駆動方法を示すタイムチャートである。
符号の説明
１０，５０…ガラス基板
１２…ゲートバスライン
１４…補助容量バスライン
１６…ゲート絶縁膜
１８，２０…アモルファスシリコン層
２２…チャネル保護層
２４，２６…ソース電極
２８，３０…ドレイン電極
３２…ドレインバスライン
３４…補助容量電極
３６，３８…コンタクトホール
４０…絶縁膜
４２…画素電極
４４，５６…配向膜
５２…カラーフィルタ
５４…共通電極
６０…液晶
７０，７６…パターン重畳部
７２，７４…パターンが重なっていない領域
８０…ゲートドライバ
８２…データドライバ
８４…補助容量バスライン用駆動回路
９０…信号処理回路
９０ａ…補正処理回路
９０ｂ…内部メモリ
９２…メモリ
９４…信号源
９６…液晶パネル

Claims (6)

  1. 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数のゲートバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数のドレインバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された補助容量バスラインとを有する液晶表示装置であって、
    複数の前記画素部は、画素電極と、前記画素電極に接続され、前記補助容量バスラインとにより補助容量を構成する補助容量電極と、前記画素電極及び前記ドレインバスラインに接続され、前記画素電極と前記ドレインバスラインとの接続を前記ゲートバスラインにより制御する第１のスイッチング素子と、一方の電極が前記ドレインバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記補助容量バスラインにより制御する第２のスイッチング素子とをそれぞれ有し、
    複数の前記画素部のうち少なくとも一の前記画素部は、前記第２のスイッチング素子の前記他方の電極が、前記絶縁膜を介して前記画素電極に重畳する部分において、前記画素電極に接続されている
    ことを特徴とする液晶表示装置。
  2. 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数のゲートバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数のドレインバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された補助容量バスラインとを有し、
    複数の前記画素部が、画素電極と、前記画素電極に接続され、前記補助容量バスラインとにより補助容量を構成する補助容量電極と、前記画素電極及び前記ドレインバスラインに接続され、前記画素電極と前記ドレインバスラインとの接続を前記ゲートバスラインにより制御する第１のスイッチング素子と、一方の電極が前記ドレインバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記補助容量バスラインにより制御する第２のスイッチング素子とをそれぞれ有する液晶表示装置のリペア方法であって、
    動作しない前記画素部が存在した場合、動作しない前記画素部の前記画素電極と前記第２のスイッチング素子の前記他方の電極との重畳部分にレーザ光を照射し、前記画素電極と前記第２のスイッチング素子の前記他方の電極とを接続する
    ことを特徴とする液晶表示装置のリペア方法。
  3. 請求項２記載の液晶表示装置のリペア方法において、
    レーザ光を照射することにより、前記補助容量電極と前記画素電極との間の接続を切断する
    ことを特徴とする液晶表示装置のリペア方法。
  4. 請求項２又は３記載の液晶表示装置のリペア方法において、
    レーザ光を照射することにより、前記第１のスイッチング素子と前記画素電極との間の接続を切断する
    ことを特徴とする液晶表示装置のリペア方法。
  5. 行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された複数のゲートバスラインと、前記列方向に延在し、前記列方向に並ぶ前記画素部に接続された複数のドレインバスラインと、前記行方向に延在し、前記行方向に並ぶ前記画素部に接続された補助容量バスラインとを有し、
    複数の前記画素部が、画素電極と、前記画素電極に接続され、前記補助容量バスラインとにより補助容量を構成する補助容量電極と、前記画素電極及び前記ドレインバスラインに接続され、前記画素電極と前記ドレインバスラインとの接続を前記ゲートバスラインにより制御する第１のスイッチング素子と、一方の電極が前記ドレインバスラインに接続され、他方の電極が前記画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を前記補助容量バスラインにより制御する第２のスイッチング素子とをそれぞれ有し、
    複数の前記画素部のうち正常に動作しない前記画素部では、レーザリペアによって、前記第２のスイッチング素子の前記他方の電極が、前記絶縁膜を介して前記画素電極に重畳する部分において、前記画素電極に接続されている液晶表示装置の駆動方法であって、
    正常に動作する前記画素部では、前記ゲートバスラインにより前記第１のスイッチング素子を制御することにより、所定の画像情報を書き込み、
    正常に動作しない前記画素部では、前記補助容量バスラインにより前記第２のスイッチング素子を制御することにより、所定の画像情報を書き込む
    ことを特徴とする液晶表示装置の駆動方法。
  6. 請求項５記載の液晶表示装置の駆動方法において、
    リペアした前記画素部の座標を記憶し、
    記憶した前記座標に基づき、リペアした前記画素部に書き込むべきデータを記憶し、
    複数の前記ゲートバスラインの総てが非選択の状態である期間に、リペアした前記画素部への前記データの書き込みを行う
    ことを特徴とする液晶表示装置の駆動方法。
JP2004211701A 2004-07-20 2004-07-20 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法 Expired - Fee Related JP4498043B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004211701A JP4498043B2 (ja) 2004-07-20 2004-07-20 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法
US11/063,081 US7978165B2 (en) 2004-07-20 2005-02-22 Liquid crystal display device, method for repairing liquid crystal display device, and method for driving liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211701A JP4498043B2 (ja) 2004-07-20 2004-07-20 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2006030782A JP2006030782A (ja) 2006-02-02
JP4498043B2 true JP4498043B2 (ja) 2010-07-07

Family

ID=35656610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211701A Expired - Fee Related JP4498043B2 (ja) 2004-07-20 2004-07-20 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法

Country Status (2)

Country Link
US (1) US7978165B2 (ja)
JP (1) JP4498043B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10041176B2 (en) * 2005-04-07 2018-08-07 Momentive Performance Materials Inc. No-rinse pretreatment methods and compositions
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
JP4633121B2 (ja) * 2005-09-01 2011-02-16 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP2007298791A (ja) * 2006-05-01 2007-11-15 Mitsubishi Electric Corp 液晶表示装置及びその欠陥修復方法
US20080309532A1 (en) * 2007-06-12 2008-12-18 Silicon Optronics, Inc. Solid-state imaging device and method of manufacturing thereof
CN104024933B (zh) * 2011-10-31 2016-05-25 夏普株式会社 薄膜晶体管阵列基板和液晶显示装置
JP5971849B2 (ja) * 2012-07-11 2016-08-17 パナソニック液晶ディスプレイ株式会社 表示装置及び画素欠陥修正方法
CN103018987B (zh) * 2012-12-06 2015-05-13 京东方科技集团股份有限公司 阵列基板及显示装置
US9911799B2 (en) * 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
CN104637450B (zh) * 2015-03-13 2017-04-12 京东方科技集团股份有限公司 显示面板及其修复方法
US10181284B2 (en) * 2015-03-13 2019-01-15 Boe Technology Group Co., Ltd. Pixel driving circuit and repairing method thereof and display apparatus
CN110390900B (zh) * 2018-04-19 2023-10-13 群创光电股份有限公司 显示器装置以及拼接式电子装置
CN109102759B (zh) * 2018-08-21 2019-11-22 友达光电股份有限公司 电子装置、显示面板与数据传输系统
KR102921150B1 (ko) 2022-12-30 2026-02-02 엘지디스플레이 주식회사 리페어 배선을 포함하는 디스플레이 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129394A (en) * 1979-03-29 1980-10-07 Sony Corp Xy matrix display unit
US4431271A (en) * 1979-09-06 1984-02-14 Canon Kabushiki Kaisha Display device with a thin film transistor and storage condenser
JP3270112B2 (ja) * 1992-06-17 2002-04-02 株式会社東芝 液晶表示素子
EP0465111B1 (en) * 1990-07-05 1996-05-15 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device
JPH0450925A (ja) * 1990-11-28 1992-02-19 Seiko Epson Corp 液晶表示装置
JPH052184A (ja) * 1991-06-26 1993-01-08 Sanyo Electric Co Ltd 液晶表示パネル
JP3150365B2 (ja) * 1991-07-22 2001-03-26 株式会社東芝 液晶表示装置
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
JP3102819B2 (ja) * 1992-06-02 2000-10-23 富士通株式会社 液晶表示装置及びその駆動方法
JP2860206B2 (ja) * 1992-07-20 1999-02-24 シャープ株式会社 液晶表示装置の駆動方法
JP3332106B2 (ja) * 1993-06-30 2002-10-07 株式会社東芝 液晶表示装置
US5745090A (en) * 1994-12-09 1998-04-28 Samsung Electronics Co., Ltd. Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device
JP3287985B2 (ja) 1995-10-30 2002-06-04 シャープ株式会社 液晶パネル及びその欠陥修正方法
KR100286828B1 (ko) * 1996-09-18 2001-04-16 니시무로 타이죠 플랫패널표시장치
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
US6066860A (en) * 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
JPH11282007A (ja) 1998-03-27 1999-10-15 Toshiba Corp 液晶表示装置
JP3310615B2 (ja) 1998-04-17 2002-08-05 シャープ株式会社 アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP4517419B2 (ja) 1999-08-18 2010-08-04 ソニー株式会社 表示装置及びその修復方法
JP4317624B2 (ja) * 1999-09-10 2009-08-19 メディア・テック・ユーエスエイ・インコーポレーテッド 画像処理装置
US6781659B2 (en) * 2000-02-15 2004-08-24 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device, pixels repair method thereof, and drive method thereof
JP2001305500A (ja) 2000-04-19 2001-10-31 Toshiba Corp 液晶パネルのリペア方法
KR100736114B1 (ko) * 2000-05-23 2007-07-06 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP3520417B2 (ja) * 2000-12-14 2004-04-19 セイコーエプソン株式会社 電気光学パネルおよび電子機器
JP4485087B2 (ja) * 2001-03-01 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の動作方法
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
JP4550334B2 (ja) * 2001-09-27 2010-09-22 株式会社日立製作所 液晶表示装置および液晶表示装置の製造方法
TWI228313B (en) * 2003-11-21 2005-02-21 Hannstar Display Corp Pixel and repairing method thereof
JP2005173499A (ja) * 2003-12-15 2005-06-30 Sharp Corp 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
US7978165B2 (en) 2011-07-12
US20060017674A1 (en) 2006-01-26
JP2006030782A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
JP5335902B2 (ja) 液晶パネル
KR100769194B1 (ko) 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
US5289174A (en) Liquid crystal display device
CN107492357B (zh) 有源矩阵基板、显示面板以及具备该显示面板的显示装置
US7612863B2 (en) Liquid crystal display having a defect repair mechanism interposed between a light shielding storage line and a light shielding output electrode
RU2479045C1 (ru) Устройство отображения
JP4498043B2 (ja) 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法
EP2037444A1 (en) Liquid crystal display
JP2001188217A (ja) アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法
JP5204314B2 (ja) 液晶表示装置
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
JP5238826B2 (ja) 液晶表示装置
JP2008058337A (ja) 表示装置、液晶表示装置、及び表示装置の製造方法
JP4393550B2 (ja) アクティブマトリクス基板及びその画素欠陥修正方法
JP2005134882A (ja) 液晶表示装置
US20100149155A1 (en) Liquid crystal display device
JP2009103810A (ja) 液晶表示装置およびそのリペア方法
JP2022072553A (ja) 液晶表示装置及びその駆動方法
WO2010032546A1 (ja) 表示装置
KR20000001469U (ko) 액정표시장치
JP2000206572A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
WO2017037953A1 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees