JP4501059B2

JP4501059B2 - 画素回路及び表示装置

Info

Publication number: JP4501059B2
Application number: JP2003433630A
Authority: JP
Inventors: 勝秀内野; 淳一山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2010-07-14
Anticipated expiration: 2023-12-26
Also published as: JP2005189695A

Description

本発明は、画素毎に配した負荷素子を電流駆動する画素回路に関する。又この画素回路がマトリクス状に配列された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ発光素子などの負荷素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。

画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものである。
ＵＳＰ５，６８４，３６５特開平８−２３４６８３号公報

従来の画素回路は、行状の走査線と列状の信号線とが交差する部分に各々配されている。各画素回路は、少くとも薄膜型のサンプリングトランジスタと保持容量と薄膜型のドライブトランジスタと発光素子などの負荷素子とを含んでいる。サンプリングトランジスタは、そのゲートが走査線によって選択された時ソース／ドレイン間が導通して信号線から映像信号をサンプリングする。サンプリングされた信号は保持容量に書き込まれ保持される。ドライブトランジスタは、そのゲートが保持容量に接続され、ソース／ドレインの片方が発光素子などの負荷素子に接続している。ドライブトランジスタのゲートは、保持容量に保持された信号電位によってソース基準で正極性となる順バイアスを受ける。ドライブトランジスタはこの順バイアスに応じてソース／ドレイン間に電流を流し、発光素子に通電する。一般に発光素子の輝度は通電量に比例している。更にドライブトランジスタの通電量は保持容量に書き込まれた信号電位によって制御される。従って、発光素子は映像信号に応じた輝度で発光することになる。

ドライブトランジスタの動作特性は以下の式で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）^２
このトランジスタ特性式において、Ｉｄｓはドレイン電流を表わしている。Ｖｇｓはソースを基準としてゲートに印加される電圧を表わしている。Ｖｔｈはトランジスタの閾電圧である。その他μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わし、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて正側に大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。換言すると順バイアス（Ｖｇｓ）が閾電圧（Ｖｔｈ）を超えるとオン状態となる。逆にＶｇｓがＶｔｈを下回ると薄膜トランジスタはカットオフし、ドレイン電流Ｉｄｓは流れなくなる。

ところで、有機ＥＬ素子などの発光素子は、必ずしも電流−電圧特性が安定ではなく、経時的に劣化する傾向にある。この経時劣化によりドライブトランジスタの動作点が変動してしまい、同じ信号電圧をゲートに印加していてもそのソース電位が変動する。これは、ドライブトランジスタで構成される定電流源がソースフォロワ回路となっている為である。ソース電位が変動する為、結局ドライブトランジスタのゲート電圧Ｖｇｓは変化してしまい、ドレイン電流Ｉｄｓの値が変動する。これにより、発光素子に対する通電量が変化するので、発光輝度も変化することになる。この様に、発光素子の電流−電圧特性が劣化すると、ソースフォロワ回路では発光輝度が経時変化するという課題がある。

上述した従来の技術の課題に鑑み、本発明は発光素子など負荷素子の電流−電圧特性の経時劣化を回路的に補正可能な画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。係る目的を達成する為に以下の手段を講じた。即ち本発明は、行状の走査線と列状の信号線とが交差する部分に各々配され、少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とスイッチングトランジスタとからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該負荷素子に通電し、前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、前記スイッチングトランジスタは、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、該負荷素子に対する通電時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、以って該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行なう画素回路であって、前記保持容量は、電界効果型の第１容量素子及び第２容量素子を中間ノードで互いに直列接続したものから成り、サンプリング時にあわせて、該第１容量素子及び第２容量素子の電界効果を維持するために必要な電位を該中間ノードにセットするセッティング用のトランジスタを備えていることを特徴とする。

一態様では、前記第１容量素子は正側電極が該ドライブトランジスタのゲートに接続する一方負側電極が該中間ノードに接続し、前記第２容量素子は正側電極が該ドライブトランジスタのソースに接続する一方負側電極が該中間ノードに接続し、前記セッティング用のトランジスタは、該第１容量素子及び第２容量素子の電界効果を維持するために必要な所定の負電位を該中間ノードにセットする。他の態様では、前記第１容量素子は負側電極が該ドライブトランジスタのゲートに接続する一方正側電極が該中間ノードに接続し、前記第２容量素子は負側電極が該ドライブトランジスタのソースに接続する一方正側電極が該中間ノードに接続し、前記セッティング用のトランジスタは、該第１容量素子及び第２容量素子の電界効果を維持するために必要な所定の正電位を該中間ノードにセットする。

又本発明は、行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とスイッチングトランジスタとセッティング用トランジスタからなり、前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該発光素子に通電し、前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、前記スイッチングトランジスタは、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、該発光素子に対する通電時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、以って該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、前記保持容量は、電界効果型の第１容量素子及び第２容量素子を中間ノードで互いに直列接続したものから成り、前記セッティング用トランジスタはサンプリング時にあわせて動作し、該第１容量素子及び第２容量素子の電界効果を維持するために必要な電位を該中間ノードにセットすることを特徴とする。

本発明によれば、画素回路にブートストラップ機能を組み込んでいる。すなわちスイッチングトランジスタは、映像信号のサンプリング時オンしてドライブトランジスタのソースとともに保持容量を接地電位に接続し、サンプリングした映像信号を保持容量に書き込む一方、負荷素子に対する通電時オフしてドライブトランジスタのソースとともに保持容量を接地電位から切り離す。この結果、負荷素子に対する通電に伴って上昇するドライブトランジスタのソース電位の変動をドライブトランジスタのゲートにフィードバックする。このブートストラップ機能により、有機ＥＬ発光素子などの負荷素子を定電流で駆動でき、発光素子の電流−電圧特性の経時変化による輝度劣化を防ぐことが可能になる。その際、保持容量として、電界効果型の第１容量素子及び第２容量素子を中間ノードで互いに直列接続したものを用いる。サンプリング時に合わせて、第１容量素子及び第２容量素子の電界効果を維持する為に必要な電位を中間ノードにセットする。これにより、通常の薄膜型の保持容量に代えてコスト的に有利な電界効果型の容量素子を用いることが可能になる。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の背景を明らかにする為、図１を参照してアクティブマトリクス表示装置及びこれに含まれる画素回路の一般的な構成を参考例として説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ１と周辺の回路群とで構成されている。周辺の回路群は水平セレクタ２、ドライブスキャナ３、ライトスキャナ４などを含んでいる。

画素アレイ１は行状の走査線ＷＳと列状の信号線ＤＬと両者の交差する部分にマトリクス状に配列した画素回路５とで構成されている。信号線ＤＬは水平セレクタ２によって駆動される。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に別の走査線ＤＳも配線されており、これはドライブスキャナ３によって走査される。各画素回路５は、走査線ＷＳによって選択された時信号線ＤＬから信号をサンプリングする。更に走査線ＤＳによって選択された時、該サンプリングされた信号に応じて負荷素子を駆動する。この負荷素子は各画素回路５に形成された電流駆動型の発光素子などである。

図２は、図１に示した画素回路５の基本的な構成を示す参考図である。本画素回路５は、サンプリング用薄膜トランジスタ（サンプリングトランジスタＴｒ１）、ドライブ用薄膜トランジスタ（ドライブトランジスタＴｒ２）、スイッチング用薄膜トランジスタ（スイッチングトランジスタＴｒ３）、保持容量Ｃｓ、負荷素子（有機ＥＬ発光素子）などで構成されている。

サンプリングトランジスタＴｒ１は走査線ＷＳによって選択された時導通し、信号線ＤＬから映像信号をサンプリングして保持容量Ｃｓに保持する。ドライブトランジスタＴｒ２は保持容量Ｃｓに保持された信号電位に応じて発光素子ＥＬに対する通電量を制御する。スイッチングトランジスタＴｒ３は走査線ＤＳによって制御され、発光素子ＥＬに対する通電をオン／オフする。すなわち、ドライブトランジスタＴｒ２は通電量に応じて発光素子ＥＬの発光輝度（明るさ）を制御する一方、スイッチングトランジスタＴｒ３は発光素子ＥＬの発光時間を制御している。これらの制御により、各画素回路５に含まれる発光素子ＥＬは映像信号に応じた輝度を呈し、画素アレイ１に所望の表示が映し出される。

図３は、図２に示した画素アレイ１及び画素回路５の動作説明に供するタイミングチャートである。１フィールド期間（１ｆ）の先頭で、１水平期間（１Ｈ）の間１行目の画素回路５に走査線ＷＳを介して選択パルスｗｓ［１］が印加され、サンプリングトランジスタＴｒ１が導通する。これにより信号線ＤＬから映像信号がサンプリングされ、保持容量Ｃｓに書き込まれる。保持容量Ｃｓの一端はドライブトランジスタＴｒ２のゲートに接続している。従って、映像信号が保持容量Ｃｓに書き込まれると、ドライブトランジスタＴｒ２のゲート電位が、書き込まれた信号電位に応じて上昇する。この時、他の走査線ＤＳを介してスイッチングトランジスタＴｒ３に選択パルスｄｓ［１］が印加される。この間発光素子ＥＬは発光を続ける。１フィールド期間１ｆの後半はｄｓ［１］がローレベルになるので発光素子ＥＬは非発光状態となる。パルスｄｓ［１］のデューティを調整することで、発光期間と非発光期間の割合を調整でき、所望の画面輝度が得られる。次の水平期間に移行すると、２行目の画素回路に対し、各走査線ＷＳ，ＤＳからそれぞれ走査用の信号パルスｗｓ［２］，ｄｓ［２］が印加される。

図４は、発光素子として画素回路５に組み込まれる有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示す様に時間が経過すると劣化してしまう。図２に示した参考例の画素回路はドライブトランジスタがソースフォロワ構成となっており、ＥＬ素子のＩ−Ｖ特性の経時変化に対処できず、発光輝度の劣化が生じるという問題がある。

図５の（Ａ）は、初期状態におけるドライブトランジスタＴｒ２と発光素子ＥＬの動作点を示すグラフである。図において、縦軸はドライブトランジスタＴｒ２のドレイン・ソース間電圧Ｖｄｓを示し、縦軸はドレイン・ソース間電流Ｉｄｓを示している。図示する様に、ソース電位はドライブトランジスタＴｒ２と発光素子ＥＬとの動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタＴｒ２は飽和領域で動作するので、動作点のソース電圧に対応したＶｇｓに関し、前述のトランジスタ特性式で規定された電流値の駆動電流Ｉｄｓを流す。

しかしながら発光素子ＥＬのＩ−Ｖ特性は図４に示した様に経時劣化する。図５の（Ｂ）に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタＴｒ２のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時に発光素子ＥＬに流れる電流値も変化する。この様に発光素子ＥＬのＩ−Ｖ特性が変化すると、図２に示した参考例のソースフォロワ構成の画素回路では、発光素子ＥＬの輝度が経時的に変化してしまうという問題がある。

図６は画素回路の他の参考例を表わしており、図２に示した先の参考例の問題点に対処したものである。理解を容易にする為、図２の参考例と対応する部分には対応する参照符号を付けてある。改良点は、スイッチングトランジスタＴｒ３の結線を代えたことであり、これによりブートストラップ機能を実現している。具体的には、スイッチングトランジスタＴｒ３のソースは接地され、ドレインはドライブトランジスタＴｒ２のソース（Ｓ）と保持容量Ｃｓの一方の電極とに接続され、ゲートには走査線ＤＳが接続している。尚保持容量Ｃｓの他方の電極はドライブトランジスタＴｒ２のゲート（Ｇ）に接続されている。

図７は、図６に示した画素回路５の動作説明に供するタイミングチャートである。フィールド期間１ｆのうち最初の水平期間１Ｈで、ライトスキャナ４から走査線ＷＳを介して１行目の画素回路５に選択パルスｗｓ［１］が送られる。尚［］の中の数字は、マトリクス配置された画素回路の行番号に対応している。選択パルスが印加されるとサンプリングトランジスタＴｒ１が導通し、信号線ＤＬから入力信号Ｖｉｎがサンプリングされ、保持容量Ｃｓに書き込まれる。この時スイッチングトランジスタＴｒ３にはドライブスキャナ３から走査線ＤＳを介して選択パルスｄｓ［１］が印加されており、オン状態となっている。従って保持容量Ｃｓの片方の電極並びにドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤレベルとなっている。このＧＮＤレベルを基準として保持容量Ｃｓに入力信号Ｖｉｎが書き込まれる為、ドライブトランジスタＴｒ２のゲート電位（Ｇ）はＶｉｎになる。

この後サンプリングトランジスタＴｒ１に対する選択パルスｗｓ［１］が解除され、続いてスイッチングトランジスタＴｒ３に対する選択パルスｄｓ［１］も解除される。これによりサンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ３はオフする。従ってドライブトランジスタＴｒ２のソース（Ｓ）はＧＮＤから切り離され、発光素子ＥＬのアノードに対する接続ノードとなる。

ドライブトランジスタＴｒ２は保持容量Ｃｓに保持された入力信号Ｖｉｎをゲートに受け、その値に応じてドレイン電流をＶｃｃ側からＧＮＤ側に向かって流す。この通電により発光素子ＥＬは発光を行なう。その際、発光素子ＥＬに対する通電により電圧降下が生じるが、その分だけソース電位（Ｓ）がＧＮＤ側からＶｃｃ側に向かって上昇する。図７のタイミングチャートではこの上昇分をΔVで表わしている。保持容量Ｃｓの一端はＴｒ２のソース（Ｓ）に接続され、他端はハイインピーダンスのゲート（Ｇ）に接続されている。従ってソース電位（Ｓ）がΔＶだけ上昇するとその分だけゲート電位（Ｇ）も持ち上がり、正味の入力信号Ｖｉｎはそのまま維持される。従って、発光素子ＥＬの電流−電圧特性に応じてソース電位（Ｓ）がΔＶだけ変動しても、常にゲート電圧Ｖｇｓ＝Ｖｉｎが成立し、ドレイン電流は一定に保たれる。すなわちドライブトランジスタＴｒ２はソースフォロワ構成であるにも関わらず、上述したブートストラップ機能により、発光素子ＥＬに対し定電流源として機能する。

この後選択パルスｄｓ［１］がハイレベルに復帰するとスイッチングトランジスタＴｒ３が導通し、発光素子ＥＬに供給されるべき電流はバイパスされるので非発光状態になる。この様にしてフィールド期間１ｆが終了すると、次のフィールド期間に入り、再びサンプリングトランジスタＴｒ１に選択パルスｗｓ［１］が印加され入力映像信号Ｖｉｎ＊のサンプリングが行なわれる。先のフィールド期間と今回のフィールド期間ではサンプリングされる映像信号のレベルが異なる場合があるので、これを区別する為入力映像信号Ｖｉｎに＊印を付してある。尚、この様な映像信号の書き込み及び発光動作は線順次（行単位）で行なわれる。この為画素の各行に対し選択パルスｗｓ［１］、ｗｓ［２］・・・が順次印加されることになる。同様に選択パルスｄｓ［１］、ｄｓ［２］・・・も順次印加されることになる。

図８の（Ａ）は、図６に示した保持容量Ｃｓの断面構造を表わしている。合わせて、保持容量Ｃｓに接続したサンプリングトランジスタＴｒ１の構造も示してある。図示する様に、サンプリングトランジスタＴｒ１は薄膜型の電界効果トランジスタ（ＴＦＴ）である。このＴＦＴと同一のプロセスで作成できる様に、保持容量Ｃｓも薄膜構造としてある。具体的には、ガラスなどの絶縁性基板１０の上に金属膜でゲート電極１１が形成されている。これを被覆する様に二酸化シリコンなどのゲート絶縁膜１２が形成されており、その上にアモルファスシリコン膜又はポリシリコン膜などの半導体膜１３が形成されている。更にその上にアルミニウムなどでドレイン電極１４及びソース電極１５が形成されている。係る積層構造により、ボトムゲート型のサンプリングトランジスタＴｒ１が構成されている。

一方保持容量Ｃｓは、一対の電極１６，１７とその間に保持された誘電体層としての絶縁膜１２とで構成されている。その際、下側の電極１６はゲート電極１１と同時にパタニング形成される。又絶縁膜１２はトランジスタＴｒ１側ではゲート絶縁膜として機能し、保持容量Ｃｓ側では誘電体膜として機能している。上側の電極１７はソース電極１５と同時に形成される。

しかしながら、上側電極１７を形成する際、あらかじめ不要な半導体膜１３を保持容量Ｃｓが形成される部分からエッチングで除去しておく必要がある。このエッチング処理を行なう為に追加の工程が必要となり、工程合理化の観点から問題となっている。

（Ｂ）は、（Ａ）に示した薄膜型の保持容量Ｃｓに代えて、電界効果型の保持容量Ｃｓを用いた例を表わしている。尚理解を容易にする為、（Ａ）に示した部分と対応する部分には対応する参照番号を付してある。図示する様に、電界効果型の保持容量Ｃｓは、正側電極１６と負側電極１７と両電極の間に保持された絶縁膜１２とで構成されている。正側電極１６はトランジスタＴｒ１のゲート電極１１と同時にパタニング形成され、負側電極１７はトランジスタＴｒ１のドレイン電極１４やソース電極１５と同時にパタニング形成される。（Ａ）に示した通常の保持容量Ｃｓと異なり、電界効果型の保持容量Ｃｓは半導体薄膜１３を除去する必要がない為、追加のエッチング工程は必要ない。従って、通常の薄膜型保持容量に比べ、製造プロセスの合理化を図ることができる。

ところで、（Ｂ）に示した電界効果型の保持容量Ｃｓは、正側電極１６と負側電極１７の間に、誘電体として機能する絶縁膜１２に加えＮ型の半導体膜１３が介在している。係る構造を有する電界効果型の保持容量を電気的に機能させる為には、Ｎ型の半導体膜１３を電極化する必要がある。換言すると、半導体膜１３を反転化して空乏層を形成する必要がある。その為に、負側電極１７には正側電極１６に対して少くとも半導体膜１３の反転化に必要な所定の閾電圧よりも低い負電位を印加する必要がある。

ところが図６に示した参考例に係る画素回路を見ると、保持容量Ｃｓには所定の映像信号が書き込まれる。この映像信号は０Ｖから十数Ｖの間で変化する。この様な状況で、通常の薄膜保持容量を電界効果型の保持容量に取り換えても、書き込まれる映像信号のレベルが０Ｖに近い場合、正側電極と負側電極との間で必要な電位差を確保できない為、電界効果型の保持容量は電気的なキャパシタとして機能しないばかりでなく、リークが生じ画品位の低下を招く。

本発明は係る状況に基づいて成されたものであり、ブートストラップ機能を備えた画素回路で、保持容量を製造プロセス上有利な電界効果型に置き換えることを目的とする。図９は、係る目的を達成する為に成された本発明の実施形態に係る画素回路を示している。図示する様に、本画素回路は、行状の走査線ＷＳ，ＤＳと列状の信号線ＤＬとが交差する部分に配され、少くともサンプリングトランジスタＴｒ１と保持容量ＣｓとドライブトランジスタＴｒ２と負荷素子ＥＬとスイッチングトランジスタＴｒ３とからなる。サンプリングトランジスタＴｒ１は、ゲートが走査線ＷＳによって選択された時ソース／ドレイン間が導通して、信号線ＤＬから映像信号Ｖｓｉｇをサンプリングし且つサンプリングした映像信号Ｖｓｉｇを保持容量Ｃｓに保持させる。ドライブトランジスタＴｒ２は、ゲート（Ｇ）が保持容量Ｃｓに保持された信号電位を受け、且つ信号電位に応じてソース（Ｓ）／ドレイン間に流れる電流で負荷素子ＥＬに通電する。保持容量Ｃｓは、一端がサンプリングトランジスタＴｒ１のソース及びドライブトランジスタＴｒ２のゲート（Ｇ）に接続し、他端がドライブトランジスタＴｒ２のソース（Ｓ）に接続している。スイッチングトランジスタＴｒ３は、サンプリング時オンしてドライブトランジスタＴｒ２のソース（Ｓ）とともに保持容量Ｃｓの他端を接地電位Ｖｓｓに接続する。スイッチングトランジスタＴｒ３は、負荷素子ＥＬに対する通電時オフして、ドライブトランジスタＴｒ２のソース（Ｓ）とともに保持容量Ｃｓの他端を接地電位Ｖｓｓから切り離し、以って負荷素子ＥＬに対する通電に伴って上昇するドライブトランジスタＴｒ２のソース（Ｓ）電位の変動をドライブトランジスタＴｒ２のゲート（Ｇ）にフィードバックするブートストラップ動作を行なう。

本発明の特徴事項として、保持容量Ｃｓは、電界効果型の第１容量素子Ｃｓ１及び第２容量素子Ｃｓ２を中間ノード（Ｘ）で互いに直列接続したものからなる。又、この中間ノード（Ｘ）にはセッティング用のトランジスタＴｒ４が接続されている。トランジスタＴｒ４はサンプリング時に合わせて動作し、第１容量素子Ｃｓ１及び第２容量素子Ｃｓ２の電界効果を維持する為に必要な電位−Ｖｘを中間ノード（Ｘ）にセットする。第１容量素子Ｃｓ１に着目すると、このセッティング電位−Ｖｘは、映像信号Ｖｓｉｇの電位からＣｓ１の閾電圧を差し引いた値よりも低く設定される。第２容量素子Ｃｓ２に着目すると、このセッティング電圧−Ｖｘは、接地電位ＶｓｓからＣｓ２の閾電圧を差し引いた値よりも低い電圧に設定される。

図９を具体的に見ると、第１容量素子Ｃｓ１は正側電極（＋）がドライブトランジスタＴｒ２のゲート（Ｇ）に接続する一方、負側電極（−）が中間ノード（Ｘ）に接続する。第２容量素子Ｃｓ２は正側電極（＋）がドライブトランジスタＴｒ２のソース（Ｓ）に接続する一方、負側電極（−）が中間ノード（Ｘ）に接続する。セッティング用のトランジスタＴｒ４は、第１容量素子Ｃｓ１及び第２容量素子Ｃｓ２の電界効果を維持する為に必要な所定の負電位−Ｖｘを中間ノード（Ｘ）にセットしている。

図１０は、図９に示した画素回路の動作説明に供するタイミングチャートである。理解を容易にする為、図７に示した参考例のタイミングチャートと対応する部分には対応する参照符号を付してある。図１０のタイミングチャートはドライブトランジスタのゲート電位（Ｇ）及びソース電位（Ｓ）に加え、保持容量の中間電位（Ｘ）も挙げてある。まず信号書込期間に入るとパルスｗｓに応答してサンプリングトランジスタＴｒ１がオンし、入力信号Ｖｉｎ＝Ｖｇｓが保持容量Ｃｓに書き込まれる。この時同時にゲートパルスｗｓに応答してトランジスタＴｒ４が導通し、保持容量Ｃｓの中間ノード（Ｘ）に所定のセッティング電位−Ｖｘが書き込まれる。その後発光期間に移るとゲートパルスｄｓが立ち下がり、ブートストラップ動作が行なわれる。これによりドライブトランジスタＴｒ２のソース電位（Ｓ）及びゲート電位（Ｇ）が共にΔＶだけ上昇する。この時同時に中間電位（Ｘ）もΔＶだけ上昇する。この様に、ブートストラップ動作に入ってもゲート電位、ソース電位及び中間電位の相対的なレベル関係は維持される。この結果、電界効果型の容量素子Ｃｓ１及びＣｓ２は電気的に全タイミング及び全動作点でキャパシタとして働く。

図１１は、図９に示した画素回路の具体的な構成を示す要部断面図である。図示する様に、ガラスなどの絶縁性基板１０の上にサンプリングトランジスタＴｒ１、第１容量素子Ｃｓ１及び第２容量素子Ｃｓ２が形成されている。サンプリングトランジスタＴｒ１はゲート電極１１とその上に形成されたゲート絶縁膜１２とその上に形成された半導体膜１３とその上に形成されたドレイン電極１４及びソース電極１５とからなる。第１容量素子Ｃｓ１は、正側電極１６と負側電極１７と両者の間に保持された絶縁膜１２及び半導体膜１３とで構成されている。正側電極１６は半導体膜１３及び絶縁膜１２に開口したコンタクトホールを介してサンプリングトランジスタＴｒ１のソース電極１５に接続している。第１容量素子Ｃｓ１の負側電極１７は延設されており第２容量素子Ｃｓ２の同じく負側電極となっている。図示しないが、この負側電極１７は中間ノード（Ｘ）を介してセッティング用トランジスタＴｒ４に接続している。第２容量素子Ｃｓ２の負側電極１７の下方には半導体薄膜１３及び絶縁膜１２を間にして正側電極１６が形成されている。図示しないが、この正側電極１６はスイッチングトランジスタＴｒ３のドレインに接続されている。

図１１から明らかな様に、トランジスタＴｒ１のゲート電極１１、第１容量素子Ｃｓ１の正側電極１６及び第２容量素子Ｃｓ２の正側電極１６は、全て同一層の金属膜で形成されている。又サンプリングトランジスタＴｒ１のドレイン電極１４及びソース電極１５と、第１容量素子Ｃｓ１及び第２容量素子Ｃｓ２の負側電極１７は共に同一の金属層で形成されている。

図１２は、本発明に係る画素回路の他の実施形態を示す回路図である。理解を容易にする為、図９に示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、電界効果型の容量素子Ｃｓ１，Ｃｓ２の結線の極性が逆転していることである。すなわち第１容量素子Ｃｓ１は負側電極（−）がドライブトランジスタＴｒ２のゲート（Ｇ）に接続する一方正側電極（＋）が中間ノード（Ｘ）に接続する。第２容量素子Ｃｓ２は負側電極（−）がドライブトランジスタＴｒ２のソース（Ｓ）に接続する一方正側電極（＋）が中間ノード（Ｘ）に接続する。セッティング用のトランジスタＴｒ４は、第１容量素子Ｃｓ１及び第２容量素子Ｃｓ２の電界効果を維持する為に必要な所定の正電位＋Ｖｘを中間ノード（Ｘ）にセットする。

図１３は、図１２に示した画素回路の具体的な構成を示す要部断面図であり、サンプリングトランジスタＴｒ１と第１容量素子Ｃｓ１及び第２容量素子Ｃｓ２を表わしている。理解を容易にする為、図１１に示した先の実施形態と対応する部分には対応する参照番号を付してある。トランジスタＴｒ１のソース電極１５が延設されて、第１容量素子Ｃｓ１の負側電極１７を構成している。その下方には半導体膜１３及び絶縁膜１２を介してＣｓ１の正側電極１６が配されている。この正側電極１６は延設されており、第２容量素子Ｃｓ２の正側電極１６となっている。Ｃｓ１及びＣｓ２に共通の正側電極１６は、半導体膜１３及び絶縁膜１２に開口したコンタクトホールを介して中間ノード（Ｘ）に電気接続している。第２容量素子Ｃｓ２の正側電極１６の上方には絶縁膜１２及び半導体膜１３を介して負側電極１７が形成されている。図示しないがこの負側電極１７はスイッチングトランジスタＴｒ３のドレインに電気接続している。

アクティブマトリクス表示装置及び画素回路の一般的な構成を示すブロック図である。画素回路の参考例を示す回路図である。図２に示した画素回路の動作説明に供するタイミングチャートである。有機ＥＬ素子のＩ−Ｖ特性の経時変化を示すグラフである。ドライブトランジスタと有機ＥＬ素子の動作点の経時変化を示すグラフである。画素回路の他の参考例を示す回路図である。図６に示した画素回路の動作説明に供するタイミングチャートである。保持容量の構成例を示す模式的な断面図である。本発明に係る画素回路の実施形態を示す回路図である。図９に示した画素回路の動作説明に供するタイミングチャートである。図９に示した画素回路の具体的な構成を示す部分断面図である。本発明に係る画素回路の他の実施形態を示す回路図である。図１２に示した画素回路の具体的な構成を示す模式的な部分断面図である。

符号の説明

１・・・画素アレイ、２・・・水平セレクタ、３・・・ドライブスキャナ、４・・・ライトスキャナ、５・・・画素回路、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・ドライブトランジスタ、Ｔｒ３・・・スイッチングトランジスタ、Ｔｒ４・・・セッティング用トランジスタ、Ｃｓ・・・保持容量、Ｃｓ１・・・第１容量素子、Ｃｓ２・・・第２容量素子、ＥＬ・・・負荷素子

Claims

行状の走査線と列状の信号線とが交差する部分に各々配され、少くともサンプリングトランジスタと保持容量とドライブトランジスタと負荷素子とスイッチングトランジスタとからなり、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該負荷素子に通電し、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記スイッチングトランジスタは、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、該負荷素子に対する通電時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、以って該負荷素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行なう画素回路であって、
前記保持容量は、電界効果型の第１容量素子及び第２容量素子を中間ノードで互いに直列接続したものから成り、
サンプリング時にあわせて、該第１容量素子及び第２容量素子の電界効果を維持するために必要な電位を該中間ノードにセットするセッティング用のトランジスタを備えていることを特徴とする画素回路。
前記第１容量素子は正側電極が該ドライブトランジスタのゲートに接続する一方負側電極が該中間ノードに接続し、前記第２容量素子は正側電極が該ドライブトランジスタのソースに接続する一方負側電極が該中間ノードに接続し、
前記セッティング用のトランジスタは、該第１容量素子及び第２容量素子の電界効果を維持するために必要な所定の負電位を該中間ノードにセットすることを特徴とする請求項１記載の画素回路。
前記第１容量素子は負側電極が該ドライブトランジスタのゲートに接続する一方正側電極が該中間ノードに接続し、前記第２容量素子は負側電極が該ドライブトランジスタのソースに接続する一方正側電極が該中間ノードに接続し、
前記セッティング用のトランジスタは、該第１容量素子及び第２容量素子の電界効果を維持するために必要な所定の正電位を該中間ノードにセットすることを特徴とする請求項１記載の画素回路。
行状の走査線と、列状の信号線と、両者が交差する部分に各々配された画素回路とからなる表示装置であって、
前記画素回路は、少くともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とスイッチングトランジスタとセッティング用トランジスタからなり、
前記サンプリングトランジスタは、ゲートが該走査線によって選択された時ソース／ドレイン間が導通して該信号線から信号をサンプリングし且つサンプリングした信号を該保持容量に保持させ、
前記ドライブトランジスタは、ゲートが該保持容量に保持された信号電位を受け、且つ信号電位に応じてソース／ドレイン間に流れる電流で該発光素子に通電し、
前記保持容量は一端が該サンプリングトランジスタのソース及び該ドライブトランジスタのゲートに接続し、他端が該ドライブトランジスタのソースに接続し、
前記スイッチングトランジスタは、サンプリング時オンして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位に接続し、該発光素子に対する通電時オフして該ドライブトランジスタのソースとともに該保持容量の他端を接地電位から切り離し、以って該発光素子に対する通電に伴って上昇する該ドライブトランジスタのソース電位の変動を該ドライブトランジスタのゲートにフィードバックするブートストラップ動作を行ない、
前記保持容量は、電界効果型の第１容量素子及び第２容量素子を中間ノードで互いに直列接続したものから成り、
前記セッティング用トランジスタはサンプリング時にあわせて動作し、該第１容量素子及び第２容量素子の電界効果を維持するために必要な電位を該中間ノードにセットすることを特徴とする表示装置。
前記第１容量素子は正側電極が該ドライブトランジスタのゲートに接続する一方負側電極が該中間ノードに接続し、前記第２容量素子は正側電極が該ドライブトランジスタのソースに接続する一方負側電極が該中間ノードに接続し、
前記セッティング用のトランジスタは、該第１容量素子及び第２容量素子の電界効果を維持するために必要な所定の負電位を該中間ノードにセットすることを特徴とする請求項４記載の表示装置。
前記第１容量素子は負側電極が該ドライブトランジスタのゲートに接続する一方正側電極が該中間ノードに接続し、前記第２容量素子は負側電極が該ドライブトランジスタのソースに接続する一方正側電極が該中間ノードに接続し、
前記セッティング用のトランジスタは、該第１容量素子及び第２容量素子の電界効果を維持するために必要な所定の正電位を該中間ノードにセットすることを特徴とする請求項４記載の表示装置。