JP4503398B2

JP4503398B2 - 半導体パッケージ

Info

Publication number: JP4503398B2
Application number: JP2004248892A
Authority: JP
Inventors: 潤見谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-08-27
Filing date: 2004-08-27
Publication date: 2010-07-14
Anticipated expiration: 2024-08-27
Also published as: JP2006066721A

Description

本発明は、誘電体基板上に搭載される半導体デバイスを気密封止するための金属枠体および蓋体を有する半導体パッケージに関し、さらに詳しくは金属枠体と誘電体基板上に形成されるメタライズ層とをろう材で接合するための構造の改良に関するものである。

マイクロ波帯、ミリ波帯などの高周波帯で動作する高周波半導体デバイスが搭載される高周波パッケージにおいては、その耐環境性と、動作安定性、腐食などを踏まえて、カバー体およびシールリングから成る蓋体などにより気密でかつ電気的にシールドされたキャビティ内に搭載されることが多い。

図６に従来の半導体パッケージの構造を示す。従来の半導体パッケージにおいては、誘電体多層基板１００上に半導体等の電子部品（図示せず）を搭載するとともに、誘電体多層基板１００の半導体実装エリアの周囲にメタライズ層１０１を形成し、このメタライズ層１０１に金属製シールリング１０２をろう材１０３により接合している。さらに、金属製シールリング１０２上に金属カバー１０４を溶接により接合し、これにより半導体パッケージの半導体実装エリアを気密封止している。

また、特許文献１には、電子部品が搭載される搭載部を取り囲む枠状のろう付け用メタライズ層を有する絶縁基体のろう付け用メタライズ層に、上下面と側面との間の角部にそれぞれ丸みを有する金属枠体を搭載部を取り囲むようにろう付けし、金属枠体上に金属蓋体を接合するようになした電子部品収納用パッケージにおいて、金属枠体は、側面からの距離が５０〜２００μｍまでの下面に、該下面側の丸みから下面の中央部側にそれぞれ２〜２０度の角度で下がる傾斜面を形成して成るとともに、上面側の丸みの曲率半径を５〜３０μｍとすることで、金属枠体の外周部および内周部とろう付け用メタライズ層との間にろう材の大きな溜まりを形成して、絶縁基体と金属枠体と蓋体とを強固に接合し、気密信頼性を向上させるようにした技術が開示されている。

特開２００２−１９８４５１号公報

しかしながら、図６に示した従来の半導体パッケージにおいては、パッケージを構成する誘電体多層基板１００、ろう材１０３、金属製シールリング１０２の熱膨張係数が異なるため、パッケージ組立工程で行われる金属カバー１０４の溶接時の熱、パッケージの実運用時の急激な温度変化等に起因する熱応力により、ろう材１０３または誘電体多層基板１００にクラックが発生したり、メタライズ層１０１と誘電体多層基板１００との剥離が発生し、気密性が損なわれるという問題がある。

上記問題究明を行った結果、本発明者等は、前記の熱応力を吸収緩和するためには、誘電体多層基板１００上のメタライズ層１０１と金属製シールリング１０２とを接合するろう材１０３の厚みを大きくすることが有効であることを発見した。しかしながら、図６に示す従来の構成では、ろう材１０３の厚みｄ１をろう付け時にコントロールすることができず、ろう材１０３の厚みｄ１は金属製シールリング１０２の自重により０．１ｍｍ程度以下になり、熱応力を十分に吸収緩和することができない。

特許文献１においては、金属枠体の外周部および内周部とろう付け用メタライズ層との間にろう材の溜まりを形成しているのみであって、ろう付け用メタライズ層と金属枠体との間のろう材の全体的な厚み自体を厚くコントロールしているものではないので、上記熱応力を十分に吸収緩和することができず、上記したクラック、ろう付け用メタライズ層と絶縁基体との剥離などが発生する可能性が高いという問題がある。

本発明は、上記に鑑みてなされたものであって、誘電体基板と金属枠体（シールリング）とを接合するろう材の厚みを厚くすることができ、熱応力によるろう材または基板へのクラック発生、基板とメタライズ層との剥離を抑制し、気密信頼性の高い半導体パッケージを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、半導体が実装される実装エリアの少なくとも周囲に金属枠体を取り付けるためのメタライズ層が形成された誘電体基板と、ろう材によって前記誘電体基板のメタライズ層上に接合される金属枠体と、該金属枠体上に配置される蓋体とを備える半導体パッケージにおいて、前記金属枠体とメタライズ層との間に、間欠的に配置された複数のスペーサを介在させて前記ろう材による接合を行い、前記スペーサは、前記金属枠体と別体の球形状を呈していることを特徴とする。

この発明によれば、この発明では、金属枠体とメタライズ層（誘電体基板）との間に、間欠的に配置された、金属枠体と別体の球形状を呈している複数のスペーサを介在させてろう材による接合を行うようにしているので、誘電体基板と金属枠体を接合するろう材の厚みを従来よりも厚く確保することができる。これにより、パッケージの組立工程での加熱処理や、実使用環境で急激な温度変化があった場合の誘電体基板、ろう材、金属枠体の熱膨張係数差に起因して発生する熱応力を緩和することができ、ろう材または誘電体基板へのクラック発生、メタライズ層と誘電体基板との剥離を抑制して、気密信頼性の高い半導体パッケージを提供することができる。

以下に、本発明にかかる半導体パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

参考例．
図１〜図３は参考例の半導体パッケージ１を示すものである。図１は半導体パッケージ１の全体構成を示すもので、図２は金属製シールリング近傍を拡大して示したもので、図３は金属製シールリングを表裏反転して示した図である。

図１に示すように、半導体パッケージ１は、金属製ベース２と、誘電体多層基板３と、金属製の枠体としてのシールリング４と、金属製のカバー５とから構成されており、誘電体多層基板３の中央に形成された半導体実装エリアとしてのＩＣ搭載凹部６に半導体などの電子部品７が搭載されている。電子部品７間および電子部品７−誘電体多層基板３間は、金ワイヤなどの接続材料８によって接続されている。

金属製ベース２はコバール（Ｆｅ−Ｎｉ−Ｃｏ合金）等で構成されている。金属製ベース２上にＡｇろう、ＡｕＳｎハンダ、ＰbＳnハンダ等のろう材９によって接合される誘電体多層基板３は、アルミナ等の誘電体材料で構成されており、その内部には、配線パターン、スルーホールなどが形成されている。

誘電体多層基板３上におけるシールリング４を接合する箇所には、メタライズ層１１が形成されている。また、通常は、誘電体多層基板３の上面には、接地導体として機能するメタライズ層がほぼ全面に形成されている。この場合は、誘電体多層基板３上に、シールリング４を載置するための凸状基台３ａをＩＣ搭載凹部６の周囲に形成し、この凸状基台３ａ上にメタライズ層１１を形成している。

シールリング４は、コバール（Ｆｅ−Ｎｉ−Ｃｏ合金）等の金属で構成されており、図３に示すように、四角形枠体形状のシールリング本体部４ａと、シールリング本体部４ａの下面（ろう付け面）に間欠的に配置された複数の（３箇所以上の）円柱形状または角柱形状の突起４ｂとから構成されている。これら、複数の突起４ｂは、シールリング本体部４ａとメタライズ層１１との間隔を所定の間隔に制御するためのスペーサとして機能する。

この場合は、シールリング本体部４ａの四隅に突起４ｂを形成しているが、各突起４ｂの真ん中に更に突起４ｂを追加して計８個の突起４ｂを形成してもよい。突起４ｂは、シールリング本体部４ａと同じ材質であって、高さ０．４〜０．５ｍｍ程度、直径０．５ｍｍ程度の寸法を有している。シールリング本体部４ａの幅は、１〜２ｍｍ程度である。突起４ｂは切削等によりシールリング本体部４ａと一体加工することにより形成してもよいし、突起４ｂとシールリング本体部４ａとを別個に加工した後に、これらを溶接等により接合するようにしてもよい。シールリング４は、複数の突起４ｂがメタライズ層１１に当接した状態で、Ａｇろう、ＡｕＳｎハンダ、ＰｂＳｎハンダ等のろう材１０によって凸状基台３ａのメタライズ層１１上に接合される。

シールリング４の上に配置される蓋体としての金属カバー５は、四角平板形状を呈しており、シールリング４上にシーム溶接によって接合される。このように、誘電体多層基板３にシールリング４さらにはカバー５が接合されることによって、誘電体多層基板３上に設けられた複数の電子部品７は気密封止される。また、シールリング４およびカバー５は、誘電体多層基板３上に設けられた電子部品７の外部への不要放射をシールドする。

かかる構成において、シールリング４を凸状基台３ａ上にろう材１０によって接合する際には、まず、凸状基台３ａのメタライズ層１１上にペースト状のろう材１０を印刷または、シート状のろう材１０を配置し、つぎに複数の突起４ｂが形成されたシールリング４を突起４ｂを下にしてろう材１０上に載置する。その後、シールリング４が載置された誘電体多層基板３をろう付け炉または、リフロー炉に入れてろう材１０を加熱溶融し、シールリング４を凸状基台３ａのメタライズ層１１に接合する。さらに、不活性ガス中でシールリング４上に金属カバー５をシーム溶接により封止する。

シールリング本体部４ａとメタライズ層１１との間隔は、複数の突起４ｂによって、突起４ｂの高さである０．４〜０．５ｍｍに確保されており、これによりシールリング４の下面とメタライズ層１１との間のろう材１０の厚みｄ２を、上記ろう付けの際に０．４〜０．５ｍｍ程度にコントロールすることができる。このように、参考例では、従来よりもろう材１０の厚みｄ２を厚く確保することができるので、温度変化発生時の熱応力を十分に吸収緩和することができる。

因みに、高さが１．５ｍｍ、幅が２ｍｍのシールリング本体部４ａを用いて、金属カバー５をシールリング４に溶接した後に温度サイクル試験を行ったが、従来技術のように、突起４ｂを設けない場合は、ろう材１０または誘電体多層基板３にクラックが発生したり、メタライズ層１１と誘電体多層基板３との剥離が発生し、気密性を確保することができなかった。これに対し、参考例のように、シールリング本体部４ａ（高さが１．５ｍｍ、幅が２ｍｍ）に、高さ０．４〜０．５ｍｍ程度、直径０．５ｍｍ程度の円柱状の突起４ｂが複数個形成されたシールリング４を用いて同様の温度サイクル試験を行った場合は、これらの問題は発生せず、気密性を確保することができた。

このように参考例によれば、シールリング４の下面にスペーサとして機能する複数の突起４ｂを間欠的に設けるようにしているので、誘電体多層基板３とシールリング４を接合するろう材１０の厚みｄ２を従来よりも厚く確保することができる。これにより、パッケージの組立工程での加熱処理や、実使用環境で急激な温度変化があった場合の誘電体多層基板３、ろう材１０、シールリング４の熱膨張係数差に起因して発生する熱応力を緩和することができ、ろう材１０または誘電体多層基板３へのクラック発生、メタライズ層１１と誘電体多層基板３との剥離を抑制して、気密信頼性の高い半導体パッケージを提供することができる。

実施の形態．
図４および図５に従ってこの発明の実施の形態について説明する。この実施の形態においては、シールリング４とは別体であるスペーサ２０を用いてシールリング４とメタライズ層１１との間隔を確保するようにしている。

図４および図５に示すように、スペーサ２０は、例えば球体であり、その直径は０．４〜０．５ｍｍ程度である。スペーサ２０は、シールリング４とは別体であり、シールリング４とメタライズ層１１との間に、複数個、間欠的に配置される。スペーサ２０の材質はろう付け温度に耐えられ、且つろう付け可能なものなら何でも良く、使用するろう材、ろう付け温度に合せた材質（例えばニッケル等）を用いれば良い。この場合、シールリング４には、参考例のような、突起４ｂは形成されていない。

この実施の形態において、シールリング４を凸状基台３ａ上にろう材１０によって接合する際には、まず、凸状基台３ａのメタライズ層１１上にペースト状のろう材１０を印刷し、つぎに、例えば図５に示すように、ろう材１０上に複数個のスペーサ２０を間欠的に配置する。つぎに、スペーサ２０上にシールリング４を載置する。その後、シールリング４が載置された誘電体多層基板３をろう付け炉または、リフロー炉に入れてろう材１０を加熱溶融し、シールリング４をスペーサ２０を介して凸状基台３ａのメタライズ層１１に接合する。なお、スペーサ２０をペースト状のろう材１０に混入した状態で、ろう材１０をメタライズ層１１上に印刷することで、シールリング４とメタライズ層１１との間にスペーサ２０を介在させるようにしてもよい。

このように実施の形態によれば、シールリング４の下側にスペーサ２０を配置してからシールリング４と誘電体多層基板３とのろう付けを行うようにしているので、誘電体多層基板３とシールリング４を接合するろう材１０の厚みｄ２を従来よりも厚く確保することができる。これにより、パッケージの組立工程での加熱処理や、実使用環境で急激な温度変化があった場合の誘電体多層基板３、ろう材１０、シールリング４の熱膨張係数差に起因して発生する熱応力を緩和することができ、ろう材１０または誘電体多層基板３へのクラック発生、メタライズ層１１と誘電体多層基板３との剥離を抑制して、気密信頼性の高い半導体パッケージを提供することができる。

以上のように、本発明にかかる半導体パッケージは、気密性を確実に確保する必要のある半導体電子機器に有用である。

参考例の半導体パッケージの内部構成を示す断面図である。参考例の半導体パッケージの要部の拡大断面図である。参考例の半導体パッケージに用いるシールリングの構成を示す斜視図である。実施の形態の半導体パッケージの要部の拡大断面図である。実施の形態の半導体パッケージに用いるスペーサのシールリングへの配置態様を示す平面図である。従来技術を示す図である。

１半導体パッケージ
２金属製ベース
３誘電体多層基板
３ａ凸状基台
４シールリング
４ａシールリング本体部
４ｂ突起
５カバー（金属カバー）
６ＩＣ搭載凹部
７電子部品
８接続材料
９，１０ろう材
１１メタライズ層
２０スペーサ

Claims

半導体が実装される実装エリアの少なくとも周囲に金属枠体を取り付けるためのメタライズ層が形成された誘電体基板と、ろう材によって前記誘電体基板のメタライズ層上に接合される金属枠体と、該金属枠体上に配置される蓋体とを備える半導体パッケージにおいて、
前記金属枠体とメタライズ層との間に、間欠的に配置された複数のスペーサを介在させて前記ろう材による接合を行い、
前記スペーサは、前記金属枠体と別体の球形状を呈している
ことを特徴とする半導体パッケージ。