JP4555835B2 - 多孔性担体を用いたダイのカプセル化 - Google Patents

多孔性担体を用いたダイのカプセル化 Download PDF

Info

Publication number
JP4555835B2
JP4555835B2 JP2006553132A JP2006553132A JP4555835B2 JP 4555835 B2 JP4555835 B2 JP 4555835B2 JP 2006553132 A JP2006553132 A JP 2006553132A JP 2006553132 A JP2006553132 A JP 2006553132A JP 4555835 B2 JP4555835 B2 JP 4555835B2
Authority
JP
Japan
Prior art keywords
carrier
porous carrier
porous
adhesive
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006553132A
Other languages
English (en)
Other versions
JP2007522675A5 (ja
JP2007522675A (ja
Inventor
アール. フェイ、オーエン
エス. アムリーン、クレイグ
アール. リッシュ、ケビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007522675A publication Critical patent/JP2007522675A/ja
Publication of JP2007522675A5 publication Critical patent/JP2007522675A5/ja
Application granted granted Critical
Publication of JP4555835B2 publication Critical patent/JP4555835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は概して、集積回路(IC)ダイのカプセル化に関する。
パッケージ集積回路の製造におけるカプセル化工程の際に、ICダイを支えるために担体が用いられる。幾つかの工程で、ICダイは、テープまたはその他の種類の取り付け構造体により担体に取り付けられる。金型がICダイの周囲に設置され、次に、ダイの外側の金型の底面がテープで画定された状態で、ダイのカプセル化が行われる。カプセル材が硬化した後、テープの接着剤を軟化させるためにテープを加熱することにより、担体がカプセル構造体から除去される。次に、テープがカプセル構造体から除去される。
担体の除去のためにテープを加熱する上での1つの問題点は、カプセル構造体に加えられる熱が、カプセル構造体内の所望の位置からダイを横滑りさせる可能性があることである。
他の担体の除去工程において、テープの接着剤は、テープへの紫外(UV)放射線の照射によって劣化され得る。しかしながら、これらの工程で、テープ上のUV劣化可能な接着剤は、カプセル化工程の硬化温度に曝された後に十分に機能しないおそれがある。
必要とされているものは、集積回路ダイのパッケージ化の改良された方法である。
本発明は、添付図面を参照することで、よりよく理解され、その多数の目的、特徴および利点が当業者に明らかとなる。
異なる図面で使用されている同じ参照記号は、特に明記されない限り同一の品目を示す。
以下に、本発明を実施する様態の詳細な説明を記載する。説明は本発明を例証することを意図しており、制限するものとして解釈されてはならない。
図1〜9は、カプセル構造体から担体を除去するために接着構造体の接着強度を低下させるべく、溶剤を担体内に通過させるために多孔性担体を使用するICダイのカプセル化工程の様々な段階の一実施形態を図示している。
図1は、カプセル化工程のためのテープの貼付前の担体101の断面図である。担体101は、担体の一側から他側まで溶剤を通過させる細孔を有する多孔性である。一実施形態において、担体101は、ガラスマトリクスに埋め込まれた酸化アルミニウムの複合材料から製造される。他の実施形態において、担体101は、例えば金属、セラミックス、ガラス、プラスチック、ポリマまたはそれらの組み合わせなどの他の材料で製造されることができ、かかる材料は、連続した開放細孔を有するように製造されている。幾つかの実施形態において、担体は、カプセル化工程の温度(例えば150℃)に耐えることができる材料で製造されている。
一実施形態において、担体101は、0.2ミクロンの細孔直径および100万分の8(ppm)の熱膨張係数(CTE)を有する細孔を備えている。他の実施形態では、担体101の細孔径は0.02ミクロンから30ミクロンの範囲でもよい。他の実施形態では、細孔径はもっと大きくてもよい。しかしながら、幾つかの実施形態において、より大きな細孔径は、望まれる滑らかさのレベルを超えて、担体表面の滑らかさに影響を与えることがある。一実施形態において、担体表面の所望の滑らかさは、ICダイの取り付けに用いられる接着構造体の種類に依存している。幾つかの実施形態では、接着構造体は平面層として使用されることができ、それによって、より大きな細孔径を有する担体を可能にする。
より小さな細孔径の細孔を有する担体が用いられてもよい。しかしながら、より小さな細孔径では、担体を通過する溶剤の量が少なくなる。幾つかの実施形態では、接着構造体の強度を低下させるために必要な時間は、担体を通過する溶剤の量に依存する。したがって、幾つかの実施形態では、溶剤の望まれる通過量に応じて、0.02ミクロン以上の細孔直径を有する連続した開放細孔を備える担体が利用される。また、より小さな寸法の細孔を有する担体を利用することは、小径の細孔が塞がれるおそれがある点で、担体の再利用に影響を与える可能性がある。
他の実施形態で、担体101のCTEは他の値でもよい。幾つかの実施形態において、担体101のCTEは、ICダイをカプセル化するために用いられるカプセル材のCTEよりも低い。幾つかの実施形態において、カプセル材は、0.5〜20ppmの範囲のCTEを有している。
図2を参照すると、テープ203が担体101の上面に貼付されている。テープ203の貼付前に、担体101は、例えば焼成および洗浄により清掃されている。一実施形態において、テープ203は両面接着テープである。テープ203のダイ側(図2の上方)は、50ミクロンの厚さのシリコーン接着材料を有しているが、他の実施形態では、他の厚さ(例えば12〜100ミクロン)および/または他の接着材料(例えばアクリル性または有機性)でもよい。
一実施形態において、テープ203の担体側(図2の下方)は、75ミクロンの厚さのシリコーン接着材料を有している。他の実施形態において、担体側の接着材料は、他の種類の接着材料(例えばアクリル性または有機性)および/または他の厚さでもよい。幾つかの実施形態において、担体側の接着材料の厚さは、担体101の上面を「平坦化」するために、担体101の上面の孔または他の窪みを充填するに十分な厚さでなくてはならない。しかしながら、幾つかの実施形態において、担体側の接着材料の最高厚さは、溶剤によりテープ203から担体を解放する能力により制限されている。幾つかの実施形態において、担体側の接着材料の厚さは12〜100ミクロンの範囲であることができ、他の実施形態では他の厚さでもよい。一実施形態において、テープは、30ミクロンを超える接着材料をダイ側に有しており、50ミクロンを超える接着材料を担体側に有している。幾つかの実施形態において、シリコーン接着剤は、シリコーン強度を増加または低下させるために添加剤を有してもよい。一実施形態において、ダイ側の接着材料および担体側の接着材料は、テープの担体(例えばポリエステルまたはポリアミド)により分離されている。
図3は、カプセル材の金型がテープ203上に設置された後の、担体101の断面図を示す。金型305は、テープ203の中間部を露出させるための開口307を有している。
図4を参照すると、集積回路ダイ403および405は、テープ203上において、開口307内の予め画定された位置に設置されている。一実施形態において、複数のダイは、テープ203上にアレイ配置(例えば4×6、6×6、または8×8)で設置されている。一実施形態において、ダイは、標準的なピックアンドプレース法によりテープ203上に設置されているが、他の方法でテープ203上に設置されてもよい。
一実施形態において、ダイ403および405は、個々のダイ内で続いてシングル化された半導体ウエハ上に構築される集積回路を含む。図示される実施形態において、ダイ403および405はフリップチップ配置を有しており、テープ203上に、その活性側を下向きに設置され、ボンドパッド(図示せず)が、図4に対してダイ403および405の底面上に位置している。
図5を参照すると、カプセル構造体505内にダイ403および405をカプセル化するカプセル材503を形成するために、カプセル材料が開口307内に(例えばシリンジおよびロボットニードルで)分注されている。他の実施形態において、カプセル材503は、例えばスクリーン印刷、押出コーティング、移送モールド、射出モールド、グロブトップ、またはその他のカプセル化処理等の他のカプセル化処理によって形成され得る。
図6を参照すると、担体101の底部が溶剤槽603内に設置されている。溶剤槽603からの溶剤は、毛管作用により担体内に吸収されてテープ203の担体側の接着材料と接触する。溶剤は、テープ203の担体側の接着材料の接着強度を低下させる。溶剤がアセトンであるとともに接着材料がシリコーン接着剤である一実施形態において、溶剤はシリコーン接着剤の接着特性を軟化させる。一実施形態において、担体101がテープ203から分離する前に、担体101の底部が約5分間、槽603内に設置されている。他の実施形態においては、担体のより大きな部分が槽603内に浸漬されてもよい。幾つかの実施形態においては、担体・モールド・カプセル構造体の全体が槽603内に浸漬されてもよい。
溶剤が担体内を通過する多孔性担体を使用する一つの利点は、担体の除去工程が、室温あるいは幾つかの実施形態においては少なくともカプセル材の遷移温度(Tg)未満の温度で行われ得ることである。従って、担体は、ダイ403および405をカプセル構造体505内で横滑りさせることなく、カプセル構造体505から除去され得る。一実施形態において、カプセル材503の遷移温度は約140℃である。他の実施形態において、他の種類のカプセル材料は、90℃〜200℃の範囲のTgを有することができる。
図7は、担体101が除去された後の金型305と、カプセル構造体505と、テープ203との断面図を示す。
図8を参照すると、テープ203は、カプセル構造体505および金型305から引き離されている。図9を参照すると、金型305は、カプセル構造体505から除去されている。幾つかの実施形態において、相互連結構造体(図示せず)を形成するために、構造505は、ダイの活性側でさらなる集積工程(例えば誘電および金属相互連結処理)に曝されている。次に、カプセル構造体505は、複数のパッケージIC内にシングル化される。
一実施形態において、各パッケージICは、一個のICダイ(例えば403)を含む。しかしながら、他の実施形態においては、各パッケージICは複数のダイ(例えば積層あるいは並列構成)を含んでもよい。また、他の実施形態のパッケージICは、カプセル材(例えば503)内にカプセル化される独立したデバイス(例えばトランジスタ、フィルタ、コンデンサ、アンプ)を含んでもよい。これらの追加部品は、カプセル化前にテープ203上に設置されている。幾つかの実施形態において、埋め込まれたシステム全体(例えばマルチチップモジュール、RFシステム、または他の無線または情報処理システム)がパッケージIC内に含まれてもよい。
他の実施形態において、パッケージ基板は、テープ203とICダイ(例えば405)との間に位置しており、幾つかの実施形態において、パッケージ基板がカプセル材の底部を画定している。一実施形態において、ICダイはパッケージ基板に搭載され、次に、パッケージ基板が開口307内に設置されている。他の実施形態において、パッケージ基板はまず開口307内でテープ203上に設置され、次にICダイが基板上に設置されている。他の実施形態において、カプセル化の前に、ワイヤーボンドが活性側のボンドパッド上と、パッケージ基板上のボンドパッド上とに取り付けられ、ダイは、活性側を上にしてパッケージ基板上に設置されてもよい。
他の実施形態において、他の種類の接着構造体がテープ203の代わりに用いられてもよい。例えば、集積回路金ダイを取り付けるために2層のテープが用いられ得る。テープの一層は両面に接着材料を有しており、他層は片側にのみに接着剤を有するだろう。
他の実施形態において、フォトレジストまたは他の種類の接着剤(例えば有機性接着剤)が、ダイを担体に取り付けるための接着構造体として用いられ得る。かかる幾つかの実施形態において、フォトレジストの第1の層(図示せず)は、担体101の上面に塗布されるだろう。フォトレジストの第1の層を硬化させる硬化工程後、フォトレジストの第2の層が、硬化したフォトレジスト層上に塗布される。次にICダイがフォトレジストの第2の層上に設置される。その後、フォトレジストの第2の層が硬化される。他の実施形態において、ダイを担体に取り付けるために一層のみが用いられる場合に、乾燥膜フォトレジストまたは他の接着剤が用いられ得る。かかる接着剤の一例はデュポン社が販売するRISTONである。
フォトレジストまたは接着構造体を有する幾つかの実施形態で、アセトンまたはN−メチル−2−ピロリドン(NMP)が、(例えば担体101の底部が溶剤槽内に設置されている場合)フォトレジストまたは接着剤層を溶解する溶剤として用いられ得る。
他の実施形態において、例えば他の種類の接着材料または他の種類のフォトレジスト材料などを含む、他の種類の接着構造体が用いられ得る。幾つかの実施形態において、接着構造体は、カプセル材を硬化させる硬化温度に耐えることができる。
本発明の一態様において、方法は、多孔性担体を準備する工程と、多孔性担体を覆う接着構造体を準備する工程と、接着構造体上に第1の集積回路ダイを設置する工程とを含む。前記方法はまた、カプセル構造体を形成するために第1の集積回路ダイをカプセル化する工程と、カプセル構造体から多孔性担体を分離する工程とを含む。
本発明の別の態様において、方法は、多孔性担体を準備する工程と、多孔性担体に接着構造体を接着させる工程と、接着構造体上に少なくとも一つの集積回路ダイを設置する工程とを含む。前記方法はまた、カプセル構造体を形成するために少なくとも一つの集積回路ダイをカプセル化する工程と、カプセル構造体から多孔性担体を除去する工程とを含む。除去工程は、接着構造体と多孔性担体との間の接着強度を低下させるために、多孔性担体内を通過する溶剤を使用する工程を含む。
本発明の別の態様において、方法は、少なくとも0.02ミクロンの細孔直径を有する細孔を含む再利用可能な多孔性担体を準備する工程と、再利用可能な多孔性担体に接着構造体を接着する工程と、接着構造体上にアレイ配列で複数の集積回路ダイを設置する工程とを含む。前記方法はまた、カプセル構造体を形成するために前記複数の集積回路ダイをカプセル化する工程と、カプセル構造体から再利用可能な多孔性担体を分離する工程とを含む。分離工程は、接着構造体と再利用可能な多孔性担体との間の接着強度を低下させるために、多孔性担体内を通過する溶剤を使用する工程を備える。
本発明の特定の実施形態が図示されるとともに説明されているが、本願の説明に基づき、本発明とその広義な態様から逸脱することなくさらなる変更および改変が行われ得ることは当業者には明白であり、従って、添付の特許請求の範囲は、本発明の真の精神と範囲内にあるように、全てのかかる変更および改変をその範囲内に包含するものである。
本発明に係る担体の一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における一段階中の、上部に接着テープが貼付されている担体の一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における別の一段階中の、担体、接着テープおよびカプセル材の金型の一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における別の一段階中の、担体、接着テープ、カプセル材の金型およびICダイの一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における別の一段階中の、担体、接着テープ、カプセル材の金型およびカプセル構造体の一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における別の一段階中の、担体、接着テープ、カプセル材の金型およびカプセル構造体の一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における別の一段階中の、担体の除去後の接着テープ、カプセル材の金型およびカプセル構造体の一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における別の一段階中の、接着テープの除去後のカプセル材の金型およびカプセル構造体の一実施形態の断面図である。 本発明に係るパッケージ集積回路の製造における別の一段階中の、カプセル材の金型の除去後のカプセル構造体の一実施形態の断面図である。

Claims (12)

  1. 多孔性担体を準備する工程と、
    前記多孔性担体を覆う接着構造体を準備する工程と、
    前記接着構造体上に第1の集積回路ダイを設置する工程と、
    カプセル構造体を形成するために前記第1の集積回路ダイをカプセル化する工程と、
    前記カプセル構造体から前記多孔性担体を分離する工程とを備える方法であって、
    前記接着構造体は両面テープからなり、前記両面テープは少なくとも30ミクロンの厚さを有するダイ側接着材料と、前記ダイ側接着材料と前記多孔性担体との間に設けられて少なくとも50ミクロンの厚さを有する担体側接着材料とからなり
    前記カプセル構造体から前記多孔性担体を分離する工程は、前記接着構造体に作用するために前記多孔性担体内を通過する溶剤を使用する工程を備え
    前記溶剤が前記多孔性担体を通過して前記担体側接着材料と接触することにより、前記接着構造体が軟化して、前記カプセル構造体が前記多孔性担体から分離する方法。
  2. 前記接着構造体はフォトレジストを備える請求項1に記載の方法。
  3. 前記多孔性担体は、金属、セラミックス、ガラス、プラスチックおよびポリマからなる群から選択される少なくとも一つの材料を備える請求項1に記載の方法。
  4. 前記多孔性担体は、ガラスマトリクスに埋め込まれた酸化アルミニウムを備える請求項1に記載の方法。
  5. 多孔性担体を準備する工程と、
    前記多孔性担体に接着構造体を接着させる工程であって、前記接着構造体は両面テープからなり、前記両面テープは少なくとも30ミクロンの厚さを有するダイ側接着材料と、前記ダイ側接着材料と前記多孔性担体との間に設けられて少なくとも50ミクロンの厚さを有する担体側接着材料とからなる工程と、
    前記接着構造上に少なくとも一つの集積回路ダイを設置する工程と、
    カプセル構造体を形成するために少なくとも一つの前記集積回路ダイをカプセル化する工程と、
    前記カプセル構造体から前記多孔性担体を除去する工程であって、前記接着構造体と前記多孔性担体との間の接着強度を低下させるために、前記多孔性担体を通る溶剤を使用する工程を有する工程とを備え
    前記溶剤が前記多孔性担体を通過して前記担体側接着材料と接触することにより、前記接着構造体が軟化して、前記カプセル構造体が前記多孔性担体から分離する方法。
  6. 前記多孔性担体を除去する工程は、前記カプセル化工程で使用されるカプセル材料の遷移温度(Tg)未満の温度で実施される請求項に記載の方法。
  7. 少なくとも0.02ミクロンの細孔直径を有する細孔を含む、再利用可能な多孔性担体を準備する工程と、
    再利用可能な前記多孔性担体に接着構造体を接着させる工程であって、前記接着構造体は両面テープからなり、前記両面テープは少なくとも30ミクロンの厚さを有するダイ側接着材料と、前記ダイ側接着材料と前記多孔性担体との間に設けられて少なくとも50ミクロンの厚さを有する担体側接着材料とからなる工程と、
    前記接着構造上にアレイ配置で複数の集積回路ダイを設置する工程と、
    カプセル構造体を形成するために複数の前記集積回路ダイをカプセル化する工程と、
    前記カプセル構造体から再利用可能な前記多孔性担体を分離する工程であって、前記接着構造体と再利用可能な前記多孔性担体との間の接着強度を低下させるために、前記多孔性担体内を通過する溶剤を使用する工程を有する工程とを備え
    前記溶剤が前記多孔性担体を通過して前記担体側接着材料と接触することにより、前記接着構造体が軟化して、前記カプセル構造体が前記多孔性担体から分離する方法。
  8. 前記分離工程の後、
    再利用可能な多孔性担体に第2の接着構造体を接着させる工程と、
    第2の接着構造体上に複数の第2の集積回路ダイを設置する工程と、
    第2のカプセル構造体を形成するために、複数の第2の集積回路ダイをカプセル化する工程と、
    第2のカプセル構造体から再利用可能な多孔性担体を分離する工程と
    をさらに備える請求項に記載の方法。
  9. 前記再利用可能な多孔性担体は、金属、セラミックス、ガラス、プラスチックおよびポリマからなる群から選択される少なくとも一つの材料を備える請求項に記載の方法。
  10. 前記再利用可能な多孔性担体は、ガラスマトリクスに埋め込まれた酸化アルミニウムを備える請求項に記載の方法。
  11. 前記再利用可能な多孔性担体は、最高で0.3ミクロンの細孔直径を有する連続した開放細孔によって特徴付けられる請求項に記載の方法。
  12. 前記分離工程は最高で摂氏90度の温度で実施される請求項に記載の方法。
JP2006553132A 2004-02-09 2005-01-12 多孔性担体を用いたダイのカプセル化 Expired - Fee Related JP4555835B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/774,977 US7015075B2 (en) 2004-02-09 2004-02-09 Die encapsulation using a porous carrier
PCT/US2005/001529 WO2005076794A2 (en) 2004-02-09 2005-01-12 Die encapsulation using a porous carrier

Publications (3)

Publication Number Publication Date
JP2007522675A JP2007522675A (ja) 2007-08-09
JP2007522675A5 JP2007522675A5 (ja) 2008-02-28
JP4555835B2 true JP4555835B2 (ja) 2010-10-06

Family

ID=34827103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006553132A Expired - Fee Related JP4555835B2 (ja) 2004-02-09 2005-01-12 多孔性担体を用いたダイのカプセル化

Country Status (6)

Country Link
US (1) US7015075B2 (ja)
EP (1) EP1721332A2 (ja)
JP (1) JP4555835B2 (ja)
CN (1) CN1918702B (ja)
TW (1) TWI389221B (ja)
WO (1) WO2005076794A2 (ja)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US20070212813A1 (en) * 2006-03-10 2007-09-13 Fay Owen R Perforated embedded plane package and method
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
TWI433306B (zh) 2006-09-29 2014-04-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7807511B2 (en) 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US20080182363A1 (en) * 2007-01-31 2008-07-31 Freescale Semiconductor, Inc. Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
TWI360207B (en) * 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7802359B2 (en) * 2007-12-27 2010-09-28 Freescale Semiconductor, Inc. Electronic assembly manufacturing method
US8609471B2 (en) * 2008-02-29 2013-12-17 Freescale Semiconductor, Inc. Packaging an integrated circuit die using compression molding
CN102077341B (zh) 2008-06-26 2014-04-23 Nxp股份有限公司 封装半导体产品及其制造方法
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
TWI456715B (zh) * 2009-06-19 2014-10-11 日月光半導體製造股份有限公司 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 日月光半導體製造股份有限公司 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 日月光半導體製造股份有限公司 半導體封裝件、其製造方法及重佈晶片封膠體
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
TWI497679B (zh) * 2009-11-27 2015-08-21 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
TWI449152B (zh) 2011-12-21 2014-08-11 財團法人工業技術研究院 半導體元件堆疊結構
JP5903920B2 (ja) * 2012-02-16 2016-04-13 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
KR101429344B1 (ko) 2012-08-08 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20140038116A (ko) 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Le d 램프
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
TWI642094B (zh) 2013-08-06 2018-11-21 半導體能源研究所股份有限公司 剝離方法
TW201943069A (zh) 2013-09-06 2019-11-01 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US10147630B2 (en) * 2014-06-11 2018-12-04 John Cleaon Moore Sectional porous carrier forming a temporary impervious support
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918811A (en) 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US5032543A (en) 1988-06-17 1991-07-16 Massachusetts Institute Of Technology Coplanar packaging techniques for multichip circuits
US5144747A (en) 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5250843A (en) 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5620928A (en) * 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5830800A (en) * 1997-04-11 1998-11-03 Compeq Manufacturing Company Ltd. Packaging method for a ball grid array integrated circuit without utilizing a base plate
DE19752195A1 (de) * 1997-11-25 1999-06-17 Siemens Ag Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
KR100266138B1 (ko) * 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
US6613413B1 (en) * 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6370293B1 (en) * 1999-09-16 2002-04-09 Lucent Technologies, Inc. Flexible optical circuits having optical fibers encapsulated between porous substrates and methods for fabricating same
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
JP2002362677A (ja) * 2001-06-06 2002-12-18 Nitto Denko Corp チップ状電子部品のキャリアテープ及びその使用方法
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Necエレクトロニクス株式会社 半導体装置の製造方法
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1721332A2 (en) 2006-11-15
CN1918702A (zh) 2007-02-21
WO2005076794A2 (en) 2005-08-25
US7015075B2 (en) 2006-03-21
WO2005076794A3 (en) 2006-01-19
JP2007522675A (ja) 2007-08-09
CN1918702B (zh) 2010-05-26
TW200531189A (en) 2005-09-16
US20050176180A1 (en) 2005-08-11
TWI389221B (zh) 2013-03-11

Similar Documents

Publication Publication Date Title
JP4555835B2 (ja) 多孔性担体を用いたダイのカプセル化
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
US8101527B2 (en) Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same
KR101043836B1 (ko) 반도체 장치의 제조 방법
KR100610629B1 (ko) 접착필름을갖는회로테이프,반도체장치및그의제조방법
JP2010118373A (ja) 半導体装置の製造方法
US9142434B2 (en) Method for singulating electronic components from a substrate
US8815645B2 (en) Multi-chip stacking method to reduce voids between stacked chips
JP2019515509A (ja) 浮遊ダイパッケージ
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
CN101369561A (zh) 半导体芯片封装件、电子装置及其制造方法
US8093104B1 (en) Multi-chip stacking method to reduce voids between stacked chips
US8327532B2 (en) Method for releasing a microelectronic assembly from a carrier substrate
US7060530B2 (en) Semiconductor package having a resin cap member
CN106711053B (zh) 薄芯片柔性封装方法及所制备的封装结构
CN102593070B (zh) 半导体芯片和用于制造半导体芯片的方法
CN109671834B (zh) 一种双面出光的led芯片csp封装结构及其封装方法
US20070080435A1 (en) Semiconductor packaging process and carrier for semiconductor package
KR20080095797A (ko) 릴리징층을 갖는 적층 패키지 및 그 형성 방법
US20070126097A1 (en) Chip package structure
JP2004119975A (ja) Icカードの製造方法
US20090181499A1 (en) Ic packaging process
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
US20080308915A1 (en) Chip package
JP4910336B2 (ja) 接着シートのラミネート方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees