JP4560882B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP4560882B2 JP4560882B2 JP2000126246A JP2000126246A JP4560882B2 JP 4560882 B2 JP4560882 B2 JP 4560882B2 JP 2000126246 A JP2000126246 A JP 2000126246A JP 2000126246 A JP2000126246 A JP 2000126246A JP 4560882 B2 JP4560882 B2 JP 4560882B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switching
- voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関わり、特にハーフブリッジ型電流共振型コンバータに適用して好適なものである。
【０００２】
【従来の技術】
従来から例えばテレビジョン受像機等の電子機器においては、スイッチング電源回路が備えられている。
図４は従来のスイッチング電源回路の構成を示した回路図の一例である。
この図に示す電源回路は、２石のスイッチング素子をハーフブリッジ結合した、ハーフブリッジ電流共振型スイッチングコンバータとされる。
この電流共振型スイッチングコンバータにおいては、図のように２つのスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合したうえで、平滑コンデンサＣｉの正極側の接続点とアース間に対して接続される。
そして、商用交流電源ＡＣ（交流入力電圧ＶAC）から直流出力電圧を得るための整流平滑回路として、ブリッジ整流回路ＤBR及び平滑コンデンサＣｉからなる全波整流回路が備えられ、この全波整流回路で平坦化された直流電圧が入力電圧としてスイッチング素子Ｑ1のコレクタに供給されている。
【０００３】
スイッチング素子Ｑ1，Ｑ2の各コレクタ−エミッタ間には、それぞれ共振電流を転流するための転流ダイオードＤ1，Ｄ2と、部分共振コンデンサＣ1，Ｃ2が並列に接続されている。
各転流ダイオードＤ1，Ｄ2のアノードは、図示するように、各スイッチング素子Ｑ1，Ｑ2のエミッタに接続され、そのカソードはコレクタに接続されている。
転流ダイオードＤ1，Ｄ2、及び部分共振コンデンサＣ1，Ｃ2は、スイッチング素子Ｑ1，Ｑ2が共にオフとなるデット期間中に共振電流を流し、少なくとも、各スイッチング素子Ｑ1，Ｑ2のターンオフ時における動作として、例えばＺＶＳ（Zero Voltage Switching）或いはＺＣＳ（Zero Current Switching)を実現している。
なお、この部分共振コンデンサＣ1，Ｃ2は、後述する直列共振コンデンサＣ3より十分小さいキャパシタンスとされる。
【０００４】
スイッチング素子Ｑ1，Ｑ2はスイッチング制御部１００により制御される。
スイッチング制御部１００は、例えばＩＣ等によって構成され、スイッチング素子Ｑ1，Ｑ2を所要のスイッチング周期でドライブするドライブ回路１０１や、発振器（ＯＳＣ）１０２等を備える。
またスイッチング制御部１００には、二次側から出力される二次側直流出力電圧の定電圧化を図るため、二次側直流出力電圧がフィードバックされ、図示していないが、その内部において二次側出力電圧のレベル検出が行われている。
そして、そのレベル検出結果が発振器１０２に出力され、発振器１０２において出力電圧レベルに応じた周波数の発振出力をドライブ回路１０１に出力するようにされる。
【０００５】
この場合の定電圧制御方式としては、例えばスイッチング素子Ｑ1，Ｑ2のスイッチング動作が、後述する共振インダクタンスＬ1−コンバータトランス２１−直列共振コンデンサＣ3からなる共振回路によって決定される直列共振周波数より高い周波数範囲で動作する、いわゆるアッパーサイド制御方式が採用されている。
【０００６】
従って、発振器１０２は、二次側直流出力電圧レベルが、所定の電圧レベルより低い時は、二次側直流出力電圧のレベルを高くするために、その発振出力の周波数を共振周波数に近くなるように制御し、逆に直流出力電圧が所定電圧レベルより高い時は、二次側出力電圧を下げるために、その発振出力の周波数を共振周波数より離れる（高い）方向に制御する。
【０００７】
コンバータトランス２１は、スイッチング素子Ｑ1，Ｑ2のスイッチング出力を二次側に伝送する。この場合、コンバータトランス２１の一次巻線Ｎ1の一端は、共振インダクタンスＬ1を介してスイッチング素子Ｑ1のエミッタとスイッチング素子Ｑ2のコレクタの接点（スイッチング出力点）に接続され、他端は直列共振コンデンサＣ3及びインピーダンス素子２０を介して一次側アースに接地されることで、スイッチング出力が得られるようにされる。
そして、このコンバータトランス２１の一次巻線Ｎ1を流れるスイッチング出力によって、二次巻線Ｎ2に交番電圧が誘起され、この交番電圧が整流ダイオード及び平滑コンデンサからなる整流平滑回路２２により整流・平滑されて負荷回路２３に供給される。
【０００８】
インピーダンス素子２０は、コンバータトランス２１の一次側を流れるスイッチング電流を電圧レベルとして検出する。そして、このインピーダンス素子２０により検出される検出電圧Ｖａが、スイッチング制御部１００内に設けられている破線で示した過電流検出保護回路１０３に供給される。
【０００９】
過電流検出保護回路１０３は、例えば負荷回路２３が短絡等により過負荷状態となり、共振回路のインピーダンスが低下した時に、スイッチング動作が共振回路の共振周波数より低い周波数範囲で動作する、いわゆるローワーサイド動作に突入するのを防止して、ローワーサイド動作に流れる過電流から各回路部品を保護するために設けられている。
【００１０】
過電流検出保護回路１０３は、インピーダンス素子２０にて検出された検出電圧Ｖａを、＋電位とされる基準電圧源１１２の基準電圧＋Ｒｅｆと比較するコンパレータ１１１、−電位とされる基準電圧源１１４の基準電圧−Ｒｅｆと比較するコンパレータ１１３、及びオア回路１１５によって構成され、コンバータトランス２１の一次側を流れるスイッチング電流が、所定の正負レベル以上となった時に検出信号Ｖｏを出力するものとされる。
【００１１】
このような電源回路のスイッチング動作としては、先ずスイッチング素子Ｑ1がオンとされ、スイッチング素子Ｑ1が導通される導通期間では、スイッチング素子Ｑ1を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れる。
そして、スイッチング素子Ｑ1が非導通になると、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ2を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れ続けることになる。
【００１２】
次に、スイッチング素子Ｑ2が導通すると、これまで流れ続けていた共振電流が反転した時点で、スイッチング素子Ｑ2を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1→スイッチング素子Ｑ2という経路で共振電流が流れる。
そして、スイッチング素子Ｑ2が非導通になると、上記同様、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ1を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という経路で共振電流が流れ続けることになる。
【００１３】
このような電源回路の定常時の動作波形としては、例えばスイッチング素子Ｑ1がターンオフした直後の期間Ｔａでは、部分共振コンデンサＣ1，Ｃ2の充放電動作に伴い、スイッチング素子Ｑ2の両端電圧（コレクタ−エミッタ間電圧）Ｖ2が図５（ａ）に示すように変化する。
上記期間Ｔａの経過後は、転流ダイオードＤ2を介して共振電流が流れる期間Ｔｂとされ、上記転流ダイオードＤ2を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れることになる。
次に、図５（ｂ）に示すような駆動パルス（ベース電流）Ｐ2によりスイッチング素子Ｑ2がオンとなるように制御する。すると、スイッチング素子Ｑ2には、図５（ｃ）に示すな正極性の電流Ｉ2が、上記インピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1→スイッチング素子Ｑ2という経路で流れることになる。
上記期間Ｔｂを含む期間Ｔｃは、コンバータトランス２１の二次側に電力が伝達される電力伝達期間とされ、コンバータトランス２１の二次側に図５（ｄ）に示すような電流Ｉ3が励起される。
そして、上記スイッチング素子Ｑ2のオフ動作の直後には、今まで流れていたスイッチング素子Ｑ2の電流が転流ダイオードＤ1を介して、上記インピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という経路で流れる。そして、所定のデットタイム経過後は、図示していないが、スイッチング素子Ｑ1がスイッチング動作を行うことになる。
【００１４】
このようにスイッチング素子Ｑ1，Ｑ2を交互に断続するスイッチング動作を繰り返し、コンバータトランス２１の一次巻線Ｎ1に流れるスイッチング電流を変化させることで、コンバータトランス２１の二次巻線Ｎ2に交番電流が励起され、整流平滑回路２２を介して負荷回路２３に動作電圧が供給されることになる。
【００１５】
ここで、例えばスイッチング素子Ｑ1がオンとなっている時の過電流検出保護回路１０３の動作を考えた場合、インピーダンス素子２０には、ａ方向に電流が流れ、インピーダンス素子は、このａ方向の電流量に応じた正電圧を検出電圧Ｖａとして過電流検出保護回路１０３に出力する。
過電流検出保護回路１０３は、インピーダンス素子２０からの検出電圧Ｖａを、各コンパレータ１１１，１１３において基準電圧＋Ｒｅｆ，−Ｒｅｆと比較する。この場合、インピーダンス素子２０からの検出電圧Ｖａは正電圧とされ、この検出電圧Ｖａはコンパレータ１１１において基準電圧＋Ｒｅｆと比較される。
そして、この検出電圧Ｖａが、図６（ｂ）に示すように、基準電圧＋Ｒｅｆより高い電圧レベルになると、コンパレータ１１１の出力電圧Ｓ1がハイレベルとなり、この出力電圧がオア回路１１５を介して図６（ｃ）に示すような検出信号Ｖｏとして出力される。
【００１６】
また、例えばスイッチング素子Ｑ2がオンとなっている期間では、インピーダンス素子２０にはｂ方向に電流が流れることから、インピーダンス素子２０では、負電圧の検出電圧Ｖａが得られ、この検出電圧Ｖａが過電流検出保護回路１０３に出力される。この場合、検出電圧Ｖａはコンパレータ１１３において基準電圧−Ｒｅｆと比較され、図６（ｂ）に示すように、検出電圧Ｖａが基準電圧−Ｒｅｆより低い電圧レベルになると、コンパレータ１１３の出力電圧がハイレベルとなり、オア回路１１５から、図６（ｃ）に示すようなハイレベルの電圧が検出信号Ｖｏが出力される。
【００１７】
この検出信号Ｖｏは発振器１０２に入力される。
発振器１０２は、過電流検出保護回路１０３からの検出信号Ｖｏに基づいて、その発振条件を変化させ、その発振出力を強制的にオフし、スイッチング素子Ｑ1又はＱ2のスイッチング動作のオン期間を制限するようにしている。
例えばスイッチング素子Ｑ1がオンの時に過電流検出保護回路１０３から検出信号Ｖｏが入力された時は、ドライブ回路１０１に供給する発振出力をオフするようにされる。これにより、図６（ｄ）に示すように、ドライブ回路１０１から出力される駆動パルスＰ1が強制的にオフされて、スイッチング素子Ｑ1の動作が停止することになる。
【００１８】
同様に、スイッチング素子Ｑ2がオンの時に検出信号Ｖｏが入力された時は、ドライブ回路１０１に供給する発振出力をオフして、図６（ｅ）に示すように、ドライブ回路１０１から出力される駆動パルスＰ2が強制的にオフされて、スイッチング素子Ｑ2の動作が停止することになる。
【００１９】
このように過電流検出保護回路１０３は、インピーダンス素子２０において、スイッチング素子Ｑ1，Ｑ2を流れる共振電流のピーク値を１パルスずつ検出し、この検出結果に基づいて発振器１０２から出力される発振出力のパルス幅を制限するようにしている。つまり、スイッチング制御部１００は、過電流検出保護回路１０３において過電流を検出した時は、結果的には、発振器１０２から出力される発振出力の周波数を高くなるように制御することで、電源回路の回路部品を過電流から保護するようにしている。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記したような電源回路においては、過電流検出保護回路１０３が過電流を検出してから、実際にスイッチング素子（Ｑ1，Ｑ2）をオフするまでには時間的な遅延が発生する。
例えば、図７（ｂ）に示すように、インピーダンス素子２０において検出される検出電圧Ｖａが基準電圧＋Ｒｅｆ又は−Ｒｅｆを越えた時点で、過電流検出保護回路１０３から発振器１０２に対して、図７（ｃ）に示すようなハイレベルの電圧が検出信号Ｖｏとして出力される。
ところが、この検出信号Ｖｏによってドライブ回路１０１から出力される駆動パルスＰ1（又はＰ2）がオフされるのは、図７（ｄ）に示すように、検出信号Ｖｏの立ち上がり時点から時間Ｔ1だけ遅延する。
この結果、コンバータトランス２１の一次側を流れる共振電流のピーク電流値、つまりインピーダンス素子２０で検出される検出電圧Ｖａのピーク電圧値は、遅延時間Ｔ1分だけ高くなる。
【００２１】
この場合において、ドライブ回路１０１からスイッチング素子Ｑ1，Ｑ2に対して出力される駆動パルスＰ1，Ｐ2は、例えば図７（ｂ）に示す検出電圧Ｖａの正負レベルに応じて、図７（ｄ）（ｅ）に示すような動作となることが望ましい。
つまり、検出電圧Ｖａが＋Ｒｅｆを越えた時にスイッチング素子Ｑ1を駆動する駆動パルスＰ1がオフされ、検出電圧Ｖａが−Ｒｅｆを越えた時にスイッチング素子Ｑ2を駆動する駆動パルスＰ2がオフされることが望ましい。
【００２２】
しかしながら、実際のスイッチング動作は図８に示すようになる。
例えば図８（ａ）（ｂ）に示すように、スイッチング素子Ｑ1の駆動パルスＰ1がオフされるタイミングが検出信号Ｖｏの立ち上がりから時間Ｔ1だけ遅延すると、上記したように転流ダイオードＤ2を介して流れる共振電流が過電流閾値を越えたレベルで推移する期間が長くなるため、検出信号Ｖｏがハイレベルとなる期間が長くなる。
この場合、図８（ｃ）に示すように、駆動パルスＰ1がオフした後、所定のデット期間ＴD経過後、スイッチング素子Ｑ2の駆動パルスＰ2が出力されることになるが、この時点で転流ダイオードＤ2を介して流れている共振電流が過電流閾値を越えたレベルで推移していると、図８（ａ）に示すように検出信号Ｖｏがハイレベルを維持しているため、この検出信号Ｖｏによって発振器１０２から出力される発振出力が強制的にオフされる。即ち、図８（ｃ）に示すように検出信号Ｖｏがハイレベルとなっている期間内において駆動パルスＰ2がオフされることがある。
すると、それから所定のデットタイムＴD経過した後、発振器１０２から出力される発振出力によって駆動パルスＰ1が出力され、スイッチング素子Ｑ1がオンすることになる。この時のスイッチング素子Ｑ1，Ｑ2、及び転流ダイオードＤ1，Ｄ2の各部を流れる電流は、例えば図８（ｄ）〜（ｇ）に示され、その合成電流ＩOは図８（ｈ）に示される。
なお、図８（ｄ）〜（ｇ）に示す各部の電流は、スイッチング素子Ｑ1，Ｑ2をバイポーラトランジスタでなく、ＦＥＴにより構成した場合のものとされ、スイッチング素子Ｑ1，Ｑ2をバイポーラトランジスタにより構成した場合は、スイッチング素子Ｑ1，Ｑ2に負電流が流れることはなく、負電流は並列に接続された転流ダイオードＤ1，Ｄ2を流れるものとなる。
【００２３】
この時、共振電流が転流ダイオードＤ2を流れている期間とされると、スイッチング素子Ｑ1がオンされることにより、図８（ｄ）（ｇ）（ｈ）に示されるような、転流ダイオードＤ2のリカバリ特性に起因した貫通電流（スイッチング素子Ｑ1→転流ダイオードＤ2）が流れ、この貫通電流によって、スイッチング素子Ｑ1や転流ダイオードＤ2にストレスがかかるという欠点があった。
【００２４】
【課題を解決するための手段】
本発明は、上記した点を鑑みてなされたものであり、複数のスイッチング素子をブリッジに接続して形成されたスイッチング手段と、スイッチング素子に対して、それぞれ並列に接続された転流ダイオードと、スイッチング手段のスイッチング動作により得られる一次側出力を二次側に伝送するコンバータトランスと、コンバータトランスの二次側出力を直流出力電圧として出力する出力手段と、スイッチング手段の駆動を制御する駆動制御手段と、コンバータトランスの一次側に設けられたインピーダンス素子と、このインピーダンス素子により検出されるコンバータトランスの一次側を流れる共振電流の過電流検出を行う過電流検出回路とを備える。そして、過電流検出回路はスイッチング素子の何れか一方がオンとされると共に、インピーダンス素子を流れる共振電流の向きが、オンとされるスイッチング素子に対応し、且つ、インピーダンス素子を流れる共振電流が所定の電流値を越えた時に、駆動制御手段に対して検出信号を出力するように構成した。
【００２５】
また本発明は、複数のスイッチング素子をブリッジに接続して形成されたスイッチング手段と、スイッチング素子に対して、それぞれ並列に接続された転流ダイオードと、スイッチング手段のスイッチング動作により得られる一次側出力を二次側に伝送するコンバータトランスと、コンバータトランスの二次側出力を直流出力電圧として出力する出力手段と、スイッチング手段の駆動を制御する駆動制御手段と、コンバータトランスの一次側に設けられたインピーダンス素子と、このインピーダンス素子により検出されるコンバータトランスの一次側を流れる共振電流の過電流検出を行う過電流検出回路とを備える。そして、駆動制御手段は、過電流検出回路から供給される検出信号の立ち上がりエッジによりスイッチング手段の駆動制御を行うようにした。
【００２６】
即ち、本発明のスイッチング電源回路は、各スイッチング素子に対して並列に接続された転流ダイオードを流れる共振電流が、所定の電流値を越えている期間は、過電流検出回路の検出結果に基づく過電流保護動作を行わないようにしている。これにより、転流ダイオードとスイッチング素子を介して流れる貫通電流を防止することが可能になる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明のスイッチング電源回路の構成を示した回路図である。
なお、上記図４に示した電源回路と同一部品には同一番号を付し、詳細な説明は省略するこことする。
この図に示す電源回路もまた、上記図４に示した電源回路と同様、２石のスイッチング素子をハーフブリッジ結合したハーフブリッジ電流共振型スイッチングコンバータとされる。このため、図のように２つのスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合したうえで、平滑コンデンサＣｉの正極側の接続点とアース間に対して接続される。
そして、ブリッジ整流回路ＤBR及び平滑コンデンサＣｉからなる全波整流回路が備えられ、この全波整流回路で平坦化された直流電圧が入力電圧としてスイッチング素子Ｑ1のコレクタに供給されている。
【００２８】
スイッチング素子Ｑ1，Ｑ2の各コレクタ−エミッタ間には、転流ダイオードＤ1，Ｄ2、及び部分共振コンデンサＣ1，Ｃ2がそれぞれ並列に接続されている。
なお、例えばスイッチング素子Ｑ1，Ｑ2をＭＯＳ型のＦＥＴにより構成すると、ＦＥＴの寄生ダイオードを転流ダイオードＤ1，Ｄ2として機能させることができるため、転流ダイオードＤ1，Ｄ2を削除することが可能とされる。
【００２９】
この場合もスイッチング制御部１は、例えばＩＣ等によって構成され、スイッチング素子Ｑ1，Ｑ2を所要のスイッチング周期でドライブするためのドライブ回路２や発振器（ＯＳＣ）５、及びスイッチング素子等を過電流から保護する過電流検出保護回路６等が設けられている。
【００３０】
この場合、ドライブ回路２はレベルシフト３とディバイダ４によって構成される。ディバイダ４は、例えば発振器５の発振出力を波形整形した後、駆動パルスＰ1又は駆動パルスＰ2への振り分けを行う。
レベルシフト３は、スイッチング素子Ｑ1に振り分けられた駆動パルスＰ11のレベルをスイッチング素子Ｑ1に対応するレベルにシフトするために設けられている。これはスイッチング素子Ｑ1とＱ2が直列に接続されていることからスイッチング素子Ｑ1のベース電圧がスイッチング素子Ｑ2のベース電圧より高くなることによる。
【００３１】
破線で囲って示した過電流検出保護回路６には、インピーダンス素子２０にて検出された検出電圧Ｖａを、＋電位とされる基準電圧源８の基準電圧値＋Ｒｅｆと比較するコンパレータ７及び−電位とされる基準電圧源１０の基準電圧−Ｒｅｆと比較するコンパレータ９が設けられている。
そして、コンパレータ７の出力電圧Ｓ1と、スイッチング素子Ｑ1の駆動パルスＰ1の周期に対応したディバイダ４から出力される駆動パルスＰ11が入力されるアンド回路１１、コンパレータ９の出力電圧Ｓ2とスイッチング素子Ｑ2の駆動パルスＰ2が入力されるアンド回路１２、及びアンド回路１１，１２の出力電圧Ｓ3，Ｓ4が入力されるオア回路１３によって構成される。
【００３２】
このような本実施の形態とされる電源回路のスイッチング動作は、上記図４に示した電源回路と同様、スイッチング素子Ｑ1が導通している期間では、スイッチング素子Ｑ1を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で、インピーダンス素子２０にはａ方向の共振電流が流れる。そして、スイッチング素子Ｑ1が非導通になると、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ2を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れ続けるものとされる。
【００３３】
一方、スイッチング素子Ｑが導通する期間では、スイッチング素子Ｑ2を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という、上記スイッチング素子Ｑ1がオンとされる経路とは逆の経路で共振電流が流れ、従ってインピーダンス素子２０にはｂ方向に共振電流が流れる。そして、スイッチング素子Ｑ2が非導通になると、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ1を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という経路で共振電流が流れ続けることになる。
【００３４】
このようにスイッチング素子Ｑ1，Ｑ2を交互にスイッチングすることで、コンバータトランス２１の一次巻線Ｎ1に流れるスイッチング電流を変化させることで、コンバータトランス２１の二次巻線Ｎ2に交番電圧が励起され、負荷回路２３に対して駆動電圧が供給されることになる。
【００３５】
なお、コンバータトランス２１の一次巻線Ｎ1，Ｎ2の結合状態を疎結合とすれば、コンバータトランス２１のリーケージインダクタンスを共振インダクタンスＬ1として利用することができるため、その場合は共振インダクタンスＬ1を削除することが可能とされる。
【００３６】
次に、本実施の形態とされる過電流検出保護回路６の動作を図２に示すタイミングを参照しながら説明する。
この場合もスイッチング素子Ｑ1がオンとなっている期間では、インピーダンス素子２０にはａ方向に電流が流れることから、インピーダンス素子２０では、図２（ｂ）に示すような共振電流量に応じた正レベルの検出電圧Ｖａが検出され、過電流検出保護回路６ではインピーダンス素子２０からの検出電圧Ｖａを各コンパレータ７，９において基準電圧＋Ｒｅｆ、−Ｒｅｆと比較することになる。
【００３７】
この場合、検出電圧Ｖａは正レベルであるため、この検出電圧Ｖａはコンパレータ７において正の基準電圧＋Ｒｅｆと比較される。
ここで、検出電圧Ｖａが基準電圧＋Ｒｅｆより高い電圧レベルとすると、図２（ｃ）に示すようにコンパレータ７からハイレベルの出力電圧Ｓ1が出力されてアンド回路１１に入力される。
【００３８】
アンド回路１１には、上記コンパレータ７の出力電圧Ｓ1と、図２（ｄ）に示すドライブ回路２からの駆動パルスＰ11が入力されるため、その出力電圧Ｓ3がハイレベルとなり、この出力電圧Ｓ3がオア回路１３から検出信号Ｖｏとして発振器５に出力され、発振器５からの発振出力を強制的にオフするようにされる。
なお、アンド回路１２にはコンパレータ９からローレベルの出力電圧Ｓ2とドライブ回路２からローレベルの駆動パルスＰ2が入力されるので、その出力電圧Ｓ4はローレベルのままになっている。
【００３９】
ここで、先にも説明したように、過電流検出保護回路６により過電流が検出されてから、実際にスイッチング素子Ｑ1がオフされるまでには、遅延時間が発生するため、検出信号Ｖｏにより、発振器５から出力される発振出力のパルス幅を強制的に制限したとしても、転流ダイオードＤ2を介して流れる共振電流はしばらくの期間、過電流閾値を越えたレベルを保持することになる。即ち、検出電圧Ｖａの電圧レベルが基準電圧＋Ｒｅｆを越えたレベルで推移することになる。
【００４０】
この場合、従来の電源回路ではスイッチング素子Ｑ1をオフしたから、所定のデットタイムＴD経過後に、スイッチング素子Ｑ2をオンとし、さらにこの時点で転流ダイオードＤ2を介して流れている共振電流が、まだ過電流閾値を越えていると、過電流検出保護回路１０３から出力される検出信号Ｖｏがハイレベルを維持しているので、発振器１０２は、その発振出力を強制的にオフするようにしていた。
【００４１】
これに対して、本実施の形態の過電流検出保護回路６は、上記同様、図２（ｄ）に示すスイッチング素子Ｑ1がオフした後、所定のデットタイムＴD経過後、図２（ｆ）に示すスイッチング素子Ｑ2をオンするための駆動パルスＰ2を出力することになるが、この時点で転流ダイオードＤ2を介して流れている共振電流が過電流閾値を越えている時は、図２（ｂ）に示すように、インピーダンス素子２０の検出電圧Ｖａに＋Ｒｅｆを越えているので、コンパレータ７の出力電圧Ｓ1はハイレベルのままとなっている。
しかし、この時はドライブ回路２からアンド回路１１に入力される駆動パルスＰ11はローレベルとなっているため、アンド回路１１の出力電圧Ｓ3はローレベルとなる。
またアンド回路１２には、ドライブ回路２からハイレベルの駆動パルスＰ2が入力されるが、コンパレータ９の出力電圧Ｓ2はローレベルとされるのでアンド回路１２の出力電圧Ｓ4はローレベルとなる。
【００４２】
同様に、例えばスイッチング素子Ｑ2がオンとなっている期間では、インピーダンス素子２０にはｂ方向に大電流が流れるから、過電流検出保護回路６ではインピーダンス素子２０の検出電圧Ｖａをコンパレータ９において基準電圧−Ｒｅｆと比較し、コンパレータ９からハイレベルの出力電圧Ｓ2がアンド回路１２に出力される。
この時、アンド回路１２には上記コンパレータ９の出力電圧Ｓ2と、図２（ｆ）に示すドライブ回路２からの駆動パルスＰ2の電圧レベルによって出力電圧Ｓ4がハイレベルとなるため、この出力電圧Ｓ4がオア回路１３から検出信号Ｖｏとして発振器５に出力され、発振器５からの発振出力を強制的にオフするようにされる。
なお、この時アンド回路１１にはコンパレータ７からローレベルの出力電圧Ｓ1とドライブ回路２からローレベルの駆動パルスＰ11が入力されるので、その出力電圧Ｓ3はローレベルとなる。
【００４３】
ここで、上記同様、過電流検出保護回路６によってスイッチング素子Ｑ2を強制的にオフした後も、転流ダイオードＤ1を介して流れる共振電流は過電流閾値を越えたレベルで推移すると、インピーダンス素子２０にｂ方向の大電流が流れ続けることから、図２（ｂ）に示すインピーダンス素子２０の検出電圧Ｖａは−Ｒｅｆをまだ越えたままとなっている。
この場合、コンパレータ９の出力電圧Ｓ2は、ハイレベルを維持するが、スイッチング素子Ｑ2の駆動パルスＰ2の電圧レベルはローレベルとなるので、アンド回路１２の出力電圧Ｓ4はローレベルとなる。
【００４４】
またアンド回路１１には、スイッチング素子Ｑ1の駆動パルスＰ11が入力されるが、この時はコンパレータ７の出力電圧Ｓ1がローレベルとされるので、アンド回路１１の出力電圧Ｓ3はローレベルで推移することになる。
【００４５】
このように本実施の形態の過電流検出保護回路６は、コンパレータ７の出力電圧Ｓ1とスイッチング素子Ｑ1の駆動パルスＰ11の電圧レベルがともにハイレベル、又はコンパレータ９の出力電圧Ｓ2とスイッチング素子Ｑ2の駆動パルスＰ2の電圧レベルがともにハイレベルのときのみ動作するようになっている。
【００４６】
従って、本実施の形態の過電流検出保護回路６によれば、例えばスイッチング素子Ｑ2がオンしている期間に、転流ダイオードＤ2を流れる共振電流が閾値電流を越えていたとしても、従来の過電流検出保護回路１０３のように、スイッチング素子Ｑ1が再びオンされることがなく、スイッチング素子Ｑ1→転流ダイオードＤ2という経路で貫通電流が流れることを防止することができるようになる。
【００４７】
次に、本発明の第２の実施の形態とされるスイッチング制御部の構成を図３を用いて説明する。
なお、この図３に示すスイッチング制御部３１が適用される電源回路の構成は、上記図１、図４に示したハーフブリッジ電流共振型コンバータと同一回路とされるため、図示は省略する。
この図３に示されているスイッチング制御部３１の過電流検出保護回路３２の構成は、上記図４に示した従来の過電流検出保護回路１０３と同様の構成とされるが、発振器３３が異なるものとされる。
【００４８】
つまり、過電流検出保護回路３２は、インピーダンス素子２０にて検出された検出電圧Ｖａを基準電圧＋Ｒｅｆとする比較するコンパレータ７と、検出電圧Ｖａを基準電圧ーＲｅｆと比較するコンパレータ９、及びオア回路１３により構成される。
発振器３３は、過電流検出保護回路３２からの検出信号Ｖｏの立ち上がりエッジのタイミングにおいてのみ、ドライブ回路２に出力する発振出力を強制的にオフするようにしている。
【００４９】
従って、このようにスイッチング制御部３１を構成した場合でも、過電流検出保護回路３２によって過電流検出が行われ、例えばスイッチング素子Ｑ1がオフした後、スイッチング素子Ｑ2がオンするタイミングにおいて、転流ダイオードＤ2を介して流れている共振電流が過電流閾値を越えていたとしても、過電流検出保護回路３２の検出信号Ｖｏはハイレベルを維持したままとなっているので、発振器３３が検出電圧Ｖａの立ち上がりエッジを検出することがない。
これにより、スイッチング素子Ｑ2がオンしている期間に、転流ダイオードＤ2を流れる共振電流が閾値電流を越えていたとしても、スイッチング素子Ｑ2をオフした後、再びスイッチング素子Ｑ1をオンすることがなく、スイッチング素子Ｑ1→転流ダイオードＤ2という経路で貫通電流が流れることを防止することができるようになる。
【００５０】
また、例えばコンバータトランス２２の二次側に接続されている負荷回路２３が短絡した場合でも、共振回路の一次側には共振インダクタンスＬ1があるため、共振電流が正のピーク電流値から負のピーク電流値まで移行する移行時間は、ダイオード素子を介して流れる共振電流が過電流閾値を越えている時間より長くなる。
【００５１】
そこで、例えば図３に示す過電流検出保護回路３２のコンパレータ７，９の出力電圧がハイレベルになった時点で、発振器３３からドライブ回路２に出力される発振出力をオフすると共に、その時点から、少なくともダイオード素子を流れる共振電流が過電流閾値以下となるまでの期間をデットタイムとなるように発振器３３を構成しても、上記図３と同様の動作状態を得えることができる。
【００５２】
なお、本実施の形態では、ハーフブリッジ型の電流共振コンバータ方式を適用した電源回路を例に挙げて説明したが、本発明としては、例えばフルブリッジ型の電流共振コンバータ方式を適用した電源回路に適用することも可能である。
【００５３】
【発明の効果】
以上説明したように、本発明のスイッチング電源回路は、各スイッチング素子に対して並列に接続された転流ダイオードを流れる共振電流が、所定の電流値を越えている期間は、過電流検出回路の検出結果に基づく過電流保護動作を行わないようにすることで、転流ダイオードとスイッチング素子を介して流れる貫通電流を防止することが可能になる。
これにより、負荷回路への過剰な電力が供給されるのを防止できると共に、電源回路を構成する各回路部品にかかるストレスを抑制することができるようになる。
【図面の簡単な説明】
【図１】本発明の実施の形態とされる電源回路の構成を示した回路図である。
【図２】図１に示した電源回路の動作タイミング図である。
【図３】本発明の第２の実施の形態としてスイッチング制御部の構成を示した図である。
【図４】従来の電源回路の構成を示した回路図である。
【図５】図４に示した電源回路の定常動作時における動作タイミング図である。
【図６】図４に示した電源回路の過電流検出保護回路の理想的な動作タイミング図である。
【図７】図４に示した電源回路の過電流検出保護回路の遅延動作時の理想的な動作タイミング図である。
【図８】図４に示した電源回路の過電流検出保護回路の遅延動作時の実際の動作タイミング図である。
【符号の説明】
１ ３１ スイッチング制御部、２ ドライブ回路、３ レベルシフト、４ ディバイダ、５ ３３ 発振器、６ ３１ 過電流検出保護回路、７ コンパレータ、８ １０ 基準電圧源、９ コンパレータ、１１ １２ アンド回路、１３ オア回路、２０ インピーダンス素子、２１ コンバータトランス、２２ 整流平滑回路、２３ 負荷回路、２４ コンパレータ、Ｃ3 直列共振コンデンサ、Ｄ1 Ｄ2 転流ダイオード、Ｌ1 共振インダクタンス、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｑ1 Ｑ2 スイッチング素子、
【発明の属する技術分野】
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関わり、特にハーフブリッジ型電流共振型コンバータに適用して好適なものである。
【０００２】
【従来の技術】
従来から例えばテレビジョン受像機等の電子機器においては、スイッチング電源回路が備えられている。
図４は従来のスイッチング電源回路の構成を示した回路図の一例である。
この図に示す電源回路は、２石のスイッチング素子をハーフブリッジ結合した、ハーフブリッジ電流共振型スイッチングコンバータとされる。
この電流共振型スイッチングコンバータにおいては、図のように２つのスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合したうえで、平滑コンデンサＣｉの正極側の接続点とアース間に対して接続される。
そして、商用交流電源ＡＣ（交流入力電圧ＶAC）から直流出力電圧を得るための整流平滑回路として、ブリッジ整流回路ＤBR及び平滑コンデンサＣｉからなる全波整流回路が備えられ、この全波整流回路で平坦化された直流電圧が入力電圧としてスイッチング素子Ｑ1のコレクタに供給されている。
【０００３】
スイッチング素子Ｑ1，Ｑ2の各コレクタ−エミッタ間には、それぞれ共振電流を転流するための転流ダイオードＤ1，Ｄ2と、部分共振コンデンサＣ1，Ｃ2が並列に接続されている。
各転流ダイオードＤ1，Ｄ2のアノードは、図示するように、各スイッチング素子Ｑ1，Ｑ2のエミッタに接続され、そのカソードはコレクタに接続されている。
転流ダイオードＤ1，Ｄ2、及び部分共振コンデンサＣ1，Ｃ2は、スイッチング素子Ｑ1，Ｑ2が共にオフとなるデット期間中に共振電流を流し、少なくとも、各スイッチング素子Ｑ1，Ｑ2のターンオフ時における動作として、例えばＺＶＳ（Zero Voltage Switching）或いはＺＣＳ（Zero Current Switching)を実現している。
なお、この部分共振コンデンサＣ1，Ｃ2は、後述する直列共振コンデンサＣ3より十分小さいキャパシタンスとされる。
【０００４】
スイッチング素子Ｑ1，Ｑ2はスイッチング制御部１００により制御される。
スイッチング制御部１００は、例えばＩＣ等によって構成され、スイッチング素子Ｑ1，Ｑ2を所要のスイッチング周期でドライブするドライブ回路１０１や、発振器（ＯＳＣ）１０２等を備える。
またスイッチング制御部１００には、二次側から出力される二次側直流出力電圧の定電圧化を図るため、二次側直流出力電圧がフィードバックされ、図示していないが、その内部において二次側出力電圧のレベル検出が行われている。
そして、そのレベル検出結果が発振器１０２に出力され、発振器１０２において出力電圧レベルに応じた周波数の発振出力をドライブ回路１０１に出力するようにされる。
【０００５】
この場合の定電圧制御方式としては、例えばスイッチング素子Ｑ1，Ｑ2のスイッチング動作が、後述する共振インダクタンスＬ1−コンバータトランス２１−直列共振コンデンサＣ3からなる共振回路によって決定される直列共振周波数より高い周波数範囲で動作する、いわゆるアッパーサイド制御方式が採用されている。
【０００６】
従って、発振器１０２は、二次側直流出力電圧レベルが、所定の電圧レベルより低い時は、二次側直流出力電圧のレベルを高くするために、その発振出力の周波数を共振周波数に近くなるように制御し、逆に直流出力電圧が所定電圧レベルより高い時は、二次側出力電圧を下げるために、その発振出力の周波数を共振周波数より離れる（高い）方向に制御する。
【０００７】
コンバータトランス２１は、スイッチング素子Ｑ1，Ｑ2のスイッチング出力を二次側に伝送する。この場合、コンバータトランス２１の一次巻線Ｎ1の一端は、共振インダクタンスＬ1を介してスイッチング素子Ｑ1のエミッタとスイッチング素子Ｑ2のコレクタの接点（スイッチング出力点）に接続され、他端は直列共振コンデンサＣ3及びインピーダンス素子２０を介して一次側アースに接地されることで、スイッチング出力が得られるようにされる。
そして、このコンバータトランス２１の一次巻線Ｎ1を流れるスイッチング出力によって、二次巻線Ｎ2に交番電圧が誘起され、この交番電圧が整流ダイオード及び平滑コンデンサからなる整流平滑回路２２により整流・平滑されて負荷回路２３に供給される。
【０００８】
インピーダンス素子２０は、コンバータトランス２１の一次側を流れるスイッチング電流を電圧レベルとして検出する。そして、このインピーダンス素子２０により検出される検出電圧Ｖａが、スイッチング制御部１００内に設けられている破線で示した過電流検出保護回路１０３に供給される。
【０００９】
過電流検出保護回路１０３は、例えば負荷回路２３が短絡等により過負荷状態となり、共振回路のインピーダンスが低下した時に、スイッチング動作が共振回路の共振周波数より低い周波数範囲で動作する、いわゆるローワーサイド動作に突入するのを防止して、ローワーサイド動作に流れる過電流から各回路部品を保護するために設けられている。
【００１０】
過電流検出保護回路１０３は、インピーダンス素子２０にて検出された検出電圧Ｖａを、＋電位とされる基準電圧源１１２の基準電圧＋Ｒｅｆと比較するコンパレータ１１１、−電位とされる基準電圧源１１４の基準電圧−Ｒｅｆと比較するコンパレータ１１３、及びオア回路１１５によって構成され、コンバータトランス２１の一次側を流れるスイッチング電流が、所定の正負レベル以上となった時に検出信号Ｖｏを出力するものとされる。
【００１１】
このような電源回路のスイッチング動作としては、先ずスイッチング素子Ｑ1がオンとされ、スイッチング素子Ｑ1が導通される導通期間では、スイッチング素子Ｑ1を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れる。
そして、スイッチング素子Ｑ1が非導通になると、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ2を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れ続けることになる。
【００１２】
次に、スイッチング素子Ｑ2が導通すると、これまで流れ続けていた共振電流が反転した時点で、スイッチング素子Ｑ2を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1→スイッチング素子Ｑ2という経路で共振電流が流れる。
そして、スイッチング素子Ｑ2が非導通になると、上記同様、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ1を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という経路で共振電流が流れ続けることになる。
【００１３】
このような電源回路の定常時の動作波形としては、例えばスイッチング素子Ｑ1がターンオフした直後の期間Ｔａでは、部分共振コンデンサＣ1，Ｃ2の充放電動作に伴い、スイッチング素子Ｑ2の両端電圧（コレクタ−エミッタ間電圧）Ｖ2が図５（ａ）に示すように変化する。
上記期間Ｔａの経過後は、転流ダイオードＤ2を介して共振電流が流れる期間Ｔｂとされ、上記転流ダイオードＤ2を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れることになる。
次に、図５（ｂ）に示すような駆動パルス（ベース電流）Ｐ2によりスイッチング素子Ｑ2がオンとなるように制御する。すると、スイッチング素子Ｑ2には、図５（ｃ）に示すな正極性の電流Ｉ2が、上記インピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1→スイッチング素子Ｑ2という経路で流れることになる。
上記期間Ｔｂを含む期間Ｔｃは、コンバータトランス２１の二次側に電力が伝達される電力伝達期間とされ、コンバータトランス２１の二次側に図５（ｄ）に示すような電流Ｉ3が励起される。
そして、上記スイッチング素子Ｑ2のオフ動作の直後には、今まで流れていたスイッチング素子Ｑ2の電流が転流ダイオードＤ1を介して、上記インピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という経路で流れる。そして、所定のデットタイム経過後は、図示していないが、スイッチング素子Ｑ1がスイッチング動作を行うことになる。
【００１４】
このようにスイッチング素子Ｑ1，Ｑ2を交互に断続するスイッチング動作を繰り返し、コンバータトランス２１の一次巻線Ｎ1に流れるスイッチング電流を変化させることで、コンバータトランス２１の二次巻線Ｎ2に交番電流が励起され、整流平滑回路２２を介して負荷回路２３に動作電圧が供給されることになる。
【００１５】
ここで、例えばスイッチング素子Ｑ1がオンとなっている時の過電流検出保護回路１０３の動作を考えた場合、インピーダンス素子２０には、ａ方向に電流が流れ、インピーダンス素子は、このａ方向の電流量に応じた正電圧を検出電圧Ｖａとして過電流検出保護回路１０３に出力する。
過電流検出保護回路１０３は、インピーダンス素子２０からの検出電圧Ｖａを、各コンパレータ１１１，１１３において基準電圧＋Ｒｅｆ，−Ｒｅｆと比較する。この場合、インピーダンス素子２０からの検出電圧Ｖａは正電圧とされ、この検出電圧Ｖａはコンパレータ１１１において基準電圧＋Ｒｅｆと比較される。
そして、この検出電圧Ｖａが、図６（ｂ）に示すように、基準電圧＋Ｒｅｆより高い電圧レベルになると、コンパレータ１１１の出力電圧Ｓ1がハイレベルとなり、この出力電圧がオア回路１１５を介して図６（ｃ）に示すような検出信号Ｖｏとして出力される。
【００１６】
また、例えばスイッチング素子Ｑ2がオンとなっている期間では、インピーダンス素子２０にはｂ方向に電流が流れることから、インピーダンス素子２０では、負電圧の検出電圧Ｖａが得られ、この検出電圧Ｖａが過電流検出保護回路１０３に出力される。この場合、検出電圧Ｖａはコンパレータ１１３において基準電圧−Ｒｅｆと比較され、図６（ｂ）に示すように、検出電圧Ｖａが基準電圧−Ｒｅｆより低い電圧レベルになると、コンパレータ１１３の出力電圧がハイレベルとなり、オア回路１１５から、図６（ｃ）に示すようなハイレベルの電圧が検出信号Ｖｏが出力される。
【００１７】
この検出信号Ｖｏは発振器１０２に入力される。
発振器１０２は、過電流検出保護回路１０３からの検出信号Ｖｏに基づいて、その発振条件を変化させ、その発振出力を強制的にオフし、スイッチング素子Ｑ1又はＱ2のスイッチング動作のオン期間を制限するようにしている。
例えばスイッチング素子Ｑ1がオンの時に過電流検出保護回路１０３から検出信号Ｖｏが入力された時は、ドライブ回路１０１に供給する発振出力をオフするようにされる。これにより、図６（ｄ）に示すように、ドライブ回路１０１から出力される駆動パルスＰ1が強制的にオフされて、スイッチング素子Ｑ1の動作が停止することになる。
【００１８】
同様に、スイッチング素子Ｑ2がオンの時に検出信号Ｖｏが入力された時は、ドライブ回路１０１に供給する発振出力をオフして、図６（ｅ）に示すように、ドライブ回路１０１から出力される駆動パルスＰ2が強制的にオフされて、スイッチング素子Ｑ2の動作が停止することになる。
【００１９】
このように過電流検出保護回路１０３は、インピーダンス素子２０において、スイッチング素子Ｑ1，Ｑ2を流れる共振電流のピーク値を１パルスずつ検出し、この検出結果に基づいて発振器１０２から出力される発振出力のパルス幅を制限するようにしている。つまり、スイッチング制御部１００は、過電流検出保護回路１０３において過電流を検出した時は、結果的には、発振器１０２から出力される発振出力の周波数を高くなるように制御することで、電源回路の回路部品を過電流から保護するようにしている。
【００２０】
【発明が解決しようとする課題】
しかしながら、上記したような電源回路においては、過電流検出保護回路１０３が過電流を検出してから、実際にスイッチング素子（Ｑ1，Ｑ2）をオフするまでには時間的な遅延が発生する。
例えば、図７（ｂ）に示すように、インピーダンス素子２０において検出される検出電圧Ｖａが基準電圧＋Ｒｅｆ又は−Ｒｅｆを越えた時点で、過電流検出保護回路１０３から発振器１０２に対して、図７（ｃ）に示すようなハイレベルの電圧が検出信号Ｖｏとして出力される。
ところが、この検出信号Ｖｏによってドライブ回路１０１から出力される駆動パルスＰ1（又はＰ2）がオフされるのは、図７（ｄ）に示すように、検出信号Ｖｏの立ち上がり時点から時間Ｔ1だけ遅延する。
この結果、コンバータトランス２１の一次側を流れる共振電流のピーク電流値、つまりインピーダンス素子２０で検出される検出電圧Ｖａのピーク電圧値は、遅延時間Ｔ1分だけ高くなる。
【００２１】
この場合において、ドライブ回路１０１からスイッチング素子Ｑ1，Ｑ2に対して出力される駆動パルスＰ1，Ｐ2は、例えば図７（ｂ）に示す検出電圧Ｖａの正負レベルに応じて、図７（ｄ）（ｅ）に示すような動作となることが望ましい。
つまり、検出電圧Ｖａが＋Ｒｅｆを越えた時にスイッチング素子Ｑ1を駆動する駆動パルスＰ1がオフされ、検出電圧Ｖａが−Ｒｅｆを越えた時にスイッチング素子Ｑ2を駆動する駆動パルスＰ2がオフされることが望ましい。
【００２２】
しかしながら、実際のスイッチング動作は図８に示すようになる。
例えば図８（ａ）（ｂ）に示すように、スイッチング素子Ｑ1の駆動パルスＰ1がオフされるタイミングが検出信号Ｖｏの立ち上がりから時間Ｔ1だけ遅延すると、上記したように転流ダイオードＤ2を介して流れる共振電流が過電流閾値を越えたレベルで推移する期間が長くなるため、検出信号Ｖｏがハイレベルとなる期間が長くなる。
この場合、図８（ｃ）に示すように、駆動パルスＰ1がオフした後、所定のデット期間ＴD経過後、スイッチング素子Ｑ2の駆動パルスＰ2が出力されることになるが、この時点で転流ダイオードＤ2を介して流れている共振電流が過電流閾値を越えたレベルで推移していると、図８（ａ）に示すように検出信号Ｖｏがハイレベルを維持しているため、この検出信号Ｖｏによって発振器１０２から出力される発振出力が強制的にオフされる。即ち、図８（ｃ）に示すように検出信号Ｖｏがハイレベルとなっている期間内において駆動パルスＰ2がオフされることがある。
すると、それから所定のデットタイムＴD経過した後、発振器１０２から出力される発振出力によって駆動パルスＰ1が出力され、スイッチング素子Ｑ1がオンすることになる。この時のスイッチング素子Ｑ1，Ｑ2、及び転流ダイオードＤ1，Ｄ2の各部を流れる電流は、例えば図８（ｄ）〜（ｇ）に示され、その合成電流ＩOは図８（ｈ）に示される。
なお、図８（ｄ）〜（ｇ）に示す各部の電流は、スイッチング素子Ｑ1，Ｑ2をバイポーラトランジスタでなく、ＦＥＴにより構成した場合のものとされ、スイッチング素子Ｑ1，Ｑ2をバイポーラトランジスタにより構成した場合は、スイッチング素子Ｑ1，Ｑ2に負電流が流れることはなく、負電流は並列に接続された転流ダイオードＤ1，Ｄ2を流れるものとなる。
【００２３】
この時、共振電流が転流ダイオードＤ2を流れている期間とされると、スイッチング素子Ｑ1がオンされることにより、図８（ｄ）（ｇ）（ｈ）に示されるような、転流ダイオードＤ2のリカバリ特性に起因した貫通電流（スイッチング素子Ｑ1→転流ダイオードＤ2）が流れ、この貫通電流によって、スイッチング素子Ｑ1や転流ダイオードＤ2にストレスがかかるという欠点があった。
【００２４】
【課題を解決するための手段】
本発明は、上記した点を鑑みてなされたものであり、複数のスイッチング素子をブリッジに接続して形成されたスイッチング手段と、スイッチング素子に対して、それぞれ並列に接続された転流ダイオードと、スイッチング手段のスイッチング動作により得られる一次側出力を二次側に伝送するコンバータトランスと、コンバータトランスの二次側出力を直流出力電圧として出力する出力手段と、スイッチング手段の駆動を制御する駆動制御手段と、コンバータトランスの一次側に設けられたインピーダンス素子と、このインピーダンス素子により検出されるコンバータトランスの一次側を流れる共振電流の過電流検出を行う過電流検出回路とを備える。そして、過電流検出回路はスイッチング素子の何れか一方がオンとされると共に、インピーダンス素子を流れる共振電流の向きが、オンとされるスイッチング素子に対応し、且つ、インピーダンス素子を流れる共振電流が所定の電流値を越えた時に、駆動制御手段に対して検出信号を出力するように構成した。
【００２５】
また本発明は、複数のスイッチング素子をブリッジに接続して形成されたスイッチング手段と、スイッチング素子に対して、それぞれ並列に接続された転流ダイオードと、スイッチング手段のスイッチング動作により得られる一次側出力を二次側に伝送するコンバータトランスと、コンバータトランスの二次側出力を直流出力電圧として出力する出力手段と、スイッチング手段の駆動を制御する駆動制御手段と、コンバータトランスの一次側に設けられたインピーダンス素子と、このインピーダンス素子により検出されるコンバータトランスの一次側を流れる共振電流の過電流検出を行う過電流検出回路とを備える。そして、駆動制御手段は、過電流検出回路から供給される検出信号の立ち上がりエッジによりスイッチング手段の駆動制御を行うようにした。
【００２６】
即ち、本発明のスイッチング電源回路は、各スイッチング素子に対して並列に接続された転流ダイオードを流れる共振電流が、所定の電流値を越えている期間は、過電流検出回路の検出結果に基づく過電流保護動作を行わないようにしている。これにより、転流ダイオードとスイッチング素子を介して流れる貫通電流を防止することが可能になる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明のスイッチング電源回路の構成を示した回路図である。
なお、上記図４に示した電源回路と同一部品には同一番号を付し、詳細な説明は省略するこことする。
この図に示す電源回路もまた、上記図４に示した電源回路と同様、２石のスイッチング素子をハーフブリッジ結合したハーフブリッジ電流共振型スイッチングコンバータとされる。このため、図のように２つのスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合したうえで、平滑コンデンサＣｉの正極側の接続点とアース間に対して接続される。
そして、ブリッジ整流回路ＤBR及び平滑コンデンサＣｉからなる全波整流回路が備えられ、この全波整流回路で平坦化された直流電圧が入力電圧としてスイッチング素子Ｑ1のコレクタに供給されている。
【００２８】
スイッチング素子Ｑ1，Ｑ2の各コレクタ−エミッタ間には、転流ダイオードＤ1，Ｄ2、及び部分共振コンデンサＣ1，Ｃ2がそれぞれ並列に接続されている。
なお、例えばスイッチング素子Ｑ1，Ｑ2をＭＯＳ型のＦＥＴにより構成すると、ＦＥＴの寄生ダイオードを転流ダイオードＤ1，Ｄ2として機能させることができるため、転流ダイオードＤ1，Ｄ2を削除することが可能とされる。
【００２９】
この場合もスイッチング制御部１は、例えばＩＣ等によって構成され、スイッチング素子Ｑ1，Ｑ2を所要のスイッチング周期でドライブするためのドライブ回路２や発振器（ＯＳＣ）５、及びスイッチング素子等を過電流から保護する過電流検出保護回路６等が設けられている。
【００３０】
この場合、ドライブ回路２はレベルシフト３とディバイダ４によって構成される。ディバイダ４は、例えば発振器５の発振出力を波形整形した後、駆動パルスＰ1又は駆動パルスＰ2への振り分けを行う。
レベルシフト３は、スイッチング素子Ｑ1に振り分けられた駆動パルスＰ11のレベルをスイッチング素子Ｑ1に対応するレベルにシフトするために設けられている。これはスイッチング素子Ｑ1とＱ2が直列に接続されていることからスイッチング素子Ｑ1のベース電圧がスイッチング素子Ｑ2のベース電圧より高くなることによる。
【００３１】
破線で囲って示した過電流検出保護回路６には、インピーダンス素子２０にて検出された検出電圧Ｖａを、＋電位とされる基準電圧源８の基準電圧値＋Ｒｅｆと比較するコンパレータ７及び−電位とされる基準電圧源１０の基準電圧−Ｒｅｆと比較するコンパレータ９が設けられている。
そして、コンパレータ７の出力電圧Ｓ1と、スイッチング素子Ｑ1の駆動パルスＰ1の周期に対応したディバイダ４から出力される駆動パルスＰ11が入力されるアンド回路１１、コンパレータ９の出力電圧Ｓ2とスイッチング素子Ｑ2の駆動パルスＰ2が入力されるアンド回路１２、及びアンド回路１１，１２の出力電圧Ｓ3，Ｓ4が入力されるオア回路１３によって構成される。
【００３２】
このような本実施の形態とされる電源回路のスイッチング動作は、上記図４に示した電源回路と同様、スイッチング素子Ｑ1が導通している期間では、スイッチング素子Ｑ1を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で、インピーダンス素子２０にはａ方向の共振電流が流れる。そして、スイッチング素子Ｑ1が非導通になると、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ2を介して共振インダクタンスＬ1→一次巻線Ｎ1→直列共振コンデンサＣ3→インピーダンス素子２０という経路で共振電流が流れ続けるものとされる。
【００３３】
一方、スイッチング素子Ｑが導通する期間では、スイッチング素子Ｑ2を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という、上記スイッチング素子Ｑ1がオンとされる経路とは逆の経路で共振電流が流れ、従ってインピーダンス素子２０にはｂ方向に共振電流が流れる。そして、スイッチング素子Ｑ2が非導通になると、部分共振コンデンサＣ1，Ｃ2の充放電後、転流ダイオードＤ1を介してインピーダンス素子２０→直列共振コンデンサＣ3→一次巻線Ｎ1→共振インダクタンスＬ1という経路で共振電流が流れ続けることになる。
【００３４】
このようにスイッチング素子Ｑ1，Ｑ2を交互にスイッチングすることで、コンバータトランス２１の一次巻線Ｎ1に流れるスイッチング電流を変化させることで、コンバータトランス２１の二次巻線Ｎ2に交番電圧が励起され、負荷回路２３に対して駆動電圧が供給されることになる。
【００３５】
なお、コンバータトランス２１の一次巻線Ｎ1，Ｎ2の結合状態を疎結合とすれば、コンバータトランス２１のリーケージインダクタンスを共振インダクタンスＬ1として利用することができるため、その場合は共振インダクタンスＬ1を削除することが可能とされる。
【００３６】
次に、本実施の形態とされる過電流検出保護回路６の動作を図２に示すタイミングを参照しながら説明する。
この場合もスイッチング素子Ｑ1がオンとなっている期間では、インピーダンス素子２０にはａ方向に電流が流れることから、インピーダンス素子２０では、図２（ｂ）に示すような共振電流量に応じた正レベルの検出電圧Ｖａが検出され、過電流検出保護回路６ではインピーダンス素子２０からの検出電圧Ｖａを各コンパレータ７，９において基準電圧＋Ｒｅｆ、−Ｒｅｆと比較することになる。
【００３７】
この場合、検出電圧Ｖａは正レベルであるため、この検出電圧Ｖａはコンパレータ７において正の基準電圧＋Ｒｅｆと比較される。
ここで、検出電圧Ｖａが基準電圧＋Ｒｅｆより高い電圧レベルとすると、図２（ｃ）に示すようにコンパレータ７からハイレベルの出力電圧Ｓ1が出力されてアンド回路１１に入力される。
【００３８】
アンド回路１１には、上記コンパレータ７の出力電圧Ｓ1と、図２（ｄ）に示すドライブ回路２からの駆動パルスＰ11が入力されるため、その出力電圧Ｓ3がハイレベルとなり、この出力電圧Ｓ3がオア回路１３から検出信号Ｖｏとして発振器５に出力され、発振器５からの発振出力を強制的にオフするようにされる。
なお、アンド回路１２にはコンパレータ９からローレベルの出力電圧Ｓ2とドライブ回路２からローレベルの駆動パルスＰ2が入力されるので、その出力電圧Ｓ4はローレベルのままになっている。
【００３９】
ここで、先にも説明したように、過電流検出保護回路６により過電流が検出されてから、実際にスイッチング素子Ｑ1がオフされるまでには、遅延時間が発生するため、検出信号Ｖｏにより、発振器５から出力される発振出力のパルス幅を強制的に制限したとしても、転流ダイオードＤ2を介して流れる共振電流はしばらくの期間、過電流閾値を越えたレベルを保持することになる。即ち、検出電圧Ｖａの電圧レベルが基準電圧＋Ｒｅｆを越えたレベルで推移することになる。
【００４０】
この場合、従来の電源回路ではスイッチング素子Ｑ1をオフしたから、所定のデットタイムＴD経過後に、スイッチング素子Ｑ2をオンとし、さらにこの時点で転流ダイオードＤ2を介して流れている共振電流が、まだ過電流閾値を越えていると、過電流検出保護回路１０３から出力される検出信号Ｖｏがハイレベルを維持しているので、発振器１０２は、その発振出力を強制的にオフするようにしていた。
【００４１】
これに対して、本実施の形態の過電流検出保護回路６は、上記同様、図２（ｄ）に示すスイッチング素子Ｑ1がオフした後、所定のデットタイムＴD経過後、図２（ｆ）に示すスイッチング素子Ｑ2をオンするための駆動パルスＰ2を出力することになるが、この時点で転流ダイオードＤ2を介して流れている共振電流が過電流閾値を越えている時は、図２（ｂ）に示すように、インピーダンス素子２０の検出電圧Ｖａに＋Ｒｅｆを越えているので、コンパレータ７の出力電圧Ｓ1はハイレベルのままとなっている。
しかし、この時はドライブ回路２からアンド回路１１に入力される駆動パルスＰ11はローレベルとなっているため、アンド回路１１の出力電圧Ｓ3はローレベルとなる。
またアンド回路１２には、ドライブ回路２からハイレベルの駆動パルスＰ2が入力されるが、コンパレータ９の出力電圧Ｓ2はローレベルとされるのでアンド回路１２の出力電圧Ｓ4はローレベルとなる。
【００４２】
同様に、例えばスイッチング素子Ｑ2がオンとなっている期間では、インピーダンス素子２０にはｂ方向に大電流が流れるから、過電流検出保護回路６ではインピーダンス素子２０の検出電圧Ｖａをコンパレータ９において基準電圧−Ｒｅｆと比較し、コンパレータ９からハイレベルの出力電圧Ｓ2がアンド回路１２に出力される。
この時、アンド回路１２には上記コンパレータ９の出力電圧Ｓ2と、図２（ｆ）に示すドライブ回路２からの駆動パルスＰ2の電圧レベルによって出力電圧Ｓ4がハイレベルとなるため、この出力電圧Ｓ4がオア回路１３から検出信号Ｖｏとして発振器５に出力され、発振器５からの発振出力を強制的にオフするようにされる。
なお、この時アンド回路１１にはコンパレータ７からローレベルの出力電圧Ｓ1とドライブ回路２からローレベルの駆動パルスＰ11が入力されるので、その出力電圧Ｓ3はローレベルとなる。
【００４３】
ここで、上記同様、過電流検出保護回路６によってスイッチング素子Ｑ2を強制的にオフした後も、転流ダイオードＤ1を介して流れる共振電流は過電流閾値を越えたレベルで推移すると、インピーダンス素子２０にｂ方向の大電流が流れ続けることから、図２（ｂ）に示すインピーダンス素子２０の検出電圧Ｖａは−Ｒｅｆをまだ越えたままとなっている。
この場合、コンパレータ９の出力電圧Ｓ2は、ハイレベルを維持するが、スイッチング素子Ｑ2の駆動パルスＰ2の電圧レベルはローレベルとなるので、アンド回路１２の出力電圧Ｓ4はローレベルとなる。
【００４４】
またアンド回路１１には、スイッチング素子Ｑ1の駆動パルスＰ11が入力されるが、この時はコンパレータ７の出力電圧Ｓ1がローレベルとされるので、アンド回路１１の出力電圧Ｓ3はローレベルで推移することになる。
【００４５】
このように本実施の形態の過電流検出保護回路６は、コンパレータ７の出力電圧Ｓ1とスイッチング素子Ｑ1の駆動パルスＰ11の電圧レベルがともにハイレベル、又はコンパレータ９の出力電圧Ｓ2とスイッチング素子Ｑ2の駆動パルスＰ2の電圧レベルがともにハイレベルのときのみ動作するようになっている。
【００４６】
従って、本実施の形態の過電流検出保護回路６によれば、例えばスイッチング素子Ｑ2がオンしている期間に、転流ダイオードＤ2を流れる共振電流が閾値電流を越えていたとしても、従来の過電流検出保護回路１０３のように、スイッチング素子Ｑ1が再びオンされることがなく、スイッチング素子Ｑ1→転流ダイオードＤ2という経路で貫通電流が流れることを防止することができるようになる。
【００４７】
次に、本発明の第２の実施の形態とされるスイッチング制御部の構成を図３を用いて説明する。
なお、この図３に示すスイッチング制御部３１が適用される電源回路の構成は、上記図１、図４に示したハーフブリッジ電流共振型コンバータと同一回路とされるため、図示は省略する。
この図３に示されているスイッチング制御部３１の過電流検出保護回路３２の構成は、上記図４に示した従来の過電流検出保護回路１０３と同様の構成とされるが、発振器３３が異なるものとされる。
【００４８】
つまり、過電流検出保護回路３２は、インピーダンス素子２０にて検出された検出電圧Ｖａを基準電圧＋Ｒｅｆとする比較するコンパレータ７と、検出電圧Ｖａを基準電圧ーＲｅｆと比較するコンパレータ９、及びオア回路１３により構成される。
発振器３３は、過電流検出保護回路３２からの検出信号Ｖｏの立ち上がりエッジのタイミングにおいてのみ、ドライブ回路２に出力する発振出力を強制的にオフするようにしている。
【００４９】
従って、このようにスイッチング制御部３１を構成した場合でも、過電流検出保護回路３２によって過電流検出が行われ、例えばスイッチング素子Ｑ1がオフした後、スイッチング素子Ｑ2がオンするタイミングにおいて、転流ダイオードＤ2を介して流れている共振電流が過電流閾値を越えていたとしても、過電流検出保護回路３２の検出信号Ｖｏはハイレベルを維持したままとなっているので、発振器３３が検出電圧Ｖａの立ち上がりエッジを検出することがない。
これにより、スイッチング素子Ｑ2がオンしている期間に、転流ダイオードＤ2を流れる共振電流が閾値電流を越えていたとしても、スイッチング素子Ｑ2をオフした後、再びスイッチング素子Ｑ1をオンすることがなく、スイッチング素子Ｑ1→転流ダイオードＤ2という経路で貫通電流が流れることを防止することができるようになる。
【００５０】
また、例えばコンバータトランス２２の二次側に接続されている負荷回路２３が短絡した場合でも、共振回路の一次側には共振インダクタンスＬ1があるため、共振電流が正のピーク電流値から負のピーク電流値まで移行する移行時間は、ダイオード素子を介して流れる共振電流が過電流閾値を越えている時間より長くなる。
【００５１】
そこで、例えば図３に示す過電流検出保護回路３２のコンパレータ７，９の出力電圧がハイレベルになった時点で、発振器３３からドライブ回路２に出力される発振出力をオフすると共に、その時点から、少なくともダイオード素子を流れる共振電流が過電流閾値以下となるまでの期間をデットタイムとなるように発振器３３を構成しても、上記図３と同様の動作状態を得えることができる。
【００５２】
なお、本実施の形態では、ハーフブリッジ型の電流共振コンバータ方式を適用した電源回路を例に挙げて説明したが、本発明としては、例えばフルブリッジ型の電流共振コンバータ方式を適用した電源回路に適用することも可能である。
【００５３】
【発明の効果】
以上説明したように、本発明のスイッチング電源回路は、各スイッチング素子に対して並列に接続された転流ダイオードを流れる共振電流が、所定の電流値を越えている期間は、過電流検出回路の検出結果に基づく過電流保護動作を行わないようにすることで、転流ダイオードとスイッチング素子を介して流れる貫通電流を防止することが可能になる。
これにより、負荷回路への過剰な電力が供給されるのを防止できると共に、電源回路を構成する各回路部品にかかるストレスを抑制することができるようになる。
【図面の簡単な説明】
【図１】本発明の実施の形態とされる電源回路の構成を示した回路図である。
【図２】図１に示した電源回路の動作タイミング図である。
【図３】本発明の第２の実施の形態としてスイッチング制御部の構成を示した図である。
【図４】従来の電源回路の構成を示した回路図である。
【図５】図４に示した電源回路の定常動作時における動作タイミング図である。
【図６】図４に示した電源回路の過電流検出保護回路の理想的な動作タイミング図である。
【図７】図４に示した電源回路の過電流検出保護回路の遅延動作時の理想的な動作タイミング図である。
【図８】図４に示した電源回路の過電流検出保護回路の遅延動作時の実際の動作タイミング図である。
【符号の説明】
１ ３１ スイッチング制御部、２ ドライブ回路、３ レベルシフト、４ ディバイダ、５ ３３ 発振器、６ ３１ 過電流検出保護回路、７ コンパレータ、８ １０ 基準電圧源、９ コンパレータ、１１ １２ アンド回路、１３ オア回路、２０ インピーダンス素子、２１ コンバータトランス、２２ 整流平滑回路、２３ 負荷回路、２４ コンパレータ、Ｃ3 直列共振コンデンサ、Ｄ1 Ｄ2 転流ダイオード、Ｌ1 共振インダクタンス、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｑ1 Ｑ2 スイッチング素子、
Claims (2)
- 第１のスイッチング素子と第２のスイッチング素子とを直列に接続した第１の直列回路と、第１のコンデンサと第２のコンデンサとを直列に接続した第２の直列回路とを有し、該第１の直列回路と該第２の直列回路とを並列接続するようにして、ブリッジに接続して形成されたスイッチング手段と、
上記第１のスイッチング素子と上記第２のスイッチング素子とに対して、それぞれ並列に接続された転流ダイオードと、
上記スイッチング手段のスイッチング動作により得られる一次側出力を二次側に伝送するコンバータトランスと、
上記コンバータトランスの二次側出力を直流出力電圧として出力する出力手段と、
上記スイッチング手段の駆動を制御するための、レベルシフト回路とディバイダとを有してなる駆動制御手段と、
上記駆動制御手段に接続される発振器と、
上記コンバータトランスの一次側に設けられたインピーダンス素子と、該インピーダンス素子により検出される、上記コンバータトランスの一次側を流れる共振電流の過電流検出を行う過電流検出回路とを備え、
上記過電流検出回路は、
上記スイッチング素子の何れか一方がオンとされると共に、上記インピーダンス素子を流れる共振電流の向きが、上記オンとされるスイッチング素子に対応し、且つ、上記インピーダンス素子により検出される検出電圧と正基準電圧が入力される第１のコンパレータと、
上記第１のコンパレータの出力電圧と上記駆動制御手段の出力する第１の駆動パルスが入力される第１のアンド回路と、
上記インピーダンス素子により検出される検出電圧と負基準電圧が入力される第２のコンパレータと、
上記第２のコンパレータの出力電圧と上記駆動制御手段の出力する第２の駆動パルスが入力される第２のアンド回路と、
上記第１のアンド回路の出力と上記第２のアンド回路の出力が入力されるオア回路と、を具備し、
上記オア回路の出力が上記発振器に入力され、該発振器の出力が上記駆動制御手段に入力され、上記レベルシフト回路で上記第１のスイッチング素子に供給するための第１の駆動パルスを発生させ、上記ディバイダで上記第２のスイッチング素子に供給するための第２の駆動パルスを発生させて、該第１の駆動パルスと該第２の駆動パルスとの振り分けを行い、上記過電流検出回路の出力がハイレベルになったら、上記発振器の出力が強制的にオフされ、上記第１の駆動パルスまたは上記第２のパルスが強制的にオフされるように構成されていることを特徴とするスイッチング電源回路。 - 第１のスイッチング素子と第２のスイッチング素子とを直列に接続した第１の直列回路と、第１のコンデンサと第２のコンデンサとを直列に接続した第２の直列回路とを有し、該第１の直列回路と該第２の直列回路とを並列接続するようにして、ブリッジに接続して形成されたスイッチング手段と、
上記第１のスイッチング素子と上記第２のスイッチング素子とに対して、それぞれ並列に接続された転流ダイオードと、
上記スイッチング手段のスイッチング動作により得られる一次側出力を二次側に伝送するコンバータトランスと、
上記コンバータトランスの二次側出力を直流出力電圧として出力する出力手段と、
上記スイッチング手段の駆動を制御するための、レベルシフト回路とディバイダとを有してなる駆動制御手段と、
上記駆動制御手段に接続される発振器と、
上記コンバータトランスの一次側に設けられたインピーダンス素子と、該インピーダンス素子により検出される、上記コンバータトランスの一次側を流れる共振電流の過電流検出を行う過電流検出回路と、を備え、
上記過電流検出回路は、
上記インピーダンス素子により検出される検出電圧と正基準電圧が入力される第１のコンパレータと、
上記インピーダンス素子により検出される検出電圧と負基準電圧が入力される第２のコンパレータと、
上記第１のコンパレータの出力と上記第２のコンパレータの出力が入力されるオア回路と、を具備し、
上記オア回路の出力が上記発振器に入力され、該発振器の出力が上記駆動制御手段に入力され、上記レベルシフト回路で上記第１のスイッチング素子に供給するための第１の駆動パルスを発生させ、上記ディバイダで上記第２のスイッチング素子に供給するための第２の駆動パルスを発生させて、該第１の駆動パルスと該第２の駆動パルスとの振り分けを行い、上記過電流検出回路から供給される検出信号の立ち上がりエッジにより、上記発振器の出力が強制的にオフされ、上記第１の駆動パルスまたは上記第２のパルスが強制的にオフされるように構成されていることを特徴とするスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000126246A JP4560882B2 (ja) | 2000-04-20 | 2000-04-20 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000126246A JP4560882B2 (ja) | 2000-04-20 | 2000-04-20 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001309657A JP2001309657A (ja) | 2001-11-02 |
| JP4560882B2 true JP4560882B2 (ja) | 2010-10-13 |
Family
ID=18636062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000126246A Expired - Fee Related JP4560882B2 (ja) | 2000-04-20 | 2000-04-20 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4560882B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009060806A2 (ja) * | 2007-11-06 | 2009-05-14 | Nagasaki University, National University Corporation | 電力変換回路制御装置 |
| JP5386751B2 (ja) * | 2007-11-06 | 2014-01-15 | 国立大学法人 長崎大学 | 電力変換回路の制御装置 |
| JP6743518B2 (ja) * | 2016-06-24 | 2020-08-19 | 富士電機株式会社 | スイッチング電源装置 |
| JP7472654B2 (ja) | 2020-05-27 | 2024-04-23 | 富士電機株式会社 | スイッチング制御回路、ｌｌｃコンバータ |
| US11722053B2 (en) | 2021-12-23 | 2023-08-08 | Infineon Technologies Austria Ag | Over current protection concept for negative load current of power device gate drivers |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3013697B2 (ja) * | 1994-03-24 | 2000-02-28 | サンケン電気株式会社 | スイッチング電源装置 |
| JP3139534B2 (ja) * | 1996-05-17 | 2001-03-05 | サンケン電気株式会社 | 共振型スイッチング電源装置 |
| JPH1070879A (ja) * | 1996-08-26 | 1998-03-10 | Shindengen Electric Mfg Co Ltd | 過電流保護回路 |
| JP2001190070A (ja) * | 1999-12-28 | 2001-07-10 | Sony Corp | スイッチング電源装置 |
-
2000
- 2000-04-20 JP JP2000126246A patent/JP4560882B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001309657A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10693379B2 (en) | Short-circuit protection using pulse width modulation (PWM) for resonant converters | |
| CN102136801B (zh) | 谐振转换器以及其间歇模式控制方法 | |
| JP4735072B2 (ja) | スイッチング電源装置 | |
| JP3260024B2 (ja) | 電源回路 | |
| JP5463759B2 (ja) | スイッチング電源装置およびスイッチング電源制御回路 | |
| US6396717B2 (en) | Switching power supply having an improved power factor by voltage feedback | |
| US7778048B2 (en) | Switching power supply apparatus | |
| US6690586B2 (en) | Switching power source device | |
| KR102116705B1 (ko) | 컨버터 및 그 구동 방법 | |
| JP3498669B2 (ja) | スイッチング電源装置 | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| TWI792036B (zh) | 切換式電力轉換器、及用於控制其之方法及封裝積體電路 | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| US20120294047A1 (en) | Resonant Converter | |
| JP2002112544A (ja) | スイッチング電源装置 | |
| JP5194600B2 (ja) | スイッチング電源装置 | |
| US20040120163A1 (en) | Switching power supply apparatus | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP4560882B2 (ja) | スイッチング電源回路 | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JP2004153948A (ja) | スイッチング電力電送装置 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP4338334B2 (ja) | スイッチング電源の駆動方法 | |
| JP2009100640A (ja) | スイッチング電源装置 | |
| JP2000139074A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |