JP4584880B2

JP4584880B2 - インバータ回路

Info

Publication number: JP4584880B2
Application number: JP2006205260A
Authority: JP
Inventors: 弘行宮崎; 剛畠山
Original assignee: Sumida Corp
Current assignee: Sumida Corp
Priority date: 2006-07-27
Filing date: 2006-07-27
Publication date: 2010-11-24
Anticipated expiration: 2026-07-27
Also published as: CN101115340B; TW200808127A; US7515443B2; KR100882001B1; JP2008034206A; EP1885165A2; EP1885165B1; KR20080011086A; EP1885165A3; US20080025055A1; CN101115340A; TWI372579B

Description

この発明は、蛍光灯等の放電灯の点灯を制御するインバータ回路に関し、特に負荷開放異常、負荷短絡異常等の異常動作時の制御を少ない回路素子数で実現できるインバータ回路に関する。

よく知られているように、蛍光灯等の放電灯は、インバータで発生させた高周波駆動電圧に駆動されて発光する。この種の放電灯は照明用として用いることは勿論、最近は、液晶表示装置のバックライト用の光源として多く使用されている。インバータ回路と放電灯は、インバータ回路に含まれるインバータの出力側に駆動トランスを設け、この駆動トランスの二次コイル側の出力端子を、コネクタを介して接続される構成となっている。

しかしながら、この場合、放電灯とコネクタとの接続の具合が悪くて駆動トランスの二次コイル側の出力端子と接続された接続端子に放電灯が接続されなかったりすることがある。または、何らかの原因で、駆動トランスの二次コイル側の出力端子が短絡されたりするとトランスの高電圧による放電が発生し、発煙、発火等に至る。上記する原因以外でも、放電灯自身が壊れたり、古くなったりすると、コネクタに接続されている駆動トランスの二次コイル側の出力端子が負荷開放状態や負荷短絡状態となり上記の発煙、発火等の危険性が高くなる。

従って、インバータ回路にあっては、負荷開放状態や負荷短絡状態等の異常動作が発生して発熱等が起きないようにする必要がある。そのために従来より、インバータの駆動トランスの二次コイル側の出力端子の開放状態や短絡状態を検出してインバータの動作を停止させる異常動作の検出回路が設けられている。

たとえば、放電灯の低圧部に検出抵抗を接続し、この抵抗の両端に発生する電圧を検出することで、放電灯に流れる電流が検出できる。したがって、この抵抗の両端に発生する電圧をフィードバックすることで、放電灯に流れる電流を一定に制御している。さらに、インバータ回路には、放電灯の異常時に動作する、過負荷保護回路、過電流保護回路等が設けられる。

たとえば、特許文献１には、電圧電流変換トランスの二次巻線に分圧コンデンサを設け、この分圧コンデンサに放電灯の異常等を検出する異常電圧検出回路が接続されている。この異常電圧検出回路により、放電灯が割れたり、壊れたり、またコネクタの非接触等によるオープン（開放）状態になった場合、出力電圧が上昇し、異常電圧検出回路で異常が発見される。また、コネクタへの異物混入等によるショート（短絡）状態の場合には、出力電圧が下がるので、同様に異常電圧検出回路で異常が発見される。
特開２００５−３１０５８７号公報

しかしながら、上記した従来のインバータ回路では、放電灯の数だけに異常電圧検出回路を設ける必要があった。このことで、たとえば、大型液晶テレビに使用される放電灯を駆動するインバータ回路の場合は、使用する放電灯の数が多く、したがって、異常電圧検出回路のコストが増加する結果となっていた。また、放電灯がオープン（開放）状態になった場合の検出では、検出電圧の上昇を検出する。また、放電灯がショート（短絡）になった場合の検出では、検出電圧の下降を検出する。したがって、この場合、ウィンドウコンパレータ方式と呼ばれる回路が使用される。このウィンドウコンパレータ回路は、検出電圧が、上限値及び下限値の範囲内にあるか否かが検出される。そのため、上限値の検出及び下限値の検出に２つのコンパレータを必要とする。よって、部品の使用数も必然的に増え、コストがさらに高くなってしまう。

したがって、本発明の目的は、少ない部品数で構成できる保護回路を備えた複数の放電灯駆動用のインバータ回路を提供することである。

本発明の上記目的を達成するため、本発明の実施形態に係るインバータ回路は、
夫々の一次巻線が直列に接続された駆動トランスとバランサトランスの組を複数組設け、複数組の前記直列に接続された一次巻線の両端をスイッチング回路の出力端子間に並列に接続すると共に、前記バランサトランスの全ての二次巻線を直列に接続し、前記スイッチング回路の前記出力端子間に接続して構成される複数の放電灯を駆動するインバータ回路において、
直列に接続された前記バランサトランスの二次巻線のいずれかの接続中点の電圧を検出する電圧検出回路と、
前記電圧検出回路の出力を基準電圧と比較する電圧比較回路と、を備え、
前記接続中点の電圧が前記基準電圧を越えたとき、前記電圧比較回路の出力に異常動作を表す信号を得る、ことを特徴とする。

本発明の上記目的を達成するため、本発明の他の態様に係るインバータ回路は、
スイッチング回路と、
二次巻線に接続された放電灯を駆動する駆動トランスの一次巻線と、バランサトランスの一次巻線を直列に接続したｎ個（ｎは２以上の整数）の直列回路と、
前記ｎ個の直列回路に使用されるｎ個の前記バランサトランスの二次巻線の全てを直列に接続した二次巻線直列回路と、
直列に接続された前記バランサトランスの二次巻線のいずれかの接続中点の電圧と基準電圧とを比較する電圧比較回路と、
前記電圧比較回路により前記接続中点の電圧が前記基準電圧よりも高くなったと検出されると、前記スイッチング回路へのスイッチングパルスの供給を停止する制御回路と、を備え、
前記ｎ個の直列回路と、前記二次巻線直列回路とを、それぞれ前記スイッチング回路の出力端子間に並列に接続した、ことを特徴とする。

本発明によれば、少ない部品数で構成できる保護回路を備えた複数の放電灯駆動用のインバータ回路を提供することが可能となる。

＜実施形態１＞
図１は、本発明の第１の実施形態に係る、偶数個の駆動トランスを使用したインバータ回路の回路図である。図１のインバータ回路において、端子１及び端子２間には、直流電源電圧Ｖｉｎが供給される。直流電源電圧Ｖｉｎは、制御回路３及びスイッチング回路４に直流動作電源として供給される。

制御回路３は、内部に発振回路を備え、スイッチング回路４にスイッチングパルスを供給する。又スイッチング回路４は、制御回路３から供給されるスイッチングパルスに応答して、直流電源電圧Ｖｉｎをスイッチングして高周波駆動信号を発生する。そのために、スイッチング回路４は、複数のバイポーラトランジスタ又はＦＥＴトランジスタで構成されるスイッチング素子を備える。

又、図１のインバータ回路は、４つの駆動トランスＤＴ１乃至ＤＴ４、４つのバランサトランスＣＴ１乃至ＣＴ４及び１つの帰還トランスＦＢＴを備える。図１に示すように、４つのバランサトランスＣＴ１乃至ＣＴ４の二次巻線ＣＴ１−２乃至ＣＴ４−２及び帰還トランスＦＢＴの一次巻線ＦＢＴ−１が直列に接続される。そして、その両端はスイッチング回路４の１対の出力端子間に接続され、スイッチング回路４よりの高周波駆動信号が印加される。

また、駆動トランスＤＴ１の一次巻線ＤＴ１−１とバランサトランスＣＴ１の一次巻線ＣＴ１−１が直列に接続され、その両端が、スイッチング回路４の１対の出力端子間に接続される。

同じく、駆動トランスＤＴ２の一次巻線ＤＴ２−１とバランサトランスＣＴ２の一次巻線ＣＴ２−１が直列に接続され、その両端が、スイッチング回路４の１対の出力端子間に接続される。

同じく、駆動トランスＤＴ３の一次巻線ＤＴ３−１とバランサトランスＣＴ３の一次巻線ＣＴ３−１が直列に接続され、その両端が、スイッチング回路４の１対の出力端子間に接続される。

同じく、駆動トランスＤＴ４の一次巻線ＤＴ４−１とバランサトランスＣＴ４の一次巻線ＣＴ４−１が直列に接続され、その両端が、スイッチング回路４の１対の出力端子間に接続される。

また、良く知られているように、駆動トランスＤＴ１乃至ＤＴ４の二次巻線ＤＴ１−２乃至ＤＴ４−２には高周波駆動電圧が発生され、それぞれ接続された放電灯を駆動することになるが、これらの接続は一般的であり、図では省略されている。

また、帰還トランスＦＢＴの二次巻線ＦＢＴ−２の一方の端子は、ダイオード５のアノードが接続され、ダイオード５のカソードは、直列に接続された２つの抵抗６、７を介して接地される。２つの抵抗６、７の接続中点と接地間には整流用のコンデンサ８が接続される。また、二次巻線ＦＢＴ−２の一方の端子は接地される。

以上の構成により、２つの抵抗６、７の接続中点には、４つのバランサトランスＣＴ１乃至ＣＴ４の二次巻線ＣＴ１−２乃至ＣＴ４−２及び帰還トランスＦＢＴの一次巻線ＦＢＴ−１の直列接続回路に流れる高周波駆動信号に比例した電圧が得られる。この電圧は、制御回路３のＩＦ／Ｂ端子に与えられる。

したがって、制御回路３は、このＩＦ／Ｂ端子に与えられる電圧に従って、内部に備える発振回路の発振周波数やパルス信号の周期を制御する。これにより、４つのバランサトランスＣＴ１乃至ＣＴ４の二次巻線ＣＴ１−２乃至ＣＴ４−２及び帰還トランスＦＢＴの一次巻線ＦＢＴ−１との直列接続回路に流れる高周波駆動信号の電流値が一定となるように制御する。これにより、駆動トランスＤＴ１乃至ＤＴ４の二次巻線ＤＴ１−２乃至ＤＴ４−２に接続される放電灯は一定の輝度で点灯動作することになる。

尚、この帰還トランスＦＢＴを使用する帰還回路は、駆動トランスＤＴ１乃至ＤＴ４の二次巻線ＤＴ１−２乃至ＤＴ４−２に接続される複数の放電灯の、いずれか１本の放電灯に流れる電流を検出してもよい。その場合には、帰還トランスＦＢＴは不要となる。

一方、バランサトランスＣＴ２の二次巻線ＣＴ２−２とバランサトランスＣＴ３の二次巻線ＣＴ３−２の接続中点が、コンデンサ９及び抵抗１０の直列回路を介して接地される。また、コンデンサ９及び抵抗１０の接続中点は、ダイオード１１のアノードに接続される。ダイオード１１のカソードは、抵抗１２及びコンデンサ１３を介して接地され、また、抵抗１２及びコンデンサ１３の接続中点は、コンパレータ回路１４の−入力端子に供給される。コンパレータ回路１４の＋入力端子には、基準電圧（Ｖｒｅｆ）１５が印加されている。

コンパレータ回路１４の出力は、先の２つの抵抗６、７の接続中点からえられた電圧に合成され、制御回路３のＩＦ／Ｂ端子に与えられる。図１に示すインバータ回路にあっては、正常に動作するときには、バランサトランスＣＴ２の二次巻線ＣＴ２−２とバランサトランスＣＴ３の二次巻線ＣＴ３−２の接続中点は略０電位となっている。

しかしながら、いずれかの放電灯が破損、寿命、接続不良などになると、バランサトランスＣＴ２の二次巻線ＣＴ２−２とバランサトランスＣＴ３の二次巻線ＣＴ３−２の接続中点は０電位から大きく外れる。この変化がコンパレータ回路１４で検出されて、制御回路３のＩＦ／Ｂ端子に与えられることになる。

コンパレータ回路１４はオープンコレクタ型の回路を使用することで、インバータ回路が正常に動作するときには、ハイインピーダンスを示す。尚、上記の説明では、正常に動作するときには、バランサトランスＣＴ２の二次巻線ＣＴ２−２とバランサトランスＣＴ３の二次巻線ＣＴ３−２の接続中点は略０電位とした。しかしながら、通常は、回路部品等のバラツキがあるため、基準電圧（Ｖｒｅｆ）１５を使用して、ある程度の公差を設けている。

したがって、いずれかの放電灯が破損、寿命、接続不良などにより、コンパレータ回路１４の−入力端子に供給される電圧が高くなり、基準電圧（Ｖｒｅｆ）を越えると、コンパレータ回路１４の出力が接地電位となり、異常動作が検出されることになる。制御回路３のＩＦ／Ｂ端子が接地電位になると、制御回路３は動作を停止するように構成されている。

本発明の実施形態１に係るインバータ回路によれば、複数の駆動トランスを使用し、複数の放電灯の点灯制御をしているにもかかわらす、１つのコンパレータ回路で、異常動作の検出を行うことができる。尚、駆動トランスの個数は、２個以上であれば本実施形態１を適用可能である。

＜実施形態２＞
図２は、本発明の第２の実施形態に係る、奇数個の駆動トランスを使用したインバータ回路の回路図である。尚、図２において、同じ回路要素には同じ参照符号を使用している。図２のインバータ回路において、図１のインバータ回路と同様に、端子１及び端子２間には、直流電源電圧Ｖｉｎが供給される。直流電源電圧Ｖｉｎは、制御回路３及びスイッチング回路４に直流動作電源として供給される。

制御回路３は、図１に示した制御回路３と同じ構成及び動作であるので、説明は省略する。

本実施形態２に係るインバータ回路は、５つの駆動トランスＤＴ１乃至ＤＴ５、５つのバランサトランスＣＴ１乃至ＣＴ５及び１つの帰還トランスＦＢＴを備える。図２に示すように、５つのバランサトランスＣＴ１乃至ＣＴ５の二次巻線ＣＴ１−２乃至ＣＴ５−２及び帰還トランスＦＢＴの一次巻線ＦＢＴ−１が直列に接続される。そして、その両端はスイッチング回路４の１対の出力端子間に接続され、スイッチング回路４よりの高周波駆動信号が印加される。

同じく、駆動トランスＤＴ５の一次巻線ＤＴ５−１とバランサトランスＣＴ５の一次巻線ＣＴ５−１が直列に接続され、その両端が、スイッチング回路４の１対の出力端子間に接続される。

また、駆動トランスＤＴ１乃至ＤＴ５の二次巻線ＤＴ１−２乃至ＤＴ５−２には高周波駆動電圧が発生され、それぞれ接続された放電灯を駆動することになるが、これらの接続は一般的であり、図では省略されている。

帰還トランスＦＢＴの二次巻線ＦＢＴ−２の一方の端子には、ダイオード５のアノードが接続され、ダイオード５のカソードは、直列に接続された２つの抵抗６、７を介して接地される。２つの抵抗６、７の接続中点と接地間には整流用のコンデンサ８が接続される。また、二次巻線ＦＢＴ−２の他方の端子は接地される。以上の構成により、２つの抵抗６、７の接続中点には、５つのバランサトランスＣＴ１乃至ＣＴ５の二次巻線ＣＴ１−２乃至ＣＴ５−２及び帰還トランスＦＢＴの一次巻線ＦＢＴ−１との直列接続回路に流れる高周波駆動信号に比例した電圧が得られる。この電圧は、制御回路３のＩＦ／Ｂ端子に与えられる。

したがって、制御回路３は、このＩＦ／Ｂ端子に与えられる電圧に従って、内部に備える発振回路の発振周波数やパルス信号の周期を制御する。これにより、５つのバランサトランスＣＴ１乃至ＣＴ５の二次巻線ＣＴ１−２乃至ＣＴ５−２及び帰還トランスＦＢＴの一次巻線ＦＢＴ−１との直列接続回路に流れる高周波駆動信号の電流値が一定となるように制御される。これにより、駆動トランスＤＴ１乃至ＤＴ５の二次巻線ＤＴ１−２乃至ＤＴ５−２に接続される放電灯は一定の輝度で点灯動作することになる。

尚、本実施形態２においても、この帰還トランスＦＢＴを使用する帰還回路は、駆動トランスＤＴ１乃至ＤＴ５の二次巻線ＤＴ１−２乃至ＤＴ５−２に接続されるいずれか１本の放電灯に流れる電流を検出してもよい。その場合には、帰還トランスＦＢＴは不要となる。

本実施形態２においては、バランサトランスＣＴ２の二次巻線ＣＴ２−２とバランサトランスＣＴ３の二次巻線ＣＴ３−２の接続中点が、コンデンサ２０及び抵抗２２の直列回路を介して接地される。また、コンデンサ２０及び抵抗２２の接続中点は、ダイオード２５のアノードに接続される。

同様に、バランサトランスＣＴ３の二次巻線ＣＴ３−２とバランサトランスＣＴ４の二次巻線ＣＴ４−２の接続中点が、コンデンサ２１及び抵抗２３の直列回路を介して接地される。また、コンデンサ２１及び抵抗２３の接続中点は、ダイオード２４のアノードに接続される。

ダイオード２５のカソードは、抵抗２６及びコンデンサ２７を介して接地され、また、抵抗２６及びコンデンサ２７の接続中点は、コンパレータ回路２９の−入力端子に供給される。コンパレータ回路２９の＋入力端子には、基準電圧（Ｖｒｅｆ）２８が印加されている。また、ダイオード２４のカソードは、ダイオード２５のカソードに共通に接続されている。

コンパレータ回路２９の出力は、先の２つの抵抗６、７の接続中点からえられた電圧に合成され、制御回路３のＩＦ／Ｂ端子に与えられる。図２に示す実施形態２に係るインバータ回路にあっては、正常に動作するときには、ダイオード２４、２５のカソードの接続中点は所定の電位となっている。しかしながら、いずれかの放電灯が破損、寿命、接続不良などになると、ダイオード２４、２５のカソードの接続中点は、正常動作時の所定の電位から大きく外れ、それがコンパレータ回路２９で検出されて、制御回路３のＩＦ／Ｂ端子にあたえられることになる。

したがって、いずれかの放電灯が破損、寿命、接続不良などにより、コンパレータ回路２９の−入力端子に供給される電圧が高くなり、基準電圧（Ｖｒｅｆ）を越えると、コンパレータ回路２９の出力が接地電位となり、異常動作が検出されることになる。制御回路３のＩＦ／Ｂ端子が接地電位になると、制御回路３は動作を停止するように構成されている。

本発明の実施形態２に係るインバータ回路においても、複数の駆動トランスを使用し、複数の放電灯の点灯制御をしているにもかかわらず、１つのコンパレータ回路で、異常動作の検出を行うことができる。尚、駆動トランスは３個以上使用するのであれば、本実施形態２を適用できる。

図１及び図２に示したインバータ回路は、本発明の実施例にすぎず、本発明の精神を逸脱しない範囲において、各種の変形が可能である。

本発明の実施形態１に係る、偶数個の駆動トランスを使用したインバータ回路の回路図である。本発明の実施形態２に係る、奇数個の駆動トランスを使用したインバータ回路の回路図である。

符号の説明

１、２端子
３制御回路
４スイッチング回路
５、１１、２４、２５ダイオード
ＤＴ１〜ＤＴ５駆動トランス
ＤＴ１−１〜ＤＴ５−１駆動トランスの一次巻線
ＤＴ１−２〜ＤＴ５−２駆動トランスの二次巻線
ＣＴ１〜ＣＴ５バランサトランス
ＣＴ１−１〜ＣＴ５−１バランサトランスの一次巻線
ＣＴ１−２〜ＣＴ５−２バランサトランスの二次巻線
ＦＢＴ帰還トランス
ＦＢＴ−１帰還トランスの一次巻線
ＦＢＴ−２帰還トランスの二次巻線
１４、２９コンパレータ回路
１５、２８基準電圧（Ｖｒｅｆ）

Claims

夫々の一次巻線が直列に接続された駆動トランスとバランサトランスの組を複数組設け、複数組の前記直列に接続された一次巻線の両端をスイッチング回路の出力端子間に並列に接続すると共に、前記バランサトランスの全ての二次巻線を直列に接続し、前記スイッチング回路の前記出力端子間に接続して構成される複数の放電灯を駆動するインバータ回路において、
直列に接続された前記バランサトランスの二次巻線のいずれかの接続中点の電圧を検出する電圧検出回路と、
前記電圧検出回路の出力を基準電圧と比較する電圧比較回路と、を備え、
前記接続中点の電圧が前記基準電圧を越えたとき、前記電圧比較回路の出力に異常動作を表す信号を得る、ことを特徴とするインバータ回路。
前記電圧比較回路はコンパレータ回路を備え、
前記バランサトランスの二次巻線のいずれかの接続中点の電圧を前記コンパレータ回路の反転入力端子に接続し、
前記基準電圧を前記コンパレータ回路の非反転入力端子に接続する、ことを特徴とする請求項１に記載のインバータ回路。
スイッチング回路と、
二次巻線に接続された放電灯を駆動する駆動トランスの一次巻線と、バランサトランスの一次巻線を直列に接続したｎ個（ｎは２以上の整数）の直列回路と、
前記ｎ個の直列回路に使用されるｎ個の前記バランサトランスの二次巻線の全てを直列に接続した二次巻線直列回路と、
直列に接続された前記バランサトランスの二次巻線のいずれかの接続中点の電圧と基準電圧とを比較する電圧比較回路と、
前記電圧比較回路により前記接続中点の電圧が前記基準電圧よりも高くなったと検出されると、前記スイッチング回路へのスイッチングパルスの供給を停止する制御回路と、を備え、
前記ｎ個の直列回路と、前記二次巻線直列回路とを、それぞれ前記スイッチング回路の出力端子間に並列に接続した、ことを特徴とするインバータ回路。