JP4596247B2 - データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム - Google Patents
データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム Download PDFInfo
- Publication number
- JP4596247B2 JP4596247B2 JP2005024359A JP2005024359A JP4596247B2 JP 4596247 B2 JP4596247 B2 JP 4596247B2 JP 2005024359 A JP2005024359 A JP 2005024359A JP 2005024359 A JP2005024359 A JP 2005024359A JP 4596247 B2 JP4596247 B2 JP 4596247B2
- Authority
- JP
- Japan
- Prior art keywords
- general
- purpose processor
- memory
- data processing
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
図1において、1は全体としてネットワークNTを介して配信される楽曲コンテンツを再生可能なコンテンツ再生装置を示し、ホストCPU(Central Processing Unit)2、ROM(Read Only Memory)3、RAM(Random Access Memory)4、ハードディスクドライブ5、及び操作部6(以下、これらをホスト側とも呼ぶ)が、ホストバスHBに接続されると共に、ネットワークインタフェース部7、及びセキュリティ処理モジュール8(後述する)がPCIバスPBに接続され、さらにホストバスHBとPCIバスPBとがホスト−PCIブリッジ9を介して接続されている。また、セキュリティ処理モジュール8には、音声処理部10を介してスピーカSPが接続されている。
まず、セキュリティ処理モジュール8の内部構成について、図2を用いて説明する。セキュリティ処理モジュール8は、汎用プロセッサ8Aと、汎用プロセッサ8Aの外部メモリ(以下、これをプロセッサ外メモリとも呼ぶ)PMeと、汎用プロセッサ8AのLocalバスLBとモジュール外のPCIバスPBとを中継するPCI−Localブリッジ8Bと、不揮発性メモリEMとを有しており、このうち汎用プロセッサ8A、プロセッサ外メモリPMe、及び不揮発性メモリEMには、既存の汎用DSP(Digital Signal Processor)及び汎用メモリが用いられているのに対し、PCI−Localブリッジ8Bには、コンテンツ再生装置1専用のデバイスが用いられている。
さらにこのセキュリティ処理モジュール8では、PCI−Localブリッジ8Bにより、汎用プロセッサ8Aのアドレス空間の各領域に対して、その領域に格納される情報の用途に応じたアクセス制限がかけられている。
セキュリティ処理モジュール8は、上述のような種々のセキュリティ対策が講じられた上で、さらに、以下のような、物理的構造を有している。
以上の構成においてセキュリティ処理モジュール8では、暗号化されたセキュリティファームを復号するためのセキュリティファームキーと、このセキュリティファームキーを用いて暗号化されたセキュリティファームを復号して実行するFirmwareLoaderとを、PCI−Localブリッジ8Bのブリッジ内メモリBMに格納しておき、モジュール外から供給されるFirmwareLoader起動コマンドに応じて、PCI−Localブリッジ8Bが汎用プロセッサ8AにFirmwareLoaderを実行させる。
なお上述の実施の形態においては、コンテンツの不正利用を防止するためのセキュリティ処理を実行するセキュリティ処理モジュール8に本発明を適用する場合について述べたが、本発明はこれに限らず、例えば、個人情報、暗号データ、ネットワーク認証データ、及び接続機器認証データなどのような外部から隠蔽したい秘密情報を処理するモジュールに適用することができ、この場合も、コストを抑えてセキュリティを向上させたモジュールを実現することができる。また、このようなモジュールに本発明を適用することができるので、セキュリティ処理モジュール8を有するコンテンツ再生装置1に限らず、例えば、ICカード、携帯電話機、及び防犯装置などのような、種々のセキュリティ処理を行う装置に適用することができる。
Claims (16)
- メモリに書き込まれたプログラムを実行する汎用プロセッサと、
外部のバスと上記汎用プロセッサのバスとをブリッジして上記汎用プロセッサと外部とを中継する中継回路と
を具え、
上記中継回路は、
外部からのアクセスが禁止され暗号化ファームウェアを復号するための鍵情報及び当該鍵情報を用いて当該暗号化ファームウェアを復号するための復号プログラムを記憶する記憶部を内蔵し、外部から供給される第1の復号プログラム実行命令に応じて、当該記憶部に記憶されている鍵情報と復号プログラムとを読み出して上記メモリに書き込み、続いて上記汎用プロセッサに対して第1の復号プログラム実行命令に応じた第2の復号プログラム実行命令を出力し、
上記汎用プロセッサは、
上記第2の復号プログラム実行命令に応じて、上記メモリに書き込まれた復号プログラムを実行することにより、上記中継回路を介して外部から供給される上記暗号化ファームウェアを、上記メモリに書き込まれた鍵情報を用いて復号して実行する
データ処理回路。 - 上記メモリは、
上記汎用プロセッサに内蔵された内蔵メモリと、上記汎用プロセッサの外部に設けられた外部メモリとでなり、
上記鍵情報は、
上記内蔵メモリに書き込まれ、
上記復号プログラムは、
上記外部メモリに書き込まれる
請求項1に記載のデータ処理回路。 - 上記中継回路は、
外部からの上記メモリに対するアクセスを制限する
請求項1に記載のデータ処理回路。 - 上記メモリは、
複数の領域に分割され、
上記中継回路は、
上記メモリの各領域に格納されるデータの用途に応じて、それぞれの領域に対するアクセスを個別に制限する
請求項3に記載のデータ処理回路。 - 上記汎用プロセッサ、上記中継回路及び上記外部メモリは、
ボール・グリッド・アレイによりパッケージ化されて、所定の基板上に配置される
請求項2に記載のデータ処理回路。 - 上記汎用プロセッサは、
デバッグ用端子が上記基板で隠れる位置に設けられている
請求項5に記載のデータ処理回路。 - 制御部と、
メモリに書き込まれたプログラムを実行する汎用プロセッサと、
上記制御部のバスと上記汎用プロセッサのバスとをブリッジして上記汎用プロセッサと上記制御部とを中継する中継回路と
を具え、
上記中継回路は、
外部からのアクセスが禁止され暗号化ファームウェアを復号するための鍵情報及び当該鍵情報を用いて当該暗号化ファームウェアを復号するための復号プログラムを記憶する記憶部を内蔵し、上記制御部から供給される第1の復号プログラム実行命令に応じて、当該記憶部に記憶されている鍵情報と復号プログラムとを読み出して上記メモリに書き込み、続いて上記汎用プロセッサに対して第1の復号プログラム実行命令に応じた第2の復号プログラム実行命令を出力し、
上記汎用プロセッサは、
上記第2の復号プログラム実行命令に応じて、上記メモリに書き込まれた復号プログラムを実行することにより、上記中継回路を介して外部から供給される上記暗号化ファームウェアを、上記メモリに書き込まれた鍵情報を用いて復号して実行する
データ処理装置。 - 外部からのアクセスが禁止され暗号化ファームウェアを復号するための鍵情報及び当該鍵情報を用いて当該暗号化ファームウェアを復号するための復号プログラムを記憶する記憶部を内蔵し、外部のバスと汎用プロセッサのバスとをブリッジして当該汎用プロセッサと外部とを中継する中継回路が、外部から供給される第1の復号プログラム実行命令に応じて、当該記憶部に記憶されている鍵情報と復号プログラムとを読み出して上記汎用プロセッサがアクセスするメモリに書き込む復号プログラム書込ステップと、
上記復号プログラム書込ステップで上記鍵情報と上記復号プログラムとを書き込んだ後、上記中継回路が、上記第1の復号プログラム実行命令に応じた第2の復号プログラム実行命令を上記汎用プロセッサに出力して当該汎用プロセッサに上記メモリに書き込んだ復号プログラムを実行させることにより、当該中継回路を介して外部から供給される上記暗号化ファームウェアを、上記汎用プロセッサ上で上記メモリに書き込んだ鍵情報を用いて復号して実行させる復号プログラム実行ステップと
を具えるデータ処理方法。 - 上記メモリは、
上記汎用プロセッサに内蔵された内蔵メモリと、上記汎用プロセッサの外部に設けられた外部メモリとでなり、
上記鍵情報は、
上記内蔵メモリに書き込まれ、
上記復号プログラムは、
上記外部メモリに書き込まれる
請求項8に記載のデータ処理方法。 - 上記中継回路は、
外部からの上記メモリに対するアクセスを制限する
請求項8に記載のデータ処理方法。 - 上記メモリは、
複数の領域に分割され、
上記中継回路は、
上記メモリの各領域に格納されるデータの用途に応じて、それぞれの領域に対するアクセスを個別に制限する
請求項10に記載のデータ処理方法。 - 上記汎用プロセッサ、上記中継回路及び上記外部メモリは、
ボール・グリッド・アレイによりパッケージ化されて、所定の基板上に配置される
請求項9に記載のデータ処理方法。 - 上記汎用プロセッサは、
デバッグ用端子が上記基板で隠れる位置に設けられている
請求項12に記載のデータ処理方法。 - 制御部が、メモリに書き込まれたプログラムを実行する汎用プロセッサと、外部からのアクセスが禁止され暗号化ファームウェアを復号するための鍵情報及び当該鍵情報を用いて当該暗号化ファームウェアを復号するための復号プログラムを記憶する記憶部を内蔵し、外部のバスと汎用プロセッサのバスとをブリッジして当該汎用プロセッサと外部とを中継する中継回路とを有するデータ処理回路に、上記鍵情報及び上記復号プログラムを上記中継回路の記憶部から読み出させて上記メモリに書き込ませ、続いて上記メモリに書き込ませた上記復号プログラムを上記汎用プロセッサに実行させることにより、上記データ処理回路に供給される上記暗号化ファームウェアを、上記汎用プロセッサ上で上記メモリに書き込んだ鍵情報を用いて復号して実行させるための復号プログラム実行命令を供給する命令供給ステップ
を具えるデータ処理制御方法。 - 汎用プロセッサと中継回路とを有するデータ処理回路に対し、
外部からのアクセスが禁止され暗号化ファームウェアを復号するための鍵情報及び当該鍵情報を用いて当該暗号化ファームウェアを復号するための復号プログラムを記憶する記憶部を内蔵し、外部のバスと汎用プロセッサのバスとをブリッジして当該汎用プロセッサと外部とを中継する上記中継回路が、外部から供給される第1の復号プログラム実行命令に応じて、当該記憶部に記憶されている鍵情報と復号プログラムとを読み出して上記汎用プロセッサがアクセスするメモリに書き込む復号プログラム書込ステップと、
上記復号プログラム書込ステップで上記鍵情報と上記復号プログラムとを書き込んだ後、上記中継回路が、上記第1の復号プログラム実行命令に応じた第2の復号プログラム実行命令を上記汎用プロセッサに出力して当該汎用プロセッサに上記メモリに書き込んだ復号プログラムを実行させることにより、当該中継回路を介して外部から供給される上記暗号化ファームウェアを、上記汎用プロセッサ上で上記メモリに書き込んだ鍵情報を用いて復号して実行させる復号プログラム実行ステップと
を実行させるためのデータ処理プログラム。 - 制御部とデータ処理回路とを有するデータ処理装置に対し、
上記制御部が、メモリに書き込まれたプログラムを実行する汎用プロセッサと、外部からのアクセスが禁止され暗号化ファームウェアを復号するための鍵情報及び当該鍵情報を用いて当該暗号化ファームウェアを復号するための復号プログラムを記憶する記憶部を内蔵し、外部のバスと汎用プロセッサのバスとをブリッジして当該汎用プロセッサと外部とを中継する中継回路とを有する上記データ処理回路に、上記鍵情報及び上記復号プログラムを上記中継回路の記憶部から読み出させて上記メモリに書き込ませ、続いて上記メモリに書き込ませた上記復号プログラムを上記汎用プロセッサに実行させることにより、上記データ処理回路に供給される上記暗号化ファームウェアを、上記汎用プロセッサ上で上記メモリに書き込んだ鍵情報を用いて復号して実行させるための復号プログラム実行命令を供給する命令供給ステップ
を実行させるためのデータ処理制御プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005024359A JP4596247B2 (ja) | 2005-01-31 | 2005-01-31 | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005024359A JP4596247B2 (ja) | 2005-01-31 | 2005-01-31 | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006209691A JP2006209691A (ja) | 2006-08-10 |
| JP4596247B2 true JP4596247B2 (ja) | 2010-12-08 |
Family
ID=36966436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005024359A Expired - Fee Related JP4596247B2 (ja) | 2005-01-31 | 2005-01-31 | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4596247B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8181038B2 (en) * | 2007-04-11 | 2012-05-15 | Cyberlink Corp. | Systems and methods for executing encrypted programs |
| US8904190B2 (en) * | 2010-10-20 | 2014-12-02 | Advanced Micro Devices, Inc. | Method and apparatus including architecture for protecting sensitive code and data |
| TWI775061B (zh) * | 2020-03-30 | 2022-08-21 | 尚承科技股份有限公司 | 軟韌體或資料保護系統及保護方法 |
| CN114697064B (zh) * | 2020-12-31 | 2024-05-03 | 宸芯科技股份有限公司 | 一种多数据模块之间的数据安全交互方法及安全芯片 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000322254A (ja) * | 1999-05-07 | 2000-11-24 | Sega Enterp Ltd | 電子装置及びセキュリティチェック方法 |
| JP3544168B2 (ja) * | 2000-04-25 | 2004-07-21 | 松下電器産業株式会社 | 電子装置及びその製造方法 |
| DE60228027D1 (de) * | 2001-07-06 | 2008-09-18 | Texas Instruments Inc | Sicherer Bootloader zum Sichern digitaler Geräte |
| US8838950B2 (en) * | 2003-06-23 | 2014-09-16 | International Business Machines Corporation | Security architecture for system on chip |
-
2005
- 2005-01-31 JP JP2005024359A patent/JP4596247B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006209691A (ja) | 2006-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7228436B2 (en) | Semiconductor integrated circuit device, program delivery method, and program delivery system | |
| JP3389186B2 (ja) | 半導体メモリカード及び読み出し装置 | |
| CN100357849C (zh) | 有加密部分或外部接口的半导体器件及内容再生方法 | |
| JP5275432B2 (ja) | ストレージメディア、ホスト装置、メモリ装置、及びシステム | |
| US20100293392A1 (en) | Semiconductor device having secure memory controller | |
| JP2003233795A (ja) | 半導体メモリカード及び読み出し装置 | |
| KR20070117454A (ko) | 메모리 시스템 | |
| JP4596247B2 (ja) | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム | |
| JP5005477B2 (ja) | 不揮発性記憶装置 | |
| JP4600750B2 (ja) | データ処理回路、データ処理装置、データ処理方法、データ処理制御方法、データ処理プログラム及びデータ処理制御プログラム | |
| JP2001077805A (ja) | セキュリティ装置、メモリ装置、データ処理装置および方法 | |
| US8397081B2 (en) | Device and method for securing software | |
| RU2251752C2 (ru) | Карта полупроводниковой памяти и устройство считывания данных | |
| KR20080088911A (ko) | 메모리의 배드정보를 암호화키로 사용하는 데이터저장카드, 연결장치 및 그 방법 | |
| JP2002140172A (ja) | ストレージおよびその制御方法 | |
| KR100811157B1 (ko) | 전자음반 장치 및 이를 위한 기록매체 | |
| KR100811153B1 (ko) | 전자음반 장치 및 이를 위한 기록매체 | |
| JP4865839B2 (ja) | 半導体集積回路装置 | |
| JP2000357217A (ja) | メモリ装置、データ処理装置およびデータ処理システム | |
| KR20070100187A (ko) | 전자음반 장치 제어방법 | |
| KR20070100188A (ko) | 전자음반 장치 제어방법 | |
| KR20080032786A (ko) | D r m이 적용된 컨텐츠를 안전하게 저장 및 사용하기 위한포터블 저장매체 | |
| KR20070099861A (ko) | 전자음반 장치 및 이를 위한 기록매체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100826 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |