JP4599285B2 - 電界効果トランジスタ、集積回路、及びメモリ - Google Patents

Description

本発明は、電界効果トランジスタ、集積回路、及びメモリに係り、特に強磁性体を用いた電界効果トランジスタ、集積回路、及びメモリに関する。

電界効果トランジスタは1960年代に発明されて以来、飛躍的な性能の向上を遂げ、現在ではプロセッサやメモリーなどのLSIにとって最も重要なデバイスとなっている。その特徴は、フォトリソグラフィーにより大量生産が可能であり、プロセスの微細化により高集積化が可能である等の優れた性質を有する点であり、学術的・産業的に著しい進化を遂げてきた。

特に、半導体プロセスの微細化における技術発展は激しく、プロセスルールはまもなく45 nm世代を迎えようとしている。しかしながら、この微細化に伴ってデバイスの物理長は著しく小さくなってきている。特に、ゲート絶縁膜の物理膜厚が薄くなりすぎる結果、ゲート-ソース電極間やゲート-ドレイン電極間のトンネル電流、いわゆるゲート・リーク電流が増大するとの深刻な問題を抱えている。このゲート・リーク電流は、130 nm世代や90 nm世代のLSIでは無視できるが、65 nm世代以降では何らかの対策を講じなければ、サブスレッショルド・リーク電流と同等以上の消費電力の増大を引き起こす（例えば、非特許文献１参照）。

現在、ゲート・リーク電流の低減について、大きく分けて２つの方法が考えられている。1つはLSIの内部回路の電源電圧を制御する手法、もう１つは現行のＳｉＯ_２よりも比誘電率が高い材料をゲート絶縁膜に用いる手法である。しかしながら、さらに低消費電力のトランジスタを作製するためには、前記の方法に加えてさらにリーク電流を低減することのできる手法が必要である。

また、近年では、電界効果トランジスタの一つの種類として、スピンを伝導に用いるスピン電界効果トランジスタが提案されている。これは、ソース電極またはドレイン電極に磁化を有する材質を用い、一方の磁化方向を可変にすることにより相互コンダクタンスを制御できるトランジスタであり、次世代のトランジスタとして期待されている（例えば、非特許文献２参照）。このスピン電界効果トランジスタを実用化する際にも、前述の電界効果トランジスタと同様のゲート・リーク電流問題が生じるため、何らかの対策が必要である。
ITRS 2003（INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS 2003 EDITION, introduction p.11） S. Sugahara and M. Tanaka, Appl. Phys. Lett. 84(2004)2307

以上説明したように、半導体プロセスが今後65 nm世代、45 nm世代とさらに微細化が進むに従い、電界効果トランジスタのゲート・リーク電流は急激に増大し、消費電力の増加を引き起こす。また、近年提案されているスピン電界効果トランジスタにおいても、同様のゲート・リーク電流の問題が生じる。

本発明はかかる実情に鑑みてなされたものであり、微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現することを目的とする。

上述した課題を解決するために、本発明の電界効果トランジスタは、磁化方向が
第１方向に固定された第１強磁性体電極と、磁化方向が前記第１方向と実質的に同じ方向
に固定された第２強磁性体電極と、前記第１強磁性体電極と前記第２強磁性体電極との間
のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第１方向
と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特
徴とする。

また、上述した本発明の電界効果トランジスタを備える集積回路を提供する。

また、上述した本発明の電界効果トランジスタと記憶素子とをメモリセルに備えるメモリを提供する。

以上の本発明において、以下の構成を備えることが好ましい。

（１）前記第１強磁性体電極と前記チャネルとの間及び前記第２強磁性体電極と前記チ
ャネルとの間の少なくとも一方に設けられたトンネルバリア層を備えること。

（２）前記第１方向は、前記第１強磁性体電極と前記第２強磁性体電極とを結ぶ方向に
実質的に垂直な方向であること。

（３）前記第１方向は、前記第１強磁性体電極と前記第２強磁性体電極とを結ぶ方向に実質的に平行な方向であること。

（４）前記ゲート電極は、前記ゲート絶縁層上に設けられた第１の強磁性体層と、この
第１の強磁性体層上に設けられた非磁性層と、この非磁性層上に設けられた第２の強磁性
体層とを備え、前記第１の強磁性体層の磁化方向が前記第１方向と実質的に反対の方向に
固定され、前記第２の強磁性体層の磁化方向が前記第１方向と実質的に同じ方向に固定さ
れていること。

（５）前記第１強磁性体電極、前記第２強磁性体電極、及び前記強磁性体層のうち少な
くとも一つの上に反強磁性層を備えること。

本発明によれば、微細化が進んだ場合でもゲート・リーク電流の低減を図ることのできる電界効果トランジスタを実現することが可能である。

以下、本発明の実施形態について図面を参照しつつ具体的に説明する。

（第１の実施形態）
本実施形態は、ソース電極、ドレイン電極、ゲート電極のそれぞれの磁化方向が固定された電界効果トランジスタに関するものである。図１は、本実施形態に係る電界効果トランジスタの構造を示す断面図である。

図１（ａ）に示すように、ｎ型シリコン基板１の表面にソース電極３とドレイン電極４が埋め込み形成されている。ソース電極３とドレイン電極４はそれぞれ強磁性材料からなり、ソース電極３の磁化とドレイン電極４の磁化は互いに実質的に同じ方向（略平行な方向）に向いている。これらの磁化は、ソース電極３とドレイン電極４とを結ぶ方向（チャネル長さ方向）に実質的に垂直な方向を向いている。ソース電極３とドレイン電極４の間はチャネル領域２となるが、このチャネル領域２上にゲート絶縁膜５が形成されており、さらにゲート絶縁膜５上にはゲート電極６が形成されている。ゲート電極６も強磁性材料からなり、ゲート電極６の磁化はソース電極３やドレイン電極４の磁化に対して実質的に逆方向（略反平行な方向）に向いている。

この構造の電界効果トランジスタによれば、ソース電極３の磁化方向がゲート電極６の磁化方向と実質的に逆方向となっているので、ソース電極３とゲート電極６との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。すなわち、ソース電極３とゲート電極６間のリーク電流は、MTJ（Magnetic Tunnel Junction、磁気トンネル接合）における磁化が略反平行状態のトンネル電流によって規定される。一般に、この相対的な磁化方向が略反平行の場合におけるトンネル電流は、磁化方向が略平行な場合や磁化を付与しない場合に比べて少なくなる。このため、ソース電極３とゲート電極６との間のリーク電流を低減することが可能である。

このことは、ドレイン電極４とゲート電極６との間のリーク電流についても当てはまり、ドレイン電極４の磁化方向がゲート電極６の磁化方向と実質的に逆方向となっているので、ドレイン電極４とゲート電極６間にリーク電流が流れにくくなる。

また、ソース電極３とゲート電極６間およびドレイン電極４とゲート電極６間には、チャネルを介したリーク電流も生じ得る。しかしながら、上記したようにソース電極３とゲート電極６間およびドレイン電極４とゲート電極６間の相対的な磁化方向を略反平行にとっておけば、磁気抵抗効果によりこのリーク電流も低減することが可能である。

次に、図１（ａ）に示す電界効果トランジスタの製造方法について説明する。まず、ｎ型シリコン基板１の表面にゲート絶縁膜５およびゲート電極６を形成する。次に、ｎ型シリコン基板１においてソース電極３およびドレイン電極４が埋め込まれる部分をエッチングにより除去して凹部を形成する。次に、この凹部内に強磁性体膜を埋め込んで、ソース電極３およびドレイン電極４を形成する。さらに、ソース電極３、ドレイン電極４、ゲート電極６それぞれに対して磁化を付与する工程を行う。この工程は、一様磁場中にてアニールを行うプロセスを採用する。例えば、1Tの磁場中で300℃２時間のアニールを行えばよい。室温まで温度を下げた後に磁場を掃引すると、ソース電極・ドレイン電極とゲート電極の形状磁気異方性の違いにより、図１（a）に示す磁化配置を実現することができる。したがって、本製造方法においてはソース電極・ドレイン電極とゲート電極との形状が互いに異なるような設計が必要である。

図１（ｂ）は、本実施形態における変形例を示す図であり、ゲート絶縁膜１５上に設けられるゲート電極を、強磁性体層１６、非磁性体層１７、強磁性体層１８で構成する電界効果トランジスタの構造を示す。強磁性体層１８の膜厚は強磁性体層１６の膜厚よりも厚くなっており、強磁性体層１６と強磁性体層１８との間には反強磁性結合が生じている。強磁性体層１８の磁化方向はソース電極３の磁化とドレイン電極４の磁化に対して実質的に同じ方向であり、磁性体層１６の磁化方向はソース電極３の磁化とドレイン電極４の磁化に対して実質的に逆方向である。図１（ｂ）の電界効果トランジスタにおいても、ソース電極３およびドレイン電極４の各々の磁化方向がゲート電極の強磁性体層１６の磁化方向に対して実質的に逆方向となっているので、ソース電極３およびドレイン電極４とゲート電極６との間のリーク電流を低減することが可能である。

次に、図１（ｂ）に示す電界効果トランジスタの製造方法について説明する。まず、ｎ型シリコン基板１の表面にゲート絶縁膜１５、および強磁性体層１６、非磁性体層１７、強磁性体層１８からなるゲート電極を形成する。次に、ｎ型シリコン基板１においてソース電極３およびドレイン電極４が埋め込まれる部分をエッチングにより除去して凹部を形成する。次に、この凹部内に強磁性体膜を埋め込んで、ソース電極３およびドレイン電極４を形成する。さらに、ソース電極３、ドレイン電極４、ゲート電極それぞれに対して一様磁場中にてアニールを施すことにより、これらに磁化を付与する工程を行う。一様磁場中でアニールを行い、その後室温に戻すことにより、ソース電極３、ドレイン電極４、膜厚が厚い強磁性体層１８の各々の磁化は互いに実質的に同じ方向を向くようになる。さらに、強磁性体層１６と強磁性体層１８間の反強磁性結合により、強磁性体層１６の磁化方向はソース電極３、ドレイン電極４それぞれの磁化方向に対して実質的に逆方向となり、図１（ｂ）の電界効果トランジスタを作製することができる。

（第２の実施形態）
図２は本実施形態に係る電界効果トランジスタの構造を示す断面図である。図１と同一部分には同一符号を付して示す。本実施形態の電界効果トランジスタが第１の実施形態の電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極それぞれの磁化の向きである。

すなわち、図２（ａ）に示す電界効果トランジスタでは、ソース電極１３、ドレイン電極１４それぞれの磁化の向きは、ソース電極１３とドレイン電極１４とを結ぶ方向に実質的に平行な方向を向いている。ゲート絶縁膜２５上に設けられたゲート電極２６の磁化方向は、ソース電極１３、ドレイン電極１４それぞれの磁化方向に対して実質的に逆向きである。

また、図２（ｂ）に示す電界効果トランジスタにおいても、図２（ａ）と同様であり、ゲート絶縁膜２７上に強磁性体層２８、非磁性体層２９、強磁性体層３０が積層して構成されたゲート電極において、強磁性体層２８と強磁性体層３０それぞれの磁化方向は、ソース電極１３とドレイン電極１４とを結ぶ方向に実質的に平行な方向を向いている。強磁性体層２８と強磁性体層３０間には反強磁性結合が存在し、強磁性体層２８の磁化方向はソース電極１３とドレイン電極１４それぞれの磁化方向に対して実質的に逆向きである。

図２（ａ）、（ｂ）の電界効果トランジスタにおいても、第１の実施形態と同様にソース電極とゲート電極間のリーク電流、およびドレイン電極とゲート電極間のリーク電流を低減することが可能である。

（第３の実施形態）
図３は本実施形態に係る電界効果トランジスタの構造を示す断面図である。図１と同一部分には同一符号を付して示す。本実施形態の電界効果トランジスタが第１の実施形態の電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極それぞれに反強磁性層が設けられていることである。

図３（ａ）に示すように、ソース電極３、ドレイン電極４、ゲート電極６それぞれの上には、反強磁性層３１、反強磁性層３２、反強磁性層３３がそれぞれ形成されている。これらの反強磁性層３１、３２、３３により、ソース電極３、ドレイン電極４、ゲート電極６それぞれの磁化安定性を得ることができる。

次に、図３（ａ）に示す電界効果トランジスタの製造方法について説明する。第１の実施形態と同様に、ゲート絶縁膜５、ゲート電極６、ソース電極３、およびドレイン電極４を形成した後、ソース電極３およびドレイン電極４上に反強磁性層３１および反強磁性層３２を、ゲート電極６上に反強磁性層３３を形成する。反強磁性層３１と反強磁性層３２とは同じ材料から構成され、反強磁性層３３はこれらの反強磁性層３１、３２のネール温度（Ｔ_１）とは異なるネール温度を有する材料（Ｔ_２）から構成される。

次に、ソース電極３、ドレイン電極４、ゲート電極６それぞれに対して一様磁場中にてアニールを行うことにより、これらに磁化を付与する工程を行う。例えば、Ｔ_１のネール温度がＴ_２のネール温度よりも高い場合、反強磁性層Ｔ_１のネール温度以上で一様磁場中においてアニールを行った後にＴ_２のネール温度付近に降温し、磁場方向を１８０度回転してアニールを行い室温に戻せばよい。また、Ｔ_２のネール温度がＴ_１のネール温度よりも高い場合、反強磁性層Ｔ_２のネール温度以上で一様磁場中においてアニールを行った後にＴ_１のネール温度付近に降温し、磁場方向を１８０度回転してアニールを行い室温に戻せばよい。以上のアニール工程により、図３（ａ）の電界効果トランジスタを作製することができる。

また、図３（ｂ）に示す電界効果トランジスタにおいても、図３（ａ）と同様であり、ソース電極３、ドレイン電極４、ゲート電極の強磁性体層１８それぞれの上には、反強磁性層３１、反強磁性層３２、反強磁性層３３がそれぞれ形成されている。これらの反強磁性層３１、３２、３３により、ソース電極３、ドレイン電極４、ゲート電極（強磁性体層１６、１８）それぞれの磁化安定性を得ることができる。なお、図３（ｂ）の場合、反強磁性層３１、反強磁性層３２、反強磁性層３３を同じ材料から構成することも可能である。

図３（ｂ）に示す電界効果トランジスタの製造方法は、図３（ａ）の電界効果トランジスタの製造方法とは異なり、第１の実施形態における図１（ｂ）の電界効果トランジスタの製造方法を採用することができ、図３（ａ）の場合よりもより簡便に製造することが可能である。

（第４の実施形態）
本実施形態は、ソース電極、ゲート電極のそれぞれの磁化方向が固定され、ソース電極またはドレイン電極のいずれかの磁化方向が可変となっているスピン電界効果トランジスタに関するものである。図４、図５は、本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。

まず、図４（ａ）に示すように、ｎ型シリコン基板１の表面にソース電極４３とドレイン電極４４が埋め込み形成されている。ソース電極４３とドレイン電極４４はそれぞれ強磁性材料からなり、ソース電極４３の磁化は、ソース電極４３とドレイン電極４４とを結ぶ方向に実質的に垂直な方向に固定されており、ドレイン電極４４の磁化は可変となっている。ドレイン電極４４の磁化は、ソース電極４３の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。ソース電極４３とドレイン電極４４の間はチャネル領域２となるが、このチャネル領域２上にゲート絶縁膜５が形成されており、さらにゲート絶縁膜５上にはゲート電極６が形成されている。ゲート電極６も強磁性材料からなり、ゲート電極６の磁化はソース電極４３の磁化に対して実質的に逆方向に向いている。

また、図５（ａ）のスピン電界効果トランジスタの場合は、図４（ａ）の場合とは逆にドレイン電極５４の磁化は、ソース電極５３とドレイン電極５４とを結ぶ方向に実質的に垂直な方向に固定されており、ソース電極５３の磁化は可変となっている。ソース電極５３の磁化は、ドレイン電極５４の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。

次に、本実施形態に係るスピン電界効果トランジスタの動作機構について説明する。図４（ａ）に示したスピン電界効果トランジスタでは、ドレイン電極４４の磁化が可変となっており、この磁化方向によってチャネル領域２に流れる電流を制御可能である。すなわち、ゲート電極６にしきい値電圧以上の電圧が印加されたとき、ドレイン電極４４の磁化方向がソース電極４３の磁化と逆向きの場合には、ソース電極４３とドレイン電極４４との間の抵抗がトンネル磁気抵抗効果により高くなってチャネル領域２には電流がほとんど流れない。一方、その逆にドレイン電極４４の磁化方向がソース電極４３の磁化と同じ向きの場合には、ソース電極４３とドレイン電極４４との間の抵抗がトンネル磁気抵抗効果により低くなってチャネル領域２には電流が流れる。図５（ａ）のスピン電界効果トランジスタにおいても、磁化が可変の電極がドレイン電極からソース電極へ入れ替わるだけであり、同様にチャネル領域２に流れる電流の制御が可能である。このようにチャネル領域２に流れる電流が制御可能であるので、ドレイン電極４４やソース電極５３の磁化方向を変化させることによりスピン電界効果トランジスタの出力電圧を制御することができ、プログラム可能な論理回路を組むことが可能となる。

図４（ａ）のスピン電界効果トランジスタによれば、第１の実施形態と同様に、ソース電極４３の磁化方向がゲート電極６の磁化方向と実質的に逆方向となっているので、ソース電極４３とゲート電極６との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。

ここで、ドレイン電極４４の磁化方向はゲート電極６の磁化方向に対して必ずしも逆方向とはならないので、リーク電流の問題が生じうる。したがって、図４（ａ）のスピン電界効果トランジスタは、ドレイン電極４４側のリーク電流の問題を無視できる場合に効果的に適用することが可能である。より具体的に説明すると、トランジスタがオン状態の場合とオフ状態の場合とでリーク電流が生じる機構が異なり、トランジスタがオン状態のときはソース電極とゲート電極間のリーク電流が支配的であるのに対し、オフ状態のときはドレイン電極とゲート電極間のリーク電流が支配的である。このことを考慮すると、動作時にオン状態で使用される頻度が高いスピン電界効果トランジスタに対して、図４（ａ）のスピン電界効果トランジスタを効果的に適用することが可能である。

一方、図５（ａ）のスピン電界効果トランジスタによれば、第１の実施形態と同様に、ドレイン電極５４の磁化方向がゲート電極６の磁化方向と実質的に逆方向となっているので、ドレイン電極５４とゲート電極６との間の抵抗がトンネル磁気抵抗効果により高くなり、両者の間にリーク電流が流れにくくなる。ここで、ソース電極５３の磁化方向はゲート電極６の磁化方向に対して必ずしも逆方向とはならないので、リーク電流の問題が生じうる。したがって、図５（ａ）のスピン電界効果トランジスタは、ソース電極５３側のリーク電流の問題を無視できる場合に効果的に適用することが可能である。すなわち、上述したことを考慮すると、動作時にオフ状態で使用される頻度が高いスピン電界効果トランジスタに対して、図５（ａ）のスピン電界効果トランジスタを効果的に適用することが可能である。

図４（ｂ）、図５（ｂ）はそれぞれ、図４（ａ）、図５（ａ）に示すスピン電界効果トランジスタの変形例を示す図であり、それぞれゲート絶縁膜１５上に設けられるゲート電極を、強磁性体層１６、非磁性体層１７、強磁性体層１８で構成する電界効果トランジスタの構造を示す。強磁性体層１８の膜厚は強磁性体層１６の膜厚よりも厚くなっており、強磁性体層１６と強磁性体層１８との間には反強磁性結合が生じている。強磁性体層１８の磁化方向はソース電極４３の磁化やドレイン電極５４の磁化に対して実質的に同じ方向であり、磁性体層１６の磁化方向はソース電極４３の磁化やドレイン電極５４の磁化に対して実質的に逆方向である。図４（ｂ）、図５（ｂ）のスピン電界効果トランジスタにおいても、ソース電極４３やドレイン電極５４の各々の磁化方向がゲート電極の強磁性体層１６の磁化方向に対して実質的に逆方向となっているので、それぞれソース電極４３とゲート電極６との間、ドレイン電極５４とゲート電極６との間のリーク電流を低減することが可能である。

図４、図５に示すスピン電界効果トランジスタの製造方法は、図１の電界効果トランジスタの製造方法と同様である。異なる点は、ソース電極とドレイン電極の強磁性体材料が異なる点である。磁化方向が可変となる電極には、磁化方向が固定される電極よりも反転磁界が小さな材料、もしくは反転磁界が小さな電極形状を用いる。

次に、本実施形態のスピン電界効果トランジスタにおいて、ソース電極やドレイン電極の磁化方向を変化させるための構造について説明する。図６はこの構造を示す断面図である。ここでは、ソース電極５３の磁化方向を変化させる場合を一例として説明する。ドレイン電極の磁化方向を変化させる場合も同様である。

図６（ａ）に示すようにソース電極５３やドレイン電極５４が埋め込まれる半導体層６４と支持基板６１との間には、書込み配線６２と、書込み配線６２と半導体層６４間を絶縁する絶縁層６３とが設けられる。書込み配線６２には電流が流れ、この電流により矢印方向に発生する磁場により半導体ソース電極５３の磁化方向を変化させることができる。すなわち、当該電流の流れる向きを変えることにより、発生する磁場の方向も変化し、これに基づいてソース電極５３の磁化方向を変化させて書込みを行うことができる。

図６（ｂ）は変形例であり、スピン電界効果トランジスタの上に書込み配線６７を設ける例である。スピン電界効果トランジスタと書込み配線６７との間にはこれらを絶縁する絶縁層６６が設けられている。この変形例においても、書込み配線６７に流れる電流の向きを変えることにより、発生する磁場の方向（矢印方向）も変化し、これに基づいてソース電極５３の磁化方向を変化させて書込みを行うことができる。

（第５の実施形態）
図７、図８は本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。図４、図５と同一部分には同一符号を付して示す。本実施形態のスピン電界効果トランジスタが第４の実施形態のスピン電界効果トランジスタと異なる点は、ソース電極、ドレイン電極、ゲート電極に反強磁性層が設けられていることである。

図７（ａ）に示すように、ソース電極４３、ゲート電極６それぞれの上には、反強磁性層７１、反強磁性層７２がそれぞれ形成されている。これらの反強磁性層７１、７２により、ソース電極４３、ゲート電極６それぞれの磁化安定性を得ることができる。また、図７（ｂ）では、ゲート電極６、ドレイン電極５４それぞれの上には、反強磁性層７２、反強磁性層７３がそれぞれ形成されている。これらの反強磁性層７２、７３により、ゲート電極６、ドレイン電極５４それぞれの磁化安定性を得ることができる。

さらに、図８（ａ）に示すように、ソース電極４３、ゲート電極の強磁性体層１８それぞれの上には、反強磁性層７１、反強磁性層７２がそれぞれ形成され、図８（ｂ）に示すように、ゲート電極の強磁性体層１８、ドレイン電極５４それぞれの上には、反強磁性層７２、反強磁性層７３がそれぞれ形成されている。これらの反強磁性層７１、７２、７３によっても、ソース電極４３、ゲート電極、ドレイン電極５４それぞれの磁化安定性を得ることができる。

また、これらの反強磁性層７１、７２、７３を用いることにより、スピン電界効果トランジスタの製造方法も簡便なものとなる。すなわち、ソース電極４３、ゲート電極の強磁性体層１８、ドレイン電極４４を同じ強磁性体材料により形成した場合でも、反強磁性層７１、７２をそれぞれソース電極４３、強磁性体層１８の上に形成し、ドレイン電極４４の上には反強磁性層を形成しないプロセスとするだけで、ソース電極４３、強磁性体層１８それぞれの磁化方向を固定するとともにドレイン電極４４の磁化方向を可変とする構造を簡便に製造することができる。

（第６の実施形態）
本実施形態は、第１の実施形態の図１の電界効果トランジスタにおいてソース電極とチャネルとの間及びドレイン電極とチャネルとの間にトンネルバリア層を設けたものである。図９は、本実施形態に係る電界効果トランジスタの構造を示す断面図である。

図９（ａ）に示すように、ｎ型シリコン基板１０１の表面にソース電極１０３とドレイン電極１０４が埋め込み形成されている。ｎ型シリコン基板１０１の表面とソース電極１０３との間、及びｎ型シリコン基板１０１の表面とドレイン電極１０４との間にそれぞれトンネルバリア膜１０７が形成されている。ソース電極１０３とドレイン電極１０４はそれぞれ強磁性材料からなり、ソース電極１０３とドレイン電極１０４の磁化は、ソース電極１０３とドレイン電極１０４とを結ぶ方向に実質的に垂直な方向に固定されている。ソース電極１０３とドレイン電極１０４の間はチャネル領域１０２となるが、このチャネル領域１０２上にゲート絶縁膜５が形成されており、さらにゲート絶縁膜５上にはゲート電極１０６が形成されている。ゲート電極１０６も強磁性材料からなり、ゲート電極１０６の磁化はソース電極１０３、ドレイン電極１０４の磁化に対して実質的に逆方向に向いている。

本実施形態の電界効果トランジスタによれば、トンネルバリア膜１０７が、ｎ型シリコン基板１０１の表面とソース電極１０３との間で生じうる反応や、ｎ型シリコン基板１０１の表面とドレイン電極１０４との間で生じうる反応をそれぞれ防止する役割を果たす。すなわち、製造過程でトランジスタが高温に晒されると、上述した反応が生ずる場合があるが、本実施形態によればこのような反応を抑制することができる。したがって、ソース電極１０３、ドレイン電極１０４とｎ型シリコン基板１０１の表面との間の接合を良好に形成することができ、トランジスタの製造歩留まりを向上させることが可能である。

なお、求められるトランジスタの性能等に応じて、ｎ型シリコン基板１０１の表面とソース電極１０３との間、及びｎ型シリコン基板１０１の表面とドレイン電極１０４との間のうち片方のみにトンネルバリア膜を形成する構造を採用することも可能である。

図９（ｂ）は、本実施形態における変形例を示す図であり、ゲート絶縁膜１１５上に設けられるゲート電極を、強磁性体層１１６、非磁性体層１１７、強磁性体層１１８で構成する電界効果トランジスタの構造を示す。強磁性体層１１８の膜厚は強磁性体層１１６の膜厚よりも厚くなっており、強磁性体層１１６と強磁性体層１１８との間には反強磁性結合が生じている。強磁性体層１１８の磁化方向はソース電極１０３の磁化とドレイン電極１０４の磁化に対して実質的に同じ方向であり、磁性体層１１６の磁化方向はソース電極１０３の磁化とドレイン電極１０４の磁化に対して実質的に逆方向である。この構造によっても図９（ａ）と同様の効果を得ることができる。

（第７の実施形態）
本実施形態は、第５の実施形態の図７、図８のスピン電界効果トランジスタにおいてソース電極とチャネルとの間及びドレイン電極とチャネルとの間にトンネルバリア層を設けたものである。図１０及び図１１は、本実施形態に係るスピン電界効果トランジスタの構造を示す断面図である。

図１０（ａ）に示すように、ｎ型シリコン基板１０１の表面にソース電極１４３とドレイン電極１４４が埋め込み形成されている。ｎ型シリコン基板１０１の表面とソース電極１４３との間、及びｎ型シリコン基板１０１の表面とドレイン電極１４４との間にそれぞれトンネルバリア膜１０７が形成されている。ソース電極１４３とドレイン電極１４４はそれぞれ強磁性材料からなり、ソース電極１４３の磁化は、ソース電極１４３とドレイン電極１４４とを結ぶ方向に実質的に垂直な方向に固定されており、ドレイン電極１４４の磁化は可変となっている。ドレイン電極１４４の磁化は、ソース電極１４３の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。ソース電極１４３とドレイン電極１４４の間はチャネル領域１０２となるが、このチャネル領域１０２上にゲート絶縁膜１０５が形成されており、さらにゲート絶縁膜１０５上にはゲート電極１０６が形成されている。ゲート電極１０６も強磁性材料からなり、ゲート電極１０６の磁化はソース電極１４３の磁化に対して実質的に逆方向に向いている。また、ソース電極１４３、ゲート電極１０６それぞれの上には、反強磁性層１７１、反強磁性層１７２がそれぞれ形成されている。これらの反強磁性層１７１、１７２によって、ソース電極１４３、ゲート電極１０６それぞれの磁化安定性を得ることができる。

また、図１０（ｂ）のスピン電界効果トランジスタの場合も、ｎ型シリコン基板１０１の表面とソース電極１５３との間、及びｎ型シリコン基板１０１の表面とドレイン電極１５４との間にそれぞれトンネルバリア膜１０７が形成されている。図１０（ｂ）のスピン電界効果トランジスタでは、図１０（ａ）の場合とは逆にドレイン電極１５４の磁化は、ソース電極１５３とドレイン電極１５４とを結ぶ方向に実質的に垂直な方向に固定されており、ソース電極１５３の磁化は可変となっている。ソース電極１５３の磁化は、ドレイン電極１５４の磁化と実質的に同じ方向か、或いは実質的に逆方向に向くよう構成されている。また、ゲート電極１０６、ドレイン電極１５４それぞれの上には、反強磁性層１７２、反強磁性層１７３がそれぞれ形成されている。これらの反強磁性層１７２、１７３によって、ゲート電極１０６、ドレイン電極１５４それぞれの磁化安定性を得ることができる。

図１１（ａ）、（ｂ）はそれぞれ、図１０（ａ）、（ｂ）の変形例を示す図であり、ゲート絶縁膜１１５上に設けられるゲート電極を、強磁性体層１１６、非磁性体層１１７、強磁性体層１１８で構成するスピン電界効果トランジスタの構造を示す。強磁性体層１１８の膜厚は強磁性体層１１６の膜厚よりも厚くなっており、強磁性体層１１６と強磁性体層１１８との間には反強磁性結合が生じている。強磁性体層１１８の磁化方向はソース電極１４３の磁化やドレイン電極１５４の磁化に対して実質的に同じ方向であり、磁性体層１１６の磁化方向はソース電極１４３の磁化やドレイン電極１５４の磁化に対して実質的に逆方向である。強磁性体層１１８の上には反強磁性層１７２が設けられ、ゲート電極の磁化安定性を得ることができる。

本実施形態のスピン電界効果トランジスタによれば、トンネルバリア膜１０７が、ｎ型シリコン基板１０１の表面とソース電極１４３、１５３との間で生じうる反応や、ｎ型シリコン基板１０１の表面とドレイン電極１４４、１５４との間で生じうる反応をそれぞれ防止する役割を果たす。したがって、ソース電極１４３、１５３とｎ型シリコン基板１０１の表面との間の接合、ドレイン電極１４４、１５４とｎ型シリコン基板１０１の表面との間の接合を良好に形成することができ、トランジスタの製造歩留まりを向上させることが可能である。

さらに、トンネルバリア膜を付与したことで、チャネル領域１０２に高スピン偏極率でキャリアを注入できる。したがって、ソース電極１５３やドレイン電極１４４の磁化方向の変化に伴う相互コンダクタンスの変化を大きくとることができる。

なお、求められるトランジスタの性能等に応じて、ｎ型シリコン基板１０１の表面とソース電極１４３、１５３との間、及びｎ型シリコン基板１０１の表面とドレイン電極１４４、１５４との間のうち片方のみにトンネルバリア膜を形成する構造を採用することも可能である。また、必要に応じて、図４、図５のように反強磁性層を省略することもできる。

上述した第１〜第７の実施形態において、以下の材料を採用することができる。

まず、上記実施形態において、ｎ型シリコン基板の代わりにｐ型シリコン基板を用いることができ、さらに、Ｇｅ、Ｓｉ_ｘＧｅ_１−ｘ（０＜ｘ＜１）や、ＩＩＩ−Ｖ族やＩＩ−ＶＩ族の化合物半導体などを用いることもできる。

また、反強磁性層としては、Fe-Mn（鉄−マンガン）、Pt-Mn（白金−マンガン）、Pt-Cr-Mn（白金−クロム−マンガン）、Ni-Mn（ニッケル−マンガン）、Ir-Mn（イリジウム−マンガン）、NiO（酸化ニッケル）、Fe_２O_３（酸化鉄）などを用いることができる。

また、強磁性体からなるソース電極、ドレイン電極、ゲート電極の各電極は一方向異方性を有することが望ましい。その膜厚は0.1 nmから100 nmが好ましい。さらに、これらの電極の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。その材料は、Co、Fe、Niまたはそれらの合金、Co-Pt、Co-Fe-Pt、Fe-Pt、Co-Fe-Cr-Pt、C0-Cr-Ptや、CrO_2、Co_２MnGe、Co_２MnAl、Co_２MnSi、CoCrFeAlなどのホイスラー合金やハーフメタル材料、SiMn、GeMnなどの磁性半導体からなる群より選ばれる少なくとも１種を用いることが好ましい。なお、上記磁性材料に、Ag（銀）、Cu（銅）、Au（金）、Al（アルミニウム）、Ru（ルテニウム）、Os（オスニウム）、Re（レニウム）、Ta（タンタル）、B（ボロン）、C（炭素）、O（酸素）、N（窒素）、Pd（パラジウム）、Pt（白金）、Zr（ジルコニウム）、Ir（イリジウム）、W（タングステン）、Mo（モリブデン）、Nb（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。

また、ゲート電極において強磁性体層に挟まれる非磁性体層の材料としては、Ru、Re、Irなどを用いることができる。

さらにまた、トンネルバリア層としては、Si、Ge、Al、Ga、Mg、Ti等の酸化物または窒化物を用いることができる。

次に、本発明の実施例について図面を用いつつ詳細に説明する。

（実施例１）
本実施例として、図３（ｂ）に示す構造を有する電界効果トランジスタを作製した。その作製手順は、ソース電極３、ドレイン電極４の部分等を除き通常のSiプロセスとほぼ同様であるが、製造プロセスに沿って説明する。図１４は実施例１の製造プロセスを示す工程断面図である。

まず、ｎ型シリコン基板１上にシリコン酸化膜（SiO_x膜）を形成し、さらにこの上にシランとアンモニアを用いてシリコン窒化膜（Si_３N_４膜）を気相成長した。さらに、PEPを行い、ソース電極３、ゲート酸化膜１５、ドレイン電極４となる部分の上に選択的にフォトレジストを形成する。次に、このフォトレジストをマスクとしてSi_３N_４膜をエッチングし、さらにSi_３N_４膜をマスクとしてその下のSiO_x膜、ｎ型シリコン基板１表面をエッチング除去する。

その後、エッチング除去により露出したｎ型シリコン基板１の領域上に厚い素子分離用フィールドシリコン酸化膜２０１を形成する。さらに、ソース電極３、ゲート酸化膜１５、ドレイン電極４となる部分の上に残っているSi_３N_４膜をリン酸で除去し、その下のSiO_x膜もフッ酸で除去する。

次に、熱酸化法によりゲート絶縁膜１５としてシリコン酸化膜（SiO_x膜）を15 nmの膜厚で成長させ、続いてこのゲート絶縁膜１５上に（Co_７０Fe_３０）_８０B_２０（5 nm）１６/Ru（0.95 nm）１７/ Co_７０Fe_３０（5 nm）１８/PtMn（15 nm）３３/Ta（300 nm）を堆積した（括弧内は膜厚。）。この後、これらの積層膜に対してフォトリソグラフィーやエッチングを施して、ゲート電極パターン２０２を形成した。

次に、このゲート電極パターン２０２をマスクとして、フッ素系ガスを用いたRIE（反応性イオンエッチング）により、ゲート絶縁膜１５、並びにソース電極３、ドレイン電極４となる部分のｎ型シリコン基板１の表面領域を除去し、図１４（ａ）の構造を作製した。その後、図１４（ｂ）に示すように、このエッチング除去部分にソース電極３及びドレイン電極４として、（Co_７０Fe_３０）_８０B_２０（5 nm）/Ta（300 nm）の積層膜２０３を堆積した。さらに、反強磁性層３１、３２としてPtMn（15 nm）膜２０４を堆積した。積層膜２０３やPtMn膜２０４の堆積には、指向性の強いスパッタ装置によるスパッタを用いると良い。

その後、必要に応じて、素子分離用フィールドシリコン酸化膜２０１やゲート電極パターン２０２の上に残った積層膜２０３やPtMn膜２０４を除去し、層間絶縁膜やコンタクトホールを形成し、測定電極となるアルミ配線を形成した。最後に、一様磁場中でアニールを行った。磁場の大きさは8000 Oeとした。この磁場中アニールにより、ソース電極３、ドレイン電極４、膜厚が厚い強磁性体層１８の各々の磁化は互いに実質的に同じ方向を向くようになった。さらに、強磁性体層１６と強磁性体層１８間の反強磁性結合により、強磁性体層１６の磁化方向はソース電極３、ドレイン電極４それぞれの磁化方向に対して実質的に逆方向となり、図１（ｂ）の電界効果トランジスタを作製することができた。

また、比較例としてゲート電極、ソース電極、およびドレイン電極に非磁性材料であるAl-Siを用いたトランジスタを作製した。

このようにして作製した本実施例のトランジスタと比較例のトランジスタに対して、リーク電流の測定を行った。測定手順は次の通りである。まず、非磁性材料からなる電極を有する比較例のトランジスタのソース電極をグランドに接続し、ゲート電極に正電圧＋ＶGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図１２（ａ）に示されるＩ−Ｖ特性を得た。

次に、強磁性体材料からなる電極を有する本実施例のトランジスタのソース電極３をグランドに接続し、ゲート電極に正電圧＋ＶGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図１２（ｂ）に示されるＩ−Ｖ特性を得た。

図１２に示されるように、比較例のトランジスタの場合（図１２（ａ））に比べて、本実施例のトランジスタの場合（図１２（ｂ））には、約17％の電流が削減される。したがって、本実施例の構造を用いることによりリーク電流を低減させることが可能であることがわかる。また、本実施例のトランジスタにおいてソース電極３とドレイン電極４とは可換な構造を有しているため、上記の結果から、本実施例の構造はゲート電極とドレイン電極間のリーク電流低減にも効果があると考えられる。

（実施例２）
本実施例として、図１１（ａ）に示す構造を有するスピン電界効果トランジスタを作製した。その作製手順は、トンネルバリア層を形成する点を除き実施例１のプロセスとほぼ同様であるが、製造プロセスに沿って説明する。図１５は実施例２の製造プロセスを示す工程断面図である。

実施例１の図１４（ａ）に示す構造を作製した後、極薄（例えば、（1 nm））のMgO膜をスパッタ法により堆積し、スパッタ堆積された膜をプラズマ酸化することによりトンネルバリア層１０７を作製した。Mg膜をスパッタ堆積した後に、スパッタ堆積された膜をプラズマ酸化してもよい。その後、実施例１の製造工程と同様に、ソース電極１４３及びドレイン電極１４４として、（Co_７０Fe_３０）_８０B_２０（5 nm）/Ta（300 nm）の積層膜２１３を堆積した。MgOスパッタ、プラズマ酸化、積層膜２１３の堆積の各工程は、真空を破らず連続的に行われることが好ましい。さらに、ドレイン電極１４４上にレジストマスクを設け、反強磁性層１７１としてPtMn（15 nm）膜をソース電極１４３上にのみ形成した。その後、実施例１と同様の製造工程により、本実施例のスピン電界効果トランジスタを作製した。本実施例のスピン電界効果トランジスタは、強磁性体層１１６と強磁性体層１１８との間には反強磁性結合が生じており、強磁性体層１１８の磁化方向はソース電極１４３の磁化に対して実質的に同じ方向であり、磁性体層１１６の磁化方向はソース電極１４３の磁化に対して実質的に逆方向であった。ドレイン電極１４４の磁化方向は、ソース電極１４３の磁化に対して実質的に同じか或いは逆の方向に可変となった。なお、ソース電極１４３及びドレイン電極１４４の作製は、ドレイン部、ソース部を片方ずつレジストマスクで覆って各電極の作製プロセスを行っても良い。

また、比較例として、磁性体層１１６に相当する層の磁化方向がソース電極の磁化に対して実質的に同じ方向となる以外は本実施例の構造と同じであるトランジスタを作製した。

このようにして作製した本実施例のトランジスタと比較例のトランジスタに対して、リーク電流の測定を行った。測定手順は次の通りである。まず、比較例のトランジスタのソース電極をグランドに接続し、ゲート電極に正電圧＋ＶGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図１３（ａ）に示されるＩ−Ｖ特性を得た。

次に、ドレイン電極の磁化方向を固定するために100 Oeの磁場を印加しながら、本実施例のトランジスタのソース電極１４３をグランドに接続し、ゲート電極に正電圧＋ＶGを印加し、ゲート電極とソース電極間に流れる電流を測定したところ、図１３（ｂ）に示されるＩ−Ｖ特性を得た。

図１３に示されるように、比較例のトランジスタの場合（図１３（ａ））に比べて、本実施例のトランジスタの場合（図１３（ｂ））には、約13％の電流が削減される。したがって、本実施例の構造を用いることによりリーク電流を低減させることが可能であることがわかる。また、本実施例のトランジスタにおいてソース電極３とドレイン電極４とは可換な構造を有しているため、上記の結果から、本実施例の構造はゲート電極とドレイン電極間のリーク電流低減にも効果があると考えられる。

なお、本発明は上記実施形態、実施例に限定されることは無い。例えば、チャネルの型としてはエンハンス型に限らずデプリーション型のものを用いることができる。チャネルの製造方法としては、イオン注入のみならず、変調ドープを用いたヘテロ界面成長プロセスにより作製してもよい。

また、上記実施形態、実施例の電界効果トランジスタを用いて集積回路を構成してもよい。上記実施形態、実施例の電界効果トランジスタと記憶素子とをメモリセルに備えるメモリを構成してもよい。例えば、誘電体キャパシタと組み合わせればＤＲＡＭ（Dynamic Random Access Memory）を、強誘電体キャパシタと組み合わせればＦＲＡＭ（Ferroelectric Random Access Memory）を、磁気抵抗効果素子と組み合わせればＭＲＡＭ（Magnetic Random Access Memory）を構成することができる。さらにまた、ＥＥＰＲＯＭ（データの書込みや消去を電気的に行うプログラム可能なリード・オンリ・メモリ）のトランジスタにも上記実施形態、実施例の電界効果トランジスタを適用することが可能である。

さらにまた、上記実施形態、実施例のスピン電界効果トランジスタの磁化可変電極（ソース電極またはドレイン電極）を記憶部として用い、データを当該電極の磁化方向として記憶し、ソース電極とドレイン電極間に生ずる磁気抵抗効果を利用して当該データを読み出すメモリを提供することもできる。

その他、本発明は上記実施形態や実施例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態や実施例に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態や実施例に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態や実施例にわたる構成要素を適宜組み合わせてもよい。

本発明の第１の実施形態に係る電界効果トランジスタの構造を示す断面図。 本発明の第１の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。 本発明の第１の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。 本発明の第２の実施形態に係る電界効果トランジスタの構造を示す断面図。 本発明の第２の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。 本発明の第２の実施形態に係る電界効果トランジスタに電流磁場を印加する構造を示す断面図。 本発明の第２の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。 本発明の第２の実施形態に係る電界効果トランジスタの構造の他の変形例を示す断面図。 本発明の第３の実施形態に係る電界効果トランジスタの構造を示す断面図。 本発明の第４の実施形態に係る電界効果トランジスタの構造を示す断面図。 本発明の第４の実施形態に係る電界効果トランジスタの構造の変形例を示す断面図。 本発明の実施例１に係る電界効果トランジスタの電流−電圧特性を示す特性図。 本発明の実施例２に係る電界効果トランジスタの電流−電圧特性を示す特性図。 本発明の実施例１に係る電界効果トランジスタの製造方法を示す工程断面図。 本発明の実施例２に係る電界効果トランジスタの製造方法を示す工程断面図。

符号の説明

１、１０１…ｎ型シリコン基板
２、１０２…チャネル領域
３、４３、５３、１０３、１４３、１５３…ソース電極
４、４４、５４、１０４、１４４、１５４…ドレイン電極
５、１５、２５、２７、１０５、１１５…ゲート絶縁膜
６、２６、１０６…ゲート電極
１６、２８、１１６…強磁性体層
１７、２９、１１７…非磁性体層
１８、３０、１１８…強磁性体層
３１、３２、３３、７１、７２、７３、１７１、１７２、１７３…反強磁性層
６１…支持基板
６２、６７…書込み配線
６３、６６…絶縁層
１０７…トンネルバリア膜
２０１…素子分離用フィールドシリコン酸化膜
２０２、２１１…ゲート電極パターン
２０３…積層膜
２０４…PtMn膜
２１２…トンネルバリア層
２１３…積層膜

Claims (8)

1. 磁化方向が第１方向に固定された第１強磁性体電極と、磁化方向が前記第１方向と実質的に同じ方向に固定された第２強磁性体電極と、前記第１強磁性体電極と前記第２強磁性体電極との間のチャネルと、前記チャネル上にゲート絶縁層を介して設けられ磁化方向が前記第１方向と実質的に反対の方向に固定された強磁性体層を備えたゲート電極とを具備することを特徴とする電界効果トランジスタ。
2. 前記第１強磁性体電極と前記チャネルとの間及び前記第２強磁性体電極と前記チャネルとの間の少なくとも一方に設けられたトンネルバリア層を備えることを特徴とする請求項１に記載の電界効果トランジスタ。
3. 前記第１方向は、前記第１強磁性体電極と前記第２強磁性体電極とを結ぶ方向に実質的に垂直な方向であることを特徴とする請求項１又は２に記載の電界効果トランジスタ。
4. 前記第１方向は、前記第１強磁性体電極と前記第２強磁性体電極とを結ぶ方向に実質的に平行な方向であることを特徴とする請求項１又は２に記載の電界効果トランジスタ。
5. 前記ゲート電極は、前記ゲート絶縁層上に設けられた第１の強磁性体層と、この第１の強磁性体層上に設けられた非磁性層と、この非磁性層上に設けられた第２の強磁性体層とを備え、前記第１の強磁性体層の磁化方向が前記第１方向と実質的に反対の方向に固定され、前記第２の強磁性体層の磁化方向が前記第１方向と実質的に同じ方向に固定されていることを特徴とする請求項１乃至４のいずれかに記載の電界効果トランジスタ。
6. 前記第１強磁性体電極、前記第２強磁性体電極、及び前記強磁性体層のうち少なくとも一つの上に反強磁性層を備えることを特徴とする請求項１乃至５のいずれかに記載の電界効果トランジスタ。
7. 請求項１乃至６のいずれかに記載の電界効果トランジスタを備えることを特徴とする集積回路。
8. 請求項１乃至６のいずれかに記載の電界効果トランジスタと記憶素子とをメモリセルに備えることを特徴とするメモリ。

Images