JP4599603B2 - トランジスタの製造方法 - Google Patents
トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4599603B2 JP4599603B2 JP2003033991A JP2003033991A JP4599603B2 JP 4599603 B2 JP4599603 B2 JP 4599603B2 JP 2003033991 A JP2003033991 A JP 2003033991A JP 2003033991 A JP2003033991 A JP 2003033991A JP 4599603 B2 JP4599603 B2 JP 4599603B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- etching
- gate insulating
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来から、アクティブマトリクス型の液晶表示装置（ＬＣＤ（Liquid Crystal Display））やイメージセンサ等を駆動させるために、薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））が広く用いられている。特に最近は、高速動作の必要性から、非晶質シリコンを活性層に用いた非晶質シリコンＴＦＴに代わって、より電界効果移動度の高い多結晶シリコンＴＦＴ（ｐ−Ｓｉ ＴＦＴ（Poly-Silicone TFT））が開発されている。
【０００３】
多結晶シリコンＴＦＴを用いて液晶表示装置を製造する場合、多結晶シリコンＴＦＴは高速動作が可能であることから、画素スイッチング用として用いる以外に、駆動回路用としても用いることができる。これにより、表示装置と駆動回路とを一体形成することが可能となるため、駆動用ＩＣ（Integrated Circuit）が不要になるとともに、表示装置と駆動用ＩＣとの接続が不要になるという利点がある。
【０００４】
このため、近年、駆動回路以外の機能を有する回路をもＬＣＤに集積するべく、多結晶シリコンＴＦＴの高性能化を達成するための開発が盛んに行われている。
【０００５】
多結晶シリコンＴＦＴの高性能化を達成する方法の１つとして、ゲート絶縁膜を薄膜化する薄膜トランジスタの製造方法がある。以下、従来の薄膜トランジスタの製造方法の一例について図３（ａ）〜（ｅ）を参照しながら説明する。
【０００６】
図３（ａ）に示すように、基板５０上にベースコート５１と５０ｎｍの半導体層５２とを形成し、パターニングをする。次に図３（ｂ）に示すように、半導体層５２上に、５０ｎｍのゲート絶縁膜５３と４００ｎｍの導電層５４とを形成した後に、導電層５４上にフォトレジストを塗布し、所望の領域を露光、現像することによってレジスト５５を形成する。
【０００７】
次に、図３（ｃ）に示すように、レジスト５５をマスクとして導電層５４をエッチングし、ゲート電極５６を形成する。このとき、レジスト５５で覆われていない領域のゲート絶縁膜５３の膜厚は、ゲート電極形成時に行われるエッチングのオーバーエッチングによって薄くなり、薄膜化されたゲート絶縁膜５３ａとなる。
【０００８】
次に図３（ｄ）に示すように、半導体５２層に不純物を注入して高キャリア濃度ソース領域（以下、ソース領域という）５７および高キャリア濃度ドレイン領域（以下、ドレイン領域という）５８を形成する。ゲート電極５６に覆われている領域は、不純物が注入されずにチャネル領域５９となる。そして、ソース領域５７およびドレイン領域５８の不純物を電気的に活性化させる。
【０００９】
その後、図３（ｅ）に示すように、層間絶縁膜６０、コンタクトホール６１・６２、配線（図示せず）、ソース電極６３、ドレイン電極６４を形成し、最後にパッシベーション膜６５を形成することによって薄膜トランジスタが形成される。
【００１０】
ここで、ゲート電極形成時に行われるドライエッチングのオーバーエッチングによるゲート絶縁膜５３のエッチング量について一例を挙げて説明する。
【００１１】
ゲート電極形成時のドライエッチングの条件を、エッチレートが５ｎｍ／ｓｅｃ、導電層５４とゲート絶縁膜５３とのエッチングの選択比が４、オーバーエッチングが１０％、導電層５４の膜厚が３６０〜４４０ｎｍであるとする。
【００１２】
導電層５４の最大膜厚４４０ｎｍをエッチングするために必要な時間は、４４０÷５＝８８（ｓｅｃ）であり、オーバーエッチングが１０％であるから、ゲート電極形成時のエッチング時間は、８８×１．１＝９７（ｓｅｃ）となる。従って、導電層５４の最大膜厚をエッチングするためのエッチング時間は、９７ｓｅｃである。
【００１３】
一方、導電層５４の最小膜厚３６０ｎｍをエッチングするために必要な時間は、３６０÷５＝７２（ｓｅｃ）である。従って、導電層５４の最小膜厚部分においては、導電層５４の最大膜厚をエッチングするための時間９７ｓｅｃから最小膜厚をエッチングするための時間７２ｓｅｃを引いた残りの時間２５ｓｅｃだけ、ゲート絶縁膜５３がエッチングされる。
【００１４】
また、導電層５４とゲート絶縁膜５３のエッチングの選択比は４であることから、ゲート絶縁膜５３のエッチングレートは、５÷４＝１．２５ｎｍ／ｓｅｃとなり、ゲート絶縁膜５３は、１．２５×２５＝３１．３ｎｍエッチングされる。従って、図３（ｃ）に示すゲート電極形成後の薄膜化されたゲート絶縁膜５３ａの膜厚は、最も薄い部分で５０−３１．３＝１８．７ｎｍとなる。
【００１５】
【特許文献１】
特開２００１−２１７４１３号公報（公開日：平成１３年８月１０日）
【００１６】
【発明が解決しようとする課題】
しかしながら、液晶表示装置に用いられる大型のガラス基板の上で行われるエッチングでは、エッチングの異方性や低温プロセスの要求等を満足するために、エッチング条件が制限され、例えばゲート電極をエッチングする工程での導電層とゲート絶縁膜との選択比を小さくする必要がある。このように、導電層とゲート絶縁膜との選択比が小さい場合、ゲート電極のドライエッチング時にゲート絶縁膜がエッチングされすぎて薄くなってしまったり、なくなってしまったりするという問題点がある。
【００１７】
従来の薄膜トランジスタの製造方法では、上記問題点を有することによって、以下のさらなる問題点をも招来してしまう。
【００１８】
例えば、上述の薄膜トランジスタの製造方法において、ゲート絶縁膜の膜厚に応じた加速エネルギーを設定して、ソース領域およびドレイン領域に不純物を注入した場合に、ゲート絶縁膜の最も薄い部分の膜厚が１８．７ｎｍでは薄すぎるため、不純物濃度が最も高いピーク濃度の位置が半導体層中の基板側にずれてしまい、半導体層へのダメージが大きくなってしまう。
【００１９】
このため、後の活性化工程において半導体層のダメージを回復することができず、不純物が十分活性化されていない領域が、ソース領域およびドレイン領域内に存在してしまう。その結果、不純物が十分活性化されていない領域における抵抗が大きくなり、不良ＴＦＴが基板内に多く現れ、トランジスタの性能が著しく低下するという問題点がある。
【００２０】
本発明は、上記問題点を解決するために提案されたものであり、ゲート電極形成時に行われるドライエッチングのオーバーエッチングによりゲート絶縁膜がエッチングされすぎることを低減することにより、性能の著しい低下を回避し、高い性能を維持したトランジスタおよびその製造方法、並びに該トランジスタを用いた液晶表示装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明にかかるトランジスタの製造方法は、上記課題を解決するために、ガラス基板上に半導体層を形成する半導体層形成工程と、該半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、該ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、該半導体層に不純物を注入する不純物注入工程とを含むトランジスタの製造方法において、上記ゲート電極形成工程は、複数の導電層を形成する導電層形成工程と、上記複数の導電層を互いに異なる条件でエッチングするエッチング工程とを含むことを特徴としている。
【００２２】
また、本発明にかかるトランジスタの製造方法は、上記構成に加え、上記ゲート電極形成工程は、ゲート絶縁層上に形成される第１導電層と該第１導電層上に形成される第２導電層を形成する導電層形成工程と、上記第２導電層をエッチングする第１のエッチング工程と、上記第１導電層をエッチングする第２のエッチング工程とを含み、上記導電層形成工程において形成される上記第１導電層の最小膜厚部分の膜厚が４５ｎｍ、最大膜厚部分の膜厚が５５ｎｍであり、上記導電層形成工程において形成される上記第２導電層の最小膜厚部分の膜厚が３１５ｎｍ、最大膜厚部分の膜厚が３８５ｎｍであり、上記第１のエッチング工程における第２導電層と第１導電層の選択比が２０となるように設定し、上記第２のエッチング工程における第１導電層とゲート絶縁層の選択比が４となるように設定したことを特徴とする。
【００２３】
上記方法によれば、基板上に半導体層とゲート絶縁層とが形成され、ゲート絶縁層上に、ゲート電極を形成するための複数の導電層が形成される。そして、該複数の導電層を互いに異なるエッチング条件でエッチングすることによりゲート電極が形成される。
【００２４】
上記エッチングは、例えば、エッチングレートや選択比といったエッチング条件を複数の導電層毎に互いに異ならせて行うため、複数形成された導電層のうち、最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くなるようにエッチング条件を設定した場合、最下層の導電層をエッチングする際のオーバーエッチング時間をも短くすることができる。その結果、オーバーエッチングによりゲート絶縁層をエッチングしすぎてしまい、ゲート絶縁層が薄くなることを防止することができる。
【００２５】
ゲート絶縁層が薄い場合には、半導体層に不純物を注入する際に、半導体層へのダメージが大きくなり、半導体の抵抗が高くなるため、トランジスタの性能が著しく低下してしまう。しかしながら、上記方法によれば、ゲート絶縁層が薄くなることを防止することができることから、半導体層へのダメージを低減することが可能となり、トランジスタの性能の著しい低下を回避することができる。その結果、高い性能を維持したトランジスタの製造方法を提供することができる。
【００２６】
本発明にかかるトランジスタの製造方法は、上記構成に加え、上記導電層形成工程において、上記第１導電層と上記第２導電層との間、又は上記第２導電層の上に１層以上の導電層を形成する工程を有することを特徴とする。
【００２７】
本発明に関連するトランジスタの製造方法は、上記構成に加え、上記導電層形成工程は、複数の導電層のうち最下層の導電層の層厚を、他の導電層の層厚よりも薄く形成することを特徴としている。
【００２８】
本発明にかかるトランジスタの製造方法は、上記構成に加え、上記導電層形成工程において、ゲート絶縁層上に形成される第１導電層の層厚を、他の導電層の層厚よりも薄く形成することを特徴とする。
【００２９】
上記方法によれば、複数形成された導電層のうち、最下層の導電層の層厚を、他の導電層の層厚よりも薄くしているため、最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００３０】
その結果、ゲート絶縁層が薄くなることを容易に防止することができるため、トランジスタの性能の著しい低下を容易に回避することができる。
【００３１】
本発明に関連するトランジスタの製造方法は、上記構成に加え、上記複数の導電層は、互いに異なる材料からなることを特徴としている。
【００３２】
本発明にかかるトランジスタの製造方法は、上記構成に加え、上記導電層形成工程において形成される複数の導電層は、互いに異なる材料からなることを特徴とする。
【００３３】
上記方法によれば、導電層毎のエッチング条件を、材料に応じたエッチング条件とすることができるため、エッチング条件の自由度が増し、例えば最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００３４】
その結果、さらに容易にゲート絶縁層が薄くなることを防止することができるため、トランジスタの性能の著しい低下を容易に回避することができる。
【００３５】
本発明に関連するトランジスタは、上記課題を解決するために、基板上に半導体層を備え、該半導体層上にゲート絶縁層を備え、該ゲート絶縁層上にゲート電極を備えているトランジスタにおいて、上記ゲート電極は、複数の導電層からなっていることを特徴としている。
【００３６】
本発明に関連するトランジスタは、上記構成に加えて、上記ゲート電極は、上記ゲート絶縁層上に形成された第1導電層と、該第1導電層上に形成された第２導電層から形成され、上記第２導電層と上記第１導電層はエッチングにおける選択比が２０であるように選ばれており、上記第１導電層と上記ゲート絶縁層は、エッチングにおける選択比が４であるように選ばれていることを特徴とする。
【００３７】
上記構成によれば、ゲート電極が複数の導電層から形成されていることから、導電層が単層では膜応力が大きい場合や下層との密着性が弱い場合に、導電層が剥がれてしまうことを回避することができるとともに、例えば熱処理工程でヒロックが発生し、配線がショートしてしまうことを回避することができる。また、ゲート電極の導電層を別の材質に変更することを希望する場合に、元の材質を下層のゲート電極とし、所望の材質を上層のゲート電極とすることにより、トランジスタの特性および信頼性が変化してしまうことを回避することができる。また、ゲート電極を特殊な形状とする場合に、複数の導電層とすれば各々のエッチングレートの差を利用することにより所望の形状を形成することができる。
【００３８】
また、上記構成によれば、ゲート電極が複数の導電層から形成されていることから、導電層のエッチング条件を導電層毎に設定することができ、最下層の導電層をエッチングする際に、オーバーエッチングによりゲート絶縁層がエッチングされすぎることを低減することができる。すなわち、層厚が十分確保されたゲート絶縁層を有するトランジスタを得ることができる。
【００３９】
これにより、例えば、半導体層に不純物を注入する際に、半導体層へのダメージを低減することが可能となり、低抵抗の半導体を得ることができるため、性能の著しい低下を回避して高い性能を維持したトランジスタを提供することができる。
【００４０】
本発明に関連するトランジスタは、上記構成に加え、上記複数の導電層のうち最下層の導電層の層厚は、他の導電層の層厚よりも薄いことを特徴としている。
【００４１】
本発明に関連するトランジスタは、上記構成に加え、上記第1導電層の層厚は、上記第２導電層の層厚よりも薄いことを特徴とする。
【００４２】
上記構成によれば、例えば、導電層のエッチング時において、最下層の導電層のエッチング時間を短くすることが可能となり、オーバーエッチング時間を短くすることができる。これにより、ゲート絶縁層がエッチングされすぎることを低減することができるので、層厚が十分に確保されたゲート絶縁層を有するトランジスタを得ることが可能となり、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができる。
【００４３】
本発明に関連するトランジスタは、上記構成に加え、上記複数の導電層は、互いに異なる材料からなることを特徴としている。
【００４４】
上記構成によれば、複数の導電層は、互いに異なる材料から形成されているため、導電層のエッチング時において、導電層の材料に応じてエッチング条件を設定することが可能となる。例えば、最下層の導電層を、エッチング時間が短くなるような材料を用いれば、オーバーエッチング時間を短くすることができるため、ゲート絶縁層がエッチングされすぎることを低減することができる。これにより、層厚が十分に確保されたゲート絶縁層を有するトランジスタを得ることが可能となり、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができる。
【００４５】
本発明に関連する液晶表示装置は、上記記載のトランジスタを用いてなることを特徴としている。
【００４６】
上記構成によれば、上記記載のトランジスタを用いている。すなわち、層厚が十分確保されたゲート絶縁層を有するトランジスタを用いているため、低抵抗の半導体を得ることが可能となり、性能の著しい低下を回避して高い性能を維持した液晶表示装置を提供することができる。
【００４７】
【発明の実施の形態】
本発明の実施の形態、及び参考の実施の形態について図１および図２に基づいて以下に説明する。
【００４８】
図２（ｃ）に示すように、本発明にかかる薄膜トランジスタ（トランジスタ）は、基板１、ベースコート２、半導体層３、ゲート絶縁膜（ゲート絶縁層）４、ゲート電極５、層間絶縁膜６、コンタクトホール７・８、ソース電極９、ドレイン電極１０およびパッシベーション膜１１から形成されている。
【００４９】
上記基板１は、ガラスからなる透明の基板であり、基板１上には基板１からの不純物の拡散を防止するためのベースコート２が形成されている。ベースコート２の上には半導体層３が形成されている。
【００５０】
半導体層３は、不純物が注入されている高キャリア濃度ソース領域（以下ソース領域という）１２および高キャリア濃度ドレイン領域（以下ドレイン領域という）１３と、不純物が注入されていないチャネル領域１４とから構成されている。半導体層３上には、半導体層３を覆うようにしてゲート絶縁膜４が形成されている。
【００５１】
ゲート絶縁膜４上には、半導体層３のチャネル領域１４の位置にゲート電極５が形成されている。ゲート電極５と、ゲート電極５が形成されていない部分のゲート絶縁膜４とを覆うように層間絶縁膜６が形成されている。また、ゲート電極５は、互いに異なる材料からなる２層のゲート電極層５ａ・５ｂによって形成されており、図示しないゲート信号線と電気的に接続されている。
【００５２】
ゲート絶縁膜４および層間絶縁膜６には、ソース領域１２およびドレイン領域１３に達するようになっているコンタクトホール７・８が形成されている。コンタクトホール７・８は、ゲート電極５とゲート信号線とを電気的に接続させ、コンタクトホール７は、ソース電極９とソース領域１２とを電気的に接続させ、コンタクトホール８は、ドレイン電極１０とドレイン領域１３とを電気的に接続させるためのものである。
【００５３】
層間絶縁膜６上にはソース電極９およびドレイン電極１０が形成されている。ソース電極９は、コンタクトホール７を介してソース領域１２と電気的に接続されており、ドレイン電極１０は、コンタクトホール８を介してドレイン領域１３と電気的に接続されている。
【００５４】
層間絶縁膜６、ソース電極９およびドレイン電極１０上にはパッシベーション膜１１が形成されている。
【００５５】
次に、上記薄膜トランジスタの製造方法の一例について説明する。
【００５６】
まず、図１（ａ）に示すように、ガラスからなる基板１上に、厚み３００ｎｍのＳｉＯ２を製膜してベースコート２を形成する。その後に、半導体層形成工程を行う。すなわち、ベースコート２上に厚み５０ｎｍのシリコン膜を形成した後に、所定の形状に加工することにより半導体層３を形成する。
【００５７】
次に、ゲート絶縁層形成工程を行う。すなわち、図１（ｂ）に示すように、ベースコート２および半導体層３上に、絶縁層として例えばＳｉＯ２を厚み５０ｎｍにて製膜して、ゲート絶縁膜４を形成する。
【００５８】
次に、ゲート電極形成工程を行う。まず、導電層形成工程として、図１（ｃ）に示すように、ゲート絶縁膜４上に、スパッタリング法を用いて窒化タンタルを堆積させ、厚みが約５０ｎｍとなるように第１導電層（導電層）１５を形成する。そして、第１導電層１５上に、スパッタリング法を用いてタングステンを堆積させ、厚みが約３５０ｎｍとなるように第２導電層（導電層）１６を形成する。
【００５９】
その後、第２導電層１６上に感光剤としてのフォトレジストを塗布し、フォトレジスト上にゲート電極の形状に形成された所定のパターンを有するマスクを載せ、紫外線等の光照射により、マスクに形成されたパターンをフォトレジストに露光する。そして、現像を行い露光されていないフォトレジストを除去することによって、ゲート電極を形成するためのレジスト１７を形成する。
【００６０】
次に、エッチング工程として、図２（ａ）に示すように、レジスト１７をマスクとしてドライエッチング等のエッチングを行い、レジスト１７に覆われた部分以外の第２導電層１６を除去することによって第２ゲート電極層５ｂを形成する。このとき、第２導電層１６をエッチングする条件を、次にエッチングする第１導電層１５との選択比が大きくなるような条件とすれば、オーバーエッチングによる第１導電層１５のエッチングを低減することができる。
【００６１】
例えば、第２導電層１６の膜厚が３１５〜３８５ｎｍであるときに、エッチングの条件を、第２導電層１６のエッチングレートを５ｎｍ／ｓｅｃ、オーバーエッチングを１０％、第２導電層１６と第１導電層１５との選択比を２０とする。
【００６２】
上記条件下において、第２導電層１６の最大膜厚部分をエッチングするための時間は、３８５÷５＝７７（ｓｅｃ）となり、オーバーエッチングが１０％であるから、全エッチング時間は７７×１．１＝８５（ｓｅｃ）となる。一方、第２導電層１６の最小膜厚部分のエッチング時間は、３１５÷５＝６３（ｓｅｃ）であるため、第２導電層１６の最小膜厚部分の下に形成されている第１導電層１５は、８５−６３＝２２（ｓｅｃ）だけエッチングされることになる。
【００６３】
第２導電層１６と第１導電層１５との選択比が２０であることから、第１導電層１５のエッチングレートは、５÷２０＝０．２５ｎｍ／ｓｅｃとなる。従って、第１導電層１５は、最大で０．２５×２２＝５．５ｎｍエッチングされる。
【００６４】
次に、図２（ｂ）に示すように、レジスト１７および第２ゲート電極層５ｂをマスクとしてドライエッチング等のエッチングを行い、レジスト１７および第２ゲート電極層５ｂに覆われた部分以外の第１導電層１５を除去することによって第１ゲート電極層５ａを形成する。これにより、第１ゲート電極層５ａおよび第２ゲート電極層５ｂからなるゲート電極５が形成される。
【００６５】
上記第１導電層１５のエッチングにおいて、例えば、第１導電層１５の製膜時の膜厚が４５〜５５ｎｍであるときに、エッチングの条件を、第１導電層１５のエッチングレートを３ｎｍ／ｓｅｃ、オーバーエッチングを１０％、第１導電層１５とゲート絶縁膜４との選択比を４とする。また、第１導電層１５は、上記第２導電層１６のエッチングによって最大で５．５ｎｍエッチングされているため、第１導電層１５の膜厚は、３９．５〜５５ｎｍとなっている。
【００６６】
上記条件下において、第１導電層１５の最大膜厚部分をエッチングするための時間は、５５÷３＝１８（ｓｅｃ）となり、オーバーエッチングが１０％であるから、全エッチング時間は、１８×１．１＝２０（ｓｅｃ）となる。一方、第１導電層１５の最小膜厚部分をエッチングする時間は、３９．５÷３＝１３（ｓｅｃ）であるため、第１導電層１５の最小膜厚部分のゲート絶縁膜４は、２０−１３＝７（ｓｅｃ）だけエッチングされることになる。
【００６７】
第１導電層１５とゲート絶縁膜４との選択比が４であるから、ゲート絶縁膜４のエッチングレートは、３÷４＝０．７５ｎｍ／ｓｅｃとなる。従って、ゲート絶縁膜４は、最大で０．７５×７＝５．３ｎｍエッチングされ、エッチング後のゲート絶縁膜４の最小膜厚は、５０−５．３＝４４．７ｎｍとなる。
【００６８】
すなわち、上記のように、第１導電層１５の膜厚は薄いため、第１導電層１５のエッチング時間は短くてすみ、その結果オーバーエッチング時間も短くてすむ。このため、第１導電層１５とゲート絶縁膜４との選択比が小さい場合であっても、ゲート電極５に覆われていない領域のゲート絶縁膜４は、エッチングにより膜厚１８が薄くなることはほとんどない。
【００６９】
以上により、導電層形成工程により２層からなる導電層を形成した後に、一度のパターニングによるレジスト形成を行い、２種類のエッチング条件を用いたエッチング工程を行うことによって、ゲート電極５が形成され、ゲート電極形成工程が完了する。
【００７０】
次に、不純物注入工程を行う。図２（ｂ）に示すように、半導体層３に、ゲート電極５をマスクとして不純物を注入する。これにより、ソース領域１２およびドレイン領域１３が形成される。不純物の注入は、例えば、不純物としてリンを用いて、加速エネルギー５〜１００ｋｅＶ、ドーズ量５×１０１６ｉｏｎｓ／ｃｍ２の条件下でイオン注入することができる。また、上にゲート電極５が形成されている半導体層３の領域は、ゲート電極５がマスクとなっているため不純物が注入されず、チャネル領域１４となる。
【００７１】
不純物として注入されたイオンのうちのいくつかは、半導体層３中の原子と衝突し、衝突した原子のうちのいくつかは、はじき飛ばされるものがある。はじき飛ばされた原子が多いときに、結晶であった半導体層３が非晶質に変化してしまい、半導体層３のダメージとなる。一般に、半導体層上に形成されたゲート絶縁膜が薄い場合に、半導体層のダメージは多くなり、このときソース領域およびドレイン領域を形成するための、後の活性化工程における活性化がうまく出来ない。一方、ゲート絶縁膜が厚い場合には半導体層への不純物の注入量が不足し、十分低抵抗なソース領域およびドレイン領域を形成することができない。また、活性化工程（特に、炉、ＲＴＡを使用した場合）においては、半導体層の下層部に結晶領域を残しておいた方が再結晶化しやすくなるため、ダメージの比較的多くなる不純物濃度の高い領域が、ゲート絶縁膜と半導体層との界面付近となるように不純物注入条件を設定することが好ましい。
【００７２】
なお、例えば、ゲート電極５を第１導電層１５だけ、または第２導電層１６だけで形成した場合、従来の薄膜トランジスタを形成する場合と同様に、ゲート絶縁膜４が本実施の形態の半分以下の約１９ｎｍしか残らないため、不純物注入時における半導体層３へのダメージが大きくなり、活性化工程において不純物を十分活性化させることができず、ソース領域１２およびドレイン領域１３の抵抗が大きくなってしまう。
【００７３】
しかしながら、上述したように、第１導電層１５および第２導電層１６のエッチングによっても、ゲート絶縁膜４が４４．７ｎｍ残る。従って、ゲート絶縁膜の膜厚を十分確保することができるため、不純物注入時の半導体層３へのダメージを低減することが可能となり、次の活性化工程において半導体層３のダメージが回復し、十分抵抗の小さいソース領域１２およびドレイン領域１３を得ることができる。
【００７４】
そして、次に熱処理を行い、ソース領域１２およびドレイン領域１３に注入された不純物を電気的に活性化させる。熱処理は、例えば、窒素雰囲気中で４００〜６４０℃、１〜２４０分の条件下で行うことができる。
【００７５】
次に、図２（ｃ）に示すように、例えば、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯ２を堆積させることによって、層間絶縁膜６を形成する。そして、層間絶縁膜６、ゲート絶縁膜４の一部を除去し、ソース領域１２に達するようなコンタクトホール７と、ソース領域１３に達するようなコンタクトホール８とを開口する。
【００７６】
層間絶縁膜６上のコンタクトホール７・８の開口部に、アルミニウムからなるゲート信号線（図示せず）、ソース電極９およびドレイン電極１０形成する。ゲート信号線はコンタクトホール７・８のいずれかを介してゲート電極５と電気的に接続され、ソース電極９はコンタクトホール７を介してソース領域１２と電気的に接続され、ドレイン電極１０はコンタクトホール８を介してドレイン領域１３と電気的に接続される。そして、層間絶縁膜６上に保護膜としてのパッシベーション膜１１を形成する。
【００７７】
以上より、本発明にかかる薄膜トランジスタを製造することができる。また、上記薄膜トランジスタを用いることにより液晶表示装置を得ることができる。
【００７８】
また、本実施の形態においては、ゲート電極を窒化タンタルからなる第１導電層１５とタングステンからなる第２導電層１６との２層の積層構造としているが、本発明はこれに限定されるものではなく、３層以上の積層構造としてもよい。この場合、本実施の形態での第１導電層１５が最下層となり、第２導電層１６が最下層以外の層、すなわち最上層または最上層と最下層とに挟まれた中間層となる。
【００７９】
また、本実施の形態においては、ソース領域１２およびドレイン領域１３を形成するために不純物としてリンを注入し、Ｎ型薄膜トランジスタとしているが、本発明はこれに限定されるものではなく、Ｐ型薄膜トランジスタとしても同様に実施可能である。また、不純物としてＢ、Ａｓを用いても同様に実施可能である。
【００８０】
また、本実施の形態において形成した各膜の材質や不純物の材質は、任意に選ぶことができ、トランジスタの構造についても各種の変形が可能である。例えば、本実施の形態においては、基板１としてガラスを用いているが、本発明はこれに限定されるものではなく、本発明の関連発明としては、シリコンウエハー、ＳＯＩ、石英を用いても同様に実施可能である。また、本実施の形態においては、ゲート絶縁膜４としてＳｉＯ２を用いているが、本発明はこれに限定されるものではなく、ＳｉＯ、ＳｉＮ、ＳｉＯＮ、Ｔａ２０５、Ａｌ２０３、ＺｒＯ、ＨｆＯ、Ｌａ２０３、Ｐｒ２０３を用いても同様に実施可能である。また、本実施の形態においては、ゲート電極として、すなわち、第１導電層１５として窒化タンタルを、第２導電層１６としてタングステンを用いているが、本発明はこれに限定されるものではなく、Ｗ、Ｔａ、ＴａＮ、Ａｌ、ＡｌＭｏ、Ｍｏ、ＡｌＳｉ、ＡｉＴｉ、Ｔｉ、ＴｉＮ、Ｓｉ、ＷＳｉ、ＭｏＳｉ、ＴａＳｉ、Ｃｕを用いても同様に実施可能である。また、本実施の形態においては、層間絶縁膜６としてＳｉＯ２を用いているが、本発明はこれに限定されるものではなく、ＳｉＮ、ＳｉＮＯ、Ｌｏｗ−Ｋ膜、有機膜を用いても同様に実施可能である。
【００８１】
また、本実施の形態におけるトランジスタの製造条件は、一例を示したにすぎず、本発明はこの数値に限定されるものではない。
【００８２】
本発明のトランジスタの製造方法は、基板上にベースコート膜と半導体層とゲート絶縁膜とゲート電極とを、基板側からこの順に形成する工程と、該ゲート電極を２種類以上の材料から形成する工程と、最下層のゲート電極層の膜厚が上層のゲート電極層の膜厚よりも薄く、一度のパターニングでゲート電極形成のために２種類以上の条件でエッチングする工程とを含む構成としてもよい。
【００８３】
本発明のトランジスタは、基板上にベースコート膜と半導体層とゲート絶縁膜とゲート電極とが基板側からこの順に形成されているトランジスタであって、該ゲート電極が２種類以上の材料から形成されていて、最下層のゲート電極層が上層のゲート電極層よりも膜厚が薄い構成としてもよい。
【００８４】
【発明の効果】
以上のように、本発明にかかるトランジスタの製造方法は、ゲート電極形成工程は、複数の導電層を形成する導電層形成工程と、上記複数の導電層を互いに異なる条件でエッチングするエッチング工程とを含む構成である。
【００８５】
上記構成によれば、ガラス基板上に形成された半導体層およびゲート絶縁層上に、ゲート電極を形成するための複数の導電層が形成される。そして、該複数の導電層を互いに異なるエッチング条件でエッチングすることによりゲート電極が形成される。
【００８６】
その結果、オーバーエッチングによりゲート絶縁層をエッチングしすぎてしまい、ゲート絶縁層が薄くなることを防止することができる。これにより、例えば、半導体層に不純物を注入する際の半導体層へのダメージを低減することが可能となり、トランジスタの性能の著しい低下を回避することができ、高い性能を維持したトランジスタを製造することができるという効果を奏する。
【００８７】
上記のトランジスタの製造方法において、上記導電層形成工程は、複数の導電層のうち最下層の導電層の層厚を、他の導電層の層厚よりも薄く形成する構成としてもよい。
【００８８】
上記構成によれば、複数形成された導電層のうち、最下層の導電層の層厚を、他の導電層の層厚よりも薄くしているため、最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００８９】
その結果、ゲート絶縁層が薄くなることを容易に防止することができるため、トランジスタの性能の著しい低下を容易に回避することができるという効果を奏する。
【００９０】
上記のトランジスタの製造方法において、上記複数の導電層は、互いに異なる材料からなる構成としてもよい。
【００９１】
上記構成によれば、導電層毎のエッチング条件を、材料に応じたエッチング条件とすることができるため、エッチング条件の自由度が増し、例えば最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００９２】
その結果、さらに容易にゲート絶縁層が薄くなることを防止することができるため、トランジスタの性能の著しい低下を容易に回避することができるという効果を奏する。
【００９３】
以上のように、本発明に関連するトランジスタは、ゲート電極は、複数の導電層からなっている構成である。
【００９４】
上記構成によれば、ゲート電極が複数の導電層から形成されていることから、導電層のエッチング条件を導電層毎に設定することができ、最下層の導電層をエッチングする際に、オーバーエッチングによりゲート絶縁層がエッチングされすぎることを低減することができるので、層厚が十分確保されたゲート絶縁層を有するトランジスタを得ることができる。
【００９５】
これにより、例えば、半導体層に不純物を注入する際に、半導体層へのダメージを低減することが可能となり、低抵抗の半導体を得ることができるため、性能の著しい低下を回避して高い性能を維持したトランジスタを得ることができるという効果を奏する。
【００９６】
上記のトランジスタにおいて、上記複数の導電層のうち最下層の導電層の層厚は、他の導電層の層厚よりも薄い構成としてもよい。
【００９７】
上記構成によれば、例えば、導電層のエッチング時において、最下層の導電層のエッチング時間を短くすることが可能となり、オーバーエッチング時間を短くすることができるため、ゲート絶縁層がエッチングされすぎることを低減することができる。これにより、層厚が十分に確保されたゲート絶縁層を有するトランジスタを得ることが可能となり、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができるという効果を奏する。
【００９８】
上記のトランジスタにおいて、上記複数の導電層は、互いに異なる材料からなる構成としてもよい。
【００９９】
上記構成によれば、複数の導電層は、互いに異なる材料から形成されているため、導電層のエッチング時において、導電層の材料に応じてエッチング条件を設定することが可能となる。これにより、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができるという効果を奏する。
【０１００】
以上のように、本発明に関連する液晶表示装置は、上記記載のトランジスタを用いてなる構成である。
【０１０１】
上記構成によれば、上記記載のトランジスタを用いている。すなわち、層厚が十分確保されたゲート絶縁層を有するトランジスタを用いているため、低抵抗の半導体を得ることが可能となり、性能の著しい低下を回避して高い性能を維持した液晶表示装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】 図１は、本発明の実施の形態における薄膜トランジスタの製造工程の一部を示すものであり、（ａ）〜（ｃ）は、薄膜トランジスタの断面図である。
【図２】 図２は、図１の製造工程の続きを示すものであり、（ａ）〜（ｃ）は、薄膜トランジスタの断面図である。
【図３】 図３は、従来の薄膜トランジスタの製造工程を示すものであり、（ａ）〜（ｅ）は、薄膜トランジスタの断面図である。
【符号の説明】
１ 基板
３ 半導体層
４ ゲート絶縁膜（ゲート絶縁層）
５ ゲート電極
５ａ 第１ゲート電極層
５ｂ 第２ゲート電極層
６ 層間絶縁膜
１２ ソース領域
１３ ドレイン領域
１４ チャネル領域
１５ 第１導電層（導電層）
１６ 第２導電層（導電層）
１７ レジスト
【発明の属する技術分野】
本発明は、トランジスタの製造方法に関するものである。
【０００２】
【従来の技術】
従来から、アクティブマトリクス型の液晶表示装置（ＬＣＤ（Liquid Crystal Display））やイメージセンサ等を駆動させるために、薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））が広く用いられている。特に最近は、高速動作の必要性から、非晶質シリコンを活性層に用いた非晶質シリコンＴＦＴに代わって、より電界効果移動度の高い多結晶シリコンＴＦＴ（ｐ−Ｓｉ ＴＦＴ（Poly-Silicone TFT））が開発されている。
【０００３】
多結晶シリコンＴＦＴを用いて液晶表示装置を製造する場合、多結晶シリコンＴＦＴは高速動作が可能であることから、画素スイッチング用として用いる以外に、駆動回路用としても用いることができる。これにより、表示装置と駆動回路とを一体形成することが可能となるため、駆動用ＩＣ（Integrated Circuit）が不要になるとともに、表示装置と駆動用ＩＣとの接続が不要になるという利点がある。
【０００４】
このため、近年、駆動回路以外の機能を有する回路をもＬＣＤに集積するべく、多結晶シリコンＴＦＴの高性能化を達成するための開発が盛んに行われている。
【０００５】
多結晶シリコンＴＦＴの高性能化を達成する方法の１つとして、ゲート絶縁膜を薄膜化する薄膜トランジスタの製造方法がある。以下、従来の薄膜トランジスタの製造方法の一例について図３（ａ）〜（ｅ）を参照しながら説明する。
【０００６】
図３（ａ）に示すように、基板５０上にベースコート５１と５０ｎｍの半導体層５２とを形成し、パターニングをする。次に図３（ｂ）に示すように、半導体層５２上に、５０ｎｍのゲート絶縁膜５３と４００ｎｍの導電層５４とを形成した後に、導電層５４上にフォトレジストを塗布し、所望の領域を露光、現像することによってレジスト５５を形成する。
【０００７】
次に、図３（ｃ）に示すように、レジスト５５をマスクとして導電層５４をエッチングし、ゲート電極５６を形成する。このとき、レジスト５５で覆われていない領域のゲート絶縁膜５３の膜厚は、ゲート電極形成時に行われるエッチングのオーバーエッチングによって薄くなり、薄膜化されたゲート絶縁膜５３ａとなる。
【０００８】
次に図３（ｄ）に示すように、半導体５２層に不純物を注入して高キャリア濃度ソース領域（以下、ソース領域という）５７および高キャリア濃度ドレイン領域（以下、ドレイン領域という）５８を形成する。ゲート電極５６に覆われている領域は、不純物が注入されずにチャネル領域５９となる。そして、ソース領域５７およびドレイン領域５８の不純物を電気的に活性化させる。
【０００９】
その後、図３（ｅ）に示すように、層間絶縁膜６０、コンタクトホール６１・６２、配線（図示せず）、ソース電極６３、ドレイン電極６４を形成し、最後にパッシベーション膜６５を形成することによって薄膜トランジスタが形成される。
【００１０】
ここで、ゲート電極形成時に行われるドライエッチングのオーバーエッチングによるゲート絶縁膜５３のエッチング量について一例を挙げて説明する。
【００１１】
ゲート電極形成時のドライエッチングの条件を、エッチレートが５ｎｍ／ｓｅｃ、導電層５４とゲート絶縁膜５３とのエッチングの選択比が４、オーバーエッチングが１０％、導電層５４の膜厚が３６０〜４４０ｎｍであるとする。
【００１２】
導電層５４の最大膜厚４４０ｎｍをエッチングするために必要な時間は、４４０÷５＝８８（ｓｅｃ）であり、オーバーエッチングが１０％であるから、ゲート電極形成時のエッチング時間は、８８×１．１＝９７（ｓｅｃ）となる。従って、導電層５４の最大膜厚をエッチングするためのエッチング時間は、９７ｓｅｃである。
【００１３】
一方、導電層５４の最小膜厚３６０ｎｍをエッチングするために必要な時間は、３６０÷５＝７２（ｓｅｃ）である。従って、導電層５４の最小膜厚部分においては、導電層５４の最大膜厚をエッチングするための時間９７ｓｅｃから最小膜厚をエッチングするための時間７２ｓｅｃを引いた残りの時間２５ｓｅｃだけ、ゲート絶縁膜５３がエッチングされる。
【００１４】
また、導電層５４とゲート絶縁膜５３のエッチングの選択比は４であることから、ゲート絶縁膜５３のエッチングレートは、５÷４＝１．２５ｎｍ／ｓｅｃとなり、ゲート絶縁膜５３は、１．２５×２５＝３１．３ｎｍエッチングされる。従って、図３（ｃ）に示すゲート電極形成後の薄膜化されたゲート絶縁膜５３ａの膜厚は、最も薄い部分で５０−３１．３＝１８．７ｎｍとなる。
【００１５】
【特許文献１】
特開２００１−２１７４１３号公報（公開日：平成１３年８月１０日）
【００１６】
【発明が解決しようとする課題】
しかしながら、液晶表示装置に用いられる大型のガラス基板の上で行われるエッチングでは、エッチングの異方性や低温プロセスの要求等を満足するために、エッチング条件が制限され、例えばゲート電極をエッチングする工程での導電層とゲート絶縁膜との選択比を小さくする必要がある。このように、導電層とゲート絶縁膜との選択比が小さい場合、ゲート電極のドライエッチング時にゲート絶縁膜がエッチングされすぎて薄くなってしまったり、なくなってしまったりするという問題点がある。
【００１７】
従来の薄膜トランジスタの製造方法では、上記問題点を有することによって、以下のさらなる問題点をも招来してしまう。
【００１８】
例えば、上述の薄膜トランジスタの製造方法において、ゲート絶縁膜の膜厚に応じた加速エネルギーを設定して、ソース領域およびドレイン領域に不純物を注入した場合に、ゲート絶縁膜の最も薄い部分の膜厚が１８．７ｎｍでは薄すぎるため、不純物濃度が最も高いピーク濃度の位置が半導体層中の基板側にずれてしまい、半導体層へのダメージが大きくなってしまう。
【００１９】
このため、後の活性化工程において半導体層のダメージを回復することができず、不純物が十分活性化されていない領域が、ソース領域およびドレイン領域内に存在してしまう。その結果、不純物が十分活性化されていない領域における抵抗が大きくなり、不良ＴＦＴが基板内に多く現れ、トランジスタの性能が著しく低下するという問題点がある。
【００２０】
本発明は、上記問題点を解決するために提案されたものであり、ゲート電極形成時に行われるドライエッチングのオーバーエッチングによりゲート絶縁膜がエッチングされすぎることを低減することにより、性能の著しい低下を回避し、高い性能を維持したトランジスタおよびその製造方法、並びに該トランジスタを用いた液晶表示装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明にかかるトランジスタの製造方法は、上記課題を解決するために、ガラス基板上に半導体層を形成する半導体層形成工程と、該半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、該ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、該半導体層に不純物を注入する不純物注入工程とを含むトランジスタの製造方法において、上記ゲート電極形成工程は、複数の導電層を形成する導電層形成工程と、上記複数の導電層を互いに異なる条件でエッチングするエッチング工程とを含むことを特徴としている。
【００２２】
また、本発明にかかるトランジスタの製造方法は、上記構成に加え、上記ゲート電極形成工程は、ゲート絶縁層上に形成される第１導電層と該第１導電層上に形成される第２導電層を形成する導電層形成工程と、上記第２導電層をエッチングする第１のエッチング工程と、上記第１導電層をエッチングする第２のエッチング工程とを含み、上記導電層形成工程において形成される上記第１導電層の最小膜厚部分の膜厚が４５ｎｍ、最大膜厚部分の膜厚が５５ｎｍであり、上記導電層形成工程において形成される上記第２導電層の最小膜厚部分の膜厚が３１５ｎｍ、最大膜厚部分の膜厚が３８５ｎｍであり、上記第１のエッチング工程における第２導電層と第１導電層の選択比が２０となるように設定し、上記第２のエッチング工程における第１導電層とゲート絶縁層の選択比が４となるように設定したことを特徴とする。
【００２３】
上記方法によれば、基板上に半導体層とゲート絶縁層とが形成され、ゲート絶縁層上に、ゲート電極を形成するための複数の導電層が形成される。そして、該複数の導電層を互いに異なるエッチング条件でエッチングすることによりゲート電極が形成される。
【００２４】
上記エッチングは、例えば、エッチングレートや選択比といったエッチング条件を複数の導電層毎に互いに異ならせて行うため、複数形成された導電層のうち、最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くなるようにエッチング条件を設定した場合、最下層の導電層をエッチングする際のオーバーエッチング時間をも短くすることができる。その結果、オーバーエッチングによりゲート絶縁層をエッチングしすぎてしまい、ゲート絶縁層が薄くなることを防止することができる。
【００２５】
ゲート絶縁層が薄い場合には、半導体層に不純物を注入する際に、半導体層へのダメージが大きくなり、半導体の抵抗が高くなるため、トランジスタの性能が著しく低下してしまう。しかしながら、上記方法によれば、ゲート絶縁層が薄くなることを防止することができることから、半導体層へのダメージを低減することが可能となり、トランジスタの性能の著しい低下を回避することができる。その結果、高い性能を維持したトランジスタの製造方法を提供することができる。
【００２６】
本発明にかかるトランジスタの製造方法は、上記構成に加え、上記導電層形成工程において、上記第１導電層と上記第２導電層との間、又は上記第２導電層の上に１層以上の導電層を形成する工程を有することを特徴とする。
【００２７】
本発明に関連するトランジスタの製造方法は、上記構成に加え、上記導電層形成工程は、複数の導電層のうち最下層の導電層の層厚を、他の導電層の層厚よりも薄く形成することを特徴としている。
【００２８】
本発明にかかるトランジスタの製造方法は、上記構成に加え、上記導電層形成工程において、ゲート絶縁層上に形成される第１導電層の層厚を、他の導電層の層厚よりも薄く形成することを特徴とする。
【００２９】
上記方法によれば、複数形成された導電層のうち、最下層の導電層の層厚を、他の導電層の層厚よりも薄くしているため、最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００３０】
その結果、ゲート絶縁層が薄くなることを容易に防止することができるため、トランジスタの性能の著しい低下を容易に回避することができる。
【００３１】
本発明に関連するトランジスタの製造方法は、上記構成に加え、上記複数の導電層は、互いに異なる材料からなることを特徴としている。
【００３２】
本発明にかかるトランジスタの製造方法は、上記構成に加え、上記導電層形成工程において形成される複数の導電層は、互いに異なる材料からなることを特徴とする。
【００３３】
上記方法によれば、導電層毎のエッチング条件を、材料に応じたエッチング条件とすることができるため、エッチング条件の自由度が増し、例えば最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００３４】
その結果、さらに容易にゲート絶縁層が薄くなることを防止することができるため、トランジスタの性能の著しい低下を容易に回避することができる。
【００３５】
本発明に関連するトランジスタは、上記課題を解決するために、基板上に半導体層を備え、該半導体層上にゲート絶縁層を備え、該ゲート絶縁層上にゲート電極を備えているトランジスタにおいて、上記ゲート電極は、複数の導電層からなっていることを特徴としている。
【００３６】
本発明に関連するトランジスタは、上記構成に加えて、上記ゲート電極は、上記ゲート絶縁層上に形成された第1導電層と、該第1導電層上に形成された第２導電層から形成され、上記第２導電層と上記第１導電層はエッチングにおける選択比が２０であるように選ばれており、上記第１導電層と上記ゲート絶縁層は、エッチングにおける選択比が４であるように選ばれていることを特徴とする。
【００３７】
上記構成によれば、ゲート電極が複数の導電層から形成されていることから、導電層が単層では膜応力が大きい場合や下層との密着性が弱い場合に、導電層が剥がれてしまうことを回避することができるとともに、例えば熱処理工程でヒロックが発生し、配線がショートしてしまうことを回避することができる。また、ゲート電極の導電層を別の材質に変更することを希望する場合に、元の材質を下層のゲート電極とし、所望の材質を上層のゲート電極とすることにより、トランジスタの特性および信頼性が変化してしまうことを回避することができる。また、ゲート電極を特殊な形状とする場合に、複数の導電層とすれば各々のエッチングレートの差を利用することにより所望の形状を形成することができる。
【００３８】
また、上記構成によれば、ゲート電極が複数の導電層から形成されていることから、導電層のエッチング条件を導電層毎に設定することができ、最下層の導電層をエッチングする際に、オーバーエッチングによりゲート絶縁層がエッチングされすぎることを低減することができる。すなわち、層厚が十分確保されたゲート絶縁層を有するトランジスタを得ることができる。
【００３９】
これにより、例えば、半導体層に不純物を注入する際に、半導体層へのダメージを低減することが可能となり、低抵抗の半導体を得ることができるため、性能の著しい低下を回避して高い性能を維持したトランジスタを提供することができる。
【００４０】
本発明に関連するトランジスタは、上記構成に加え、上記複数の導電層のうち最下層の導電層の層厚は、他の導電層の層厚よりも薄いことを特徴としている。
【００４１】
本発明に関連するトランジスタは、上記構成に加え、上記第1導電層の層厚は、上記第２導電層の層厚よりも薄いことを特徴とする。
【００４２】
上記構成によれば、例えば、導電層のエッチング時において、最下層の導電層のエッチング時間を短くすることが可能となり、オーバーエッチング時間を短くすることができる。これにより、ゲート絶縁層がエッチングされすぎることを低減することができるので、層厚が十分に確保されたゲート絶縁層を有するトランジスタを得ることが可能となり、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができる。
【００４３】
本発明に関連するトランジスタは、上記構成に加え、上記複数の導電層は、互いに異なる材料からなることを特徴としている。
【００４４】
上記構成によれば、複数の導電層は、互いに異なる材料から形成されているため、導電層のエッチング時において、導電層の材料に応じてエッチング条件を設定することが可能となる。例えば、最下層の導電層を、エッチング時間が短くなるような材料を用いれば、オーバーエッチング時間を短くすることができるため、ゲート絶縁層がエッチングされすぎることを低減することができる。これにより、層厚が十分に確保されたゲート絶縁層を有するトランジスタを得ることが可能となり、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができる。
【００４５】
本発明に関連する液晶表示装置は、上記記載のトランジスタを用いてなることを特徴としている。
【００４６】
上記構成によれば、上記記載のトランジスタを用いている。すなわち、層厚が十分確保されたゲート絶縁層を有するトランジスタを用いているため、低抵抗の半導体を得ることが可能となり、性能の著しい低下を回避して高い性能を維持した液晶表示装置を提供することができる。
【００４７】
【発明の実施の形態】
本発明の実施の形態、及び参考の実施の形態について図１および図２に基づいて以下に説明する。
【００４８】
図２（ｃ）に示すように、本発明にかかる薄膜トランジスタ（トランジスタ）は、基板１、ベースコート２、半導体層３、ゲート絶縁膜（ゲート絶縁層）４、ゲート電極５、層間絶縁膜６、コンタクトホール７・８、ソース電極９、ドレイン電極１０およびパッシベーション膜１１から形成されている。
【００４９】
上記基板１は、ガラスからなる透明の基板であり、基板１上には基板１からの不純物の拡散を防止するためのベースコート２が形成されている。ベースコート２の上には半導体層３が形成されている。
【００５０】
半導体層３は、不純物が注入されている高キャリア濃度ソース領域（以下ソース領域という）１２および高キャリア濃度ドレイン領域（以下ドレイン領域という）１３と、不純物が注入されていないチャネル領域１４とから構成されている。半導体層３上には、半導体層３を覆うようにしてゲート絶縁膜４が形成されている。
【００５１】
ゲート絶縁膜４上には、半導体層３のチャネル領域１４の位置にゲート電極５が形成されている。ゲート電極５と、ゲート電極５が形成されていない部分のゲート絶縁膜４とを覆うように層間絶縁膜６が形成されている。また、ゲート電極５は、互いに異なる材料からなる２層のゲート電極層５ａ・５ｂによって形成されており、図示しないゲート信号線と電気的に接続されている。
【００５２】
ゲート絶縁膜４および層間絶縁膜６には、ソース領域１２およびドレイン領域１３に達するようになっているコンタクトホール７・８が形成されている。コンタクトホール７・８は、ゲート電極５とゲート信号線とを電気的に接続させ、コンタクトホール７は、ソース電極９とソース領域１２とを電気的に接続させ、コンタクトホール８は、ドレイン電極１０とドレイン領域１３とを電気的に接続させるためのものである。
【００５３】
層間絶縁膜６上にはソース電極９およびドレイン電極１０が形成されている。ソース電極９は、コンタクトホール７を介してソース領域１２と電気的に接続されており、ドレイン電極１０は、コンタクトホール８を介してドレイン領域１３と電気的に接続されている。
【００５４】
層間絶縁膜６、ソース電極９およびドレイン電極１０上にはパッシベーション膜１１が形成されている。
【００５５】
次に、上記薄膜トランジスタの製造方法の一例について説明する。
【００５６】
まず、図１（ａ）に示すように、ガラスからなる基板１上に、厚み３００ｎｍのＳｉＯ２を製膜してベースコート２を形成する。その後に、半導体層形成工程を行う。すなわち、ベースコート２上に厚み５０ｎｍのシリコン膜を形成した後に、所定の形状に加工することにより半導体層３を形成する。
【００５７】
次に、ゲート絶縁層形成工程を行う。すなわち、図１（ｂ）に示すように、ベースコート２および半導体層３上に、絶縁層として例えばＳｉＯ２を厚み５０ｎｍにて製膜して、ゲート絶縁膜４を形成する。
【００５８】
次に、ゲート電極形成工程を行う。まず、導電層形成工程として、図１（ｃ）に示すように、ゲート絶縁膜４上に、スパッタリング法を用いて窒化タンタルを堆積させ、厚みが約５０ｎｍとなるように第１導電層（導電層）１５を形成する。そして、第１導電層１５上に、スパッタリング法を用いてタングステンを堆積させ、厚みが約３５０ｎｍとなるように第２導電層（導電層）１６を形成する。
【００５９】
その後、第２導電層１６上に感光剤としてのフォトレジストを塗布し、フォトレジスト上にゲート電極の形状に形成された所定のパターンを有するマスクを載せ、紫外線等の光照射により、マスクに形成されたパターンをフォトレジストに露光する。そして、現像を行い露光されていないフォトレジストを除去することによって、ゲート電極を形成するためのレジスト１７を形成する。
【００６０】
次に、エッチング工程として、図２（ａ）に示すように、レジスト１７をマスクとしてドライエッチング等のエッチングを行い、レジスト１７に覆われた部分以外の第２導電層１６を除去することによって第２ゲート電極層５ｂを形成する。このとき、第２導電層１６をエッチングする条件を、次にエッチングする第１導電層１５との選択比が大きくなるような条件とすれば、オーバーエッチングによる第１導電層１５のエッチングを低減することができる。
【００６１】
例えば、第２導電層１６の膜厚が３１５〜３８５ｎｍであるときに、エッチングの条件を、第２導電層１６のエッチングレートを５ｎｍ／ｓｅｃ、オーバーエッチングを１０％、第２導電層１６と第１導電層１５との選択比を２０とする。
【００６２】
上記条件下において、第２導電層１６の最大膜厚部分をエッチングするための時間は、３８５÷５＝７７（ｓｅｃ）となり、オーバーエッチングが１０％であるから、全エッチング時間は７７×１．１＝８５（ｓｅｃ）となる。一方、第２導電層１６の最小膜厚部分のエッチング時間は、３１５÷５＝６３（ｓｅｃ）であるため、第２導電層１６の最小膜厚部分の下に形成されている第１導電層１５は、８５−６３＝２２（ｓｅｃ）だけエッチングされることになる。
【００６３】
第２導電層１６と第１導電層１５との選択比が２０であることから、第１導電層１５のエッチングレートは、５÷２０＝０．２５ｎｍ／ｓｅｃとなる。従って、第１導電層１５は、最大で０．２５×２２＝５．５ｎｍエッチングされる。
【００６４】
次に、図２（ｂ）に示すように、レジスト１７および第２ゲート電極層５ｂをマスクとしてドライエッチング等のエッチングを行い、レジスト１７および第２ゲート電極層５ｂに覆われた部分以外の第１導電層１５を除去することによって第１ゲート電極層５ａを形成する。これにより、第１ゲート電極層５ａおよび第２ゲート電極層５ｂからなるゲート電極５が形成される。
【００６５】
上記第１導電層１５のエッチングにおいて、例えば、第１導電層１５の製膜時の膜厚が４５〜５５ｎｍであるときに、エッチングの条件を、第１導電層１５のエッチングレートを３ｎｍ／ｓｅｃ、オーバーエッチングを１０％、第１導電層１５とゲート絶縁膜４との選択比を４とする。また、第１導電層１５は、上記第２導電層１６のエッチングによって最大で５．５ｎｍエッチングされているため、第１導電層１５の膜厚は、３９．５〜５５ｎｍとなっている。
【００６６】
上記条件下において、第１導電層１５の最大膜厚部分をエッチングするための時間は、５５÷３＝１８（ｓｅｃ）となり、オーバーエッチングが１０％であるから、全エッチング時間は、１８×１．１＝２０（ｓｅｃ）となる。一方、第１導電層１５の最小膜厚部分をエッチングする時間は、３９．５÷３＝１３（ｓｅｃ）であるため、第１導電層１５の最小膜厚部分のゲート絶縁膜４は、２０−１３＝７（ｓｅｃ）だけエッチングされることになる。
【００６７】
第１導電層１５とゲート絶縁膜４との選択比が４であるから、ゲート絶縁膜４のエッチングレートは、３÷４＝０．７５ｎｍ／ｓｅｃとなる。従って、ゲート絶縁膜４は、最大で０．７５×７＝５．３ｎｍエッチングされ、エッチング後のゲート絶縁膜４の最小膜厚は、５０−５．３＝４４．７ｎｍとなる。
【００６８】
すなわち、上記のように、第１導電層１５の膜厚は薄いため、第１導電層１５のエッチング時間は短くてすみ、その結果オーバーエッチング時間も短くてすむ。このため、第１導電層１５とゲート絶縁膜４との選択比が小さい場合であっても、ゲート電極５に覆われていない領域のゲート絶縁膜４は、エッチングにより膜厚１８が薄くなることはほとんどない。
【００６９】
以上により、導電層形成工程により２層からなる導電層を形成した後に、一度のパターニングによるレジスト形成を行い、２種類のエッチング条件を用いたエッチング工程を行うことによって、ゲート電極５が形成され、ゲート電極形成工程が完了する。
【００７０】
次に、不純物注入工程を行う。図２（ｂ）に示すように、半導体層３に、ゲート電極５をマスクとして不純物を注入する。これにより、ソース領域１２およびドレイン領域１３が形成される。不純物の注入は、例えば、不純物としてリンを用いて、加速エネルギー５〜１００ｋｅＶ、ドーズ量５×１０１６ｉｏｎｓ／ｃｍ２の条件下でイオン注入することができる。また、上にゲート電極５が形成されている半導体層３の領域は、ゲート電極５がマスクとなっているため不純物が注入されず、チャネル領域１４となる。
【００７１】
不純物として注入されたイオンのうちのいくつかは、半導体層３中の原子と衝突し、衝突した原子のうちのいくつかは、はじき飛ばされるものがある。はじき飛ばされた原子が多いときに、結晶であった半導体層３が非晶質に変化してしまい、半導体層３のダメージとなる。一般に、半導体層上に形成されたゲート絶縁膜が薄い場合に、半導体層のダメージは多くなり、このときソース領域およびドレイン領域を形成するための、後の活性化工程における活性化がうまく出来ない。一方、ゲート絶縁膜が厚い場合には半導体層への不純物の注入量が不足し、十分低抵抗なソース領域およびドレイン領域を形成することができない。また、活性化工程（特に、炉、ＲＴＡを使用した場合）においては、半導体層の下層部に結晶領域を残しておいた方が再結晶化しやすくなるため、ダメージの比較的多くなる不純物濃度の高い領域が、ゲート絶縁膜と半導体層との界面付近となるように不純物注入条件を設定することが好ましい。
【００７２】
なお、例えば、ゲート電極５を第１導電層１５だけ、または第２導電層１６だけで形成した場合、従来の薄膜トランジスタを形成する場合と同様に、ゲート絶縁膜４が本実施の形態の半分以下の約１９ｎｍしか残らないため、不純物注入時における半導体層３へのダメージが大きくなり、活性化工程において不純物を十分活性化させることができず、ソース領域１２およびドレイン領域１３の抵抗が大きくなってしまう。
【００７３】
しかしながら、上述したように、第１導電層１５および第２導電層１６のエッチングによっても、ゲート絶縁膜４が４４．７ｎｍ残る。従って、ゲート絶縁膜の膜厚を十分確保することができるため、不純物注入時の半導体層３へのダメージを低減することが可能となり、次の活性化工程において半導体層３のダメージが回復し、十分抵抗の小さいソース領域１２およびドレイン領域１３を得ることができる。
【００７４】
そして、次に熱処理を行い、ソース領域１２およびドレイン領域１３に注入された不純物を電気的に活性化させる。熱処理は、例えば、窒素雰囲気中で４００〜６４０℃、１〜２４０分の条件下で行うことができる。
【００７５】
次に、図２（ｃ）に示すように、例えば、ＴＥＯＳを用いたＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯ２を堆積させることによって、層間絶縁膜６を形成する。そして、層間絶縁膜６、ゲート絶縁膜４の一部を除去し、ソース領域１２に達するようなコンタクトホール７と、ソース領域１３に達するようなコンタクトホール８とを開口する。
【００７６】
層間絶縁膜６上のコンタクトホール７・８の開口部に、アルミニウムからなるゲート信号線（図示せず）、ソース電極９およびドレイン電極１０形成する。ゲート信号線はコンタクトホール７・８のいずれかを介してゲート電極５と電気的に接続され、ソース電極９はコンタクトホール７を介してソース領域１２と電気的に接続され、ドレイン電極１０はコンタクトホール８を介してドレイン領域１３と電気的に接続される。そして、層間絶縁膜６上に保護膜としてのパッシベーション膜１１を形成する。
【００７７】
以上より、本発明にかかる薄膜トランジスタを製造することができる。また、上記薄膜トランジスタを用いることにより液晶表示装置を得ることができる。
【００７８】
また、本実施の形態においては、ゲート電極を窒化タンタルからなる第１導電層１５とタングステンからなる第２導電層１６との２層の積層構造としているが、本発明はこれに限定されるものではなく、３層以上の積層構造としてもよい。この場合、本実施の形態での第１導電層１５が最下層となり、第２導電層１６が最下層以外の層、すなわち最上層または最上層と最下層とに挟まれた中間層となる。
【００７９】
また、本実施の形態においては、ソース領域１２およびドレイン領域１３を形成するために不純物としてリンを注入し、Ｎ型薄膜トランジスタとしているが、本発明はこれに限定されるものではなく、Ｐ型薄膜トランジスタとしても同様に実施可能である。また、不純物としてＢ、Ａｓを用いても同様に実施可能である。
【００８０】
また、本実施の形態において形成した各膜の材質や不純物の材質は、任意に選ぶことができ、トランジスタの構造についても各種の変形が可能である。例えば、本実施の形態においては、基板１としてガラスを用いているが、本発明はこれに限定されるものではなく、本発明の関連発明としては、シリコンウエハー、ＳＯＩ、石英を用いても同様に実施可能である。また、本実施の形態においては、ゲート絶縁膜４としてＳｉＯ２を用いているが、本発明はこれに限定されるものではなく、ＳｉＯ、ＳｉＮ、ＳｉＯＮ、Ｔａ２０５、Ａｌ２０３、ＺｒＯ、ＨｆＯ、Ｌａ２０３、Ｐｒ２０３を用いても同様に実施可能である。また、本実施の形態においては、ゲート電極として、すなわち、第１導電層１５として窒化タンタルを、第２導電層１６としてタングステンを用いているが、本発明はこれに限定されるものではなく、Ｗ、Ｔａ、ＴａＮ、Ａｌ、ＡｌＭｏ、Ｍｏ、ＡｌＳｉ、ＡｉＴｉ、Ｔｉ、ＴｉＮ、Ｓｉ、ＷＳｉ、ＭｏＳｉ、ＴａＳｉ、Ｃｕを用いても同様に実施可能である。また、本実施の形態においては、層間絶縁膜６としてＳｉＯ２を用いているが、本発明はこれに限定されるものではなく、ＳｉＮ、ＳｉＮＯ、Ｌｏｗ−Ｋ膜、有機膜を用いても同様に実施可能である。
【００８１】
また、本実施の形態におけるトランジスタの製造条件は、一例を示したにすぎず、本発明はこの数値に限定されるものではない。
【００８２】
本発明のトランジスタの製造方法は、基板上にベースコート膜と半導体層とゲート絶縁膜とゲート電極とを、基板側からこの順に形成する工程と、該ゲート電極を２種類以上の材料から形成する工程と、最下層のゲート電極層の膜厚が上層のゲート電極層の膜厚よりも薄く、一度のパターニングでゲート電極形成のために２種類以上の条件でエッチングする工程とを含む構成としてもよい。
【００８３】
本発明のトランジスタは、基板上にベースコート膜と半導体層とゲート絶縁膜とゲート電極とが基板側からこの順に形成されているトランジスタであって、該ゲート電極が２種類以上の材料から形成されていて、最下層のゲート電極層が上層のゲート電極層よりも膜厚が薄い構成としてもよい。
【００８４】
【発明の効果】
以上のように、本発明にかかるトランジスタの製造方法は、ゲート電極形成工程は、複数の導電層を形成する導電層形成工程と、上記複数の導電層を互いに異なる条件でエッチングするエッチング工程とを含む構成である。
【００８５】
上記構成によれば、ガラス基板上に形成された半導体層およびゲート絶縁層上に、ゲート電極を形成するための複数の導電層が形成される。そして、該複数の導電層を互いに異なるエッチング条件でエッチングすることによりゲート電極が形成される。
【００８６】
その結果、オーバーエッチングによりゲート絶縁層をエッチングしすぎてしまい、ゲート絶縁層が薄くなることを防止することができる。これにより、例えば、半導体層に不純物を注入する際の半導体層へのダメージを低減することが可能となり、トランジスタの性能の著しい低下を回避することができ、高い性能を維持したトランジスタを製造することができるという効果を奏する。
【００８７】
上記のトランジスタの製造方法において、上記導電層形成工程は、複数の導電層のうち最下層の導電層の層厚を、他の導電層の層厚よりも薄く形成する構成としてもよい。
【００８８】
上記構成によれば、複数形成された導電層のうち、最下層の導電層の層厚を、他の導電層の層厚よりも薄くしているため、最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００８９】
その結果、ゲート絶縁層が薄くなることを容易に防止することができるため、トランジスタの性能の著しい低下を容易に回避することができるという効果を奏する。
【００９０】
上記のトランジスタの製造方法において、上記複数の導電層は、互いに異なる材料からなる構成としてもよい。
【００９１】
上記構成によれば、導電層毎のエッチング条件を、材料に応じたエッチング条件とすることができるため、エッチング条件の自由度が増し、例えば最下層の導電層をエッチングする時間を、他の導電層をエッチングする時間よりも短くすることが容易にできる。
【００９２】
その結果、さらに容易にゲート絶縁層が薄くなることを防止することができるため、トランジスタの性能の著しい低下を容易に回避することができるという効果を奏する。
【００９３】
以上のように、本発明に関連するトランジスタは、ゲート電極は、複数の導電層からなっている構成である。
【００９４】
上記構成によれば、ゲート電極が複数の導電層から形成されていることから、導電層のエッチング条件を導電層毎に設定することができ、最下層の導電層をエッチングする際に、オーバーエッチングによりゲート絶縁層がエッチングされすぎることを低減することができるので、層厚が十分確保されたゲート絶縁層を有するトランジスタを得ることができる。
【００９５】
これにより、例えば、半導体層に不純物を注入する際に、半導体層へのダメージを低減することが可能となり、低抵抗の半導体を得ることができるため、性能の著しい低下を回避して高い性能を維持したトランジスタを得ることができるという効果を奏する。
【００９６】
上記のトランジスタにおいて、上記複数の導電層のうち最下層の導電層の層厚は、他の導電層の層厚よりも薄い構成としてもよい。
【００９７】
上記構成によれば、例えば、導電層のエッチング時において、最下層の導電層のエッチング時間を短くすることが可能となり、オーバーエッチング時間を短くすることができるため、ゲート絶縁層がエッチングされすぎることを低減することができる。これにより、層厚が十分に確保されたゲート絶縁層を有するトランジスタを得ることが可能となり、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができるという効果を奏する。
【００９８】
上記のトランジスタにおいて、上記複数の導電層は、互いに異なる材料からなる構成としてもよい。
【００９９】
上記構成によれば、複数の導電層は、互いに異なる材料から形成されているため、導電層のエッチング時において、導電層の材料に応じてエッチング条件を設定することが可能となる。これにより、性能の著しい低下を回避して高い性能を維持したトランジスタを容易に得ることができるという効果を奏する。
【０１００】
以上のように、本発明に関連する液晶表示装置は、上記記載のトランジスタを用いてなる構成である。
【０１０１】
上記構成によれば、上記記載のトランジスタを用いている。すなわち、層厚が十分確保されたゲート絶縁層を有するトランジスタを用いているため、低抵抗の半導体を得ることが可能となり、性能の著しい低下を回避して高い性能を維持した液晶表示装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】 図１は、本発明の実施の形態における薄膜トランジスタの製造工程の一部を示すものであり、（ａ）〜（ｃ）は、薄膜トランジスタの断面図である。
【図２】 図２は、図１の製造工程の続きを示すものであり、（ａ）〜（ｃ）は、薄膜トランジスタの断面図である。
【図３】 図３は、従来の薄膜トランジスタの製造工程を示すものであり、（ａ）〜（ｅ）は、薄膜トランジスタの断面図である。
【符号の説明】
１ 基板
３ 半導体層
４ ゲート絶縁膜（ゲート絶縁層）
５ ゲート電極
５ａ 第１ゲート電極層
５ｂ 第２ゲート電極層
６ 層間絶縁膜
１２ ソース領域
１３ ドレイン領域
１４ チャネル領域
１５ 第１導電層（導電層）
１６ 第２導電層（導電層）
１７ レジスト
Claims (4)
- ガラス基板上に半導体層を形成する半導体層形成工程と、該半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、該ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、該半導体層に不純物を注入する不純物注入工程とを含むトランジスタの製造方法において、
上記ゲート電極形成工程は、ゲート絶縁層上に形成される第１導電層と該第１導電層上に形成される第２導電層を形成する導電層形成工程と、上記第２導電層をエッチングする第１のエッチング工程と、上記第１導電層をエッチングする第２のエッチング工程とを含み、
上記導電層形成工程において形成される上記第１導電層の最小膜厚部分の膜厚が４５ｎｍ、最大膜厚部分の膜厚が５５ｎｍであり、
上記導電層形成工程において形成される上記第２導電層の最小膜厚部分の膜厚が３１５ｎｍ、最大膜厚部分の膜厚が３８５ｎｍであり、
上記第１のエッチング工程における第２導電層と第１導電層の選択比が２０となるように設定し、上記第２のエッチング工程における第１導電層とゲート絶縁層の選択比が４となるように設定したことを特徴とするトランジスタの製造方法。 - 上記導電層形成工程において、上記第１導電層と上記第２導電層との間、又は上記第２導電層の上に１層以上の導電層を形成する工程を有することを特徴とする請求項１に記載のトランジスタの製造方法。
- 上記導電層形成工程において、ゲート絶縁層上に形成される第１導電層の層厚を、他の導電層の層厚よりも薄く形成することを特徴とする請求項１又は２に記載のトランジスタの製造方法。
- 上記導電層形成工程において形成される複数の導電層は、互いに異なる材料からなることを特徴とする請求項１〜３のいずれか一項に記載のトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033991A JP4599603B2 (ja) | 2003-02-12 | 2003-02-12 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033991A JP4599603B2 (ja) | 2003-02-12 | 2003-02-12 | トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247414A JP2004247414A (ja) | 2004-09-02 |
| JP4599603B2 true JP4599603B2 (ja) | 2010-12-15 |
Family
ID=33019804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033991A Expired - Lifetime JP4599603B2 (ja) | 2003-02-12 | 2003-02-12 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4599603B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102797576B1 (ko) | 2018-03-23 | 2025-04-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342173A (ja) * | 1986-08-07 | 1988-02-23 | Fujitsu Ltd | 絶縁ゲ−ト型半導体装置の製造方法 |
| JP4785258B2 (ja) * | 2000-03-10 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP2002057342A (ja) * | 2000-08-10 | 2002-02-22 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP4801262B2 (ja) * | 2001-01-30 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4056765B2 (ja) * | 2001-02-28 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2003
- 2003-02-12 JP JP2003033991A patent/JP4599603B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004247414A (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6503459B2 (ja) | 半導体装置及びその製造方法 | |
| KR101004219B1 (ko) | 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치 | |
| US20040164297A1 (en) | Display device | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US7157321B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| CN101414607A (zh) | 半导体器件及其制造方法 | |
| WO2001029898A1 (en) | Thin-film transistor, method of manufacture thereof, and thin-film transistor lcd | |
| JP4599603B2 (ja) | トランジスタの製造方法 | |
| JP4434644B2 (ja) | 薄膜トランジスタの製造方法と、この薄膜トランジスタを備える表示装置の製造方法 | |
| JP2004247413A (ja) | トランジスタおよびその製造方法、並びに該トランジスタを用いた液晶表示装置 | |
| JP4166486B2 (ja) | 薄膜トランジスタ基板 | |
| KR100465876B1 (ko) | 반도체 소자 실리사이드 배선 형성방법 | |
| JP3358284B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4495428B2 (ja) | 薄膜トランジスタの形成方法 | |
| KR100349913B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| JP2004336073A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| KR20020045020A (ko) | 박막트랜지스터 제조방법 | |
| JP2009054719A (ja) | 半導体製造方法、半導体製造装置および表示装置 | |
| JPH09331067A (ja) | 半導体装置の製造方法 | |
| JPH0936371A (ja) | 薄膜トランジスタの製造方法 | |
| JP2005191212A (ja) | 半導体装置及びその作製方法 | |
| JP2000021980A (ja) | 半導体装置およびその製造方法 | |
| JPH01220831A (ja) | 半導体装置の製法 | |
| KR20010082829A (ko) | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20090805 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090810 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4599603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |