JP4610173B2

JP4610173B2 - 薄膜トランジスタの作製方法

Info

Publication number: JP4610173B2
Application number: JP2003351789A
Authority: JP
Inventors: 理中村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-10-10
Filing date: 2003-10-10
Publication date: 2011-01-12
Anticipated expiration: 2023-10-10
Also published as: JP2005116924A

Description

本発明は、液滴吐出法による薄膜トランジスタの作製方法、及び発光装置、又は液晶表示装置等の半導体装置の作製方法に関する。

ピエゾ方式やサーマルジェット方式に代表される液滴吐出技術が注目を集めている。この液滴吐出技術は活字、画像の描画に使われてきたが、近年微細パターン形成などの半導体分野へ応用する試みが始まっている。

また半導体分野である薄膜トランジスタの形成方法において、マスクの除去工程を省略する方法がある（特許文献１参照）。特許文献１には、ゲート配線の上方の絶縁膜に接して例えばレジストマスクを形成し、不純物の添加を行う工程において、リンが添加されたマスクが黒色化し、チャネル形成領域の上方の保護膜として使用することが記載されている。
特開２０００−１５０９０４号公報

特許文献１において、レジストマスクを形成する方法について具体的に記載されていないが、一般的なフォトリソグラフィー工程ではスピンコーティング法により塗布される。スピンコーティング法によりレジストマスクを形成すると、該マスクの材料が無駄になることが多いという問題がある。

また一般的にパターニングが終了すると、レジスト等のマスクは除去されている。そのため、マスク除去のための工程であるアッシング工程、剥離工程、洗浄工程等が必要となる。

そこで本発明は、マスクを除去することなく使用し、マスク除去を不要とする簡便な薄膜トランジスタの作製方法、薄膜トランジスタ、及び該薄膜トランジスタを有する半導体装置を提供することを課題とする。

上記課題を鑑み本発明は、所望の形状にパターニングするためのマスクを除去せずに薄膜トランジスタ（ＴＦＴ）を形成することを特徴とする。すなわち、本発明の薄膜トランジスタは、マスクを有することを特徴とする。また本発明は、全ての工程におけるマスクを残す必要はなく、少なくとも一工程のマスクが残る状態を含む。全ての工程のマスクを残す場合、全マスクの工程を削減でき好ましいが、少なくとも一工程のマスクを残せば、該一工程のマスクにかかる工程を削減することができる。そのため、少なくとも一工程のマスクを残せば、全てのマスクを除去する場合と比較して、工程の短縮が期待できる。

マスクは、インクジェット法又はフォトリソグラフィー法により形成することができる。例えば、インクジェット法により、溶媒にマスク材料が混入された組成物（溶媒にマスク材料が溶解又は分散した組成物を含む）を吐出してマスクを形成することができる。特に、インクジェット法によりマスクを形成する場合、マスクの露光、現像といったフォトリソグラフィー工程を省略することができる。またインクジェット法は、フォトリソグラフィー法においてマスクを形成するときに用いられるスピンコーティング法に比べ、マスク材を有効に使用できるため、材料コストを低減することができ好ましい。

また本発明は、配線をインクジェット法により形成してもよい。例えば、インクジェット法により、溶媒に導電体（配線を構成する材料）が混入された組成物（溶媒に導電体が溶解又は分散させた組成物を含む）を吐出して配線を形成することができる。

このような組成物を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。

このとき、組成物はドット（液滴）状に吐出されたり、ドットが連なった柱状に吐出されたりする。また組成物がドット状又は柱状に吐出されることを単に滴下と表記することもある。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状に吐出されることもある。

特に、インクジェット法により配線を形成する場合、該配線をパターニングするためのマスクの露光、現像といったフォトリソグラフィー工程、配線パターニングするエッチング工程を省略することができる。さらに、配線上のマスクを除去する必要がある場合、マスクの洗浄工程を省略することができる。またスピンコーティング法等の塗布法に比べ、インクジェット法は配線材料を有効に使用できるため、材料コストを低減することができる。

特に、半導体膜はプラズマＣＶＤ法等の堆積法により形成するためマスクを必要とする可能性が高い。そのため本発明は、半導体膜をパターニングするためのマスクを除去せずに薄膜トランジスタを形成するとよい。さらにマスクをインクジェット法により形成すると好ましい。この場合、マスクをゲート絶縁膜、層間絶縁膜又はこれらの一部として使用することができる。すなわちマスクは、ゲート絶縁膜、又は層間絶縁膜等の絶縁膜として機能させることができる。このときマスクは、上記材料以外に、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、いわゆるシロキサン、又は珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を用いて形成するとよい。

液滴吐出法、いわゆるインクジェット法としてピエゾ方式を用いることができる。ピエゾ方式は、インク滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ＭＬＰ（Multi Layer Piezo）タイプとＭＬＣｈｉｐ（Multi Layer Ceramic Hyper Integrated Piezo Segments）タイプがある。また溶媒の材料によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、いわゆるサーマル方式を用いたインクジェット法でもよい。

以上のように、マスク材の剥離工程を不要とする簡便な方法により薄膜トランジスタを形成することができる。さらにインクジェット法によりマスク材を形成するため、マスク材の露光、現像といったフォトリソグラフィー工程を省略することができる。このように、工程数を削減することができ、製品納品期間を短縮することができる。特に、スピンコーティング法でマスクを形成するときに行われうる基板端面の洗浄工程を省くことができる。またスピンコーティング法等に比べ、インクジェット法はマスク材を有効に使用できるため、材料コストを低減することができる。

以下に、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法の一例について説明する。

まず図１（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

下地膜１０１は基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。なお下地膜１０１は単層構造又は積層構造を有してもよい。本実施の形態ではプラズマＣＶＤ法を用いて、第１の下地膜として、プラズマＣＶＤ法を用い、原料ガスにＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃、Ｈ₂、圧力が０．３Ｔｏｒｒ、ＲＦパワーが５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００℃として形成する酸化窒化珪素膜を１０〜２００nm（好ましくは５０〜２００nm）、第２の下地膜として、プラズマＣＶＤ法を用い、原料ガスにＳｉＨ₄、Ｎ₂Ｏ、圧力が０．３Ｔｏｒｒ、ＲＦパワーが１５０Ｗ、ＲＦ周波数が６０ＭＨｚ、基板温度が４００℃として形成する酸化窒化珪素膜を５０〜２００ｎｍ（好ましくは２００〜１５０nm）の順に積層する。

ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。

下地膜上に導電膜１０２を膜厚５ｎｍ〜５００ｎｍで形成する。導電膜は、単層構造及び積層構造のいずれを有してもよい。導電膜１０２として、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。また導電膜はインクジェット法、ＣＶＤ法及びスパッタリング法のいずれかを用いて形成することができる。本実施の形態では、スパッタリング法によりタングステン膜を形成する。

導電膜１０２上にＮ型を有する半導体膜１０３を形成する。Ｎ型を有する半導体膜は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。なおＮ型を有する半導体膜は必要に応じて設ければよく、設ける場合コンタクト抵抗等の抵抗が低くなり好ましい。

図１（Ｂ）に示すように、インクジェット法によりマスク１０５を形成すると好ましいが、フォトリソグラフィー法によりマスクを形成してもよい。マスク材料として、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）を用いることができる。本実施の形態では、ポリイミドを用いてインクジェット法によりマスクを形成する。所望箇所にインクジェット法によりポリイミドを吐出した後、１５０〜３００℃で加熱処理を行うとよい。このように形成されたマスクを用いて、Ｎ型を有する半導体膜及び導電膜をパターニングする。パターニングされた導電膜は、ソース電極及びドレイン電極として機能する。

図１（Ｃ）に示すように、マスクの除去工程を行わず、半導体膜１０６を形成する。半導体膜の膜厚は２５〜２００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。また非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体、及び非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶半導体から選ばれたいずれの半導体膜を用いてもよい。また０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶はいわゆるマイクロクリスタル（μｃ）とも呼ばれている。セミアモルファス半導体であるセミアモルファスシリコン（ＳＡＳとも表記する）は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ_４であり、その他にもＳｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。

本実施の形態では、プラズマＣＶＤ法を用いて、珪素を主成分とする非晶質半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を形成する。その後、非晶質半導体膜を所望の形状にパターニングする。なお、インクジェット法により半導体膜を形成してもよい。

半導体膜１０６を覆って、ゲート絶縁膜として機能する絶縁膜１０７を形成する。絶縁膜は積層構造又は単層構造を有することができる。絶縁膜として、プラズマＣＶＤ法により酸化珪素、又は窒化酸化珪素等の絶縁体を形成することができる。なおインクジェット法により絶縁膜を形成してもよい。

図１（Ｄ）に示すように、ゲート電極として機能する導電膜１０８を形成する。導電膜１０８として、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。特に、ソース電極及びドレイン電極の膜厚が大きいと、ゲート電極を形成するアライメントとして使用することができ好ましい。導電膜は、スパッタリング法、プラズマＣＶＤ法、又はインクジェット法により形成することができる。

以上のように、ゲート電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、いわゆるトップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。

またこのようにして形成される薄膜トランジスタは、導電膜をパターニングするために用いられたマスクを有することを特徴とする。本実施の形態では、ソース電極及びドレイン電極、また、必要に応じて設けられたＮ型を有する半導体膜をパターニングするときに設けられたマスクを有し、導電膜上にマスクを介して設けられた半導体膜を有する薄膜トランジスタである。もちろん本発明の薄膜トランジスタは、他のパターニング工程で用いるマスクを有していてもよい。

以上のように、マスク材の剥離工程を不要とする簡便な方法により薄膜トランジスタを形成することができる。

さらにインクジェット法によりマスクを形成する場合、マスク材の露光、現像といったフォトリソグラフィー工程を省略することができる。またスピンコーティング法等に比べ、インクジェット法はマスク材を有効に使用できるため、材料コストを低減することができる。

また非晶質半導体膜を有する薄膜トランジスタを形成する低温プロセスの場合、マスクの耐熱性が問題とならない。一方、高温プロセスを強いられるＬＳＩの分野では、マスクの耐熱性が問題となる。そのため、本実施の形態のように非晶質半導体膜を形成する低温プロセスに、マスクを除去せずに残す工程を用いることは好ましい。

（実施の形態２）
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法について説明する。本実施の形態において、上記実施の形態と異なる点は、インクジェット法により導電膜を形成し、さらにマスクを用いて導電膜をパターニングする点である。そのため、その他の作製工程は上記実施の形態と同様であり、詳細な説明は省略する。

インクジェット法により形成される導電膜は所望の幅より大きく形成されてしまう場合、マスクを用いて該導電膜をパターニングすると好ましい。特に画素が微細化するにつれ、インクジェット法により形成される配線に微細な線幅が要求される。そのため、インクジェット法により形成される導電膜は、必要に応じてマスクを用いパターニングするとよい。

図２（Ａ）に示すように、上記実施の形態と同様に、基板１００上に下地膜１０１を形成する。次いで、本実施の形態ではインクジェット法により導電膜１０２を形成する。具体的には、インクジェット法により溶媒に導電体が混入したものを吐出する。導電体として、金、銀、銅、白金、パラジウム、タングステン、ニッケル、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン、若しくはアルミニウム、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、窒素を有する絶縁膜をバリア膜として形成する。本実施の形態において、インクジェット法によりテトラデカンに銀が混入された組成物を吐出する。

組成物を吐出する吐出手段等は、上記実施の形態と同様である。すなわち、吐出する材料を上記導電膜材料に変更すればよい。

このように吐出された組成物を１５０℃〜４００℃に加熱し、ソース電極及びドレイン電極を形成する。

その後、上記実施の形態と同様に、必要に応じてＮ型を有する半導体膜を形成する。

図２（Ｂ）に示すように、上記実施の形態と同様に、インクジェット法又はフォトリソグラフィー法によりマスク１０５を形成する。マスク１０５を用いて、ソース電極及びドレイン電極、更に必要に応じて設けられたＮ型を有する半導体膜をパターニングする。その結果、さらに微細化されたソース電極及びドレイン電極を形成することができる。

図２（Ｃ）に示すように、上記実施の形態と同様に、半導体膜１０６、ゲート絶縁膜として機能する絶縁膜１０７及びゲート電極として機能する導電膜１０８を形成する。

また本実施の形態では、インクジェット法によりソース電極及びドレイン電極となる導電膜を形成するため、導電膜を有効に使用することができる。さらにマスクを用いてパターニングすることにより、微細化されたソース電極及びドレイン電極を形成することができる。

またこのようにして形成される薄膜トランジスタは、導電膜をパターニングするために用いられたマスクを有することを特徴とする。本実施の形態では、ソース電極及びドレイン電極、また、必要に応じて設けられたＮ型を有する半導体膜をパターニングするときに設けられたマスクを有する薄膜トランジスタである。もちろん本発明の薄膜トランジスタは、他のパターニング工程で用いるマスクを有していてもよい。

（実施の形態３）
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法について説明する。本実施の形態において、上記実施の形態と異なる点は、ゲート電極として機能する導電膜を、マスクを用いてパターニングする点である。そのため、その他の作製工程は上記実施の形態と同様であり、詳細な説明は省略する。

図３（Ａ）に示すように、上記実施の形態と同様に、基板１００上に下地膜１０１を形成する。その後、上記実施の形態と同様に、ソース電極及びドレイン電極として機能する導電膜１０２、必要に応じてＮ型を有する半導体膜１０３を形成する。インクジェット法又はフォトリソグラフィー法により形成されるマスク１０５を用いて、導電膜及びＮ型を有する半導体膜をパターニングする。そして半導体膜１０６、ゲート絶縁膜として機能する絶縁膜１０７を形成する。

その後、上記実施の形態と同様な材料を用いて、スパッタリング法、プラズマＣＶＤ法、又はインクジェット法により導電膜１０８を全体に形成する。次いでインクジェット法又はフォトリソグラフィー法により導電膜上にマスクを形成する。例えば、ポリイミドやポリビニルアルコール等をインクジェット法により吐出する。

図３（Ｂ）に示すように、マスクを用いて導電膜をパターニングする。また上記実施の形態と同様に、インクジェット法で導電膜を形成し、更にマスクを用いてパターニングし微細化してもよい。

このように本実施の形態では、導電膜１０２及び１０８をパターニングするためのマスクを除去することなく、ゲート電極まで設けられた薄膜トランジスタを完成させる。本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられる、いわゆるトップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。

またこのようにして形成される薄膜トランジスタは、導電膜１０２及び１０８をパターニングするために用いられたマスクを有することを特徴とする。本実施の形態では、ソース電極及びドレイン電極、また、必要に応じて設けられたＮ型を有する半導体膜をパターニングするときに設けられたマスク、及びゲート電極をパターニングするときに設けられたマスクを有する薄膜トランジスタである。もちろん本発明の薄膜トランジスタは、他のパターニング工程で用いるマスクを有していてもよい。

以上のように、マスク材の剥離工程、つまり洗浄工程を不要とする簡便な方法により薄膜トランジスタを形成することができる。

（実施の形態４）
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法例について説明する。本実施の形態において、上記実施の形態と異なる点は、半導体膜をパターニングするマスクをゲート絶縁膜に用いる点である。そのため、その他の作製工程は上記実施の形態と同様であり、詳細な説明は省略する。

図４（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。スパッタリング法により、下地膜上に導電膜１０２、必要に応じてＮ型を有する半導体膜１０３を順に形成する。図示しないが、本実施の形態では、Ｎ型を有する半導体膜上に、インクジェット法又はフォトリソグラフィー法によりマスクを形成する。マスクは例えば、ポリイミドやポリビニルアルコール等をインクジェット法により吐出して形成することができる。そして該マスクを用いて導電膜１０２、Ｎ型を有する半導体膜１０３をパターニングする。その後マスクを除去する。Ｎ型を有する半導体膜上に、半導体膜１０６を形成する。半導体膜１０６を覆って、インクジェット法又はフォトリソグラフィー法によりマスク１０７を形成する。その後、該マスクを用いて半導体膜をパターニングする。更に本実施の形態では、該マスクを除去せずに、ゲート絶縁膜として使用することを特徴とする。そのため、マスクは、ポリイミド、ポリビニルアルコール以外に、いわゆるシロキサンやポリシラザン等を用いて形成するとよい。その後、ゲート電極として機能する導電膜１０８を形成する。

図４（Ｂ）には、上記実施の形態に基づき、ソース電極及びドレイン電極をパターニングするためのマスクを残す場合を示す。その他の構成は、図４（Ａ）と同様であり、詳細な説明は省略する。

図４（Ｂ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成し、スパッタリング法により、下地膜上に導電膜１０２、必要に応じてＮ型を有する半導体膜１０３を順に形成する。本実施の形態では、Ｎ型を有する半導体膜上に、インクジェット法又はフォトリソグラフィー法によりマスク１０５を形成する。そして、該マスクを用いて導電膜１０２、及びＮ型を有する半導体膜１０３をパターニングする。

その後マスク１０５を除去することなく、半導体膜１０６を形成する。半導体膜１０６を覆って、インクジェット法又はフォトリソグラフィー法によりマスクを形成する。その後、該マスクを用いて半導体膜をパターニングする。更に本実施の形態では、該マスクを除去せずに、ゲート絶縁膜１０７として使用することを特徴とする。その後、ゲート電極として機能する導電膜１０８を形成する。

図４（Ａ）（Ｂ）において、上記実施の形態に基づき、インクジェット法によりソース電極及びドレイン電極として機能する導電膜を形成してもよい。そして、半導体膜をパターニングするマスクを除去せずに、ゲート絶縁膜として使用することを特徴とする。

このようにして形成される薄膜トランジスタは、少なくとも半導体膜をパターニングするために用いられたマスクを有することを特徴とする。さらに本実施の形態では、半導体膜をパターニングするために用いられたマスクをゲート絶縁膜として用いる薄膜トランジスタを形成することができる。もちろん本発明の薄膜トランジスタは、他のパターニング工程で用いるマスクを有していてもよい。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。

以上のように、半導体膜及び導電膜をパターニングするためのマスク材の剥離工程、つまり洗浄工程を不要とする簡便な方法により薄膜トランジスタを形成することができる。

また非晶質半導体膜を有する薄膜トランジスタを形成する低温プロセスの場合、マスクの耐熱性が問題とならない。一方、高温プロセスを強いられるＬＳＩの分野では、マスクの耐熱性が問題となる。そのため、本実施の形態のように非晶質半導体膜を形成する低温プロセスに、マスクを除去せずに残す工程を用いることは好ましい。もちろん、結晶性半導体膜を形成する低温プロセス、例えば非晶質半導体膜を加熱して結晶性半導体膜を形成するプロセスにおいて、本実施の形態のように半導体膜をパターニングするマスクを除去せずにゲート絶縁膜として用いてもよい。

（実施の形態５）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する画素の上面図を説明する。

図５に示す画素は、Ｎチャネル型のスイッチング用のＴＦＴ（スイッチング用ＴＦＴ）２００を有する。

まず、スパッタリング法又はインクジェット法により電極１１１を形成する。例えば、スパッタリング法により全体に形成し、所望の形状となるようにパターニングする。電極１１１を、透光性を有する導電膜から形成すると、透過型表示装置を形成し、非透光性を有する導電膜から形成すると、反射型表示装置を形成することができる。

次いで、スイッチング用ＴＦＴのソース配線及びドレイン配線となる導電膜１０２は、信号線２０１と同一層となるようにスパッタリング法又はインクジェット法により形成する。ソース配線及びドレイン配線を所望の形状とするため、インクジェット法又はフォトリソグラフィー法により形成されたマスク１０２を用いてパターニングを行う。上記実施の形態に示したように、マスクはポリイミド、ポリビニルアルコール等を用いて形成することができる。そして該マスクを用いてソース配線及びドレイン配線をパターニングする。このときソース配線及びドレイン配線の一部が、スイッチング用TFTのソース電極及びドレイン電極となる。このとき、ソース配線及びドレイン配線は、電極１１１と接続するように形成する。例えば、スイッチング用TFTのソース電極を電極１１１と重なるように形成すればよい。

また上記実施の形態で示したように、ソース配線及びドレイン配線となる導電膜上に、Ｎ型を有する半導体膜を形成してもよい。Ｎ型を有する半導体膜は、該マスク１０２を用いて、ソース配線及びドレイン配線と同時にパターニングする。

その後、該マスクを除去せずに、半導体膜１０６を形成する。図５では、便宜上、マスク１０５をソース配線及びドレイン配線１０２の幅より狭くして記載しているが、ソース配線及びドレイン配線上に重なってマスクが形成されている。また上記実施の形態で示したように、半導体膜はプラズマCVD法等により形成する。半導体膜上に、インクジェット法又はフォトリソグラフィー法によりマスクを形成し、該マスクを用いて半導体膜をパターニングする。例えば、ポリイミドやポリビニルアルコール等をインクジェット法により吐出する。上記実施の形態で示したように、半導体膜をパターニングするためのマスクを除去せずに、ゲート絶縁膜として使用してもよい。

次いで、スイッチング用TFTのゲート配線を形成する。ゲート配線は、スパッタリング法又はインクジェット法により、走査線２０２と同一層となるように形成されている。ゲート配線の一部が、スイッチング用ＴＦＴのゲート電極となる。インクジェット法によりゲート配線を形成する場合、膜厚の高いソース電極及びドレイン電極をアライメントとして利用し、セルフアライメントによりゲート電極を形成することができる。

スイッチング用ＴＦＴは非晶質半導体膜を有するため、スイッチングＴＦＴのチャネル幅（Ｗ）が広くなるようにすると好ましい。

図５では、ソース配線及びドレイン配線をパターニングするためのマスクを除去せずに設けているが、その他の膜をパターニングするためのマスクを除去せずに残してもよい。

また半導体膜をパターニングするためのマスクを除去せずに、ゲート絶縁膜として使用し、その他のマスクを除去してもよい。

すなわち、少なくとも一部にマスクを有する薄膜トランジスタを特徴としており、マスクを残す箇所には限定されない。

このような上面図において、Ａ−Ａ’の切断面が上記実施の形態の断面図に相当する。

またＢ−Ｂ’に相当する断面図例を、図６に示す。

図６（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜１０１を形成する。スパッタリング法等により、基板１００に形成された下地膜上に電極１１１を形成する。次いで、導電膜１０２、Ｎ型を有する半導体膜１０３を順に形成し、インクジェット法又はフォトリソグラフィー法により形成されたマスク１０５を用いてパターニングする。このとき、ソース電極又はドレイン電極は、電極１１１と接続するように形成する。すなわち、ソース電極又はドレイン電極は、電極１１１と重なるように形成する。

その後の工程は、上記実施の形態と同様であるため説明を省略する。

以上のように、少なくともソース配線及びドレイン配線をパターニングするためのマスクを有する薄膜トランジスタを形成することができる。

図６（Ｂ）には、上記実施の形態で示したように、インクジェット法によりソース配線及びドレイン配線を形成し、さらにマスクでパターニングする断面図を示す。また図６（Ａ）と同様に、ソース電極又はドレイン電極は、電極１１１と重なるように形成する。その他の構成は、上記実施の形態と同様であるため、説明を省略する。

図６（Ｃ）には、上記実施の形態で示したように、半導体膜をパターニングするためのマスクを、ゲート絶縁膜に使用する断面図を示す。また図６（Ａ）と同様に、ソース電極又はドレイン電極は、電極１１１と重なるように形成する。その他の構成は、上記実施の形態と同様であるため、説明を省略する。

（実施の形態６）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有する液晶モジュールを有する表示装置（液晶表示装置）について説明する。

図７には、上記実施で示したように形成されたＴＦＴ基板に形成された薄膜トランジスタ１２０と、電極１１１とを有する液晶表示装置の断面を示す。なお電極１１１は、インクジェット法又はスパッタリング法により形成することができる。電極１１１に透光性を有する導電膜（例えば、ＩＴＯやＩＴＳＯ）を用いると透過型液晶表示装置となり、非透過性、つまり反射性の高い導電膜（例えアルミニウムｌ）を用いると反射型液晶表示装置を形成することができる。

薄膜トランジスタ１２０及び電極１１１を覆うように、保護膜１１２を形成する。保護膜は、例えばインクジェット法又はフォトリソグラフィー法によりポリイミド又はポリビニルアルコール等を吐出すればよい。またプラズマＣＶＤ法又はスパッタリング法等により、酸化珪素膜や窒化珪素膜を形成することもできる。このように保護膜を形成することにより、薄膜トランジスタを外部から守ることができる。この状態のＴＦＴ基板を液晶モジュール用ＴＦＴ基板と表記する。

その後、保護膜１１２を覆って配向膜１２１を形成する。

また対向基板１２５を用意し、カラーフィルター１２４、対向電極１２３、配向膜１２１を順に形成する。カラーフィルター、対向電極、又は配向膜はインクジェット法により形成することができる。また図示していないが、ブラックマトリクスもインクジェット法により形成することができる。

その後基板１００と対向基板１２５とを、シール剤を用いて張り合わせ、その間に液晶を注入して液晶層１２６を形成し、液晶モジュールが完成する。なお液晶は、滴下して形成してもよい。液晶を滴下する手段に、インクジェット法を用いてもよい。

その後、異方性導電膜を用いてＦＰＣ（フレキシブルプリントサーキット：Flexible Printed Circuit）を接着して外部端子とすればよい。

本実施の形態の薄膜トランジスタは、層間絶縁膜を形成しないため非常に薄く形成することができる。

また本実施の形態において、層間絶縁膜を形成して平坦性を高めてもよい。平坦性を高めると、液晶層へ均一に電圧を印加することができるため好ましい。また配向膜を均一に形成することができるため好ましい。層間絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。

なおインクジェット法により、配線を先に積層させ、その後粘性の高い絶縁膜を形成して層間絶縁膜を形成してもよい。またインクジェット法により、絶縁膜と配線を適宜交互に滴下してもよい。すなわち、絶縁膜材料と配線材料を順に滴下すればよい。このとき表面の平坦性が問題となる場合は、CMP（Chemical Mechanical Polishing、化学的・機械的ポリッシング）、エッチバック等の平坦化工程を施すとよい。以上のように、コンタクトホールを開口するためのフォトマスク形成工程、該マスクを用いたエッチング工程、該マスクを除去する洗浄工程等のフォトリソグラフィー工程を削減することもできる。

更にインクジェット法により保護膜を形成する場合、フォトマスクの露光工程、該マスクを用いたエッチング工程、該マスクの除去工程等のフォトリソグラフィー工程を省略することができ好ましい。

このように液晶表示装置を形成することができる。

（実施の形態７）
本実施の形態では、上記実施の形態と異なる画素の上面図を説明する。またＴＦＴはゲート、ソース、ドレインの３端子を有するが、ソース端子（ソース電極）、ドレイン端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極と表記する。

図８には、発光素子を有する発光モジュールを有する表示装置（発光装置）の画素部の等価回路図を示す。一画素は、スイッチング用のＴＦＴ（スイッチ用ＴＦＴ）８００、駆動用のＴＦＴ（駆動用ＴＦＴ）８０１、電流制御用のＴＦＴ（電流制御用ＴＦＴ）８０２を有し、これらＴＦＴはＮチャネル型を有する。スイッチング用ＴＦＴ８００の一方の電極及びゲート電極は、それぞれ信号線８０３及び走査線８０５に接続されている。電流制御用ＴＦＴ８０２の一方の電極は第１の電源線８０４に接続され、ゲート電極はスイッチング用ＴＦＴの他方の電極に接続されている。

容量素子８０８は、電流制御用ＴＦＴのゲート・ソース間の電圧を保持するように設ければよい。本実施の形態において、例えば第１の電源線の電位を低電位とし、発光素子を高電位とすると、電流制御用ＴＦＴはＮチャネル型を有するため、ソース電極と第１の電源線とが接続する。そのため、容量素子は電流制御用ＴＦＴのゲート電極と、ソース電極、つまり第１の電源線との間に設けることができる。なお、スイッチング用ＴＦＴ、駆動用ＴＦＴ、又は電流制御用ＴＦＴのゲート容量が大きく、各ＴＦＴからのリーク電流が許容範囲である場合、容量素子８０８は設ける必要はない。

駆動用ＴＦＴ８０１の一方の電極は、電流制御用ＴＦＴの他方の電極に接続され、ゲート電極は第２の電源線８０６に接続されている。第２の電源線８０６は、固定電位を有する。そのため、駆動用ＴＦＴのゲート電位を固定電位とすることができ、寄生容量や配線容量によるゲート・ソース間の電圧Ｖｇｓが変化しないように動作させることができる。

そして駆動用ＴＦＴの他方の電極に発光素子８０７が接続されている。本実施の形態において、例えば第１の電源線の電位を低電位とし、発光素子を高電位とすると、駆動用ＴＦＴのドレイン電極に発光素子の陰極が接続される。そのため、陰極、電界発光層、陽極の順に積層すると好ましい。このとき、第２の電極形成時のスパッタリング法によるダメージを低減するため、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、ＨＩＬ等として機能する酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物を電界発光層の最上面に形成するとさらに好ましい。このように、非晶質半導体膜を有するＴＦＴであって、Ｎチャネル型を有する場合、ＴＦＴのドレイン電極と陰極とを接続し、ＥＩＬ、ＥＴＬ、ＥＭＬ、ＨＴＬ、ＨＩＬ、陽極の順に積層すると好適である。

以下に、このような画素回路の動作について説明する。

走査線８０５が選択されるとき、スイッチング用ＴＦＴがオンとなると、容量素子８０８に電荷が蓄積されはじめる。容量素子８０８の電荷は、電流制御用ＴＦＴのゲート・ソース間電圧と等しくなるまで蓄積される。等しくなると、電流制御用ＴＦＴがオンとなり、直列に接続された駆動用ＴＦＴがオンとなる。このとき、駆動用ＴＦＴのゲート電位が固定電位となっているため、発光素子へ寄生容量や配線容量によらない一定のゲート・ソース間電圧Ｖｇｓを印加する、つまり一定のゲート・ソース間電圧Ｖｇｓ分の電流を供給することができる。

このように、発光素子は電流駆動型の素子であるため、画素内のＴＦＴの特性バラツキ、特にＶｔｈバラツキが少ない場合アナログ駆動を用いることが好適である。本実施の形態のように、非晶質半導体膜を有するＴＦＴは、特性バラツキが低いため、アナログ駆動を用いることができる。一方デジタル駆動でも、駆動用ＴＦＴを飽和領域（｜Ｖｇｓ−Ｖｔｈ｜＜｜Ｖｄｓ｜を満たす領域）で動作させることで、一定の電流値を発光素子に供給することができる。

図８（Ｂ）には、上記等価回路を有する発光装置の上面図の一例を示す。

まず、発光素子８０７の電極８１０を形成する。電極は、インクジェット法又はスパッタリング法等により形成することができる。

その後、ソース配線及びドレイン配線、信号線並びに第１の電源線を、同一導電膜をパターニングして形成する。ソース電極、ドレイン電極、信号線及び第１の電源線は、インクジェット法、又はスパッタリング法等により形成することができる。導電膜をパターニングするためのマスクを形成する。マスクは、インクジェット法又はフォトリソグラフィー法により形成することができる。図８（Ｂ）では、便宜上、マスク１０５をソース配線及びドレイン配線１０２の幅より狭くして記載しているが、ソース配線及びドレイン配線上に重なってマスクが形成されている。

そして各ＴＦＴの半導体膜を形成する。本実施の形態ではプラズマＣＶＤ法により全面に半導体膜を形成し、マスクを用いて各ＴＦＴの半導体膜とする。図示しないが、その後ゲート絶縁膜を形成する。

その後インクジェット法又はスパッタリング法により、各TFTのゲート電極、走査線、及び第２の電源線を同一導電膜から形成する。

本実施の形態において、容量素子８０８は、ゲート絶縁膜を介して設けられたゲート配線、及びソース・ドレイン配線により形成されている。

本実施の形態において、駆動用ＴＦＴは非晶質半導体膜を有するため、駆動用ＴＦＴのチャネル幅（Ｗ）が広くなるように設計する。

このようにして、発光装置の画素部を形成することができる。

本実施の形態では、一画素に各ＴＦＴが設けられるアクティブマトリクス型の発光装置について説明したが、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。そのため、光が電界発光層の両側へ射出する発光装置の場合、パッシブマトリクス型の表示装置を用いるとよい。また画素密度が増えた場合、アクティブマトリクス型の発光装置は、各画素にＴＦＴが設けられているため低電圧駆動でき有利であると考えられている。

図９には、図８のＣ−Ｃ’に相当する発光装置の断面図を示す。

上記実施の形態に示したように形成された薄膜トランジスタ１２０及び電極１１１を形成する。このとき、ゲート電極を覆って、保護膜１１２を形成してもよい。保護膜は、例えばインクジェット法又はフォトリソグラフィー法によりポリイミド又はポリビニルアルコール等を吐出すればよい。またプラズマＣＶＤ法又はスパッタリング法等により、酸化珪素膜や窒化珪素膜を形成することもできる。このように保護膜を形成することにより、薄膜トランジスタを外部から守ることができる。

その後、土手又は隔壁として機能する絶縁膜１１３を形成する。絶縁膜には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。
この状態のＴＦＴ基板を発光モジュール用ＴＦＴ基板と表記する。

電極１１１上に設けられた絶縁膜１１３の開口部に、電界発光層１１４を形成する。電極１１は、発光素子の第１の電極として機能する。その後、電界発光層１１４及び絶縁膜１１３を覆うように発光素子の第２の電極３０４を形成する。

なお電界発光層が形成する分子励起子の種類としては一重項励起状態と三重項励起状態が可能であり、基底状態は通常一重項状態であるため、一重項励起状態からの発光は蛍光、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。更には、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により選択することができる。

電界発光層１１４は、第１の電極１１１側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。

また、電界発光層１１４として、フルカラー表示とする場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法、又はインクジェット法などによって選択的に形成する。インクジェット法により形成すると、マスクを用いずとも、ＲＧＢの塗り分けを行うことができるため好ましい。もちろん、インクジェット法により単色の電界発光層を形成してもよい。

具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ₃、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ₂をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ₃を用いればよい。なお、電界発光層は上記積層構造の材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。このような材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料を用いることができる。

さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。

また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を行うことができる。カラーフィルターや色変換層は、例えば第２の基板（封止基板）に形成し、基板へ張り合わせればよい。カラーフィルターや色変換層はインクジェット法により形成することができる。勿論、白色以外の発光を示す電界発光層を形成して単色の発光装置を形成したり、さらにカラーフィルター、又はカラーフィルター及び色変換層などを別途設けることによってフルカラー表示を行ってもよい。また単色表示が可能なエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。

また第１の電極１１１及び第２の電極１１５は仕事関数を考慮して材料を選択する必要がある。但し第１の電極及び第２の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態では、駆動用ＴＦＴの極性がＮチャネル型であるため、第１の電極を陰極、第２の電極を陽極とすると好ましい。また駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とするとよい。

以下に、陽極及び陰極に用いる電極材料について説明する。

陽極として用いる電極材料としては、仕事関数の大きい（仕事関数４．０eV）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ＩＴＯ（indium tin oxide）、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０%の酸化珪素（ＳｉＯ₂）を混合したＩＴＳＯ、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物（例えば、窒化チタン等）を用いることができる。

一方、陰極として用いる電極材料としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ₂）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、本実施の形態において第２の電極は透光性を有するため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の金属（合金を含む）との積層により形成することができる。

これら第１の電極及び第２の電極は蒸着法、スパッタリング法、又はインクジェット法等により形成することができる。

特に第２の電極としてスパッタリング法による導電膜、ＩＴＯ若しくはＩＴＳＯ、又はそれらの積層体を形成する場合、スパッタリング法で形成するとき電界発光層にダメージが入る恐れがある。スパッタリング法によるダメージを低減するため、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、ＨＩＬ等として機能する酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物を電界発光層の最上面に形成し、第１の電極側から順に、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極の順に積層するとよい。このとき第１の電極は陰極として機能し、第２の電極は陽極として機能する。

特に本実施の形態では、駆動用ＴＦＴの極性がＮチャネル型であるため、電子の移動方向を考慮すると、第１の電極を陰極、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極を陽極とすると好ましい。

その後、窒素を含むパッシベーション膜又はＤＬＣ等をスパッタリング法やＣＶＤ法により形成するとよい。その結果、水分や酸素の侵入を防止することができる。また第１の電極、第２の電極、その他の電極により、表示手段の側面を覆って酸素や水分の侵入を防ぐこともできる。次いで、封止基板を張り合わせる。封止基板により形成される空間には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。

またコントラストを高めるため、偏光板又は円偏光板を設けてもよい。例えば、表示面の一面又は両面に偏光板、若しくは円偏光板を設けることができる。

このように形成された構造を有する発光モジュールにおいて、第１の電極及び第２の電極が透光性を有するように形成すると、信号線から入力されるビデオ信号に応じた輝度で電界発光層から光が両矢印方向１３０、１３１に出射する。また第１の電極が透光性を有し、第２の電極が非透光性を有するように形成すると、矢印方向１３１のみに射出する。また第１の電極が非透光性を有し、第２の電極が透光性を有するように形成すると、矢印方向１３０のみに射出する。このとき、光の出射方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。

本実施の形態において、透光性を有する導電膜を得るためには、非透光性を有する導電膜を、透光性を有するように薄く形成し、その上に透光性を有する導電膜を積層してもよい。

このように発光装置を形成することができる。

（実施の形態８）
本実施の形態では、上記実施の形態と異なる薄膜トランジスタの作製方法例について説明する。本実施の形態において、上記実施の形態と異なる点は、先にゲート電極を形成し、半導体膜よりも下方にゲート電極が設けられる点である。そのため、その他の作製工程は上記実施の形態と同様であり、詳細な説明は省略する。

まず図１０（Ａ）に示すように、絶縁表面を有する基板１００上に、ゲート電極１０８となる導電膜を形成する。導電膜は、インクジェット法又はスパッタリング法により形成することができる。その後、マスク１０９を形成し、導電膜をパターニングする。マスク１０９は、インクジェット法又はフォトリソグラフィー法により形成することができる。例えば、ポリイミド又はポリビニルアルコール等をインクジェット法により吐出する。なお本実施の形態において、半導体膜と基板との間には、少なくともゲート電極及びゲート絶縁膜が設けられているため、下地膜の形成を省略することができる。

図１０（Ｂ）に示すように、マスク１０９を除去せずに、ゲート絶縁膜１０７として機能する絶縁膜を形成する。このとき、マスク１０９をゲート絶縁膜の一部として使用することができる。そしてゲート絶縁膜上に半導体膜１０６を形成し、マスク１１２を用いてパターニングする。マスク１１２は、インクジェット法又はフォトリソグラフィー法により形成することができる。例えば、ポリイミド又はポリビニルアルコール等をインクジェット法により吐出する。

マスク１１２を除去後、図１０（Ｃ）に示すように、必要に応じてＮ型を有する半導体膜１０３を形成する。Ｎ型を有する半導体膜は、プラズマＣＶＤ法により形成することができる。Ｎ型を有する半導体膜上にソース電極及びドレイン電極１０２となる導電膜を形成する。導電膜は、インクジェット法又はスパッタリング法により形成することができる。その後、マスクを用いて、ソース電極及びドレイン電極１０２となる導電膜、及びＮ型を有する半導体膜１０３をパターニングする。

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられる、いわゆるボトムゲート型の薄膜トランジスタである。

またこのようにして形成される薄膜トランジスタは、導電膜をパターニングするために用いられたマスクを有することを特徴とする。本実施の形態では、ゲート電極をパターニングするときに設けられたマスクを有し、導電膜上にマスクを介して設けられた半導体膜を有する薄膜トランジスタである。もちろん本発明の薄膜トランジスタは、他のパターニング工程で用いるマスクを有していてもよい。

さらにインクジェット法によりマスク材を形成する場合、マスク材の露光、現像といったフォトリソグラフィー工程を省略することができる。またスピンコーティング法等に比べ、インクジェット法はマスク材を有効に使用できるため、材料コストを低減することができる。

図１６には、図１０に示した薄膜トランジスタの斜視図であって、半導体膜１０６及びソース電極及びドレイン電極１０２を示す。図１６をみると、半導体膜はゲート電極を覆う山状となっているため、キャリアは半導体膜の側面も流れることができる。すなわち、キャリアが流れるチャネル幅（Ｗ）は、半導体膜の側面を含めることができ、大きく形成することができる。このようなチャネル幅の大きい薄膜トランジスタを、上述した駆動用ＴＦＴに用いると好ましい。

（実施の形態９）
本実施の形態では、実施の形態８に示した薄膜トランジスタを有する液晶表示装置について説明する。

図１１に示すように、実施の形態８に示した薄膜トランジスタ１２０を形成する。薄膜トランジスタ１２０のソース電極又はドレイン電極と接続するように電極１１１を形成する。電極１１１は、インクジェット法又はスパッタリング法により形成することができる。さらに薄膜トランジスタ１２０及び電極１１１を覆うように、保護膜を形成してもよい。

その後、薄膜トランジスタ１２０及び電極１１１を覆って配向膜１２１を形成する。

その後基板１００と対向基板１２５とを、シール剤を用いて張り合わせ、その間に液晶を注入して液晶層１２６を形成する。なお液晶は、滴下して形成してもよい。液晶を滴下する手段に、インクジェット法を用いてもよい。

（実施の形態１０）
本実施の形態では、実施の形態８に示した薄膜トランジスタを有する発光装置について説明する。なお本実施の形態において、実施の形態７で示した発光装置と薄膜トランジスタの構成が異なる。そのため、その他の構成の詳細な説明は省略する。

図１２に示すように、実施の形態８に示した薄膜トランジスタ１２０を形成する。薄膜トランジスタ１２０のソース電極又はドレイン電極と接続するように電極１１１を形成する。電極１１１は、インクジェット法又はスパッタリング法により形成することができる。さらに薄膜トランジスタ１２０及び電極１１１を覆うように、保護膜を形成してもよい。

その後、土手又は隔壁として機能する絶縁膜１１３を形成する。

その後、窒素を含むパッシベーション膜又はＤＬＣ等をスパッタリング法やＣＶＤ法により形成するとよい。次いで、封止基板を張り合わせる。封止基板により形成される空間には、窒素を封入したり、乾燥剤を配置してもよい。また透光性を有し、吸水性の高い樹脂を充填してもよい。

このように形成された構造を有する発光装置において、第１の電極及び第２の電極が透光性を有するように形成すると、信号線から入力されるビデオ信号に応じた輝度で電界発光層から光が両矢印方向１３０、１３１に出射する。また第１の電極が透光性を有し、第２の電極が非透光性を有するように形成すると、矢印方向１３１のみに射出する。また第１の電極が非透光性を有し、第２の電極が透光性を有するように形成すると、矢印方向１３０のみに射出する。このとき、光の出射方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。

（実施の形態１１）
本実施の形態では、上記実施の形態で示した発光装置や液晶表示装置等のモジュール形態を説明する。

図１３には、コントロール回路９０１及び電源回路９０２が実装されたモジュールの外観図を示す。基板９００上には、発光素子又は液晶素子が各画素に設けられた画素部９０３が設けられている。画素部９０３が有する薄膜トランジスタは、上記実施の形態のようにマスクを残すように形成することができる。画素部９０３が有する画素を選択する走査線駆動回路９０４と、選択された画素にビデオ信号を供給する信号線駆動回路９０５とはＩＣチップにより実装されている。また実装するＩＣの長辺、短辺の長さやその個数は、本実施の形態に限定されない。

またプリント基板９０７にはコントロール回路９０１、電源回路９０２が設けられており、コントロール回路９０１または電源回路９０２から出力された各種信号及び電源電圧は、ＦＰＣ９０６を介して走査線駆動回路９０４、信号線駆動回路９０５に供給され、さらに画素部９０３へ供給される。

プリント基板９０７の電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（I/F）部９０８を介して供給される。

なお、本実施の形態ではプリント基板９０７がＦＰＣ９０６を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、コントロール回路９０１、電源回路９０２を直接基板上に実装させるようにしてもよい。また信号線駆動回路や走査線駆動回路等のＩＣチップの実装方法は、本実施の形態に限定されず、基板上に形成されたＩＣチップをワイヤボンディング法により、画素部の配線と接続してもよい。

また、プリント基板９０７において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板９０７にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしてもよい。

以上のように、半導体膜及び導電膜をパターニングするためのマスク材の剥離工程、つまり洗浄工程を不要とする簡便な方法により薄膜トランジスタを有するモジュールを形成することができる。

（実施の形態１２）
本実施の形態では、上記実施の形態で示した発光装置や液晶表示装置の封止状態を説明する。

図１４（Ａ）は、封止された発光装置の断面図を示す。画素部９０３は、基板（便宜上第１の基板と表記する）９１１上に、下地膜９１２を介して、Ｎチャネル型を有する駆動用ＴＦＴ９１４が設けられている。駆動用ＴＦＴは上記実施の形態で示した方法により形成される。駆動用ＴＦＴが有するソース電極又はドレイン電極として機能する配線に陽極９１５が接続されている。陽極上には電界発光層９１６、陰極９１７の順に形成されている。

さらに陰極を覆って保護膜９１８が設けられている。保護膜は、スパッタ法（ＤＣ方式やＲＦ方式）により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または水素を含むＤＬＣ膜（Diamond Like Carbon）を有するように形成されている。また保護膜は、上記膜の単層構造又は積層構造を有することができる。保護膜により、水分や酸素等による電界発光層の劣化を防止することができる。

陰極及び保護膜は、第１の接続領域９２０まで設けられている。接続領域９２０において陰極は、接続配線９１９と接続している。

封止領域９２３では、シール材９２１を介して、第１の基板９１１と対向基板（便宜上第２の基板と表記する）９２２とが張り合わせられている。シール材は、熱硬化樹脂又は紫外線硬化樹脂からなり、圧力を加えながら加熱したり、紫外線を照射して第１の基板と第２の基板とを接着、固定させる。例えば、シール材としてエポキシ系樹脂を用いることができる。シール材には、スペーサーが混入されており、第１の基板と第２の基板の間隔、いわゆるギャップを保持している。スペーサーとしては、球状又は柱状の形状を有しているものが使用され、本実施の形態では、円柱状のスペーサーを使用し、円の直径がギャップとなる。

第２の接続領域９２６では、接続配線９１９がＩＣチップ９２７により形成される信号線駆動回路と異方性導電膜９２４を介して接続している。なおＩＣチップは、ＦＰＣ９２５上に設けられている。また加圧や加熱により異方性導電膜を接着するときに、フィルム基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。例えば、接着領域に硬性の高い基板を補助として配置したりすればよい。このようにして接続されたＩＣチップから、ビデオ信号やクロック信号を受け取る。

第２の基板９２２で封止すると、保護膜９１８との間に空間が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、水分や酸素の侵入を防止する。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第２の基板側へ出射される場合であっても、透過率を低減することなく形成することができる。

図１４（Ｂ）には、図１４（Ａ）と異なり、第２の基板を用いず封止する場合を示す。その他の構成は同様であるため、説明を省略する。

図１４（Ｂ）には、保護膜９１８を覆って、第２の保護膜９３０が設けられている。第２の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。

水分や酸素等による電界発光層の劣化が問題とならない場合は、保護膜９１８を設けなくともよい。さらに第２の保護膜上に、第２の基板を設けて封止してもよい。

このように第２の基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。

（実施の形態１３）
本実施の形態では、マスクや配線を形成する液滴吐出装置（インクジェット装置）が有する吐出手段について説明する。組成物を吐出する吐出手段は、１つ又は複数の溶液注入口や、１つ又は複数のノズルを具備するヘッドを有する。該溶液注入口から導電膜の原料となる組成物を注入し、該ノズルから組成物が吐出される。

ノズルの径は、０．０２μｍ〜１００μｍ（好ましくは３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好ましくは１０ｐｌ以下）に設定するとよい。この吐出量は、ノズルの径の大きさにより制御することができる。そのためノズルの径は、所望のマスクサイズや配線幅に基づいて決定することができる。

また、被処理物表面とノズルの吐出口との距離は、所望の箇所に吐出するため近づけるとよい。好ましくは、０．１ｍｍ〜３ｍｍ（好ましくは０．５ｍｍ〜２ｍｍ）とする。

吐出口から吐出する組成物は、溶媒にマスク材料や導電体が混入したものを用いる。

マスク材料としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、ポリビニルアルコール、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）を用いることができる。

導電体として、金、銀、銅、白金、パラジウム、タングステン、ニッケル、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン、若しくはアルミニウム、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。但し銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、窒素を有する絶縁膜をバリア膜として形成する。また透明導電体として、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ₂）を混合したＩＴＳＯ、有機インジウム、有機スズ、窒化チタン（ＴｉＮ）等を用いることもできる。

マスク材料や導電体に用いられる粒子の径は、各ノズルの径や所望のパターン幅などにより決定することができる。ノズルの目詰まり防止や高精細なパターンの作製のため、小さい方が好ましく、粒径０．１μｍ以下がよい。

溶媒として、水系、又は油（アルコール）系の溶媒を用いることができる。水系の溶媒を用いる場合、ノズルからスムーズに組成物が吐出するように界面活性剤を添加しておくとよい。

油（アルコール）系の溶媒は、非極性溶剤又は低極性溶剤を用いることができる。例えば、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチレン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、またはシクロオクタンを用いることができる。

組成物を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。

なおインクジェット法を用いる場合、組成物の乾燥や焼成を行うため、必要に応じて加熱処理を行う。例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜３０分間で行う。乾燥と焼成の工程は、常圧下又は減圧下で、レーザー光の照射や瞬間熱アニール、加熱炉などにより行う。

乾燥と焼成の工程を効率的に行うためには、基板を加熱しておいてもよい。そのとき基板の温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒や溶液の蒸発、又は化学的に分散剤を除去するとともに、硬化収縮することで、ナノ粒子間を接触させる融合を加速することができる。

このような吐出手段を有する液滴吐出装置を用いたインクジェット法によりマスクや配線を形成することができる。すなわち本実施の形態のインクジェット法は、上記実施の形態におけるインクジェット法として用いることができる。

（実施の形態１４）
上記実施の形態で示した表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示したインクジェット法を用いることが望ましい。それら電子機器の具体例を図１５に示す。

図１５（Ａ）は大型の表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。表示部２００３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図１５（Ｂ）は携帯端末のうちの携帯電話機であり、本体２１０１、筐体２１０２、表示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ２１０７等を含む。表示部２１０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。またさらに表示部２１０３を多面取りにより形成することにより、携帯電話機のコストを低減することができる。

図１５（Ｃ）はシート型の携帯電話機であり、本体２３０１、表示部２３０３、音声入力部２３０４、音声出力部２３０５、スイッチ２３０６、外部接続ポート２３０７等を含む。外部接続ポート２３０７を介して、別途用意したイヤホン２３０８を接続することができる。表示部２３０３には、センサを備えたタッチパネル式の表示画面が用いられており、表示部２３０３に表示されたタッチパネル式操作キー２３０９に触れることで、一連の操作を行うことができる。表示部２３０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示したインクジェット法より形成されたＴＦＴを有する。またさらに表示部２３０３を多面取りにより形成することにより、シート型の携帯電話機のコストを低減することができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、上記実施の形態に示したいずれの構成を用いることができる。

本発明の薄膜トランジスタの作製方法を示した図。本発明の薄膜トランジスタの作製方法を示した図。本発明の薄膜トランジスタの作製方法を示した図。本発明の薄膜トランジスタの作製方法を示した図。本発明の薄膜トランジスタを有する画素を示した上面図。本発明の薄膜トランジスタの作製方法を示した図。本発明の薄膜トランジスタを有する液晶表示装置を示した図。本発明の薄膜トランジスタを有する画素の等価回路及び上面図。本発明の薄膜トランジスタを有する発光装置を示した図。本発明の薄膜トランジスタの作製方法を示した図。本発明の薄膜トランジスタを有する液晶表示装置を示した図。本発明の薄膜トランジスタを有する発光装置を示した図。本発明の薄膜トランジスタを有するモジュールを示した図。本発明の薄膜トランジスタを有する発光装置を示した図。本発明の薄膜トランジスタを有する電子機器を示した図。本発明の薄膜トランジスタを示した図。

Claims

導電膜を形成し、
前記導電膜上に半導体膜を形成し、
前記半導体膜上にインクジェット法により第１のマスクを形成し、
前記第１のマスクを用いて前記半導体膜をパターニングし、
前記第１のマスクに接してゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
請求項１において、
前記第１のマスクはゲート絶縁膜として機能することを特徴とする薄膜トランジスタの作製方法。
請求項１又は請求項２において、
前記導電膜上に第２のマスクを形成し、
前記第２のマスクを用いて導電膜をパターニングし、
前記導電膜及び前記第２のマスクに接して前記半導体膜を形成することを特徴とする薄膜トランジスタの作製方法。
請求項３において、
前記第２のマスクをインクジェット法により形成することを特徴とする薄膜トランジスタの作製方法。
請求項３又は請求項４において、
前記パターニングされた導電膜はソース電極及びドレイン電極となることを特徴とする薄膜トランジスタの作製方法。
請求項１乃至請求項５のいずれか一において、
前記ゲート電極は、インクジェット法を用い、前記ソース電極及び前記ドレイン電極の間を利用したセルフアライメントにより形成することを特徴とする薄膜トランジスタの作製方法。
請求項１乃至請求項６のいずれか一において、
前記第１のマスクは珪素と酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含み、置換基にフッ素、アルキル基、若しくは芳香族炭化水素のうち少なくとも１種を有するポリマー材料、又は珪素と窒素の結合を有するポリマー材料を用いて形成することを特徴とする薄膜トランジスタの作製方法。
請求項３乃至請求項７のいずれか一において、
前記第２のマスクはポリイミド及びポリビニルアルコールのいずれかを用いて形成することを特徴とする薄膜トランジスタの作製方法。
請求項１乃至請求項８のいずれか一において、
前記導電膜は、金、銀、銅、白金、パラジウム、タングステン、ニッケル、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン、若しくはアルミニウム、これらからなる合金、又はこれらからなる分散性ナノ粒子を用いて形成することを特徴とする薄膜トランジスタの作製方法。
請求項５乃至請求項９のいずれか一において、
前記ソース電極及び前記ドレイン電極のいずれかに電気的に接続するように第１の電極を形成し、
前記第１の電極上に電界発光層を形成し、
前記電界発光層上に第２の電極を形成することを特徴とする発光装置の作製方法。
請求項１０において、
前記電界発光層からの光が、前記第１の電極及び前記第２の電極側へ射出するように、前記第１の電極及び前記第２の電極に透明導材料を用いて形成することを特徴とする発光装置の作製方法。
請求項５乃至請求項９のいずれか一において、
前記ソース電極及び前記ドレイン電極のいずれかに電気的に接続するように第１の電極を形成し、
前記第１の電極上に配向膜を形成して、対向電極、カラーフィルタ、及び配向膜が形成された対向基板を張り合わせ、
前記第１の電極及び前記対向基板間に液晶を注入することを特徴とする液晶表示装置の作製方法。
請求項５乃至請求項９のいずれか一において、
前記ソース電極及び前記ドレイン電極のいずれかに電気的に接続するように第１の電極を形成し、
前記第１の電極上に配向膜を形成し、
前記配向膜上に液晶を滴下して、対向電極、カラーフィルタ、及び配向膜が形成された対向基板を張り合わせることを特徴とする液晶表示装置の作製方法。