JP4620643B2 - インダクタ配線基板、インダクタ配線方法及びバイアスｔ回路 - Google Patents

Description

本発明は、インダクタ配線基板、インダクタ配線方法及びバイアスＴ回路に関し、特に４０Ｇｂ／ｓ等の高周波用途の基板上にインダクタが配線されたインダクタ配線基板及びインダクタを高周波用途の基板上に配線するインダクタ配線方法及び高周波信号に直流成分を重畳して供給するバイアスＴ回路に関する。

近年、マルチメディアの進展に伴い、高速・大容量の情報を遠距離まで低コストで伝送するための光通信ネットワークの構築が強く要望されており、１０Ｇｂ／ｓクラスの光通信から、さらなる高速・大容量の通信として、４０Ｇｂ／ｓクラスへの光通信システムの開発が進められている。

一方、光送受信機や計測機器等には、バイアスＴ（bias−T）と呼ばれる電子回路が用いられている。バイアスＴは、インダクタ（コイル）とコンデンサからなり、高周波信号に影響を与えずに直流電流や直流電圧といった直流成分を重畳して供給する電子回路である。

１０Ｇｂ／ｓ以下の速度の光通信に使用されるバイアスＴにおいては、バイアスＴを構成するインダクタは、通常は小型の表面実装型インダクタ（例えば、１．０ｍｍ×０．５ｍｍ程度の面実装タイプ）を使用することができ、１０Ｇｂ／ｓ以下の用途ならば、このようなインダクタを使用しても高周波特性に顕著な劣化を生じることはない。

ところが、４０Ｇｂ／ｓクラスの光通信を行う場合では、使用帯域は数百ＫＨｚから４０ＧＨｚまでの広い帯域に渡るので、上記のような表面実装型のインダクタを伝送線路上に直接使用することはできず、インダクタの広帯域化を図らなければならない。

ここでいうインダクタの広帯域化とは、具体的には、インダクタが接続されている伝送線路上に高周波信号を流す際に、インダクタ側へ高周波信号が流れ込んで高周波特性が損なわれないように、インダクタの遮断帯域を高周波域まで広げることを意味する。

一般的にインダクタを広帯域化する場合、理想的には異なるインダクタンス値を持つインダクタを直列に接続すればよい。しかし、実際には単に直列接続しただけのインダクタ（以下、直列インダクタと呼ぶ）では、寄生容量が発生するなどの理由で特性が劣化するため使用することができない。以下、直列インダクタの問題点について説明する。

図１５は直列インダクタを示す図である。直列インダクタＬ１０は、インダクタンスが互いに異なるインダクタＬ１１〜Ｌ１３が直列に接続して構成されるインダクタである。なお、インダクタＬ１１〜Ｌ１３のそれぞれのインダクタンスの値をＬ１１ａ、Ｌ１２ａ、Ｌ１３ａとしたとき、インダクタンスの大きさは、Ｌ１１ａ＜Ｌ１２ａ＜Ｌ１３ａであるとする。

図１６は直列インダクタＬ１０を伝送線路に接続した場合の回路構成を示す図である。測定回路５０は、インピーダンスが５０Ωの高周波が流れる伝送線路５に、直列インダクタＬ１０を接続したものである。また、ポートｐ１からポートｐ２へ向けて高周波信号を流すものとする。

図１７はインダクタの周波数特性を示す図である。縦軸はｄＢ、横軸は周波数である。直列インダクタＬ１０を構成するインダクタＬ１１〜Ｌ１３のそれぞれ個別の周波数特性をまとめて図示している。

インダクタンスが最も大きなインダクタＬ１３の自己共振周波数をｆｒ３、インダクタンスが中間のインダクタＬ１２の自己共振周波数をｆｒ２、インダクタンスが最も小さなインダクタＬ１１の自己共振周波数をｆｒ１とする（図に示すように、インダクタンスが小さいほど自己共振周波数は大きくなる）。

ここで、測定回路５０のポートｐ１からポートｐ２の方向（Ｘ方向）へ高周波信号を流したときの理想的な信号の流れを概念的に説明すると、自己共振周波数ｆｒ１を中心とする周波数ａ１〜ａ２までの周波数範囲Ａに含まれる周波数信号は、インダクタＬ１１によって通過が遮断されるので（インダクタＬ１１には周波数範囲Ａの信号が流れない）、ポートｐ３から直列インダクタＬ１０の方向（Ｙ方向）へ流れることなくＸ方向へ流れる。

また、この場合、インダクタＬ１１だけが伝送線路５に接続されているならば、周波数範囲ａ１よりも小さな周波数信号はインダクタＬ１１側へ流れてしまうことになるが、インダクタＬ１２が次段に接続されているので、自己共振周波数ｆｒ２を中心とする周波数ｂ１〜ｂ２までの周波数範囲Ｂに含まれる周波数信号は、インダクタＬ１２によって通過が遮断される（インダクタＬ１２には周波数範囲Ｂの信号が流れない）。したがって、結局、周波数ｂ１〜ａ１までの周波数範囲の周波数信号も、Ｙ方向へは流れることなくＸ方向へ流れる。

同様に、インダクタＬ１３が接続されているので、自己共振周波数ｆｒ３を中心とする周波数ｃ１〜ｃ２までの周波数範囲Ｃに含まれる周波数信号は、インダクタＬ１３によって通過が遮断されるので（インダクタＬ１３には周波数範囲Ｃの信号が流れない）、周波数ｃ１〜ｂ１までの周波数範囲にある周波数信号は、Ｙ方向へ流れることなくＸ方向へ流れる。

このように、インダクタンスの異なるインダクタを直列に接続して直列インダクタを構成することで、各インダクタの遮断帯域が、途中に通過帯域が現れないように重なりながら配置されるようになり、理想的にはインダクタの広帯域化が可能である。

図１８は測定回路５０の理想的な周波数特性を示す図である。縦軸はｄＢ、横軸は周波数である。伝送線路５上のポートｐ１からポートｐ２へ流れるＸ方向信号の理想的な周波数特性（点線）Ｆ１と、直列インダクタＬ１０の理想的な周波数特性（実線）Ｆ２とを示している。

図１８に示す理想的な周波数特性では、周波数ｃ１から周波数ａ２までの周波数範囲の広帯域の信号の特性がフラットの形状をしているので、伝送線路５上を特性が劣化することなく、Ｘ方向へ流れることがわかる。

ただし、上記の状態は理想状態であって、実際の高周波回路では、インダクタ自体の寄生容量や、対ＧＮＤ容量が無視できなくなるので、単なる直列インダクタでは広帯域化は不可能である。

図１９はインダクタの等価回路を示す図である。インダクタ１００（直列インダクタＬ１０を構成する１つのインダクタに該当する）は、本来のインダクタンスの他に、巻かれている電線同士で形成されたコンデンサ（寄生容量または線間容量）と巻線抵抗などから構成される。

インダクタ１００の等価回路１００ａは、インダクタＬ０と抵抗Ｒ０とが直列に接続し、Ｌ０とＲ０の直列構成部分と、コンデンサＣｒとが並列接続した回路となる。また、インダクタ１００のリード線をプリント基板に実装した場合には、パッド（部品をプリント基板に実装するための半田付け用銅箔）の箇所に、対ＧＮＤ容量が現れるので、等価回路１００ａ上では、リード線とＧＮＤ間にコンデンサＣ１、Ｃ２が接続されているように見えることになる。

コンデンサＣｒの寄生容量は、微少な値であるため、インダクタ１００を低周波で使用する分には問題にならないが、高周波回路として用いる場合には無視できなくなり、インダクタのインピーダンスや自己共振周波数に変動を与えることになる。

図２０は測定回路５０の実際の周波数特性を示す図である。縦軸はｄＢ、横軸は周波数である。伝送線路５上のポートｐ１からポートｐ２へ流れるＸ方向信号の実際の周波数特性（点線）Ｆ１ａと、直列インダクタＬ１０の実際の周波数特性（実線）Ｆ２ａとを示している。

図２０に示す実際の周波数特性では、周波数ｃ１から周波数ａ２の周波数範囲の中に、瞬間的なＹ方向への通過域が周波数ｆ１、ｆ２において現れてしまい、周波数特性Ｆ１ａに２つの落ち込み（ｄｉｐ）が発生してしまう。すなわち、伝送線路５をＸ方向に流れる信号が、周波数ｆ１やｆ２になると、ポートｐ３から直列インダクタＬ１０へのＹ方向にも流れ込んでしまい、周波数特性が劣化してしまう。このように、インダクタンスの異なるインダクタを直列に接続した単純な直列インダクタでは、４０Ｇｂ／ｓ以上の高速光通信には使用することができなかった。

高周波回路の従来技術として、コニカルコイルを使用してバイアスＴを構成した技術が提案されている（例えば、特許文献１）。
特開２００４−１９３８８６号公報（段落番号〔００１４〕〜〔００１９〕，第１図）

インダクタを広帯域化した従来技術としては、円錐形のコニカル（conical）コイルと呼ばれる自己共振周波数の高いインダクタが使用されるようになってきた。
図２１はコニカルコイルの概要を示す図である。コニカルコイル１１０は、絶縁被膜を形成した導線１１１を、磁性材料よりなる円柱状のコア１１２の外周面に巻回し、巻線径は、一端から他端（図の右端から左端）に向かって徐々に小さくなっていく円錐形状を持つインダクタである。また、導線１１１の両端は、絶縁被膜を剥離させて銅線１１１ａを露出させ、端子として使用する。

図２２はコニカルコイル１１０の等価回路を示す図である。コニカルコイル１１０の等価回路１１０ａは、インダクタンスがそれぞれ異なるインダクタＬ１〜Ｌｎが直列に接続された構成となる。このとき、円錐形の先端部から見ると、インダクタンス値の小さい順にインダクタＬ１〜Ｌｎが直列に配置されることになる。

このような構成のコニカルコイル１１０は、上述した直列インダクタに比べて、数１００ＫＨｚ〜数１０ＧＨｚ程度の広帯域特性を確保でき、またコニカルコイル１１０の先端部での径が小さいため、インダクタンス値が小さく寄生容量も小さく抑えられるため、数１０ＧＨｚ程度の高周波まで特性を確保できるといった特徴を持っている。

なお、コニカルコイル１１０による周波数特性は、インダクタＬ１が最も高い周波数の特性を決めるもので、インダクタＬ１からインダクタＬｎへ向かうほど、高周波域から低周波域へと移行する。

すなわち、高周波特性は、先端部側の径の小さい最初のインダクタＬ１のインダクタンス値によって決まり（インダクタＬ１は、径が小さくインダクタンス値が小さいため、高周波特性を確保可能）、高周波域から低周波域に向かうほど径の広いインダクタＬｎ側へ順に移行して、大きくなっていくインダクタンス値によって高周波域から低周波域への特性が決まっていくといった構成をとる。

しかし、このようなコニカルコイルは、基板に実装することが難しく、取り扱いも容易ではないといった問題があった。図２３はコニカルコイル１１０のボンディングの様子を示す図である。コニカルコイル１１０の先端部は、熱や超音波などで基板上にボンディング（圧着）される。

一般にコニカルコイル１１０は、長手方向が数ｍｍ程度と小型であり、巻き線の太さが数１０μｍ程度と細く不安定な形状を持つため、ＩＣパッケージ内への実装が一般的であり、また熟練の作業者の手作業による精密なボンディングによって接続することが必要であるため、使用箇所が限定的で、取り扱いが非常に困難であった。

また、コニカルコイル１１０の先端部分のリード線は、数１００μｍ程度までしか延ばすことができず、それ以上長くすると高周波特性が劣化してしまい、また搭載角度の違いによっても特性に差が出てしまうため、実装時の特性ばらつきが大きいといった問題があった。

本発明はこのような点に鑑みてなされたものであり、従来のような形状のコニカルコイルを用いずに、寄生容量を低減してインダクタの広帯域化を図ったインダクタ配線基板を提供することを目的とする。

また、本発明の他の目的は、寄生容量を低減してインダクタの広帯域化を図ったインダクタ配線方法を提供することである。
さらに、本発明の目的は、寄生容量が低減して広帯域化されたインダクタを有するバイアスＴ回路を提供することである。

本発明では上記課題を解決するために、図１に示すような、インダクタが配線されたインダクタ配線基板１０において、基板１１と、基板１１に実装される伝送線路１２と、伝送線路１２に一端を接続し、伝送線路１２に接続する一端から離れるにつれて放射状に広がるように、基板１１の複数の層面を、基板１１の層間を接続するビア１３を通じて配線して、立体的なコニカル構造のインダクタを生成する伝送路パタン１４と、を有することを特徴とするインダクタ配線基板１０が提供される。

ここで、伝送路パタン１４は、伝送線路１２に一端を接続し、伝送線路１２に接続する一端から離れるにつれて放射状に広がるように、基板１１の複数の層面を、基板１１の層間を接続するビア１３を通じて配線して、立体的なコニカル構造のインダクタを生成する。

本発明のインダクタ配線基板は、伝送路パタンの一端を伝送線路に接続し、伝送線路に接続した一端から離れるにつれて放射状に広がるように、基板の複数の層面を、基板の層間を接続するビアを通じて配線して、立体的なコニカル構造のインダクタを構成した。これにより、寄生容量が低減された広帯域のインダクタを生成することができるので、周波数特性の向上を図ることが可能になり、また基板の各層の通常のパタン配線によってインダクタを生成するので、従来の不安定な形状のコニカルコイルと比べて実装及び取り扱いが容易となる。

以下、本発明の実施の形態を図面を参照して説明する。図１はインダクタ配線基板の構成を示す図である。インダクタ配線基板１０は、ポリイミドまたは液晶ポリマ等の材質からなる基板１１（以下、フレキシブル基板）と、フレキシブル基板１１に実装される伝送線路１２と、伝送路パタン１４を含む。

なお、フレキシブル基板（FPC：Flexible Printed Circuits）は、柔軟性を持ったプリント基板であり、プリント基板の折り曲げが可能なことから、実装スペースの限られる携帯電話やデジタルカメラなどの小型製品に多用されている。

伝送路パタン１４は、伝送線路１２の入力端と出力端との間に一端を接続し、伝送線路１２に接続する一端から離れるにつれて放射状に広がるように、フレキシブル基板１１の複数の層面を、フレキシブル基板１１の層間を接続するビア（via：多層のプリント基板で層間を接続するメッキ穴）１３を通じて配線して、異なるインダクタンスのインダクタが連続に接続された立体的なコニカル構造のインダクタ１４Ｌを生成する。インダクタ１４Ｌは、伝送線路１２に近いほどインダクタンスは小さく、伝送線路１２から離れるほどインダクタンスは大きくなる。

次に２層のフレキシブル基板に対してインダクタ１４Ｌを構成した場合について説明する。図２はメタル２層のフレキシブル基板にインダクタを配線した構造を示す図である。伝送路パタン１４で生成される立体的なコニカル構造のインダクタ１４Ｌ−１を示す図である。

伝送路パタン１４を、伝送線路１２から離れるにつれて放射状に広がるように、ビア１３を通じて、２層のフレキシブル基板（図示せず）の各層に配線することで、立体的なコニカル構造のインダクタ１４Ｌ−１を構成する。

図３はインダクタ１４Ｌ−１の配線構造を簡略化した図である。以降、図３を用いて２層の場合のインダクタ１４Ｌ−１の配線過程を詳しく説明する。ここで、１層目から伝送路パタン１４の配線を開始して各層交互に配線する際に、各層に配線される伝送路パタン１４に対して、順にＰ１、Ｐ２、・・・と符号を付けてＰｎと表し、伝送路パタンＰｎの両端に接続するビアをＶ（ｎ−１）、Ｖｎと表す。

ｎ＝１の場合、伝送路パタンＰ１は、一端が伝送線路１２に接続し、他端がビアＶ１に接続して１層面上に配線され、ビアＶ１を通じて２層面上の伝送路パタンＰ２と接続する。

次に１層面上に配線される伝送路パタンＰ３、Ｐ５、Ｐ７について見ると（伝送路パタンＰ１を除く）、ｎ＝３の場合、伝送路パタンＰ３は、両端がビアＶ２とビアＶ３とに接続して１層面上に配線され、ビアＶ２を通じて２層面上の伝送路パタンＰ２と接続し、ビアＶ３を通じて２層面上の伝送路パタンＰ４と接続する。

ｎ＝５の場合、伝送路パタンＰ５は、両端がビアＶ４とビアＶ５とに接続して１層面上に配線され、ビアＶ４を通じて２層面上の伝送路パタンＰ４と接続し、ビアＶ５を通じて２層面上の伝送路パタンＰ６と接続する。

ｎ＝７の場合に伝送路パタンＰ７の一端を信号源に接続する場合は、伝送路パタンＰ７は、一端が信号源に接続し、他端はビアＶ６に接続して、１層面上に配線され、ビアＶ６を通じて２層面上の伝送路パタンＰ６と接続する。

上記の１層面上に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝（２ｋ−１）の場合（ｋ＝２、３、・・・）、伝送路パタンＰ（２ｋ−１）は、両端がビアＶ（２ｋ−２）とビアＶ（２ｋ−１）とに接続して１層面上に配線され、ビアＶ（２ｋ−２）を通じて２層面上の伝送路パタンＰ（２ｋ−２）と接続し、ビアＶ（２ｋ−１）を通じて２層面上の伝送路パタンＰ２ｋと接続する。

また、ｎ＝（２ｋ−１）の場合（ｋ＝２、３、・・・）に伝送路パタンＰ（２ｋ−１）の一端を信号源に接続する場合は、伝送路パタンＰ（２ｋ−１）は、一端が信号源に接続し、他端はビアＶ（２ｋ−２）に接続して、１層面上に配線され、ビアＶ（２ｋ−２）を通じて２層面上の伝送路パタンＰ（２ｋ−２）と接続する。

次に２層面上に配線される伝送路パタンＰ２、Ｐ４、Ｐ６について見ると、ｎ＝２の場合、伝送路パタンＰ２は、両端がビアＶ１とビアＶ２に接続して２層面上に配線され、ビアＶ１を通じて１層面上の伝送路パタンＰ１と接続し、ビアＶ２を通じて１層面上の伝送路パタンＰ３と接続する。

ｎ＝４の場合、伝送路パタンＰ４は、両端がビアＶ３とビアＶ４に接続して２層面上に配線され、ビアＶ３を通じて１層面上の伝送路パタンＰ３と接続し、ビアＶ４を通じて１層面上の伝送路パタンＰ５と接続する。

ｎ＝６の場合、伝送路パタンＰ６は、両端がビアＶ５とビアＶ６に接続して２層面上に配線され、ビアＶ５を通じて１層面上の伝送路パタンＰ５と接続し、ビアＶ６を通じて１層面上の伝送路パタンＰ７と接続する。

上記の２層面上に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝２ｋの場合（ｋ＝１、２、・・・）、伝送路パタンＰ２ｋは、両端がビアＶ（２ｋ−１）とビアＶ２ｋに接続して２層面上に配線され、ビアＶ（２ｋ−１）を通じて１層面上の伝送路パタンＰ（２ｋ−１）と接続し、ビアＶ２ｋを通じて１層面上の伝送路パタンＰ（２ｋ＋１）と接続する。

次に４層のフレキシブル基板１１に対してインダクタ１４Ｌを構成した場合について説明する。図４はメタル４層のフレキシブル基板にインダクタを配線した構造を示す図である。伝送路パタン１４で生成される立体的なコニカル構造のインダクタ１４Ｌ−２を示す図である。

伝送路パタン１４を、伝送線路１２から離れるにつれて放射状に広がるように、ビア１３を通じて、４層のフレキシブル基板（図示せず）の各層に配線することで、立体的なコニカル構造のインダクタ１４Ｌ−２を構成する。

図５はインダクタ１４Ｌ−２の配線構造を簡略化した図である。以降、図５を用いて４層の場合のインダクタ１４Ｌ−２の配線過程を詳しく説明する。ここで、１層目から伝送路パタン１４の配線を開始して各層交互に配線する際に、各層に配線される伝送路パタン１４に対して、順にＰ１、Ｐ２、・・・と符号を付けてＰｎと表し、伝送路パタンＰｎの両端に接続するビアをＶ（ｎ−１）、Ｖｎと表す。

ｎ＝１の場合、伝送路パタンＰ１は、一端が伝送線路１２に接続し、他端がビアＶ１に接続して１層面上に配線され、ビアＶ１を通じて２層面上の伝送路パタンＰ２と接続する。

次に２層面上の左側に配線される伝送路パタンＰ６、Ｐ１２、Ｐ１８について見ると、ｎ＝６の場合、伝送路パタンＰ６は、両端がビアＶ５とビアＶ６とに接続して２層面上に配線され、ビアＶ５を通じて３層面上の伝送路パタンＰ５と接続し、ビアＶ６を通じて１層面上の伝送路パタンＰ７と接続する。

ｎ＝１２の場合、伝送路パタンＰ１２は、両端がビアＶ１１とビアＶ１２とに接続して２層面上に配線され、ビアＶ１１を通じて３層面上の伝送路パタンＰ１１と接続し、ビアＶ１２を通じて１層面上の伝送路パタンＰ１３と接続する。

ｎ＝１８の場合、伝送路パタンＰ１８は、両端がビアＶ１７とビアＶ１８とに接続して２層面上に配線され、ビアＶ１７を通じて３層面上の伝送路パタンＰ１７と接続し、ビアＶ１８を通じて１層面上の伝送路パタンＰ１９と接続する。

上記の２層面上の左側に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝６ｋ（ｋ＝１、２、・・・）の場合、伝送路パタンＰ６ｋは、両端がビアＶ（６ｋ−１）とビアＶ６ｋとに接続して２層面上に配線され、ビアＶ（６ｋ−１）を通じて３層面上の伝送路パタンＰ（６ｋ−１）と接続し、ビアＶ６ｋを通じて１層面上の伝送路パタンＰ（６ｋ＋１）と接続する。

次に３層面上の左側に配線される伝送路パタンＰ５、Ｐ１１、Ｐ１７について見ると、ｎ＝５の場合、伝送路パタンＰ５は、両端がビアＶ４とビアＶ５とに接続して３層面上に配線され、ビアＶ４を通じて４層面上の伝送路パタンＰ４と接続し、ビアＶ５を通じて２層面上の伝送路パタンＰ６と接続する。

ｎ＝１１の場合、伝送路パタンＰ１１は、両端がビアＶ１０とビアＶ１１とに接続して３層面上に配線され、ビアＶ１０を通じて４層面上の伝送路パタンＰ１０と接続し、ビアＶ１１を通じて２層面上の伝送路パタンＰ１２と接続する。

ｎ＝１７の場合、伝送路パタンＰ１７は、両端がビアＶ１６とビアＶ１７とに接続して３層面上に配線され、ビアＶ１６を通じて４層面上の伝送路パタンＰ１６と接続し、ビアＶ１７を通じて２層面上の伝送路パタンＰ１８と接続する。

上記の３層面上の左側に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝６ｋ−１（ｋ＝１、２、・・・）の場合、伝送路パタンＰ（６ｋ−１）は、両端がビアＶ（６ｋ−２）とビアＶ（６ｋ−１）とに接続して３層面上に配線され、ビアＶ（６ｋ−２）を通じて４層面上の伝送路パタンＰ（６ｋ−２）と接続し、ビアＶ（６ｋ−１）を通じて２層面上の伝送路パタンＰ６ｋと接続する。

次に４層面上に配線される伝送路パタンＰ４、Ｐ１０、Ｐ１６について見ると、ｎ＝４の場合、伝送路パタンＰ４は、両端がビアＶ３とビアＶ４とに接続して４層面上に配線され、ビアＶ３を通じて３層面上の伝送路パタンＰ３と接続し、ビアＶ４を通じて３層面上の伝送路パタンＰ５と接続する。

ｎ＝１０の場合、伝送路パタンＰ１０は、両端がビアＶ９とビアＶ１０とに接続して４層面上に配線され、ビアＶ９を通じて３層面上の伝送路パタンＰ９と接続し、ビアＶ１０を通じて３層面上の伝送路パタンＰ１１と接続する。

ｎ＝１６の場合、伝送路パタンＰ１６は、両端がビアＶ１５とビアＶ１６とに接続して４層面上に配線され、ビアＶ１５を通じて３層面上の伝送路パタンＰ１５と接続し、ビアＶ１６を通じて３層面上の伝送路パタンＰ１７と接続する。

上記の４層面上に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝６ｋ−２（ｋ＝１、２、・・・）の場合、伝送路パタンＰ（６ｋ−２）は、両端がビアＶ（６ｋ−３）とビアＶ（６ｋ−２）とに接続して４層面上に配線され、ビアＶ（６ｋ−３）を通じて３層面上の伝送路パタンＰ（６ｋ−３）と接続し、ビアＶ（６ｋ−２）を通じて３層面上の伝送路パタンＰ（６ｋ−１）と接続する。

次に３層面上の右側に配線される伝送路パタンＰ３、Ｐ９、Ｐ１５について見ると、ｎ＝３の場合、伝送路パタンＰ３は、両端がビアＶ２とビアＶ３とに接続して３層面上に配線され、ビアＶ２を通じて２層面上の伝送路パタンＰ２と接続し、ビアＶ３を通じて４層面上の伝送路パタンＰ４と接続する。

ｎ＝９の場合、伝送路パタンＰ９は、両端がビアＶ８とビアＶ９とに接続して３層面上に配線され、ビアＶ８を通じて２層面上の伝送路パタンＰ８と接続し、ビアＶ９を通じて４層面上の伝送路パタンＰ１０と接続する。

ｎ＝１５の場合、伝送路パタンＰ１５は、両端がビアＶ１４とビアＶ１５とに接続して３層面上に配線され、ビアＶ１４を通じて２層面上の伝送路パタンＰ１４と接続し、ビアＶ１５を通じて４層面上の伝送路パタンＰ１６と接続する。

上記の３層面上の右側に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝６ｋ−３（ｋ＝１、２、・・・）の場合、伝送路パタンＰ（６ｋ−３）は、両端がビアＶ（６ｋ−４）とビアＶ（６ｋ−３）とに接続して３層面上に配線され、ビアＶ（６ｋ−４）を通じて２層面上の伝送路パタンＰ（６ｋ−４）と接続し、ビアＶ（６ｋ−３）を通じて４層面上の伝送路パタンＰ（６ｋ−２）と接続する。

次に２層面上の右側に配線される伝送路パタンＰ２、Ｐ８、Ｐ１４について見ると、ｎ＝２の場合、伝送路パタンＰ２は、両端がビアＶ１とビアＶ２とに接続して２層面上に配線され、ビアＶ１を通じて１層面上の伝送路パタンＰ１と接続し、ビアＶ２を通じて３層面上の伝送路パタンＰ３と接続する。

ｎ＝８の場合、伝送路パタンＰ８は、両端がビアＶ７とビアＶ８とに接続して２層面上に配線され、ビアＶ７を通じて１層面上の伝送路パタンＰ７と接続し、ビアＶ８を通じて３層面上の伝送路パタンＰ９と接続する。

ｎ＝１４の場合、伝送路パタンＰ１４は、両端がビアＶ１３とビアＶ１４とに接続して２層面上に配線され、ビアＶ１３を通じて１層面上の伝送路パタンＰ１３と接続し、ビアＶ１４を通じて３層面上の伝送路パタンＰ１５と接続する。

上記の２層面上に右側に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝６ｋ−４（ｋ＝１、２、・・・）の場合、伝送路パタンＰ（６ｋ−４）は、両端がビアＶ（６ｋ−５）とビアＶ（６ｋ−４）とに接続して２層面上に配線され、ビアＶ（６ｋ−５）を通じて１層面上の伝送路パタンＰ（６ｋ−５）と接続し、ビアＶ（６ｋ−４）を通じて３層面上の伝送路パタンＰ（６ｋ−３）と接続する。

次に１層面上に配線される伝送路パタンＰ７、Ｐ１３、Ｐ１９について見ると（伝送路パタンＰ１を除く）、ｎ＝７の場合、伝送路パタンＰ７は、両端がビアＶ６とビアＶ７とに接続して１層面上に配線され、ビアＶ６を通じて２層面上の伝送路パタンＰ６と接続し、ビアＶ７を通じて２層面上の伝送路パタンＰ８と接続する。

ｎ＝１３の場合、伝送路パタンＰ１３は、両端がビアＶ１２とビアＶ１３とに接続して１層面上に配線され、ビアＶ１２を通じて２層面上の伝送路パタンＰ１２と接続し、ビアＶ１３を通じて２層面上の伝送路パタンＰ１４と接続する。

ｎ＝１９の場合、伝送路パタンＰ１９は、両端がビアＶ１８とビアＶ１９とに接続して１層面上に配線され、ビアＶ１８を通じて２層面上の伝送路パタンＰ１８と接続し、ビアＶ１９を通じて２層面上の伝送路パタンＰ２０と接続する。

上記の１層面上に配線される伝送路パタンＰｎの配線構造を一般化すると、以下となる。ｎ＝６ｋ−５（ｋ＝２、３・・・）の場合、伝送路パタンＰ（６ｋ−５）は、両端がビアＶ（６ｋ−６）とビアＶ（６ｋ−５）とに接続して１層面上に配線され、ビアＶ（６ｋ−６）を通じて２層面上の伝送路パタンＰ（６ｋ−６）と接続し、ビアＶ（６ｋ−５）を通じて２層面上の伝送路パタンＰ（６ｋ−４）と接続する。

なお、図では伝送路パタンＰ１９の一端がビアＶ１９を介して伝送路パタンＰ２０と接続して、以降パタンの接続が続いているが、ｎ＝１９の伝送路パタンＰ１９の一端を信号源に接続するとすれば、伝送路パタンＰ１９は、一端が信号源に接続し、他端はビアＶ１８に接続して、１層面上に配線され、ビアＶ１８を通じて２層面上の伝送路パタンＰ１８と接続する。

このことを一般化すると、以下となる。ｎ＝６ｋ−５の場合（ｋ＝２、３、・・・）に伝送路パタンＰ（６ｋ−５）の一端を信号源に接続する場合は、伝送路パタンＰ（６ｋ−５）は、一端が信号源に接続し、他端はビアＶ（６ｋ−６）に接続して、１層面上に配線され、ビアＶ（６ｋ−６）を通じて２層面上の伝送路パタンＰ（６ｋ−６）と接続する。

次にインダクタ配線基板１０の構成上の特徴について説明する。図６はインダクタ配線基板１０の構成上の特徴を示す図である。インダクタ１４Ｌを生成する場合、フレキシブル基板１１の各層に伝送路パタン１４を配線するので、インダクタ１４Ｌの実装面の裏面にあるフレキシブル基板１１のＧＮＤ面は削除することになる。

さらに、伝送線路１２のＧＮＤに極力影響が出ないように、伝送路パタン１４と伝送線路１２とを接続するインダクタ１４Ｌの先端部分１５の裏面にあるフレキシブル基板１１のＧＮＤ面も削除する。

また、伝送路パタン１４と伝送線路１２とを接続するインダクタ１４Ｌの先端部分１５のラインは、最もスタブ（配線の枝別れ部分）として見えやすい部分となるので、伝送線路１２に影響が出ない範囲で極力短く伝送線路１２と配線する（例えば、０．１ｍｍ〜数ｍｍ）。

図７はインダクタ配線基板１０の構成上の特徴を示す図である。伝送路パタン１４の周辺部のフレキシブル基板１１の材質を取り除いて、周辺部に空間１６ａ、１６ｂを設けた様子を示している。これにより、さらに寄生容量の低減化を図る。

図８はインダクタ配線基板１０の構成上の特徴を示す図である。フレキシブル基板１１に作成したコニカル構造のインダクタ１４Ｌが内包する基板材質をくり抜いて、フレキシブル基板１１と物性値の異なる磁性体などの材質３１を、くり抜いた箇所３に差し込んで固定する。例えば、材質３１としてフェライトを挿入した場合は、インダクタ１４Ｌのインダクタンス値を上げることが可能になる。

図９はインダクタ配線基板１０の構成上の特徴を示す図である。形状及び効果は図８と同様であるが、図９の場合は生成方法が異なる。図９が示すのは、あらかじめフレキシブル基板１１に、フレキシブル基板１１と物性値の異なる材質３１を埋め込んでおき、材質３１が埋め込まれた箇所にコニカル構造のインダクタ１４Ｌを生成するものである。

図１０はインダクタ配線基板１０の回路接続状態を示す図である。インダクタ配線基板１０は、回路基板１に実装し、インダクタ１４Ｌ（伝送路パタン１４）の先端部は、回路基板（他基板）１の伝送線路１０１に電気的に接続し、インダクタ１４Ｌの大径側の一端は、回路基板１の回路に接続する。

次にインダクタ配線基板１０のシミュレーション結果について説明する。図１１は伝送線路に平面的なコイルを接続した場合の特性を示す図である。縦軸はｄＢ、横軸は周波数である。伝送線路に通常のコイルを接続した場合の伝送線路のＳパラメータであるＳ２１（順方向透過性）による周波数特性であり、周波数特性が劣化していることがわかる（ｄｉｐが発生）。

図１２はインダクタ配線基板１０の特性を示す図である。縦軸はｄＢ、横軸は周波数である。伝送線路に図１で示したインダクタ１４Ｌを接続した場合の伝送線路のＳ２１による周波数特性であり、使用周波数帯域で顕著な周波数特性の劣化がなく（ｄｉｐがない）、周波数特性が向上していることがわかる。

以上説明したように、インダクタ配線基板１０は、フレキシブル基板１１の各層に対して、伝送路パタン１４及びビア１３を使用して、異なるインダクタンスのインダクタが連続に接続された立体的なコニカルコイル構造となるように配線してインダクタ１４Ｌを構成した。これにより、寄生容量が低減された広帯域のインダクタを生成することができるので、周波数特性の向上を図ることが可能になり、また基板の各層の通常のパタン配線によってインダクタを生成するので、従来の不安定な形状のコニカルコイルと比べて実装及び取り扱いが容易となる。

次にバイアスＴ回路について説明する。図１３はバイアスＴ回路の構成を示す図である。バイアスＴ回路２は、コンデンサＣと、図１で上述したインダクタ１４Ｌとから構成され、端子ａ−ｂ間にコンデンサＣを接続すると共に、端子ａ−ｃ間にインダクタ１４Ｌを接続することにより構成される（端子ａ−ｃ間の線路は図１の伝送線路１２に該当）。

すなわち、端子ａは、コンデンサＣの一端とインダクタ１４Ｌの一端と接続し、コンデンサＣの他端は、端子ｂと接続し、インダクタ１４Ｌの他端は、端子ｃと接続する。
バイアスＴ回路２では、ドライバ２１から出力された高周波信号は、端子ａ−ｂ間を通過させて、コンデンサＣによって低域成分を除去し、また、直流成分は、端子ｃから入力し、インダクタ１４Ｌによって高域成分を除去して高周波信号に重畳し、変調器２２へ出力する。

図１４はバイアスＴ回路２が内蔵される装置例を示す図である。バイアスＴ回路２が内蔵される装置例として、ドライバ装置１２０−１、変調装置１２０−２を示している。ドライバ装置１２０−１は、ドライバ１２１とバイアスＴ回路２を含み、ドライバ１２１の出力端とコンデンサＣの一端とが接続し、バイアスＴ回路２は、ドライバ１２１からの出力信号のレベル変換器として使用される。

一方、変調装置１２０−２は、バイアスＴ回路２と変調部１２２を含み、コンデンサＣの他端と、インダクタ１４Ｌの一端とに変調部１２２に入力端が接続し、バイアスＴ回路２を変調部１２２の入力信号のバイアス調整に使用している。なお、変調部１２２で光変調された光信号は光ファイバを通じて出力される。

以上説明したように、バイアスＴ回路２は、図１で上述したインダクタ１４Ｌを用いることで、寄生容量が低減してインダクタが広帯域化されるので、周波数特性が劣化することなく、例えば、４０Ｇｂ／ｓクラス等の高速通信に使用することが可能になる。また、従来のコニカルコイル等を使用した場合と比べて、製造性に優れており、取り扱いも容易になる。

（付記１） インダクタが配線されたインダクタ配線基板において、
基板と、
前記基板に実装される伝送線路と、
前記伝送線路に一端を接続し、前記伝送線路に接続する前記一端から離れるにつれて放射状に広がるように、前記基板の複数の層面を、前記基板の層間を接続するビアを通じて配線して、立体的なコニカル構造のインダクタを生成する伝送路パタンと、
を有することを特徴とするインダクタ配線基板。

（付記２） 前記基板は、フレキシブル基板であることを特徴とする付記１記載のインダクタ配線基板。
（付記３） 前記伝送路パタンが構成する前記コニカル構造の前記インダクタの実装面の裏面にある前記基板のＧＮＤ面を削除することを特徴とする付記１記載のインダクタ配線基板。

（付記４） 前記伝送路パタンと前記伝送線路とを接続する前記インダクタの先端部分の裏面にある前記基板のＧＮＤ面を削除することを特徴とする付記１記載のインダクタ配線基板。

（付記５） 前記伝送路パタンの周辺部の前記基板の材質を取り除いて、前記周辺部に空間を設けることを特徴とする付記１記載のインダクタ配線基板。
（付記６） 前記基板が２層基板であり、１層目から前記伝送路パタンの配線を開始して各層交互に配線する際に、各層に配線される前記伝送路パタンをＰｎと表し、伝送路パタンＰｎの両端に接続する前記ビアをＶ（ｎ−１）、Ｖｎと表すと、
ｎ＝１の場合、伝送路パタンＰ１は、一端が前記伝送線路に接続し、他端がビアＶ１に接続して１層面上に配線され、前記ビアＶ１を通じて２層面上の伝送路パタンＰ２と接続し、
ｎ＝２ｋの場合（ｋ＝１、２、・・・）、伝送路パタンＰ２ｋは、両端がビアＶ（２ｋ−１）とビアＶ２ｋに接続して２層面上に配線され、前記ビアＶ（２ｋ−１）を通じて１層面上の伝送路パタンＰ（２ｋ−１）と接続し、前記ビアＶ２ｋを通じて１層面上の伝送路パタンＰ（２ｋ＋１）と接続し、
ｎ＝（２ｋ−１）の場合（ｋ＝２、３、・・・）、前記伝送路パタンＰ（２ｋ−１）は、両端がビアＶ（２ｋ−２）とビアＶ（２ｋ−１）とに接続して１層面上に配線され、前記ビアＶ（２ｋ−２）を通じて２層面上の伝送路パタンＰ（２ｋ−２）と接続し、前記ビアＶ（２ｋ−１）を通じて２層面上の伝送路パタンＰ２ｋと接続し、
ｎ＝（２ｋ−１）の場合（ｋ＝２、３、・・・）に前記伝送路パタンＰ（２ｋ−１）の一端を信号源に接続する場合は、前記伝送路パタンＰ（２ｋ−１）は、一端が前記信号源に接続し、他端は前記ビアＶ（２ｋ−２）に接続して、１層面上に配線され、前記ビアＶ（２ｋ−２）を通じて２層面上の伝送路パタンＰ（２ｋ−２）と接続することを特徴とする付記１記載のインダクタ配線基板。

（付記７） 前記基板が４層基板であり、１層目から前記伝送路パタンの配線を開始して各層交互に配線する際に、各層に配線される前記伝送路パタンをＰ−ｎと表し、伝送路パタンＰ−ｎの両端に接続する前記ビアをＶ（ｎ−１）、Ｖｎと表すと、
ｎ＝１の場合、伝送路パタンＰ１は、一端が前記伝送線路に接続し、他端がビアＶ１に接続して１層面上に配線され、前記ビアＶ１を通じて２層面上の伝送路パタンＰ２と接続し、
ｎ＝６ｋ（ｋ＝１、２、・・・）の場合、伝送路パタンＰ６ｋは、両端がビアＶ（６ｋ−１）とビアＶ６ｋとに接続して２層面上に配線され、前記ビアＶ（６ｋ−１）を通じて３層面上の伝送路パタンＰ（６ｋ−１）と接続し、前記ビアＶ６ｋを通じて１層面上の伝送路パタンＰ（６ｋ＋１）と接続し、
ｎ＝６ｋ−１（ｋ＝１、２、・・・）の場合、前記伝送路パタンＰ（６ｋ−１）は、両端がビアＶ（６ｋ−２）と前記ビアＶ（６ｋ−１）とに接続して３層面上に配線され、前記ビアＶ（６ｋ−２）を通じて４層面上の伝送路パタンＰ（６ｋ−２）と接続し、前記ビアＶ（６ｋ−１）を通じて２層面上の伝送路パタンＰ６ｋと接続し、
ｎ＝６ｋ−２（ｋ＝１、２、・・・）の場合、前記伝送路パタンＰ（６ｋ−２）は、両端がビアＶ（６ｋ−３）と前記ビアＶ（６ｋ−２）とに接続して４層面上に配線され、前記ビアＶ（６ｋ−３）を通じて３層面上の伝送路パタンＰ（６ｋ−３）と接続し、前記ビアＶ（６ｋ−２）を通じて３層面上の伝送路パタンＰ（６ｋ−１）と接続し、
ｎ＝６ｋ−３（ｋ＝１、２、・・・）の場合、前記伝送路パタンＰ（６ｋ−３）は、両端がビアＶ（６ｋ−４）と前記ビアＶ（６ｋ−３）とに接続して３層面上に配線され、前記ビアＶ（６ｋ−４）を通じて２層面上の伝送路パタンＰ（６ｋ−４）と接続し、前記ビアＶ（６ｋ−３）を通じて４層面上の伝送路パタンＰ（６ｋ−２）と接続し、
ｎ＝６ｋ−４（ｋ＝１、２、・・・）の場合、前記伝送路パタンＰ（６ｋ−４）は、両端がビアＶ（６ｋ−５）と前記ビアＶ（６ｋ−４）とに接続して２層面上に配線され、前記ビアＶ（６ｋ−５）を通じて１層面上の伝送路パタンＰ（６ｋ−５）と接続し、前記ビアＶ（６ｋ−４）を通じて３層面上の伝送路パタンＰ（６ｋ−３）と接続し、
ｎ＝６ｋ−５（ｋ＝２、３・・・）の場合、前記伝送路パタンＰ（６ｋ−５）は、両端がビアＶ（６ｋ−６）と前記ビアＶ（６ｋ−５）とに接続して１層面上に配線され、前記ビアＶ（６ｋ−６）を通じて２層面上の伝送路パタンＰ（６ｋ−６）と接続し、前記ビアＶ（６ｋ−５）を通じて２層面上の伝送路パタンＰ（６ｋ−４）と接続し、
ｎ＝６ｋ−５の場合（ｋ＝２、３、・・・）に前記伝送路パタンＰ（６ｋ−５）の一端を信号源に接続する場合は、前記伝送路パタンＰ（６ｋ−５）は、一端が信号源に接続し、他端はビアＶ（６ｋ−６）に接続して、１層面上に配線され、前記ビアＶ（６ｋ−６）を通じて２層面上の伝送路パタンＰ（６ｋ−６）と接続することを特徴とする付記１記載のインダクタ配線基板。

（付記８） 前記インダクタが内包する部分の前記基板を削除し、前記基板とは異なる物性値の材質が差し込まれた構造を特徴とする付記１記載のインダクタ配線基板。
（付記９） 前記インダクタの先端部は、他基板の伝送線路に電気的に接続し、前記インダクタの大径側は、前記他基板の回路に接続することを特徴とする付記１記載のインダクタ配線基板。

（付記１０） インダクタを基板上に配線するインダクタ配線方法において、
伝送路パタンの一端を前記基板上に実装された伝送線路に接続し、
前記伝送線路から反対方向へ放射状に広がるように、前記基板の複数の層面を、前記基板の層間を接続するビアを通じて配線して、立体的なコニカル構造のインダクタを生成する、
ことを特徴とするインダクタ配線方法。

（付記１１） 前記基板は、フレキシブル基板であって、前記フレキシブル基板に立体的な前記コニカル構造の前記インダクタを生成することを特徴とする付記１０記載のインダクタ配線方法。

（付記１２） 前記インダクタが内包する部分に、前記基板とは異なる物性値の材質があらかじめ埋め込まれた前記基板上に、立体的な前記コニカル構造の前記インダクタを生成することを特徴とする付記１０記載のインダクタ配線方法。

（付記１３） 高周波信号に直流成分を重畳して供給するバイアスＴ回路において、
基板に実装されて前記高周波信号が流れる伝送線路と、
前記伝送線路の入力端と出力端との間に一端が接続し、前記伝送線路に接続する前記一端から離れるにつれて放射状に広がるように、前記基板の複数の層面を、前記基板の層間を接続するビアを通じて配線した立体的なコニカル構造を持ち、前記直流成分の高域成分を除去するインダクタと、
前記伝送線路に接続して、前記高周波信号を通過させて低域成分を除去するコンデンサと、
を有することを特徴とするバイアスＴ回路。

（付記１４）
前記バイアスＴ回路は、ドライバ装置または変調装置に内蔵されることを特徴とする付記１３記載のバイアスＴ回路。

インダクタ配線基板の構成を示す図である。 メタル２層のフレキシブル基板にインダクタを配線した構造を示す図である。 インダクタの配線構造を簡略化した図である。 メタル４層のフレキシブル基板にインダクタを配線した構造を示す図である。 インダクタの配線構造を簡略化した図である。 インダクタ配線基板の構成上の特徴を示す図である。 インダクタ配線基板の構成上の特徴を示す図である。 インダクタ配線基板の構成上の特徴を示す図である。 インダクタ配線基板の構成上の特徴を示す図である。 インダクタ配線基板の回路接続状態を示す図である。 伝送線路に平面的なコイルを接続した場合の特性を示す図である。 インダクタ配線基板の特性を示す図である。 バイアスＴ回路の構成を示す図である。 バイアスＴ回路が内蔵される装置例を示す図である。 直列インダクタを示す図である。 直列インダクタを伝送線路に接続した場合の回路構成を示す図である。 インダクタの周波数特性を示す図である。 測定回路の理想的な周波数特性を示す図である。 インダクタの等価回路を示す図である。 測定回路の実際の周波数特性を示す図である。 コニカルコイルの概要を示す図である。 コニカルコイルの等価回路を示す図である。 コニカルコイルのボンディングの様子を示す図である。

符号の説明

１０ インダクタ配線基板
１１ フレキシブル基板
１２ 伝送線路
１３ ビア
１４ 伝送路パタン
１４Ｌ インダクタ

Claims (10)

1. インダクタが配線されたインダクタ配線基板において、
   基板と、
   前記基板に実装される伝送線路と、
   前記伝送線路に一端を接続し、前記伝送線路に接続する前記一端から離れるにつれて放射状に広がるように、前記基板の複数の層面を、前記基板の層間を接続するビアを通じて配線して、立体的なコニカル構造のインダクタを生成する伝送路パタンと、
   を有することを特徴とするインダクタ配線基板。
2. 前記基板は、フレキシブル基板であることを特徴とする請求項１記載のインダクタ配線基板。
3. 前記伝送路パタンが構成する前記コニカル構造の前記インダクタの実装面の裏面にある前記基板のＧＮＤ面を削除することを特徴とする請求項１記載のインダクタ配線基板。
4. 前記伝送路パタンと前記伝送線路とを接続する前記インダクタの先端部分の裏面にある前記基板のＧＮＤ面を削除することを特徴とする請求項１記載のインダクタ配線基板。
5. 前記基板が２層基板であり、１層目から前記伝送路パタンの配線を開始して各層交互に配線する際に、各層に配線される前記伝送路パタンをＰｎと表し、伝送路パタンＰｎの両端に接続する前記ビアをＶ（ｎ−１）、Ｖｎと表すと、
   ｎ＝１の場合、伝送路パタンＰ１は、一端が前記伝送線路に接続し、他端がビアＶ１に接続して１層面上に配線され、前記ビアＶ１を通じて２層面上の伝送路パタンＰ２と接続し、
   ｎ＝２ｋの場合（ｋ＝１、２、・・・）、伝送路パタンＰ２ｋは、両端がビアＶ（２ｋ−１）とビアＶ２ｋに接続して２層面上に配線され、前記ビアＶ（２ｋ−１）を通じて１層面上の伝送路パタンＰ（２ｋ−１）と接続し、前記ビアＶ２ｋを通じて１層面上の伝送路パタンＰ（２ｋ＋１）と接続し、
   ｎ＝（２ｋ−１）の場合（ｋ＝２、３、・・・）、前記伝送路パタンＰ（２ｋ−１）は、両端がビアＶ（２ｋ−２）とビアＶ（２ｋ−１）とに接続して１層面上に配線され、前記ビアＶ（２ｋ−２）を通じて２層面上の伝送路パタンＰ（２ｋ−２）と接続し、前記ビアＶ（２ｋ−１）を通じて２層面上の伝送路パタンＰ２ｋと接続し、
   ｎ＝（２ｋ−１）の場合（ｋ＝２、３、・・・）に前記伝送路パタンＰ（２ｋ−１）の一端を信号源に接続する場合は、前記伝送路パタンＰ（２ｋ−１）は、一端が前記信号源に接続し、他端は前記ビアＶ（２ｋ−２）に接続して、１層面上に配線され、前記ビアＶ（２ｋ−２）を通じて２層面上の伝送路パタンＰ（２ｋ−２）と接続することを特徴とする請求項１記載のインダクタ配線基板。
6. 前記インダクタが内包する部分の前記基板を削除し、前記基板とは異なる物性値の材質が差し込まれた構造を特徴とする請求項１記載のインダクタ配線基板。
7. インダクタを基板上に配線するインダクタ配線方法において、
   伝送路パタンの一端を前記基板上に実装された伝送線路に接続し、
   前記伝送線路から反対方向へ放射状に広がるように、前記基板の複数の層面を、前記基板の層間を接続するビアを通じて配線して、立体的なコニカル構造のインダクタを生成する、
   ことを特徴とするインダクタ配線方法。
8. 前記基板は、フレキシブル基板であって、前記フレキシブル基板に立体的な前記コニカル構造の前記インダクタを生成することを特徴とする請求項７記載のインダクタ配線方法。
9. 高周波信号に直流成分を重畳して供給するバイアスＴ回路において、
   基板に実装されて前記高周波信号が流れる伝送線路と、
   前記伝送線路の入力端と出力端との間に一端が接続し、前記伝送線路に接続する前記一端から離れるにつれて放射状に広がるように、前記基板の複数の層面を、前記基板の層間を接続するビアを通じて配線した立体的なコニカル構造を持ち、前記直流成分の高域成分を除去するインダクタと、
   前記伝送線路に接続して、前記高周波信号を通過させて低域成分を除去するコンデンサと、
   を有することを特徴とするバイアスＴ回路。
10. 前記バイアスＴ回路は、ドライバ装置または変調装置に内蔵されることを特徴とする請求項９記載のバイアスＴ回路。

Images