JP4656104B2 - 電気光学装置及び電子機器 - Google Patents

Description

本発明は、液晶等の電気光学物質を用いた電気光学装置とこれを備える電子機器に関する。

従来、一対の基板間に液晶等の電気光学物質を挟持して、一方の基板上に形成された電気回路により、当該液晶等の光学特性を変化させて表示を行う電気光学装置では、基板上に複数のトランジスタ、走査線、データ線、画素電極、蓄積容量、外部からの入射光を遮光するための層、及びこれらの電極や配線を絶縁するための層が設けられている（例えば、特許文献１参照）。

トランジスタのソース電極は、絶縁膜に形成された複数のコンタクトホール及び中継電極層を介して画素電極と電気的に接続されている。また、液晶等の光学特性を保持するために形成される蓄積容量の一方の電極には、別の中継電極層を介して、外部からコモン電位を入力するための固定電極層が電気的に接続されている。固定電極層は、上記一方の基板上にマトリクス状に形成されている。そして、各々の画素電極は上下左右の画素の固定電極層にマトリクス状に接続されている。

また、画素電極につながる複数の中継電極層のうちの１つは、固定電極層と同じ層に形成されている。このとき、固定電極層と同層の中継電極層の形成領域には２つのコンタクトホールが形成されている。１つは、中継電極層を画素電極に接続するためのコンタクトホールであり、もう１つは、中継用電極をトランジスタの半導体層（ドレイン電極又はソース電極）に接続するためのコンタクトホールである。この場合、中継電極層と固定電極層は同じ層に形成されているため、これらを電気的に分離する必要がある。このため、基板上に形成される単位画素のサイズ（平面寸法）としては、少なくとも、中継電極層のサイズ、２つのコンタクトホールのサイズ、中継電極層及び固定電極層を分離するためのスペースをレイアウトできるだけのサイズを確保する必要がある。

さらに、画素電極に直接つながる中継電極層は、当該中継電極層と別の層に形成された他の中継電極層を介してトランジスタに接続し、固定電極層は、蓄積容量を形成する一方の電極に上記他の中継電極層と同層の中継電極層を介して接続している。このため、上記中継電極層の周りには、上記別々の層で形成された各中継電極層とそれらを分離するためのスペースをレイアウトするためのサイズを確保する必要もある。また、画素の開口率を規定する遮光部分のサイズも、上記中継電極層のサイズや固定電極層の幅、さらには中継電極層と固定電極層とを分離するためのスペースのサイズにより制約されている。

特開２００４−１７０９０９号公報

このような電気光学装置では、高品位な画質を得るために、画素の狭ピッチ化や開口率の向上が求められている。しかしながら、上記従来の電気光学装置では、マトリクス状の固定電極層、この固定電極層と同層の中継電極層、これらを電気的に分離するためのスペース、さらには別層の中継電極層とそれらを分離するためのスペースを確保する必要がある。このため、画素の狭ピッチ化・高開口率化を実現することが困難な状況になっている。特に、画素電極に直接つながる中継電極層の周りには、コンタクトホールの形成や固定電極層の配線ラインのためのスペース、さらには電気的分離のためのスペースなどを確保する必要があるため、それらのレイアウトに占有される面積が広くなり、画素の狭ピッチ化・高開口率化を実現するうえで大きな妨げとなっている。また、それを実現する方法としては、蓄積容量の一方の電極を、トランジスタを構成する層や、走査線、データ線、固定電極層とは別の層で形成する方法、あるいは中継電極層を多層に増やしてレイアウトする方法もあるが、こうした方法では製造プロセスが煩雑化するため、歩留り低下等の問題が発生する。

本発明は、上記課題を解決するためになされたもので、その目的とするところは、製造プロセスを煩雑化させることなく、画素の狭ピッチ化や高開口率化を実現することができる電気光学装置を提供することにある。

本発明に係る電気光学装置は、電気光学物質層を介して対向する一対の基板の一方の基板上に、第１の方向に沿って形成された走査線と、前記第１の方向に交差する第２の方向に沿って形成されたデータ線と、前記走査線及び前記データ線の交差部に対応して設けられた画素電極と、前記画素電極をスイッチング制御するトランジスタと、蓄積容量と、前記蓄積容量に電位を供給する固定電極層とを含む積層構造を有する電気光学装置であって、前記固定電極層は前記第１の方向で隣り合うデータ線の間で分断され、この分断部分に第１中継電極層が形成されると共に、この第１中継電極層を介して前記画素電極と前記トランジスタの半導体層とが電気的に接続され、前記蓄積容量は、蓄積容量電極と、当該蓄積容量電極と対向する前記トランジスタの半導体層との間で構成され、前記固定電極層と前記蓄積容量電極とは、前記データ線と同層の第２中継電極層を介して電気的に接続されたものである。

本発明の電気光学装置によれば、一方の基板上に形成される多層配線の積層構造のなかで、中継電極層の層数を増やさなくても、第１中継電極層周りのレイアウトに必要とされるサイズを第２の方向で縮小することができる。したがって、製造プロセスを煩雑化させることなく、画素の狭ピッチ化や高開口率化を実現することが可能となる。

以下、本発明に係る電気光学装置を、例えば電気光学物質として液晶物質を用いたアクティブマトリクス型の液晶表示装置に適用した場合の具体的な実施の形態につき、図面を用いて詳細に説明する。ただし、本発明は液晶表示装置への適用に限らず、例えば電気光学物質として有機ＥＬ（エレクトロ・ルミネッセンス）物質を用いた有機ＥＬ表示装置など、電気光学物質を用いて構成される電気光学装置全般に広く適用可能である。

さらに本発明は、上述した電気光学装置を備える電子機器、例えば、テレビ、コンピュータ用モニタ、車載モニタ、携帯電話、携帯端末、モニタ付きカメラ（ビデオカメラ、デジタルカメラ等）、タッチパネル、ＰＯＳ(Point Of Sales)端末などの電子機器にも適用可能である。

図１は本発明が適用される液晶表示装置の画素回路の構成例を示す回路図である。図において、画素１は、図示しない液晶表示パネル上に行列状に二次元配置されるものである。液晶表示パネルは、液晶物質層を一対（２枚）の基板で挟んで構成されるものである。したがって、一対の基板は、互いに液晶物質層を介して対向する状態に配置される。一般に、一対の基板は、光透過性を有するガラス基板を用いて構成される。そして、一方の基板には画素単位で画素電極が形成され、これに対向する他方の基板には全画素共通の対向電極が形成される。以降の説明では、画素電極を有する基板をアレイ基板、対向電極を有する基板を対向基板と呼ぶこととする。

画素１は、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)からなるトランジスタ２と、このトランジスタ２のドレイン電極に画素電極が接続された液晶セル３と、トランジスタ２のドレイン電極に一方の電極が接続された蓄積容量４とを有する構成となっている。トランジスタ２は、液晶セル３の画素電極をスイッチング制御するものである。液晶セル３は、画素電極と対向電極との間で誘電体として機能するため、等価回路的に液晶容量ＣLCを構成するものとなる。蓄積容量４は、液晶セル３の画素電極に印加される信号電圧の電位を維持するために、当該画素電極に電気的に接続されている。

トランジスタ２のゲート電極は走査線５に接続されている。また、トランジスタ２のソース電極はデータ線６に接続されている。走査線５は、第１の方向となる水平方向に沿って複数形成されるものであり、データ線６は、第１の方向に交差する第２の方向となる垂直方向に沿って複数形成されるものである。これに対して、画素１は、走査線５及びデータ線６の交差部に１つずつ形成されるものである。液晶セル３の対向電極及び蓄積容量４の他方の電極は、それぞれコモン線７に接続されている。コモン線７は、液晶セル３の対向電極及び蓄積容量４の他方の電極に対して、各画素共通のコモン電圧Ｖｃｏｍを与えるものである。

図２は本発明の実施形態に係るアレイ基板の主要部の平面レイアウト図であり、図３は当該アレイ基板の積層構造を示す断面図である。なお、図３においては、アレイ基板の積層構造に含まれる主要な構成要素を全て表示するために、各々の構成要素の平面的な位置関係を実際の構造とは異なる状態で表現している。

図示のように、アレイ基板１０は、例えば、ガラス基板、石英基板、シリコン基板からなるもので、その基板上に、上述した走査線５、データ線６、画素電極１１等を含む積層構造を有するものとなっている。この積層構造は、アレイ基板１０に近い側（下層側）から順に、第１層、第２層、第３層、第４層、第５層、第６層の多層配線構造となっている。このうち、第１層は、走査線５を含み、第２層は、トランジスタ２を構成する半導体層１２を含むものとなっている。また、第３層は、蓄積容量の一方の電極（以下、「蓄積容量電極」とも記す）１３とトランジスタ２のゲート電極１４とを含み、第４層は、データ線６と中継電極層１５，１６とを含むものとなっている。さらに、第５層は、固定電極層１７と中継電極層１８とを含み、第６層は、画素電極１１を含むものとなっている。

したがって、蓄積容量電極１３とトランジスタ２のゲート電極１４は互いに同じ層（第３層）に形成されている。同様に、データ線６と中継電極層１５，１６は互いに同じ層（第４層）に形成され、固定電極層１７と中継電極層１８も互いに同じ層（第５層）に形成されている。ここで、互い同じ層、つまり「同層」とは、電気的又は機械的に接続されているか否かにかかわらず、同じ製造プロセス（成膜プロセス）によってほぼ同時に形成される層をいう。このように画素電極１１と半導体層１２との間で、中継電極層１５，１６，１８をデータ層６や固定電極層１７などの機能層と同じ層に形成することにより、多層配線の層数を減して製造プロセスの簡素化を図ることができる。

アレイ基板１０の表面には下地絶縁膜２０が形成され、この下地絶縁膜２０の上に上記第１層〜第６層の多層配線構造が形成されている。また、第１層〜第６層のうち、第１層と第２層の間には第１絶縁膜２１が、第２層と第３層の間には第２絶縁膜２２が、第３層と第４層の間には第３絶縁膜２３が、第４層と第５層の間には第４絶縁膜２４が、第５層と第６層の間には第５絶縁膜２５が、それぞれ形成されている。

このうち、第５絶縁膜２５の膜厚に関しては、水平方向で隣接する画素電極間距離の０．５倍以上に設定することが望ましい。例えば、水平方向で隣接する画素電極間距離が１．０μｍに設定されている場合は、第５絶縁膜５の膜厚を５００ｎｍ以上とするのが好ましく、さらに望ましくは７５０ｎｍ以上とするのがよい。このように第５絶縁膜５の膜厚を十分に確保することにより、画素電位に接続された中継電極層と相隣接する画素の画素電極との間に生じる寄生容量が小さくなるとともに、画素電位とコモン電位の間に生じる電界を小さくすることができる。この結果、電気光学物質の光学的な特性劣化を抑制し、良好な画質を維持することができる。

走査線５は、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属のうちの少なくとも１つを含む、金属単体、合金、金属シリサイド、ポリシリコン、又はこれらを積層したものからなる。走査線５には、画素を駆動するトランジスタ２のゲート電極１４がコンタクトホール２６を介して電気的に接続されている。コンタクトホール２６は、半導体層１２とはずれた位置で、第１絶縁膜２１及び第２絶縁膜２２を貫通する状態で形成されている。

半導体層１２は、例えばポリシリコン等からなるもので、ゲート電極１４とともにトランジスタ２を構成している。トランジスタ２のソース電極（半導体層１２の一端部）には、コンタクトホール２７を介してデータ線６が電気的に接続されている。また、トランジスタ２のドレイン電極（半導体層１２の他端部）には、コンタクトホール２８を介して中継電極層１６が電気的に接続されている。コンタクトホール２７，２８は、第２絶縁膜２２及び第３絶縁膜２３を貫通する状態で形成されている。

蓄積容量電極１３は、第２絶縁膜２２を介して当該電極１３と対向する半導体層１２との間で蓄積容量を構成するものである。蓄積容量電極１３には、コンタクトホール２９を介して中継電極層１６が電気的に接続されている。コンタクトホール２９は、第３絶縁膜２３を貫通する状態で形成されている。

中継電極層１５は、当該中継電極層１５の上層（第５層）の固定電極層１７と、当該中継電極層１５の下層（第３層）の蓄積容量電極１３との間で、電気的な接続を中継するものである。このため、中継電極層１５には、コンタクトホール３０を介して固定電極層１７が電気的に接続されている。コンタクトホール３０は、第４絶縁膜２４を貫通する状態で形成されている。

中継電極層１６は、当該中継電極層１６の上層（第５層）に形成された中継電極層１８とともに、第６層の画素電極１１と第３層の半導体層１２との間で、電気的な接続を中継するものである。このため、中継電極層１６には、コンタクトホール３１を介して中継電極層１８が電気的に接続され、中継電極１８には、コンタクトホール３２を介して画素電極１１が電気的に接続されている。コンタクトホール３１は、第４絶縁膜２４を貫通する状態で形成され、コンタクトホール３２は、第５絶縁膜２５を貫通する状態で形成されている。

固定電極層１７は、アレイ基板１０上に形成された蓄積容量電極１３に対して、固定電位となるコモン電位Ｖｃｏｍを供給するもので、アレイ基板１０と対向基板とを貼り合わせた状態では、垂直方向の一端又は両端が、対向基板側の対向電極に電気的に接続されている。固定電極層１７は、垂直方向に沿う主配線部１７Ａと水平方向に沿うダミー配線部１７Ｂとを有するもので、ダミー配線部１７Ｂは、垂直方向で隣り合う画素電極１１を区分する位置で、主配線部１７Ａから水平方向の一方と他方に突出した状態で形成されている。また、固定電極層１７は、例えばアルミニウム、チタン、モリブデン等の低抵抗の金属材料を含む多層膜からなり、その低抵抗金属材料の上層及び下層の少なくとも一方に遮光性材料からなる遮光層を含んでいる。遮光層は、例えばタングステン等の低反射金属単体、合金、シリサイド等を用いて形成されるものである。これにより、固定電極層１７は、画素電極１１の周囲の遮光領域で、不要な光の透過を遮る遮光層の機能を兼ねるものとなっている。

このように固定電極層１７が遮光層を兼ねる構成とすれば、別途、遮光膜を形成するための工程を設ける必要がなくなるため、製造コストの削減及び歩留まりの向上を図りつつ、高品位の画質を実現することができる。また、図４に示すように、垂直方向で隣り合う画素の、コモン電位Ｖｃｏｍに対する電位が、互いに同じ極性となるような駆動方式（例えば、フレーム反転駆動方式）を採用することにより、画素電位の極性が逆になる場合よりも画素間の電位差が小さくなる。このため、例えばｎ列目の画素電極１１とｎ＋１列目の中継電極層１８との間に生じる寄生容量が小さくなる。したがって、より高品位の画質を実現することが可能となる。

固定電極層１７による画素電極１１周囲の遮光領域内には、上述したトランジスタ２、蓄積容量４、走査線５、データ線６等が配置されている。例えば、上述のように固定電極層１７が遮光膜を兼ねる構成であれば、トランジスタ２及びデータ線６は、主に垂直方向に沿う固定電極層１７の主配線部１７Ａによって遮光される領域に形成され、走査線５は、主に水平方向に沿う固定電極層１７のダミー配線部１７Ｂによって遮光される領域に形成される。また、蓄積容量４は、走査線５及びデータ線６の交差部付近で固定電極層１７により遮光される領域に形成される。

画素電極１１は、ＩＴＯ(Indium Tin Oxide)等の透明導電性材料によって形成されるものである。画素電極１１は、アレイ基板１０上で走査線５及びデータ線６の交差部に対応するかたちでマトリクス状に複数設けられるものである。画素電極１１の周りは、遮光層を兼ねる固定電極層１７によって囲まれた状態になっている。ただし、水平方向（第１の方向）で隣り合うデータ線６の間では、固定電極層１７のダミー配線部１７Ｂが途中（ほぼ中間位置）で分断しており、この分断部分に固定電極層１７から分離した状態、すなわち固定電極層１７のダミー配線部１７Ｂとの間に隙間（配線パターンの途切れ部分）を介在させた状態で、中継電極層１８が島状に形成されている。これにより、固定電極層１７は、実質的に垂直方向に沿うストライプ状の配線ラインを形成するものとなるが、その配線ラインを上記アルミニウム等の低抵抗の材料で形成することにより、マトリクス状の配線ラインを形成したものと同等レベルにインピーダンスを設定することができる。したがって、下層の蓄積容量電極１３に対して、コモン電位Ｖｃｏｍを安定的に供給することができる。

図５は固定電極層１７の配線幅と配線抵抗の関係を調べた実験結果である。この実験では、アルミニウムを含む多層配線で固定電極層１７を形成した。図から分かるように、固定電極層１７の配線幅を狭くしていくと、配線幅が１．０μｍまでは配線抵抗の値が緩やかに増加しているのに対し、配線幅が１．０μｍよりも狭くなると、配線抵抗の値が急激に増加している。このことから、固定電極層１７の配線幅は１．０μｍ以上で設定することが望ましい。ただし、固定電極層１７の配線幅をむやみに広く設定すると、その分だけ遮光領域が拡大して画素の開口率が低下してしまう。このため、固定電極層１７の配線幅は２．０μｍ以下で設定することが望ましい。このように固定電極層１７の配線幅を１．０μｍ以上、２．０μｍ以下の範囲で規定することにより、固定電極層１７から中継電極層１５を介して蓄積容量電極１３にコモン電位Ｖｃｏｍを印加したときに、液晶表示パネルの表示領域内で、画素位置の違いによる印加電圧の電位差を小さく抑えることができる。したがって、表示領域全体にわたって各画素の蓄積容量電極１３にコモン電位Ｖｃｏｍを均一に印加し、良好な画質を得ることができる。

中継電極層１８は、平面視縦長の長方形に形成され、その長手寸法は固定電極層１７のダミー配線部１７Ｂの配線幅とほぼ同一寸法に設定されている。中継電極層１８は、液晶表示パネルの製造工程のなかで、アレイ基板１０上の全面に形成した固定電極層１７をリソグラフィ技術等でパターニングする際に、固定電極層１７のダミー配線部１７Ｂと中継電極層１８との隙間部分をエッチング等で取り除くことにより形成されるものである。したがって、中継電極層１８の長手方向両端の短辺エッジ部と、固定電極層１７のダミー配線部１７Ｂの配線幅エッジ部とは、互いに同一線状に形成されている。

また、中継電極層１８の下層の第４絶縁膜２４に形成されたコンタクトホール３１と、中継電極層１８の上層の第５絶縁膜２５に形成されたコンタクトホール３２とは、平面的に見て縦向きの並びとなるように、垂直方向（第２の方向）で隣り合う位置に並べて形成されている。すなわち、中継電極層１８の形成領域において、コンタクトホール３１は垂直方向の上側に形成され、コンタクトホール３２は垂直方向の下側に形成されている。

図６（Ａ）は本発明の実施形態と同様の配線レイアウトを採用した場合の寸法関係を示すもので、図６（Ｂ）は従来同様（上記特許文献１と同様）の配線レイアウトを採用した場合の寸法関係を示すものである。なお、図６（Ａ），（Ｂ）は、上記図２の一点鎖線で囲んだ遮光領域の一部を抜き出して拡大したもので、説明の便宜上、相対応する構成要素に同じ符号を付している。

また、図６（Ａ），（Ｂ）においては、コンタクトホール３１，３２の孔径を縦横共通のＬ１とし、各々のコンタクトホール３１，３２から中継電極層１８の外周エッジ部分までの寸法をＬ２としている。また、中継電極層１８と固定電極層１７との間の隙間寸法を縦横共通のＬ３とし、中継電極層１８をコ字形に迂回する固定電極層１７の細線部の線幅をＬ４としている。

以上の寸法記号（Ｌ１，Ｌ２，Ｌ３，Ｌ４）を実際の各構成要素に当てはめて全体の寸法関係を比較すると、次のようになる。まず、図６（Ａ）において、島状の中継電極層１８周りの平面レイアウトに必要となる水平方向の寸法Ｌｈａは、Ｌｈａ＝Ｌ１＋２×Ｌ２＋２×Ｌ３となり、垂直方向の寸法Ｌｖａは、Ｌｖａ＝２×Ｌ１＋２×Ｌ２となる。同様に、図６（Ｂ）において、島状の中継電極層１８周りの平面レイアウトに必要となる水平方向の寸法Ｌｈｂは、Ｌｈｂ＝２×Ｌ１＋２×Ｌ２＋２×Ｌ３となり、垂直方向の寸法Ｌｖｂは、Ｌｖｂ＝Ｌ１＋２×Ｌ２＋Ｌ３＋Ｌ４となる。

ここで、実際の製造プロセスや設計条件と照らし合わせて上記各寸法Ｌ１，Ｌ２，Ｌ３，Ｌ４の大小関係を相対的に特定すると、Ｌ１＞Ｌ３＞Ｌ２、Ｌ３≒Ｌ４となり、より具体的には、Ｌ２＝０．３×Ｌ１、Ｌ３＝０．７×Ｌ１、Ｌ４＝０．７×Ｌ１となる。この相対的な寸法関係を上記の式に代入すると、次のようになる。すなわち、本発明の実施形態と同様の配線レイアウトを採用した場合は、Ｌｈａ＝Ｌ１×（１＋０．６＋１．４）＝３．０×Ｌ１、Ｌｖａ＝Ｌ１×（２＋０．６）＝２．６×Ｌ１となるのに対し、従来同様の配線レイアウトを採用した場合は、Ｌｈｂ＝Ｌ１×（２＋０．６＋１．４）＝４．０×Ｌ１、Ｌｖｂ＝Ｌ１×（１＋０．６＋０．７＋０．７）＝３．０×Ｌ１となる。

これからして、本発明の実施形態と同様の配線レイアウトを採用した場合は、コンタクトホール３１，３２の並びを縦向きとし、これに合わせて中継電極層１８を縦長の長方形としたことにより、中継電極層１８周りの平面レイアウトに必要となる水平方向のサイズを１．０×Ｌ１（コンタクトホール１個分）だけ縮めることができる。したがって、水平方向で隣り合う画素電極１１の中心間距離を狭めて、画素の微細化や狭ピッチ化を実現することができる。

一方、垂直方向の必要サイズについては、中継電極層１８の上方又は下方に、固定電極層１７の配線ラインをレイアウトするためのエリア（Ｌ３＋Ｌ４寸法相当）を確保する必要がなくなるため、０．４×Ｌ１だけ縮めることができる。したがって、垂直方向の画素ピッチを一定とした場合は、ダミー配線部１７Ｂの配線幅を狭めて垂直方向に画素の開口径を拡大し、液晶表示パネルの開口率と輝度を向上させることができる。また、ダミー配線部１７Ｂの配線幅を一定とした場合は、中継電極層１８とコンタクトホール３１，３２のレイアウトの自由度を高めることができる。また、垂直方向の画素の開口径を一定とした場合は、ダミー配線部１７Ｂの配線幅を狭めることにより、垂直方向で画素のピッチを狭めることができる。

さらに、中継電極層１８の形成領域内でのコンタクトホール３１，３２の平面レイアウトとして、図７に示すように、垂直方向でコンタクトホール３１，３２同士を部分的に重ねてレイアウトすることにより、その重ね寸法Ｌ５だけ中継電極層１８の形成領域を垂直方向で縮めることができる。これにより、液晶表示パネルの開口率と輝度を、より一層向上させることが可能となる。

ちなみに、上記重ね寸法Ｌ５については、製造プロセス上、コンタクトホール３１，３２の孔径の１／４程度まで確保することができる。さらに、中継電極層１８の下層の第４絶縁膜２４に形成されるコンタクトホール３１を例えばタングステン（Ｗ）やポリシリコン等で埋め込むことにより、上記重ね寸法Ｌ５をより大きく確保（最大で完全に重ねた状態に）することが可能となる。

本発明が適用される液晶表示装置の画素回路の構成例を示す回路図である。 本発明の実施形態に係るアレイ基板の主要部の平面レイアウト図である。 本発明の実施形態に係るアレイ基板の積層構造を示す断面図である。 コモン電位に対する各画素の電位極性状態を示す図である。 配線幅と配線抵抗の関係を示す図である。 本発明の実施形態と同様の配線レイアウトを採用した場合の寸法関係と従来同様の配線レイアウトを採用した場合の寸法関係を示す図である。 ２つのコンタクトホールを重ねた状態を示す平面レイアウト図である。

符号の説明

１…画素、２…トランジスタ、３…液晶セル、４…蓄積容量、５…走査線、６…データ線、１０…アレイ基板、１１…画素電極、１２…半導体層、１３…蓄積容量電極、１４…ゲート電極、１５，１６，１８…中継電極層、１７…固定電極層、２０〜２５…絶縁膜、２６〜３２…コンタクトホール

Claims (3)

1. 電気光学物質層を介して対向する一対の基板の一方の基板上に、第１の方向に沿って形成された走査線と、前記第１の方向に交差する第２の方向に沿って形成されたデータ線と、前記走査線及び前記データ線の交差部に対応して設けられた画素電極と、前記画素電極をスイッチング制御するトランジスタと、蓄積容量と、前記蓄積容量に電位を供給する固定電極層とを含む積層構造を有する電気光学装置であって、
   前記固定電極層は前記第１の方向で隣り合うデータ線の間で分断され、この分断部分に第１中継電極層が形成されると共に、この第１中継電極層を介して前記画素電極と前記トランジスタの半導体層とが電気的に接続され、
   前記蓄積容量は、蓄積容量電極と、当該蓄積容量電極と対向する前記トランジスタの半導体層との間で構成され、
   前記固定電極層と前記蓄積容量電極とは、前記データ線と同層の第２中継電極層を介して電気的に接続されている
   ことを特徴とする電気光学装置。
2. 前記第１中継電極層の形成領域に形成された複数のコンタクトホールのうち、前記画素電極と前記第１中継電極層との層間に形成されたコンタクトホールと、前記第１中継電極層と前記第２中継電極層との層間に形成されたコンタクトホールとが、前記第２の方向で少なくとも一部を重ねた状態で当該第２の方向で隣り合うように並べて形成されている
   ことを特徴とする請求項１記載の電気光学装置。
3. 電気光学物質層を介して対向する一対の基板の一方の基板上に、第１の方向に沿って形成された走査線と、前記第１の方向に交差する第２の方向に沿って形成されたデータ線と、前記走査線及び前記データ線の交差部に対応して設けられた画素電極と、前記画素電極をスイッチング制御するトランジスタと、蓄積容量と、前記蓄積容量に電位を供給する固定電極層とを含む積層構造を有する電気光学装置を備える電子機器であって、
   前記固定電極層は前記第１の方向で隣り合うデータ線の間で分断され、この分断部分に第１中継電極層が形成されると共に、この第１中継電極層を介して前記画素電極と前記トランジスタの半導体層とが電気的に接続され、
   前記蓄積容量は、蓄積容量電極と、当該蓄積容量電極と対向する前記トランジスタの半導体層との間で構成され、
   前記固定電極層と前記蓄積容量電極とは、前記データ線と同層の第２中継電極層を介して電気的に接続されている
   ことを特徴とする電子機器。

Images