JP4657724B2 - エピタキシャル成長方法およびエピタキシャル成長用基板 - Google Patents
エピタキシャル成長方法およびエピタキシャル成長用基板 Download PDFInfo
- Publication number
- JP4657724B2 JP4657724B2 JP2004556817A JP2004556817A JP4657724B2 JP 4657724 B2 JP4657724 B2 JP 4657724B2 JP 2004556817 A JP2004556817 A JP 2004556817A JP 2004556817 A JP2004556817 A JP 2004556817A JP 4657724 B2 JP4657724 B2 JP 4657724B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial growth
- layer
- inp
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2907—Materials being Group IIIA-VA materials
- H10P14/2909—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3218—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3221—Arsenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
- H10P14/3244—Layer structure
- H10P14/3248—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3418—Phosphides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、有機金属気相成長法により半導体基板上に化合物半導体層を形成するエピタキシャル成長方法およびエピタキシャル成長用基板に関し、特に、化合物半導体層の表面モホロジーを改善する技術に関する。
従来、発光素子や受光素子等の半導体素子の用途には、ＩｎＰ基板上にＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＡｌＡｓ層、ＩｎＡｌＧａＡｓ層、ＩｎＧａＡｓＰ層等の３元系或いは４元系のＩＩＩ−Ｖ族化合物半導体層と、ＩｎＰ層を順次エピタキシャル成長させた半導体ウェハが広く用いられている。この半導体ウェハのエピタキシャル層は、例えば、有機金属気相成長法（以下、ＭＯＣＶＤ法と称する）により形成される。
しかし、ＭＯＣＶＤ法により上述したＩＩＩ−Ｖ族化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロック状の欠陥が発生してしまい、表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案された。
例えば、特許第２７５０３３１号公報（特許文献１）では、成長膜の表面に生じる涙状欠陥（ヒロック状欠陥と同義）を低減させるために、エピタキシャル成長させる際の基板の面方位を規定するようにしている。具体的には、エピタキシャル層を成長させる際の成長温度および成長速度に基づいて、使用する化合物半導体単結晶基板の面方位を規定することにより、涙状欠陥の発生を効果的に低減している。
また、上記特許文献１と同様の内容がＭ．Ｎａｋａｍｕｒａ ｅｔ．ａｌ．：Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ １２９（１９９３）Ｐ４５６−４６４（非特許文献１）に開示されている。
しかしながら、上記先願技術により、ＩｎＰ基板上にＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＩｎＡｓ層、ＡｌＩｎＧａＡｓ層等のＩＩＩ−Ｖ族化合物半導体層を成長させた場合、エピタキシャル成長層の表面にヒロック状欠陥とは異なる異常な荒れたモホロジー（以下、異常表面モホロジーと称する）が観察される場合があった（図１参照）。
本発明は、上記問題点を解決するためになされたもので、ＩｎＰ基板上にＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＩｎＡｓ層、ＡｌＩｎＧａＡｓ層等のＩＩＩ−Ｖ族化合物半導体層を成長させる過程において、異常表面モホロジーが発生するのを効果的に防止できるエピタキシャル成長方法およびエピタキシャル成長に用いる成長用基板を提供することを目的とする。
しかし、ＭＯＣＶＤ法により上述したＩＩＩ−Ｖ族化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロック状の欠陥が発生してしまい、表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案された。
例えば、特許第２７５０３３１号公報（特許文献１）では、成長膜の表面に生じる涙状欠陥（ヒロック状欠陥と同義）を低減させるために、エピタキシャル成長させる際の基板の面方位を規定するようにしている。具体的には、エピタキシャル層を成長させる際の成長温度および成長速度に基づいて、使用する化合物半導体単結晶基板の面方位を規定することにより、涙状欠陥の発生を効果的に低減している。
また、上記特許文献１と同様の内容がＭ．Ｎａｋａｍｕｒａ ｅｔ．ａｌ．：Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ １２９（１９９３）Ｐ４５６−４６４（非特許文献１）に開示されている。
しかしながら、上記先願技術により、ＩｎＰ基板上にＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＩｎＡｓ層、ＡｌＩｎＧａＡｓ層等のＩＩＩ−Ｖ族化合物半導体層を成長させた場合、エピタキシャル成長層の表面にヒロック状欠陥とは異なる異常な荒れたモホロジー（以下、異常表面モホロジーと称する）が観察される場合があった（図１参照）。
本発明は、上記問題点を解決するためになされたもので、ＩｎＰ基板上にＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＡｌＩｎＡｓ層、ＡｌＩｎＧａＡｓ層等のＩＩＩ−Ｖ族化合物半導体層を成長させる過程において、異常表面モホロジーが発生するのを効果的に防止できるエピタキシャル成長方法およびエピタキシャル成長に用いる成長用基板を提供することを目的とする。
以下に本発明を完成するに至った経緯について簡単に説明する。
まず、本発明者らは、上記先願技術によりＩｎＰ基板上にＩｎＧａＡｓ層を成長させた半導体ウェハについて、その表面モホロジーを調査した。その結果、０．５μｍより薄くＩｎＧａＡｓ層を成長させたときには図１に示すような異常表面モホロジーはまったく観察されず、０．５μｍより厚くＩｎＧａＡｓ層を成長させたときのみ異常表面モホロジーが観察された。
また、異常表面モホロジーは、図２（ａ）に示すように基板のエッジに沿って発生する場合や、図２（ｂ）のように基板の半分程度に発生する場合等があり、その発生箇所は使用する基板によって異なることがわかった。そして、本発明者等は、基板全域にわたって面方位はわずかにばらついているのが一般的であり、そのために前述のように基板によって異常表面モホロジーの発生状況（発生箇所）が異なったのではないかと推論した。
このような推論に基づいてさらに調べてみたところ、この異常表面モホロジーは、ある特定の面方位を有する部分、例えば（１００）面から０．０３°〜０．０４°傾斜した部分に集中して発生していることが判明した。つまり、上述した異常表面モホロジーは、基板の転位位置に発生するヒロック状欠陥とは発生メカニズムが本質的に異なり、基板の転位とは無関係に基板の面方位のみに依存して発生していた。
以上のことから、ＩｎＰ単結晶等の成長用基板上にＩｎＧａＡｓ層等のＩＩＩ−Ｖ族化合物半導体層を０．５μｍ以上の厚さでエピタキシャル成長させる場合、基板全域にわたって特定の面方位にならない基板を使用することにより、異常表面モホロジーの発生を防止できるという知見を得た。
本発明は、上記知見に基づいてなされたものであり、成長用基板を基板支持具により保持し、有機金属気相成長法により前記半導体基板上に３元素または４元素からなる化合物半導体層を成長させるエピタキシャル成長方法において、基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように研磨し、該成長用基板を用いて基板上に前記化合物半導体層を０．５μｍ以上の厚さで形成することを特徴とする。つまり、（１００）面からの傾斜角度が０．０３°〜０．０４°であると異常表面モホロジーが発生するため、このような面方位となる部分のない基板を用いるようにした。
ここで、有効利用領域とは、基板に鏡面加工を施した際に最外周部に生じる縁だれ部分（基板外周から約３ｍｍ）を除いた中央部分を指す。
なお、上記非特許文献１にも示されているように、傾斜角度が０．２４°以上の場合は化合物半導体層の表面にステップ状の別の異常モホロジーが発生するために、傾斜角度の上限を０．２４°とした。
これにより、ＭＯＣＶＤ法を用いて半導体基板上に化合物半導体層をエピタキシャル成長させる際、化合物半導体層の厚さを０．５μｍ以上にしても異常表面モホロジーが発生するのを効果的に防止することができる。
また、前記化合物半導体層は、前記成長用基板上にバッファ層を介して形成するようにしてもよい。これにより、結晶品質の優れた化合物半導体層をエピタキシャル成長させることができる。
また、前記成長用基板上に、少なくともＡｓを含むＩＩＩ−Ｖ族化合物半導体層を成長させる場合に有効である。特に、前記化合物半導体層がＩｎＧａＡｓ層あるいはＩｎＡｌＡｓ層である場合に好適である。
また、上記非特許文献１では、傾斜角度が０．００°〜０．０３°の場合にはヒロック状欠陥が発生するとされているが、前述のようにヒロック状欠陥の発生は有転位結晶でのみ起こるので、転位密度の十分に低い、または無転位の結晶基板を用いることで、ヒロック状欠陥の発生は防ぐことができる。具体的には、転位密度が５０００ｃｍ−２以下の半導体結晶基板を用いるのが望ましい。
例えば、前記ＩＩＩ−Ｖ族化合物半導体層をエピタキシャル成長させる場合、硫黄ドーピングのＩｎＰ基板を用いるのが望ましい。
また、上述したエピタキシャル成長方法において、基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように予め研磨された成長用基板を用いるようにしてもよい。
まず、本発明者らは、上記先願技術によりＩｎＰ基板上にＩｎＧａＡｓ層を成長させた半導体ウェハについて、その表面モホロジーを調査した。その結果、０．５μｍより薄くＩｎＧａＡｓ層を成長させたときには図１に示すような異常表面モホロジーはまったく観察されず、０．５μｍより厚くＩｎＧａＡｓ層を成長させたときのみ異常表面モホロジーが観察された。
また、異常表面モホロジーは、図２（ａ）に示すように基板のエッジに沿って発生する場合や、図２（ｂ）のように基板の半分程度に発生する場合等があり、その発生箇所は使用する基板によって異なることがわかった。そして、本発明者等は、基板全域にわたって面方位はわずかにばらついているのが一般的であり、そのために前述のように基板によって異常表面モホロジーの発生状況（発生箇所）が異なったのではないかと推論した。
このような推論に基づいてさらに調べてみたところ、この異常表面モホロジーは、ある特定の面方位を有する部分、例えば（１００）面から０．０３°〜０．０４°傾斜した部分に集中して発生していることが判明した。つまり、上述した異常表面モホロジーは、基板の転位位置に発生するヒロック状欠陥とは発生メカニズムが本質的に異なり、基板の転位とは無関係に基板の面方位のみに依存して発生していた。
以上のことから、ＩｎＰ単結晶等の成長用基板上にＩｎＧａＡｓ層等のＩＩＩ−Ｖ族化合物半導体層を０．５μｍ以上の厚さでエピタキシャル成長させる場合、基板全域にわたって特定の面方位にならない基板を使用することにより、異常表面モホロジーの発生を防止できるという知見を得た。
本発明は、上記知見に基づいてなされたものであり、成長用基板を基板支持具により保持し、有機金属気相成長法により前記半導体基板上に３元素または４元素からなる化合物半導体層を成長させるエピタキシャル成長方法において、基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように研磨し、該成長用基板を用いて基板上に前記化合物半導体層を０．５μｍ以上の厚さで形成することを特徴とする。つまり、（１００）面からの傾斜角度が０．０３°〜０．０４°であると異常表面モホロジーが発生するため、このような面方位となる部分のない基板を用いるようにした。
ここで、有効利用領域とは、基板に鏡面加工を施した際に最外周部に生じる縁だれ部分（基板外周から約３ｍｍ）を除いた中央部分を指す。
なお、上記非特許文献１にも示されているように、傾斜角度が０．２４°以上の場合は化合物半導体層の表面にステップ状の別の異常モホロジーが発生するために、傾斜角度の上限を０．２４°とした。
これにより、ＭＯＣＶＤ法を用いて半導体基板上に化合物半導体層をエピタキシャル成長させる際、化合物半導体層の厚さを０．５μｍ以上にしても異常表面モホロジーが発生するのを効果的に防止することができる。
また、前記化合物半導体層は、前記成長用基板上にバッファ層を介して形成するようにしてもよい。これにより、結晶品質の優れた化合物半導体層をエピタキシャル成長させることができる。
また、前記成長用基板上に、少なくともＡｓを含むＩＩＩ−Ｖ族化合物半導体層を成長させる場合に有効である。特に、前記化合物半導体層がＩｎＧａＡｓ層あるいはＩｎＡｌＡｓ層である場合に好適である。
また、上記非特許文献１では、傾斜角度が０．００°〜０．０３°の場合にはヒロック状欠陥が発生するとされているが、前述のようにヒロック状欠陥の発生は有転位結晶でのみ起こるので、転位密度の十分に低い、または無転位の結晶基板を用いることで、ヒロック状欠陥の発生は防ぐことができる。具体的には、転位密度が５０００ｃｍ−２以下の半導体結晶基板を用いるのが望ましい。
例えば、前記ＩＩＩ−Ｖ族化合物半導体層をエピタキシャル成長させる場合、硫黄ドーピングのＩｎＰ基板を用いるのが望ましい。
また、上述したエピタキシャル成長方法において、基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように予め研磨された成長用基板を用いるようにしてもよい。
図１は、エピタキシャル層の表面に発生した異常モホロジーの顕微鏡写真である。
図２は、エピタキシャル層表面の異常モホロジー発生位置について示した説明図である。
図３は、本実施形態の半導体ウェハにおける積層構造について示した概略図である。
発明を実施するため最良の形態
以下、本発明の好適な実施の形態を図面に基づいて説明する。
はじめに、本発明を適用する成長用基板を得るため、液体封止チョクラルスキー法（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ；ＬＥＣ）により（１００）方向に成長させたＩｎＰ単結晶を製作した。このとき、ドーパントとして、各々硫黄、スズ、鉄を用いることで転位密度の異なる複数のＩｎＰ単結晶を得た。なお、それぞれのＩｎＰ単結晶の転位密度は、５００ｃｍ−２以下（硫黄ドープ）、５０００ｃｍ−２（スズドープ）、２００００ｃｍ−２（鉄ドープ）であった。
そして、それぞれのＩｎＰ単結晶を直径２インチの円柱状に加工し、表面が（１００）面から０．００°〜０．３０°傾斜するようにスライシングして、ＩｎＰ基板を切り出した。
次に、これらの基板上に有機金属気相成長法によりエピタキシャル層を形成し、図３に示す積層構造の半導体ウェハを作製した。具体的には、ＩｎＰ基板１０上に、厚さ０．５μｍのＩｎＰバッファ層１１を形成し、その上に厚さ０．３〜２．５μｍのＩｎＧａＡｓ層１２を形成し、さらに厚さ０．５μｍのＩｎＰ層１３を順次エピタキシャル成長させた。
なお、エピタキシャル成長において、成長温度は６４０℃、成長圧力は５０ｔｏｒｒ、総ガス流量は６０ｌ／ｍｉｎとした。また、ＩｎＧａＡｓ層１２の成長速度は１．０μｍ／ｈ、ＩｎＰ層１１，１３の成長速度は２．０μｍ／ｈとした。
得られた半導体ウェハについて、顕微鏡によりＩｎＰ層１３の表面のモホロジーを観察し、異常表面モホロジー（図１）、ヒロック状欠陥、ステップ状欠陥の発生状況を調べた。
観察結果の一例を表１に示す。
この結果、ＩｎＧａＡｓ層の厚さが０．５μｍより薄いエピタキシャル膜では、使用する基板の転位密度、面方位にかかわらず異常モホロジーは観察されなかった（試料３，４，２２，２３）。
一方、０．５μｍより厚いＩｎＧａＡｓ層を成長した場合、ドーパントの種類や転位密度にかかわらず、何れの基板においても（１００）面からの傾斜角度が０．０３５°、０．０３７°の場合に異常表面モホロジーが観察された（試料５〜７、１５，２４，２５）。ただし、０．５μｍより厚いＩｎＧａＡｓ層を成長した場合でも、（１００）面からの傾斜角度が０．０３５°、０．０３７°以外の場合には異常表面モホロジーは観察されなかった（試料１，２，８〜１４，１６〜２１，２６〜２８）。
また、ヒロック状欠陥に関しては、上記特許文献１、非特許文献１等に示されているように、有転位結晶と認められるスズドープＩｎＰ基板、鉄ドープＩｎＰ基板において、（１００）からの傾斜角度が０．００°〜０．０５°の場合に観察された（試料１３〜１５，２０〜２５）。
また、ステップ状欠陥に関しては、上記非特許文献１に示されているように、傾斜角度０．３０°以上の場合に観察された（試料１２）。
このように、ＩｎＧａＡｓ層を０．５μｍ以上の厚さでエピタキシャル成長させる場合、（１００）面からの傾斜角度が０．００〜０．０３°または０．０４°以上である基板を用いることで、異常表面モホロジーの発生を防止できた。また、転位密度が５０００ｃｍ−２以下の基板を用いることでヒロック状欠陥の発生を防止でき、（１００）面からの傾斜角度を０．２５°以下とすることでステップ状欠陥の発生を防止することができた。
上記実施の形態では、ＩｎＰ基板上にＩｎＧａＡｓ層をエピタキシャル成長させた例について説明したが、ＩｎＰ基板上に、少なくともＡｓを含む３元素または４元素からなるＩＩＩ−Ｖ族化合物半導体層（例えばＡｌＧａＡｓ層、ＡｌＩｎＡｓ層、ＡｌＩｎＧａＡｓ層）を厚さ０．５μｍ以上でエピタキシャル成長させる場合にも本発明を同様に適用できる。
また、上記実施形態ではＬＥＣ法により基板の有効利用領域全体にわたって（１００）方向に成長させたＩｎＰ単結晶を加工して所望の成長用基板を得るようにしているが、基板の有効利用領域全体にわたって（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように予め研磨された成長用基板を用いるようにしてもよい。
本発明によれば、成長用基板を基板支持具により保持し、有機金属気相成長法により前記半導体基板上に３元素または４元素からなる化合物半導体層を成長させるエピタキシャル成長方法において、基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように研磨し、該成長用基板を用いて基板上に前記化合物半導体層を０．５μｍ以上の厚さで形成するようにしたので、形成された化合物半導体層に異常表面モホロジーが発生するのを効果的に防止することができるという効果を奏する。
図２は、エピタキシャル層表面の異常モホロジー発生位置について示した説明図である。
図３は、本実施形態の半導体ウェハにおける積層構造について示した概略図である。
発明を実施するため最良の形態
以下、本発明の好適な実施の形態を図面に基づいて説明する。
はじめに、本発明を適用する成長用基板を得るため、液体封止チョクラルスキー法（Ｌｉｑｕｉｄ Ｅｎｃａｐｓｕｌａｔｅｄ Ｃｚｏｃｈｒａｌｓｋｉ；ＬＥＣ）により（１００）方向に成長させたＩｎＰ単結晶を製作した。このとき、ドーパントとして、各々硫黄、スズ、鉄を用いることで転位密度の異なる複数のＩｎＰ単結晶を得た。なお、それぞれのＩｎＰ単結晶の転位密度は、５００ｃｍ−２以下（硫黄ドープ）、５０００ｃｍ−２（スズドープ）、２００００ｃｍ−２（鉄ドープ）であった。
そして、それぞれのＩｎＰ単結晶を直径２インチの円柱状に加工し、表面が（１００）面から０．００°〜０．３０°傾斜するようにスライシングして、ＩｎＰ基板を切り出した。
次に、これらの基板上に有機金属気相成長法によりエピタキシャル層を形成し、図３に示す積層構造の半導体ウェハを作製した。具体的には、ＩｎＰ基板１０上に、厚さ０．５μｍのＩｎＰバッファ層１１を形成し、その上に厚さ０．３〜２．５μｍのＩｎＧａＡｓ層１２を形成し、さらに厚さ０．５μｍのＩｎＰ層１３を順次エピタキシャル成長させた。
なお、エピタキシャル成長において、成長温度は６４０℃、成長圧力は５０ｔｏｒｒ、総ガス流量は６０ｌ／ｍｉｎとした。また、ＩｎＧａＡｓ層１２の成長速度は１．０μｍ／ｈ、ＩｎＰ層１１，１３の成長速度は２．０μｍ／ｈとした。
得られた半導体ウェハについて、顕微鏡によりＩｎＰ層１３の表面のモホロジーを観察し、異常表面モホロジー（図１）、ヒロック状欠陥、ステップ状欠陥の発生状況を調べた。
観察結果の一例を表１に示す。
一方、０．５μｍより厚いＩｎＧａＡｓ層を成長した場合、ドーパントの種類や転位密度にかかわらず、何れの基板においても（１００）面からの傾斜角度が０．０３５°、０．０３７°の場合に異常表面モホロジーが観察された（試料５〜７、１５，２４，２５）。ただし、０．５μｍより厚いＩｎＧａＡｓ層を成長した場合でも、（１００）面からの傾斜角度が０．０３５°、０．０３７°以外の場合には異常表面モホロジーは観察されなかった（試料１，２，８〜１４，１６〜２１，２６〜２８）。
また、ヒロック状欠陥に関しては、上記特許文献１、非特許文献１等に示されているように、有転位結晶と認められるスズドープＩｎＰ基板、鉄ドープＩｎＰ基板において、（１００）からの傾斜角度が０．００°〜０．０５°の場合に観察された（試料１３〜１５，２０〜２５）。
また、ステップ状欠陥に関しては、上記非特許文献１に示されているように、傾斜角度０．３０°以上の場合に観察された（試料１２）。
このように、ＩｎＧａＡｓ層を０．５μｍ以上の厚さでエピタキシャル成長させる場合、（１００）面からの傾斜角度が０．００〜０．０３°または０．０４°以上である基板を用いることで、異常表面モホロジーの発生を防止できた。また、転位密度が５０００ｃｍ−２以下の基板を用いることでヒロック状欠陥の発生を防止でき、（１００）面からの傾斜角度を０．２５°以下とすることでステップ状欠陥の発生を防止することができた。
上記実施の形態では、ＩｎＰ基板上にＩｎＧａＡｓ層をエピタキシャル成長させた例について説明したが、ＩｎＰ基板上に、少なくともＡｓを含む３元素または４元素からなるＩＩＩ−Ｖ族化合物半導体層（例えばＡｌＧａＡｓ層、ＡｌＩｎＡｓ層、ＡｌＩｎＧａＡｓ層）を厚さ０．５μｍ以上でエピタキシャル成長させる場合にも本発明を同様に適用できる。
また、上記実施形態ではＬＥＣ法により基板の有効利用領域全体にわたって（１００）方向に成長させたＩｎＰ単結晶を加工して所望の成長用基板を得るようにしているが、基板の有効利用領域全体にわたって（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように予め研磨された成長用基板を用いるようにしてもよい。
本発明によれば、成長用基板を基板支持具により保持し、有機金属気相成長法により前記半導体基板上に３元素または４元素からなる化合物半導体層を成長させるエピタキシャル成長方法において、基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．２４°となるように研磨し、該成長用基板を用いて基板上に前記化合物半導体層を０．５μｍ以上の厚さで形成するようにしたので、形成された化合物半導体層に異常表面モホロジーが発生するのを効果的に防止することができるという効果を奏する。
本発明は、ＩＩＩ−Ｖ族系化合物半導体層をＩｎＰ基板上に成長させる場合に限らず、成長させようとする化合物半導体層と格子定数の差が小さな結晶基板を用い、該結晶基板上に化合物半導体層をエピタキシャル成長させる場合に適用することが可能である。
Claims (4)
- ＩｎＰ基板を基板支持具により保持し、有機金属気相成長法により前記ＩｎＰ基板上にＩｎＧａＡｓ又はＩｎＡｌＡｓからなる化合物半導体層を形成するエピタキシャル成長方法において、
基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．１０°となるように研磨し、
このＩｎＰ基板上にバッファ層を形成し、
該バッファ層の上に前記化合物半導体層を０．５μｍ以上の厚さで形成することを特徴とするエピタキシャル成長方法。 - 前記ＩｎＰ基板は、転位密度が５０００ｃｍ−２以下であることを特徴とする請求項１に記載のエピタキシャル成長方法。
- 有機金属気相成長法により基板上にＩｎＧａＡｓ又はＩｎＡｌＡｓからなる化合物半導体層を０．５μｍ以上の厚さで形成するための成長用基板であって、
ＩｎＰ単結晶からなり、基板の有効利用領域全体にわたって、（１００）方向からの傾斜角度が０．００°〜０．０３°、または０．０４°〜０．１０°であることを特徴とするエピタキシャル成長用基板。 - 転位密度が５０００ｃｍ−２以下であることを特徴とする請求項３に記載のエピタキシャル成長用基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002350704 | 2002-12-03 | ||
| JP2002350704 | 2002-12-03 | ||
| PCT/JP2003/005987 WO2004051725A1 (ja) | 2002-12-03 | 2003-05-14 | エピタキシャル成長方法およびエピタキシャル成長用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004051725A1 JPWO2004051725A1 (ja) | 2006-04-06 |
| JP4657724B2 true JP4657724B2 (ja) | 2011-03-23 |
Family
ID=32463114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004556817A Expired - Lifetime JP4657724B2 (ja) | 2002-12-03 | 2003-05-14 | エピタキシャル成長方法およびエピタキシャル成長用基板 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7338902B2 (ja) |
| EP (1) | EP1569269B1 (ja) |
| JP (1) | JP4657724B2 (ja) |
| KR (1) | KR100952650B1 (ja) |
| CN (1) | CN100401482C (ja) |
| CA (1) | CA2505631C (ja) |
| DE (1) | DE60335287D1 (ja) |
| WO (1) | WO2004051725A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402896B (zh) * | 2006-02-02 | 2013-07-21 | Nippon Mining Co | Substrate semiconductor growth substrate and epitaxial growth method |
| FR2921200B1 (fr) * | 2007-09-18 | 2009-12-18 | Centre Nat Rech Scient | Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0692278B2 (ja) * | 1989-03-09 | 1994-11-16 | 株式会社ジャパンエナジー | エピタキシャル成長方法 |
| JP2750331B2 (ja) | 1992-04-23 | 1998-05-13 | 株式会社ジャパンエナジー | エピタキシャル成長用基板およびエピタキシャル成長方法 |
| JP3129112B2 (ja) * | 1994-09-08 | 2001-01-29 | 住友電気工業株式会社 | 化合物半導体エピタキシャル成長方法とそのためのＩｎＰ基板 |
| JPH08330236A (ja) | 1995-05-30 | 1996-12-13 | Furukawa Electric Co Ltd:The | 有機金属気相成長法 |
-
2003
- 2003-05-14 EP EP03723368A patent/EP1569269B1/en not_active Expired - Lifetime
- 2003-05-14 US US10/534,695 patent/US7338902B2/en not_active Expired - Lifetime
- 2003-05-14 KR KR1020057009830A patent/KR100952650B1/ko not_active Expired - Lifetime
- 2003-05-14 CA CA2505631A patent/CA2505631C/en not_active Expired - Lifetime
- 2003-05-14 WO PCT/JP2003/005987 patent/WO2004051725A1/ja not_active Ceased
- 2003-05-14 JP JP2004556817A patent/JP4657724B2/ja not_active Expired - Lifetime
- 2003-05-14 CN CNB038255286A patent/CN100401482C/zh not_active Expired - Lifetime
- 2003-05-14 DE DE60335287T patent/DE60335287D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2004051725A1 (ja) | 2006-04-06 |
| CA2505631A1 (en) | 2004-06-17 |
| EP1569269A1 (en) | 2005-08-31 |
| US7338902B2 (en) | 2008-03-04 |
| CA2505631C (en) | 2012-02-28 |
| EP1569269B1 (en) | 2010-12-08 |
| KR20050085234A (ko) | 2005-08-29 |
| US20060012010A1 (en) | 2006-01-19 |
| CN1708836A (zh) | 2005-12-14 |
| WO2004051725A1 (ja) | 2004-06-17 |
| DE60335287D1 (de) | 2011-01-20 |
| CN100401482C (zh) | 2008-07-09 |
| EP1569269A4 (en) | 2007-10-24 |
| KR100952650B1 (ko) | 2010-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700203B2 (en) | Vicinal gallium nitride substrate for high quality homoepitaxy | |
| US6447604B1 (en) | Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices | |
| US8212259B2 (en) | III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates | |
| TWI429797B (zh) | 第 iii 族氮化物半導體結晶基板及半導體元件 | |
| US20090101063A1 (en) | Method of Manufacturing GaN Crystal Substrate | |
| US11107892B2 (en) | SiC epitaxial wafer and method for producing same | |
| JP6526811B2 (ja) | Ｉｉｉ族窒化物結晶を加工する方法 | |
| WO2016136548A1 (ja) | 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ | |
| JP2023108951A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| EP1801269B1 (en) | Process for producing a free-standing III-N layer, and free-standing III-N substrate | |
| JP2003321298A (ja) | ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス | |
| TWI254362B (en) | Epitaxial growth method | |
| US7348278B2 (en) | Method of making nitride-based compound semiconductor crystal and substrate | |
| JP4657724B2 (ja) | エピタキシャル成長方法およびエピタキシャル成長用基板 | |
| WO2023013696A1 (ja) | 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法 | |
| JP5173441B2 (ja) | 化合物半導体成長用基板およびエピタキシャル成長方法 | |
| JP2005150187A (ja) | 化合物半導体エピタキシャル基板の製造方法 | |
| JP2007019048A (ja) | エピタキシャル成長方法及びエピタキシャル成長用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081224 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090123 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4657724 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |