JP4659355B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4659355B2
JP4659355B2 JP2003413199A JP2003413199A JP4659355B2 JP 4659355 B2 JP4659355 B2 JP 4659355B2 JP 2003413199 A JP2003413199 A JP 2003413199A JP 2003413199 A JP2003413199 A JP 2003413199A JP 4659355 B2 JP4659355 B2 JP 4659355B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
interlayer insulating
barrier layer
moisture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003413199A
Other languages
English (en)
Other versions
JP2005175204A (ja
Inventor
薫 西郷
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2003413199A priority Critical patent/JP4659355B2/ja
Priority to US10/835,310 priority patent/US7288799B2/en
Priority to CNB200410042472XA priority patent/CN1329993C/zh
Priority to CN200710000712A priority patent/CN100585860C/zh
Priority to KR1020040037207A priority patent/KR100732132B1/ko
Publication of JP2005175204A publication Critical patent/JP2005175204A/ja
Application granted granted Critical
Publication of JP4659355B2 publication Critical patent/JP4659355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に係り、特に強誘電体キャパシタを有する半導体装置およびその製造方法に関する。
近年、強誘電体の分極反転を利用して情報を強誘電体キャパシタに保持する強誘電体メモリ（ＦｅＲＡＭ）の開発が進められている。強誘電体メモリは、電源を切っても保持された情報が消失しない不揮発メモリであり、高集積度、高速駆動、高耐久性、低消費電力を実現できることから特に注目されている。
強誘電体キャパシタを構成する強誘電体膜の材料としては、残留分極量が大きな、１０〜３０μＣ／ｃｍ2程度のＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）膜、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）膜などのペロブスカイト結晶構造を有する強誘電体酸化物が主として用いられている。
このような強誘電体膜は、従来より、シリコン酸化膜などの水との親和性の高い層間絶縁膜を介して外部から侵入した水分により強誘電体の特性が劣化することが知られている。すなわち、侵入した水分が、層間絶縁膜やメタル配線成膜時の高温プロセスの中で水素と酸素に分解し水素が強誘電体膜中に侵入すると、強誘電体膜の酸素と反応して強誘電体膜に酸素欠陥が形成され結晶性が低下する。また、強誘電体メモリの長期間の使用によっても同様の現象が発生する。その結果強誘電体膜の残留分極量や誘電率が低下するなどの強誘電体キャパシタの性能劣化が発生する。また、強誘電体キャパシタに限らず、トランジスタ等の性能が劣化することがある。
このような劣化に対応するために、従来から水分の侵入を防止する耐湿リングを設けたＩＣチップが提案されている（例えば、特許文献１参照。）。図１（Ａ）は従来のＩＣチップを拡大して示す平面図であり、（Ｂ）は（Ａ）に示すＡ−Ａ’線断面図である。図１（Ａ）および（Ｂ）に示すように、ＩＣチップ１００は半導体基板１０１にトランジスタ１０２や強誘電体キャパシタ１０３などの回路形成部１０４が形成され、回路形成部１０４および半導体基板１０１はシリコン酸化膜などの層間絶縁膜１０５により覆われている。ＩＣチップの周縁部１０６には、回路形成部１０４を囲むように、半導体基板１０１からＩＣチップ１００の表面からパッシベーション膜１１１に達する耐湿リング１０８が形成されている。また、図示はしないがウェハから個々のＩＣチップにダイシングにより切り出されて形成された層間絶縁膜１０５の側壁面１０９に金属膜からなる耐湿リングを設けることも提案されている。このような耐湿リング１０８は、側壁面１０９から侵入した水分をブロックして、回路形成部１０４に水分が侵入することにより起こる強誘電体キャパシタ１０３の性能劣化を防止しようとするものである。
特開２０００−２７７４６５号公報
ところで、図１（Ａ）の平面図に示すように、耐湿リング１０８の内側には、外部の回路素子等と回路形成部１０４とが信号等の送受信をするために電極パッド１１０が形成されており、電極パッド１１０にはワイヤ（不図示）がボンディングされるので、電極パッド１１０毎にパッシベーション膜１１１に開口部１１１−１が形成されている。パッシベーション膜には、水分をブロックする非透水性のシリコン窒化膜やポリイミド膜が用いられているが、電極パッド１１０とパッシベーション膜１０８との間の微小な空隙や、パッシベーション膜１０８のシリコン窒化膜等の下地に用いられているシリコン酸化膜が開口部１１１−１の側壁面１１１ａに露出している場合は、上述した耐湿リング１０８を設けていても、電極パッド１１０の空隙や露出面を通じて水分が侵入して強誘電体キャパシタ１０３の性能劣化が発生するという問題がある。
また、本願発明者の検討によれば、図２に示すように、図１に示すＩＣチップ１００を、ベース１１５上にボンディングし、ワイヤ１１６により電極パッド１１０とインナーリード１１８を配線し、さらに樹脂１１９により覆ったデバイスについて温湿度圧力ストレス環境に保存後（いわゆるＰＴＨＳ（Ｐｒｅｓｓｕｒｅ Ｔｈｅｒｍａｌ Ｈｕｍｉｄｉｔｙ Ｓｔｒｅｓｓ）試験）、読み出し試験を行ったところ、エラーを発生したメモリーセルが電極パッド１１０付近に多数発生しており、図１に示すような従来の耐湿リング１０８を備えたＩＣチップ１００では、電極パッド１１０付近に耐湿性の問題があることが分かっている。
また、強誘電キャパシタ１０３を覆う層間絶縁膜１０５としてのシリコン酸化膜は、上述したように水分との親和性が良いため水分が浸透・透過し易く、一旦外部から水分が侵入すると容易に半導体基板表面付近に形成されている強誘電体キャパシタまで到達して性能劣化を招くという問題がある。これと同様に、トランジスタ等の素子性能劣化を招くという問題がある。
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、水分の侵入に起因する性能劣化を効果的に防止して優れた長期信頼性を有する半導体装置およびその製造方法を提供することである。本発明のより具体的な目的は、水分の侵入に起因する強誘電体キャパシタの性能劣化を防止した半導体装置およびその製造方法を提供することである。
本発明の一観点によれば、半導体基板と、前記半導体基板およびその上に形成された回路形成部と、前記回路形成部を覆うパッシベーション膜から露出すると共に、前記回路形成部の外側に配置された電極パッド部と、前記半導体基板表面からパッシベーション膜に達する高さで、前記電極パッド部の内側に前記回路形成部をほぼ取り囲むように配置された耐湿リングとを備える半導体装置が提供される。
本発明によれば、電極パッド部の内側に回路形成部をほぼ取り囲むように耐湿リングを形成することにより、電極パッド部から侵入する水分を遮断し、回路形成部の素子の性能劣化を防止することができる。特に回路形成部に形成された強誘電体キャパシタの減極等の劣化を防止することができる。
本発明の他の観点によれば、半導体基板と、前記半導体基板上に形成され、強誘電体キャパシタ膜を有する強誘電体キャパシタと、前記強誘電体キャパシタを覆う層間絶縁膜と、前記層間絶縁膜上に形成された配線層とを備える半導体装置であって、前記層間絶縁膜と前記配線層との間に、水分の透過を遮断するバリア層と、前記バリア層及び配線層を覆う絶縁性金属酸化物膜を備えることを特徴とする半導体装置が提供される。
本発明によれば、強誘電体キャパシタを覆う層間絶縁膜上に水分を遮断するバリア層とバリア層及び配線層を覆う絶縁性金属酸化物膜を形成することにより、半導体装置の表面から侵入する水分をバリア層により完全に遮断し、水分が強誘電体キャパシタに到達することを防止できる。
本発明のその他の観点によれば、半導体基板と、半導体基板の上方に形成された強誘電体キャパシタを有する回路形成部と、前記回路形成部を覆う層間絶縁膜と、前記層間絶縁膜の上方に形成された電極パッドと、前記電極パッドの表面を露出する開口部を除いて前記層間絶縁膜の全面を覆うパッシベーション膜とを備え、前記パッシベーション膜は水分の透過を遮断するバリア層よりなり、前記バリア層は、前記開口部の内壁面の総てを覆ってなることを特徴とする半導体装置が提供される。
本発明によれば、電極パッドを露出するパッシベーション膜の開口部において、その側壁面の全面を水分の透過を遮断するバリア層により覆うことにより、開口部内壁からの水分の侵入を防止し、水分が強誘電体膜に到達することを防止する。その結果、ＰＴＨＳ試験等の高温多湿・高圧力の加速環境に保存してもキャパシタ劣化による不良の発生を一層防止することができる。
本発明によれば、半導体装置の表面および側壁面、特に電極パッド部およびその周辺からの水分の侵入を防止し、素子の性能劣化、特に強誘電体キャパシタの性能劣化を防止し、優れた長期信頼性を有する半導体装置を実現することができる。
以下図面を参照しつつ本発明の実施の形態を説明する。
（第１の実施の形態）
図３は、本発明の第１の実施の形態に係る半導体装置の平面図である。図３を参照するに、本実施の形態に係る半導体装置１０は、回路形成部１１、複数の電極パッド部１２、第１耐湿リング１３、第２耐湿リング１４、配線１５等から構成されている。
回路形成部１１は、後述する半導体基板にトランジスタ、強誘電体キャパシタ、配線層等から構成されている。電極パッド部１２は、半導体装置１０の周縁部１６に配置され、例えば図示されないインナーリード等と接続されるワイヤがボンディングされ、後述する半導体装置１０内部のプラグ、導電性パッド、及び配線層を介して回路形成部１１と電気的に接続される。
第１耐湿リング１３は、回路形成部１１と電極パッド部１２との間に設けられ、回路形成部１１を連続して取り囲むように配置されている。第２耐湿リング１４は、電極パッド部１２の外側に配置され、回路形成部１１、第１耐湿リング１３、電極パッド部１２を取り囲むように、半導体装置１０の側壁面２６に沿って配置されている。以下、第１および第２耐湿リング１３、１４の配置及び構成について詳細に説明する。
図４は、図３に示す半導体装置の要部を拡大して示す平面図であり、図５は、図４に示すＡ−Ａ’線に沿った断面図および回路形成部の断面図を合わせて示す図である。なお、回路形成部の断面図は説明の便宜のため適切な断面図を示したものであり、Ａ−Ａ’線に沿ったものとは限らない。
図４および図５を参照するに、半導体装置１０は、大略して、回路素子等が形成される回路形成部１１と、回路形成部１１の周囲に配置された電極パッド部１２、第１耐湿リング１３、および第２耐湿リング１４等からなる周縁部１６から構成されている。
回路形成部１１は、半導体基板２１と、半導体基板２１に形成されたトランジスタ２２、情報を分極方向として保持する強誘電体キャパシタ膜２３を有する強誘電体キャパシタ２４、配線層１５、トランジスタの不純物拡散領域と配線層１５ａを電気的に接続するコンタクト１８、および配線層１５間を接続するプラグ１９、トランジスタ２２や強誘電体キャパシタ２４を覆う多層からなる層間絶縁膜２５等から構成され、例えば１Ｔ１Ｃ（１トランジスタ・１キャパシタ）セルのＦｅＲＡＭが形成されている。強誘電体キャパシタ２４は、例えば第２の実施の形態において説明する強誘電体キャパシタと同様であるので説明を省略する。
なお、本実施の形態では、層間絶縁膜２５は半導体基板２１上に第１〜第３層間絶縁層２５の３層が積層され、配線層１５は第１〜第３配線層１５ａ〜１５ｃの３層として説明する。なお、以下、第１〜第３の各層を示す符号を「ａ〜ｃ」とするが、「ａ〜ｃ」の符号で特に指定しない限り３層総てあるいは任意の層を表すこととする。以下、周縁部１６の構成について詳述する。
電極パッド部１２は、導電性パッド２９と、第１〜第３層間絶縁層２５を貫通して上下の導電性パッド２９を接続するプラグ３０などから構成されている。各々の導電性パッド２９は、第１〜第３層間絶縁層２５の表面に互いにほぼ同様の大きさで、例えば上下の表面にＴｉＮ膜が形成されたアルミニウム膜により形成されている。導電性パッド２９は、回路形成部１１の配線層１５と層ごとに同時に形成されている。
また、第１層間絶縁層２５ａの表面に形成された導電性パッド２９ａは配線１５ａ−１を介して回路形成部１１に接続されている。また、第３層間絶縁層２５ｃの表面に形成された導電性パッド２９ｃは、パッシベーション膜２８の開口部を介して露出して形成されている。この導電性パッド２９ｃはワイヤーボンディングパッドとして用いられる。
プラグ３０ｂ、３０ｃは、矩形あるいは楕円形の形状を有し、第２及び第３層間絶縁膜２５ｂ、２５ｃを貫通し、導電性パッド２９間を電気的に接続している。プラグ３０ｂ、３０ｃはＴｉＮ膜を介してタングステン膜、アルミニウム膜などの導電膜が積層して構成されている。プラグ３０は、回路形成部１１のプラグ１９と層ごとに同時に形成される。プラグ３０は１層の層間絶縁膜２５に複数設けてもよく、１つでもよい。
電極パッド部１２は、このような構成によりボンディングされたワイヤを介して外部からの信号等を回路形成部に送信し、また、回路形成部１１から外部に信号等を送信する。なお、電極パッド１２部は上記の構成に限定されず、公知の電極パッド部の構成でもよい。
第１耐湿リング１３は、上述したように、回路形成部１１と電極パッド部１２との間に設けられ、回路形成部１１を取り囲むように配置され、リングパッド３１、リングコンタクト３２、およびリングプラグ３３から構成されている。
図６（Ａ）〜（Ｃ）は、半導体装置の周縁部の各層を拡大して示す平面図である。図６（Ａ）〜（Ｃ）を参照するに、リングパッド３１は、第１〜第３層間絶縁膜２５の表面に図６（Ａ）〜（Ｃ）にそれぞれ示されるパターンの形状に形成されている。すなわち、図６（Ａ）に示すように、第１層のリングパッド３１ａは、導電性パッド２９ａの回路形成部側に帯状に形成され、その幅は例えば１．０μｍ〜５．０μｍの範囲に設定される。リングパッド３１ａは、導電性パッド２９ａの形状に沿って近接して形成する方がよい。電極パッド部１２の周辺を伝わって流入する水分を含む層間絶縁膜２５の体積を低減し、また、回路形成部１１の面積効率の低下を抑制することができる。また、配線１５ａが形成された部分ではリングパッド３１ａは切断され、配線１５ａからの信号等がリングパッド３１ａに流入しないようになっている。
また、第２及び第３層間絶縁層２５ｂ、２５ｃの表面に形成されたリングパッド３１ｂ、３１ｃは、図６（Ｂ）及び（Ｃ）にそれぞれ示すように、導電性パッド２９ｂ、２９ｃの回路形成部側に帯状に切断されることなく形成されている。リングパッド３１ｂ、３１ｃは、第１層のリングパッド２９ａと同様に導電性パッドに沿って近接して形成する方がよい。なお、第３層のリングパッド２９ｃは、パッシベーション膜２８に覆われている。
これらのリングパッドの材料は水分を透過しないもので有れば特に制限はなく、金属、合金、シリコン窒化膜などでもよい。また、導電性パッドと同様の材料とすることで、同時に形成して工程数を低減することができる。
図４および図５に戻り、リングコンタクト３２は、半導体基板２１の表面とリングパッド３１ａを接続し、壁状に連続して形成される。但し、配線１５ａ−１によりリングパッド３１ａが切断されている部分では、リングコンタクト３２も切断されて不連続となっている。リングコンタクト３２は、回路形成部１１のコンタクト１８と同様に、外側からＴｉ膜およびＴｉＮ膜を介してタングステンが充填されている。
リングプラグ３３は、第２および第３層間絶縁層２５ｂ、２５ｃの各々を貫通して上下のリングパッド３１を接続すると共に、リングコンタクト３２と同様に壁状に連続して形成する。但し、リングプラグ３３は、図６（Ａ）に示すリングパッド３１ａと同様に配線１５ａ−１の周辺では切断される。配線１５ａ−１との接触を防止することができる。リングプラグ３３の幅はリングパッド３１の幅より小さく形成される。このようにするとリングプラグ３３をリングパッド３１に確実に接続することができる。
このように第１耐湿リング１３を設けることで、配線１５ａ−１および配線１５ａ−１の上下のリングコンタクト３２およびリングプラグ３３ｂで切断されている以外は、回路形成部１１を取り囲むように連続して形成されているので、半導体装置の側壁面２６から侵入した水分が第１〜第３層間絶縁膜２５を伝わって、回路形成部１１に到達することをほぼ防止することができ、さらに、電極パッド部１２と層間絶縁膜２５との空隙等から侵入した水分が、回路形成部１１に到達することをほぼ防止することができる。
また、第２耐湿リング１４は、電極パッド部１２と半導体装置１０の側壁面２６との間に配置され、回路形成部１１、第１耐湿リング１３、及び電極パッド部１２を取り囲むように形成されている。第２耐湿リング１４は、第１耐湿リング１３と同様に、リングパッド３４、リングコンタクト３５、リングプラグ３６から構成され、それらの材料及び寸法は第１耐湿リング１３とほぼ同様であるので説明を省略する。第２耐湿リング１４を設けることにより、半導体装置１０の側壁面２６から侵入した水分が第１〜第３層間絶縁膜２５を伝わって、回路形成部１１に到達することを防止する。特に、第１耐湿リング１３は第１層の配線１５ａおよび第２層間絶縁膜２５ｂにおいて切断されているので、第２耐湿リング１４を設けることで、水分侵入を一層防止することができる。なお、第２耐湿リング１４は必須のものではなく、設けなくともよい。
第１〜第３層間絶縁膜２５は、例えばスパッタ法やＣＶＤ法を用いたシリコン酸化膜から形成される。さらにＣＶＤ法によりＴＥＯＳを用いてシリコン酸化膜を形成してもよい。また、第２の実施の形態において説明する水分の侵入を遮断するバリア層（例えば、シリコン酸窒化膜）を第１〜第３層間絶縁膜２５上に形成してもよい。さらに、パッシベーション膜２８は、シリコン窒化膜やポリイミド膜などの非透水性の材料よりなる。このパッシベーション膜２８に第３の実施の形態の半導体装置を構成するパッシベーション膜を用いてもよい。電極パッド部付近からの水分侵入を一層防止することができる。
また、第１〜第３層間絶縁膜２５の表面、あるいは配線層１５を覆うようにアルミナ膜を形成してもよい。電極パッド部１２の周辺から侵入してきた水分をアルミナ膜により遮断することができる。
本実施の形態によれば、第１耐湿リングを電極パッド部の回路形成部側に、回路形成部を囲むように形成することにより、水分の侵入を防止してトランジスタなどの素子の劣化を防止し、特に強誘電体キャパシタの劣化を防止することができる。
なお、本実施の形態においてＦｅＲＡＭを例として説明したが、本発明はＦｅＲＡＭの換わりにＳＲＡＭやＤＲＡＭなどのＲＡＭあるいは、フラッシュメモリ等のＲＯＭ、更にＣＰＵ等の半導体装置全般に適用可能である。
（第２の実施の形態）
図７は、本発明の第２の実施の形態に係る半導体装置の断面図である。図７を参照するに、本実施の形態に係る半導体装置５０は、半導体基板５１に形成されたトランジスタ５２と、トランジスタ５２を覆う絶縁膜５３ａ、５３ｂ上に、下部電極５４、強誘電体キャパシタ膜５５、上部電極５６が順次積層されなる強誘電体キャパシタ５８と、強誘電体キャパシタ５８を覆う第１層間絶縁膜５９と、第１層間絶縁膜５９上に形成されたバリア層６０と、バリア層６０上にトランジスタ５２の不純物拡散領域５２ａとコンタクト６１により接続された配線６２ａ、および下部電極５４や上部電極５６とそれぞれプラグ６３ａ、６３ｂにより接続された配線６２ｂ、６２ｃなどからなる配線層６２と、配線層６２ａ〜６２ｃおよびバリア層６０の表面を覆う絶縁性金属酸化物膜６４などから構成されている。
半導体装置５０は、例えば１Ｔ１ＣセルタイプのＦｅＲＡＭを形成しており、下部電極５４に接続された配線６２ｂがプレート線として、上部電極５６は配線６２ｃを介してトランジスタ５２の一方の不純物拡散領域５２ａにコンタクト６１を介して接続され、トランジスタ５２を構成するゲート５２−１がワード線を兼ね、また図示されていないが、トランジスタ５２の他方の不純物拡散領域にビット線が接続されている。
強誘電体キャパシタ５８を構成する強誘電体キャパシタ膜５５は、例えばＰＺＴ膜、ＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）膜、ＳＢＴ膜などのペロブスカイト結晶構造を有する強誘電体酸化物から構成されている。これらの強誘電体酸化物は残留分極率および比誘電率が高く、リテンションやファティーグにおいて有利となる。一方、強誘電体酸化物は、上述したように、水分が侵入すると水分が分解して生成された水素により強誘電体酸化物の酸素欠損が生じ結晶性が低下して、残留分極率および比誘電率が低下する。
また、下部電極５４および上部電極５６は、Ｐｔ、Ｉｒ、Ｒｕなどの白金族元素や、ＩｒＯ2、ＲｕＯ2などの導電性酸化物、あるいはこれらの積層体から構成されている。
第１層間絶縁膜５９は、例えば、スパッタ法やＣＶＤ法などを用いて形成された例えば膜厚が５００ｎｍのシリコン酸化膜から構成されている。シリコン酸化膜は、Ｐ、Ｂ、ＡｓがドープされたＰＳＧ膜、ＢＳＧ膜、ＡｓＳＧ膜でもよい。なお、以下、本実施の形態では、これらの不純物がドープされたシリコン酸化膜を含めて「シリコン酸化膜」と称する。
また、バリア層６０は、スパッタ法やＣＶＤ法などを用いて形成されたシリコン酸窒化膜、あるいは、シリコン酸化膜を酸窒化処理して変換されたシリコン酸窒化膜から構成されている。シリコン酸窒化膜は水分を遮断する機能を有し、半導体装置５０の表面側などのバリア層６０の上側から強誘電体キャパシタ５８への水分の侵入を防止する。その結果、水分が高温になると水素と酸素に分解し、水素が強誘電体キャパシタ膜５５の酸素と結合し、強誘電体キャパシタ膜５５中の酸素欠損の発生を防止することができる。
図８はシリコン酸窒化膜の水分遮断性能を説明するための図であり、サンプルＡおよびＢを所定の速度で昇温しながら表面から発生する水をＤＴＡ−Ｍａｓｓ（示査熱質量分析）法により測定したものである。サンプルＡは、シリコンウェハ上にＰＳＧ膜（膜厚５００ｎｍ、Ｐ濃度５重量％）を形成したものであり、サンプルＢは、サンプルＡのＰＳＧ膜の表面をＮ2Ｏガスを用いて４分間プラズマ酸窒化処理を行い、表面をＰ含有シリコン酸窒化膜に改質したものである。
図８を参照するに、サンプルＡでは約１２０℃から水が検出され始め、約４２０℃付近で検出量が最大となりそれより高温では次第に低下する。一方、サンプルＡの表面がＰ含有シリコン酸窒化膜に変換されたサンプルＢでは、１２０℃〜３５０℃では水は検出されない。すなわち、３５０℃以下の温度範囲ではＰＳＧ膜に含まれている水分は、Ｐ含有シリコン酸窒化膜により完全に遮断されていることが分かる。さらに、３５０℃を超えて４６０℃までは検出量の増加は少なく、４６０℃以下の温度では水分の遮断性能が十分といえる。さらに、図８の結果からは２０℃〜１２０℃の温度範囲ではＰ含有シリコン酸窒化膜の水分遮断性能については直接明らかではないが、１２０℃〜３５０℃における優れた水分遮断性能から考えると、この温度範囲より低い３０℃〜１２０℃においても優れた水分遮断性能を有することは十分に推察できる。したがって、かかるＰ含有シリコン酸窒化膜を形成した後の工程を４６０℃以下の温度に設定することにより、水分の侵入による強誘電体キャパシタ５８の劣化を防止することができる。
図９はシリコン酸窒化膜の水分遮断性能の他の例を説明するための図である。サンプルＣは、シリコンウェハ上にプラズマＣＶＤ法によりＴＥＯＳを用いてシリコン酸化膜（膜厚５００ｎｍ）を形成したものであり、サンプルＤは、サンプルＣのシリコン酸化膜上にＣＶＤ法によりシリコン酸窒化膜（膜厚５０ｎｍ）を形成したものであり、サンプルＥはサンプルＤのシリコン酸窒化膜の膜厚を１００ｎｍとしたものである。このシリコン酸化膜およびシリコン窒化膜はそれぞれ後述する図１１（Ａ）および図１１（Ｂ）の製造工程での形成条件と同様して形成したものである。
図９を参照するに、サンプルＣでは約１２０℃から水が検出され始め、約３５０℃付近で検出量が最大となりそれより高温では次第に低下し、さらに６００℃以上で増加している。一方、サンプルＤおよびＥでは、測定を行った温度範囲３０℃〜７８０℃の範囲で水が検出されていない。すなわち、サンプルＣで検出された水はシリコン酸窒化膜により遮断されていることが分かる。さらに、シリコン酸窒化膜の膜厚は５０ｎｍで優れた水分遮断性能があり、さらに薄膜でも良いことは十分推察できる。したがって、第１層間絶縁膜５９上にシリコン酸窒化膜を形成することにより、水分の侵入を防止して強誘電体キャパシタ５８の劣化を防止することができる。なお、シリコン酸窒化膜は後述するエッチングの際にコンタクトの酸化を防止する機能も有している。
図１０〜図１２は、本実施の形態に係る半導体装置の製造工程を説明するための図である。
まず、図１０（Ａ）の工程では、半導体基板５１に、素子分離領域５７、ウェル５２−２、不純物拡散領域５２ａ、およびワード線を兼ねるゲート５２−１等からなるトランジスタ５２を形成し、さらに半導体基板５１、素子分離領域５７、およびトランジスタ５２を覆う絶縁膜５３ａ、５３ｂを形成する。トランジスタ５２等は公知の方法を用いることができ、その説明を省略する。なお、絶縁膜５３ｂの表面はＣＭＰ法により平坦化してもよい。次の工程において形成される強誘電体キャパシタ５８を構成する下部電極５４および強誘電体キャパシタ膜５５中の結晶粒界の発生を抑制し結晶性を向上することができる。
次いで、図１０（Ｂ）の工程では、図１０（Ａ）の構造体上に、下部電極層５４ａ、強誘電体膜５５ａ、上部電極層５６ａを順次形成する。下部電極層５４ａは、スパッタ法や真空蒸着法などにより、白金族元素、例えば、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、あるいはこれらの合金、ＩｒＯ2、ＲｕＯ2、ＳｒＲｕＯ3などの導電性酸化物、あるいはこれらの白金族元素、合金、導電性酸化物の積層体により形成し膜厚は例えば１００ｎｍに設定する。
強誘電体膜５５ａは、スパッタ法、ＭＯＣＶＤ法、ゾル・ゲル法、ＭＯＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法等により、ＰＺＴ膜、ＰＬＺＴ膜、ＳＢＴ膜などの強誘電体酸化物から選択される。ＰＺＴ膜やＰＬＺＴ膜では成膜時にＰｂ原子が脱離し易いため、予め化学量論的組成よりＰｂを多く添加する。強誘電体膜５５ａは、ＲＦスパッタ法によりＰｂ原子を過剰に含んだＰＺＴからなるスパッタターゲットを用いて例えば膜厚２００ｎｍのＰＺＴ膜を形成し、例えばハロゲンランプアニール装置により酸素雰囲気中で加熱処理して結晶性を向上する。
上部電極層５６ａは、下部電極層５４ａと同様の材料を用いることができ、特にＩｒＯ2、ＲｕＯ2、ＳｒＲｕＯ3が好ましく、膜厚は例えば１００ｎｍとする。
次いで、図１０（Ｃ）の工程では、上部電極層５６ａをパターニングして、強誘電体キャパシタ５８の上部電極５６を形成する。次いで、強誘電体膜５５ａをパターニングして強誘電体キャパシタ膜５５を形成する。次いで、強誘電体キャパシタ膜５５および上部電極５６を酸素雰囲気中でアニールし、パターニングにより生じたダメージを回復させるとともに、絶縁膜５３ａ、５３ｂ等に含まれる水分を蒸発させる。
図１０（Ｃ）の工程ではさらに、スパッタ法を用いて、下部電極層５４ａ、強誘電体キャパシタ膜５５、および上部電極５６の表面および側壁面を覆うようにキャパシタ保護膜６６を形成する。キャパシタ保護膜６６は、例えば、アルミナ膜、ＴｉＯ2膜、ＰＺＴ膜などを用いることができる。次いで、キャパシタ保護膜６６と下部電極層５４ａをパターニングして下部電極を形成する。キャパシタ保護膜６６により強誘電体キャパシタ膜５５の水分や水素の侵入を防止することができる。
次いで、図１１（Ａ）の工程では、図１０（Ｃ）の構造体を覆うように、スパッタ法やＣＶＤ法により、厚さ１１００ｎｍのシリコン酸化膜よりなる第１層間絶縁膜５９を形成し、その表面をＣＭＰ法により平坦化する。シリコン酸化膜は、例えば、プラズマＣＶＤ法により半導体基板５１を加熱（３３０℃〜４００℃）して、成膜ガスとしてＴＥＯＳと酸素ガス、キャリアガスとしてＨｅガスを用いて形成する。この際、シリコン酸化膜と共に水が生成されシリコン酸化膜中に取り込まれるので、過剰の酸素ガスを供給することが好ましい。酸素ガス流量としては、例えば通常の形成条件の２倍程度の流量とする。また、成膜ガスにシランや、Ｓｉ2Ｆ6、Ｓｉ3Ｆ8、Ｓｉ2Ｆ3Ｃｌ等のポリシラン化合物を用いてもよい。
なお、ここで加熱処理（温度３００℃〜３５０℃）により第１層間絶縁膜５９中の水分を蒸発させてもよい。加熱処理は例えばハロゲンランプアニール装置を用いて行ない、酸素雰囲気下が好ましい。
図１１（Ａ）の工程ではさらに、第１層間絶縁膜５９上にレジスト膜（不図示）を形成しパターニングして開口部を形成する。次いで、レジスト膜をマスクとしてエッチングし、第１層間絶縁膜５９および絶縁膜５３ａ、５３ｂを貫通し、トランジスタ５２の不純物拡散領域５２ａを露出するコンタクトホール６１−１を形成する。次いで、コンタクトホール６１−１の内壁および第１層間絶縁膜５９上にスパッタ法によりＴｉ膜（膜厚２０ｎｍ）、ＴｉＮ膜（膜厚５０ｎｍ）を順次形成し、さらに、スパッタ法やＣＶＤ法により例えばタングステン（Ｗ）膜によりコンタクトホール６１−１を充填する。Ｗ膜はコンタクトホールを完全に埋め込むだけの膜厚、例えば第１層間絶縁膜５９上で１０００ｎｍに形成する。次いで、第１層間絶縁膜５９上のＴｉ膜、ＴｉＮ膜、およびＷ膜をＣＭＰ法により除去し、コンタクト６１が形成される。
次いで、図１１（Ｂ）の工程では、図１１（Ａ）の構造体上にスパッタ法やＣＶＤ法により、例えば膜厚５０ｎｍ〜５００ｎｍのバリア層６０を形成する。バリア層６０は、上述したようにその優れた水分遮断性能によりシリコン酸窒化膜を用いることができる。シリコン酸窒化膜は、上述した２つの方法のいずれを用いてもよい。ここでは、プラズマＣＶＤ法により成膜ガスにシランとＮ2Ｏガスを用いてシリコン酸窒化膜を形成する。なお、後の工程の配線層をパターニングする際に、バリア層６０表面も同時にエッチングされるので、エッチング量を見込んで厚く形成することが好ましい。
次いで、図１１（Ｃ）の工程では、バリア層６０上にレジスト膜（不図示）を形成し、パターニングして開口部を形成する。次いで、レジスト膜をマスクとしてエッチングし、バリア層６０、第１層間絶縁膜５９、およびキャパシタ保護膜６６を貫通し、下部電極５４および上部電極５６の表面の一部と、コンタクト６１の表面を開口する開口部６３ａ−１、６３ｂ−１、６０−１を形成する。
図１１（Ｃ）の工程ではさらに、開口部６３ａ−１、６３ｂ−１、６０−１の内側を覆うように、スパッタ法によりＴｉＮ膜（膜厚１００ｎｍ）を形成し、さらにスパッタ法またはＣＶＤ法によりアルミニウム膜（例えば膜厚５００ｎｍ）を形成し開口部を充填してプラグ６３ａ、６３ｂを形成すると共に、バリア層６０上に配線層６２を構成する。
次いで、図１２の工程では、配線層６２のアルミニウム膜をフォトリソグラフィ法によりパターニングして配線６２ａ〜６２ｃを形成する。次いで、バリア層６０および配線６２ａ〜６２ｃの表面および側壁面を覆うように絶縁性金属酸化物膜６４を形成する。絶縁性金属酸化物膜６４は、例えばアルミナ膜、ＴｉＯ2膜等を用いることができ、膜厚を１０ｎｍ〜３００ｎｍ、好ましくは２０ｎｍ〜７０ｎｍの範囲に設定する。これらの絶縁性金属酸化物膜６４を用いることにより、強誘電体キャパシタ５８への水分の侵入を遮断することができる。アルミナ膜やＴｉＯ2膜は、例えば、スパッタ法によりアルミナあるいはＴｉＯ2からなるスパッタターゲットを用いて形成してもよく、あるいはＣＶＤ法により半導体基板５１を４００℃に加熱して、Ａｌ（ｉ−ＯＣ3Ｈ7）3などの有機アルミニウムおよび窒素ガスを用いて形成してもよい。
図１２の工程ではさらに、絶縁性金属酸化物膜６４を覆う、例えば膜厚が７００ｎｍのシリコン酸化膜からなる第２層間絶縁膜６５を形成する。以下、説明および図示を省略するが、第２層間絶縁膜６５を貫通し配線６２ａ〜６２ｃと上部の配線（例えばビット線）とを接続するプラグ等や第２層間絶縁膜上に配線層を形成し、さらに電極パッドやパッシベーション膜を形成して半導体装置５０を完成する。
本実施の形態に係る半導体装置は、強誘電体キャパシタを覆う第１層間絶縁膜５９上に優れた水分遮断性能を有するシリコン酸窒化膜よりなるバリア層６０が形成されているので、バリア層６０の上側から侵入する水分を遮断することができ、ＰＴＨＳ試験のような過酷な条件下でも強誘電体キャパシタ５８の性能劣化を防止することができ、優れた長期信頼性を有する。
図１３は、第２の実施の形態の変形例に係る半導体装置の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１３を参照するに、本変形例に係る半導体装置７０は、第２の実施の形態のバリア層６０上にＴＥＯＳによるシリコン酸化膜７１を設けた以外は第２の実施の形態と同様に構成されている。
バリア層６０上のシリコン酸化膜７１は、例えば、上述したようにＴＥＯＳおよび酸素ガスを成膜ガスとして用いて形成される。膜厚は例えば５０ｎｍ〜５００ｎｍの範囲に設定する。このようにすることで、第２の実施の形態においてバリア層６０上にプラグ６３ａ、６３ｂおよび配線層６２をアルミニウム膜を用いてスパッタ法により形成する際に、プラズマを形成し易くする。したがって、成膜安定性を向上することができるので、均質なアルミニウム膜を形成することができ、配線抵抗の抵抗値やそのバラツキを低減することができる。
以下、本実施の形態の実施例および比較例を説明する。
［実施例１］
実施例１に係る半導体装置は、図７に示す構造において、本実施の形態において説明した製造方法を用いてＦｅＲＡＭを形成した。具体的には、強誘電体キャパシタをＰｔ膜（膜厚：１００ｎｍ）／ＰＺＴ膜（膜厚：２００ｎｍ）／ＩｒＯ2膜（１００ｎｍ）をスパッタ法により形成し、第１層間絶縁膜５９をプラズマＣＶＤ法により基板温度を３５０℃、ＴＥＯＳ（流量４６６ｓｃｃｍ）と酸素ガス（流量７００ｓｃｃｍ）を用いて、圧力１．２×１０3Ｐａ（９．０Ｔｏｒｒ）に設定して膜厚１０００ｎｍのシリコン酸化膜を形成し、ＣＭＰ法により研磨後、バリア層６０として、プラズマＣＶＤ法により基板温度を３４０℃、成膜ガスにシランとＮ2Ｏガスを用いて膜厚２００ｎｍのシリコン酸窒化膜を形成した。なお、シリコン酸窒化膜は配線のパターニング後の膜厚が１００ｎｍとなった。また、絶縁性金属酸化物膜をアルミナ膜（膜厚５０ｎｍ）により形成した。
［実施例２］
実施例２に係る半導体装置は、実施例１において第１層間絶縁膜のＴＥＯＳによるシリコン酸化膜を膜厚３００ｎｍ形成し、最終的な膜厚を２００ｎｍとした以外は実施例１と同様とした。
［実施例３］
実施例３に係る半導体装置は、実施例１において、第１層間絶縁膜のＴＥＯＳによるシリコン酸化膜を形成する際に、酸素ガス流量を１４００ｓｃｃｍとした以外は実施例１と同様とした。
［実施例４］
実施例４に係る半導体装置は、実施例１において、シリコン酸窒化膜上にプラズマＣＶＤ法によりＴＥＯＳにより膜厚５０ｎｍのシリコン酸化膜を形成した。作製条件は第１層間絶縁膜と同様とした。なお、シリコン酸窒化膜上にシリコン酸化膜を形成したので、配線のパターニングによるシリコン酸窒化膜のエッチングは防止され、最終的な膜厚は２００ｎｍであった。
［比較例１］
比較例１に係る半導体装置は、実施例１においてバリア層（シリコン酸窒化膜）を形成しなかった以外は実施例１と同様とした。
［比較例２］
比較例２に係る半導体装置は、比較例１において絶縁性金属酸化物膜（アルミナ膜）を形成しなかった以外は比較例１と同様とした。
図１４は、実施例および比較例のＦｅＲＡＭを構成する強誘電体キャパシタのスイッチング電極量（Ｑｓｗ）を示す図である。ここで、Ｑｓｗが大きいほど加速試験であるＰＴＨＳ試験（保存条件：温度１２１℃、湿度１００％ＲＨ、圧力２．０３×１０5Ｐａ、保存時間１６８時間）後の動作特性の合格率が高いことが分かっており、長期信頼性が高いことを意味する。
図１４を参照するに、比較例１および２に対して、実施例１〜３のＱｓｗが増加している。このことにより、シリコン酸窒化膜を第１層間絶縁膜上に形成することにより、ＦｅＲＡＭの長期信頼性が向上することが分かる。
さらに詳しく見ると、シリコン酸窒化膜は厚いほどＱｓｗが増加しており、さらに実施例３のようにシリコン酸化膜を形成する際にＴＥＯＳに過剰に酸素ガスを添加する方がＱｓｗが増加することが分かる。シリコン酸化膜中の含水量が低減されることにより、強誘電体キャパシタへの水分の影響が抑制されたためである。
なお、Ｑｓｗは、強誘電体キャパシタの電極（Ｐｔ膜およびＩｒＯ2膜）に、ＰＺＴ膜の分極量が十分飽和する電圧（約±５Ｖ）を印加し、正および負の残留分極量を測定し、それぞれの残留分極量の絶対値の和をＱｓｗとした。
図１５は、実施例および比較例の他の例のＱｓｗを示す図である。ここで、実施例および比較例は上記と同様の構成であるが、別に作製したものである。
図１５を参照するに、比較例１に対して、実施例１、２、および４の総てがＱｓｗが増加している。具体的には、比較例１に対して実施例１が増加しており、シリコン酸窒化膜の水分遮断性能の効果が現れていることが分かる。また特に実施例４が実施例の中で高くなっており、アルミニウム膜形成時の成膜条件による強誘電体キャパシタ５８への影響が低減されていることが分かる。
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置は、半導体装置の表面を覆うパッシベーション膜に主な特徴を有するものである。
図１６は、本発明の第３の実施の形態に係る半導体装置の要部を拡大して示す断面図である。
図１６を参照するに、本実施の形態の半導体装置８０を構成するパッシベーション膜８１は、層間絶縁膜８２上に形成されたシリコン酸化膜８４と、シリコン酸化膜８４上に形成された第１および第２シリコン窒化膜８５、８６から構成されている。パッシベーション膜８１には、電極パッド８３の表面８３−１の一部を底とする開口部８１−１が形成され、開口部８１−１を囲む側壁面８１−２は、シリコン酸化膜８４の側壁面を覆う第２シリコン窒化膜８６に覆われて構成されている。さらに、電極パッド８３の表面８３−１の一部と第２シリコン窒化膜８６との間には、ＴｉＮ膜８８が形成されている。
図１７に示すように、従来の半導体装置１２０のパッシベーション膜１２１は、シリコン酸化膜１２２が非透水性のシリコン窒化膜１２３やポリイミド膜１２４に覆われているが、電極パッド１２５の表面を露出する開口部１２１−１にシリコン酸化膜１２２の側壁面１２２ａが露出しているため、外部からの水分が側壁面１２２ａからシリコン酸化膜１２２中を通じて半導体装置１２０の内部に浸透してしまい、強誘電体キャパシタの劣化の原因となっていた。
図１６に戻り、本実施の形態の半導体装置８０では、パッシベーション膜８１の開口部８１−１において、シリコン酸化膜８４を第１および第２シリコン窒化膜８５、８６により覆って、開口部８１−１から半導体装置内部への水分の侵入を防止し、不良発生を防止することができる。ここで、第１および第２シリコン窒化膜８５、８６は水分を遮断するバリア層として機能する。バリア層としては、シリコン窒化膜８５、８６の換わりに、ポリイミド膜や第２の実施の形態で説明したシリコン酸窒化膜の非透水性材料を用いてもよく、これらを組み合わせて用いてもよい。
なお、本実施の形態の半導体装置８０は、図１６において図示が省略されているが、半導体基板上に例えば図７に示す第２の実施の形態に係る１Ｔ１ＣセルのＦｅＲＡＭが形成されている。ただし、図７に示すバリア層６０と絶縁性金属酸化物膜６４はあってもよくなくてもよい。もちろん、本実施の形態の半導体装置８０は、バリア層６０および／または絶縁性金属酸化物膜６４を有することにより強誘電体キャパシタの劣化を一層防止することができる。特に、第１および第２シリコン窒化膜８５、８６を形成する際に、Ｈ2ガスを用いる場合、あるいは反応によりＨ2ガスが生成する場合は、バリア層６０としてアルミナ膜を用いることが好ましい。Ｈ2ガスあるいはプロトンをアルミナ膜により遮断し、強誘電体キャパシタの強誘電体膜中に発生する酸素欠陥を防止することができる。
図１８（Ａ）〜図１９（Ｂ）は、本実施の形態の半導体装置の製造工程を示す断面図である。
まず、図１８（Ａ）の工程では、プラグ８９とその周辺の層間絶縁膜８２上にスパッタ法、ＣＶＤ法によりアルミニウム膜８３ａ（膜厚８００ｎｍ）を形成し、さらにアルミニウム膜８３ａ上にスパッタ法によりＴｉＮ膜８８ａ（膜厚５０ｎｍ）を形成し、パターニングして層間絶縁膜８２上にプラグ８９と接続する電極パッド８３を形成する。ＴｉＮ膜８８ａはアルミニウム膜８３ａの保護膜として機能し、後の工程のエッチング等によりアルミニウム膜８３ａの表面が酸化することを防止できる。なお、以前の工程において、層間絶縁膜８２の下方に例えば第２の実施の形態において説明したＦｅＲＡＭ等を予め形成する。もちろんＦｅＲＡＭは、第２の実施の形態に限定されず公知の構成および形成方法を用いてもよい。
図１８（Ａ）の工程ではさらに、電極パッド８３および層間絶縁膜８２の表面を覆うようにスパッタ法、ＣＶＤ法を用いてシリコン酸化膜８４を形成し、ＣＭＰ法によりその表面を平坦化する。シリコン酸化膜８４の膜厚は例えば１０５０ｎｍとし、電極パッド８３のＴｉＮ膜８８ａの表面から例えば２００ｎｍが残るようにする。
図１８（Ａ）の工程ではさらに、シリコン酸化膜８４上にＣＶＤ法により第１シリコン窒化膜８５を形成する。第１シリコン窒化膜８５は、プロセスガスにシラン、ＳｉＨ2Ｃｌ2、またはＳｉＣｌ4ガスと、ＮＨ3ガスを用いて例えば膜厚２００ｎｍに形成する。具体的には、プラズマＣＶＤ法を用いて、基板温度４００℃、シランガス流量５００ｓｃｃｍ、ＮＨ3ガス流量３８００ｓｃｃｍ、チャンバー内圧力２００Ｐａ、ＲＦ周波数１３．５６ＭＨｚ、ＲＦパワー５００Ｗ、ＬＦ周波数２５０ｋＨｚ、ＬＦパワー２５０Ｗとする。
次いで図１８（Ｂ）の工程では、第１シリコン窒化膜８４上にレジスト膜９０を形成し、パターニングして電極パッド８３上に、例えば通常の電極パッドの開口部直径より４μｍ大きい開口部９０−１を形成する。次いで、レジスト膜９０をマスクとしてＲＩＥ法により、例えばＣＦ4と酸素の混合ガスを用いて第１シリコン窒化膜８５をエッチングし、さらにＣ2Ｆ6ガスを用いてシリコン酸化膜８４をエッチングし、ＴｉＮ膜８８ａを露出させる。
次いで図１８（Ｃ）の工程では、図１８（Ｂ）のレジスト膜９０を除去し、ＴｉＮ膜８８ａと第１シリコン窒化膜８５を覆うように、第２シリコン窒化膜８６を形成する。第２シリコン窒化膜８６は、第１シリコン窒化膜８５と同様にして形成し、膜厚は例えば２００ｎｍとする。
次いで図１９（Ａ）の工程では、図１８（Ｃ）の構造体の表面を覆うレジスト膜９１を形成しパターニングして、通常の電極パッドの開口部程度の直径の開口部９１−１を形成する。すなわち、レジスト膜９１が、開口部９１−１において第２シリコン窒化膜８６の側壁面を覆う大きさの開口部を形成する。次いで、レジスト膜９１をマスクとしてＲＩＥ法により、ＴｉＮ膜８８ａと比較してエッチング選択比の大きな例えばＣ2Ｃｌ2Ｆ4ガスを用いて第２シリコン窒化膜８６をエッチングしてＴｉＮ膜８８ａを露出させる。
次いで図１９（Ｂ）の工程では、レジスト膜をマスクとして等方性エッチングによりＴｉＮ膜８８ａをエッチングし電極パッド８３のアルミニウム膜を露出させる。ここで、第２シリコン窒化膜とアルミニウム膜との間のＴｉＮ膜８８の側壁面がわずかに後退する。次いで、レジスト膜９１を除去し、以上により、図１６に示すパッシベーション膜８１が完成される。
本実施の形態によれば、電極パッド８３が設けられた、パッシベーション膜８１の開口部８１−１において、その側壁面８１−２が非透水性のシリコン窒化膜により覆われ、シリコン酸化膜が露出していないので、外部からの水分の侵入経路が遮断される。その結果、強誘電体キャパシタの劣化を防止することができる。
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
例えば、本発明の半導体装置は、第１の実施の形態と第２の実施の形態（その変形例を含む）を組み合わせてもよく、さらに第３の実施の形態を組み合わせてもよい。また、第１の実施の形態と第３の実施の形態、第２の実施の形態（その変形例を含む）と第３の実施の形態を組み合わせてもよい。より一層完全に回路形成部の素子に水分が到達することを防止できる。
なお、以上の実施の形態の説明に関して更に以下の付記を開示する。
（付記１） 半導体基板と、
前記半導体基板およびその上に形成された回路形成部と、
前記回路形成部を覆うパッシベーション膜から露出すると共に、前記回路形成部の外側に配置された電極パッド部と、
前記半導体基板表面からパッシベーション膜に達する高さで、前記電極パッド部の内側に前記回路形成部をほぼ取り囲むように配置された耐湿リングとを備える半導体装置。
（付記２） 前記耐湿リングは金属または合金材料よりなることを特徴とする付記１記載の半導体装置。
（付記３） 前記耐湿リングは、前記回路形成部と電極パッド部とを接続する配線との接触を回避して連続して形成されてなることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記電極パッドの外側に配置され、該電極パッドと前記耐湿リングを取り囲む他の耐湿リングを更に備えることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
（付記５） 前記回路形成部は強誘電体キャパシタを含むことを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
（付記６） 半導体基板と、
前記半導体基板上に形成され、強誘電体キャパシタ膜を有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う層間絶縁膜と、
前記層間絶縁膜上に形成された配線層とを備える半導体装置であって、
前記層間絶縁膜と前記配線層との間に、水分の透過を遮断するバリア層と、
前記バリア層及び配線層を覆う絶縁性金属酸化物膜を備えることを特徴とする半導体装置。
（付記７） 前記バリア層と配線層および絶縁性金属酸化物膜との間に更にシリコン酸化膜を備えることを特徴とする付記６記載の半導体装置。
（付記８） 前記バリア層がシリコン酸窒化膜であることを特徴とする付記６または７記載の半導体装置。
（付記９） 前記バリア層がシリコン酸化膜を酸窒化処理により変換したシリコン酸窒化膜であることを特徴とする付記８記載の半導体装置。
（付記１０） 前記シリコン酸窒化膜はシリコン酸化膜の表面を変換して形成されてなることを特徴とする付記９記載の半導体装置。
（付記１１） 強誘電体キャパシタを備える半導体装置の製造方法であって、
前記強誘電体キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜上にバリア層を形成する工程と、
前記バリア層上に配線層を形成する工程と、
前記バリア層と配線層を覆う絶縁性金属酸化物膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
（付記１２） 前記バリア層の形成は、シリコン酸化膜を形成し、該シリコン酸化膜の表面を酸窒化処理を行うことを特徴とする付記１１記載の半導体装置の製造方法。
（付記１３） 前記層間絶縁膜を形成する工程と前記バリア層を形成する工程との間に、
前記層間絶縁膜を加熱処理する工程を更に備えることを特徴とする付記１１記載の半導体装置の製造方法。
（付記１４） 前記層間絶縁膜の形成は、ＣＶＤ法によりＴＥＯＳと層間絶縁膜中の含水量を低減するように過剰の酸素ガスを供給して行うことを特徴とする付記１１〜１３のうちいずれか一項記載の半導体装置の製造方法。
（付記１５） 半導体基板と、
半導体基板の上方に形成された強誘電体キャパシタを有する回路形成部と、
前記回路形成部を覆う層間絶縁膜と、
前記層間絶縁膜の上方に形成された電極パッドと、
前記電極パッドの表面を露出する開口部を除いて前記層間絶縁膜の全面を覆うパッシベーション膜とを備え、
前記パッシベーション膜は水分の透過を遮断するバリア層よりなり、
前記バリア層は、前記開口部の内壁面の総てを覆ってなることを特徴とする半導体装置。
（付記１６） 前記パッシベーション膜は、シリコン酸化膜と、該シリコン酸化膜上に形成されたバリア層よりなり、
前記バリア層は、シリコン酸化膜の表面および側壁面を覆ってなることを特徴とする付記１５記載の半導体装置。
（付記１７） 前記バリア層は、前記シリコン酸化膜の表面を覆う第の１シリコン窒化膜と、前記シリコン酸化膜の側壁面を覆う第２のシリコン窒化膜よりなることを特徴とする付記１５または１６記載の半導体装置。
（付記１８） 前記バリア層と電極パッド表面との間にＴｉＮ膜が挿入されていることを特徴とする付記１５記載の半導体装置。
（Ａ）は従来のＩＣチップの周縁部を拡大して示す平面図、（Ｂ）は（Ａ）に示すＡ−Ａ’線断面図である。 従来のＩＣチップの問題点を説明するための図である。 本発明の第１の実施の形態に係る半導体装置の平面図である。 図３に示す半導体装置の要部を拡大して示す平面図である。 図４に示すＡ−Ａ’線に沿った断面図および回路形成部の断面図を合わせて示す図である。 （Ａ）〜（Ｃ）は半導体装置の周縁部の各層を拡大して示す平面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 シリコン酸窒化膜の水分遮断性能を説明するための図である。 シリコン酸窒化膜の他の例の水分遮断性能を説明するための図である。 （Ａ）〜（Ｃ）は第２の実施の形態に係る半導体装置の製造工程（その１）を説明するための図である。 （Ａ）〜（Ｃ）は第２の実施の形態に係る半導体装置の製造工程（その２）を説明するための図である。 第２の実施の形態に係る半導体装置の製造工程（その３）を説明するための図である。 第２の実施の形態の変形例に係る半導体装置の断面図である。 実施例および比較例のスイッチング電極量（Ｑｓｗ）を示す図である。 実施例および比較例の他の例のスイッチング電極量（Ｑｓｗ）を示す図である。 本発明の第３の実施の形態に係る半導体装置の要部を拡大して示す断面図である。 従来のパッシベーション膜の例を示す断面図である。 （Ａ）〜（Ｃ）は第３の実施の形態の半導体装置の製造工程（その１）を示す断面図である。 （Ａ）および（Ｂ）は第３の実施の形態の半導体装置の製造工程（その２）を示す断面図である。
符号の説明
１０、５０、７０ 半導体装置
１１ 回路形成部
１２ 電極パッド部
１３ 第１耐湿リング
１４ 第２耐湿リング
１５ａ〜１５ｃ 配線層
１６ 周縁部
２１、５１ 半導体基板
２３、５５ 強誘電体キャパシタ膜
２４、５８ 強誘電体キャパシタ
２５ａ〜２５ｃ 層間絶縁膜
２８、８１ パッシベーション膜
２９ 導電性パッド
３０、６３ａ、６３ｂ プラグ
３１、３４ リングパッド
３２、３５ リングコンタクト
３３、３６ リングプラグ
５９ 第１層間絶縁膜
６０ バリア層
６２ 配線層
６４ 絶縁性金属酸化物膜
７１ シリコン酸化膜
８２ 層間絶縁膜
８３ 電極パッド
８４ シリコン酸化膜
８５ 第１シリコン窒化膜
８６ 第２シリコン窒化膜
８８、８８ａ ＴｉＮ膜

Claims (10)

  1. 半導体基板と、
    前記半導体基板およびその上に形成された強誘電体キャパシタを含む回路形成部と、
    前記回路形成部を覆うパッシベーション膜から露出すると共に、前記回路形成部の外側に配置されて前記回路形成部と外部回路素子とが信号の送受信をするための電極パッド部と、
    前記半導体基板表面からパッシベーション膜に達する高さで、前記電極パッド部の内側に前記回路形成部を取り囲むように配置された耐湿リングとを備える半導体装置。
  2. 前記電極パッドの外側に配置され、該電極パッドと前記耐湿リングを取り囲む他の耐湿リングを更に備えることを特徴とする請求項１記載の半導体装置。
  3. 前記強誘電体キャパシタを覆う層間絶縁膜と、
    前記層間絶縁膜上に形成された配線層と、
    前記層間絶縁膜と前記配線層との間に配置されて水分の透過を遮断する第一のバリア層と、
    前記第一のバリア層及び前記配線層の表面及び側壁面を覆う絶縁性金属酸化物膜を備えることを特徴とする請求項１または２記載の半導体装置。
  4. 前記第一のバリア層と配線層および絶縁性金属酸化物膜との間に更にシリコン酸化膜を備えることを特徴とする請求項３記載の半導体装置。
  5. 前記第一のバリア層がシリコン酸窒化膜であることを特徴とする請求項３または４記載の半導体装置。
  6. 前記回路形成部を覆う層間絶縁膜と、
    前記層間絶縁膜の上方に形成された電極パッドと、
    前記層間絶縁膜の上方に形成された電極パッドの表面を露出する開口部を除いて前記層間絶縁膜の全面を覆うパッシベーション膜と、をさらに備え、
    前記パッシベーション膜は水分の透過を遮断する第二のバリア層を含み、
    前記第二のバリア層は、前記開口部の内壁面の総てを覆ってなることを特徴とする請求項１〜５のいずれか１項記載の半導体装置。
  7. 前記第二のバリア層と前記層間絶縁膜の上方に形成された電極パッド表面との間にＴｉＮ膜が挿入されていることを特徴とする請求項６記載の半導体装置。
  8. 前記パッシベーション膜は、シリコン酸化膜と、該シリコン酸化膜上に形成された前記第二のバリア層を含み、
    前記第二のバリア層は、前記シリコン酸化膜の表面および側壁面を覆うことを特徴とする請求項６または７記載の半導体装置。
  9. 強誘電体キャパシタを備える半導体装置の製造方法であって、
    前記強誘電体キャパシタを覆う層間絶縁膜を形成する工程と、
    前記層間絶縁膜上にバリア層を形成する工程と、
    前記バリア層上に配線層を形成する工程と、
    前記バリア層の表面と前記配線層の表面及び側壁面を覆う絶縁性金属酸化物膜を形成する工程と、
    前記回路形成部と外部回路素子とが信号の送受信をするための電極パッドを形成する工程と、
    前記配線層と同時に、前記電極パッドの内側に前記回路形成部を取り囲むように配置された耐湿リングを形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  10. 前記バリア層の形成は、シリコン酸化膜を形成し、該シリコン酸化膜の表面を酸窒化処理することを特徴とする請求項９記載の半導体装置の製造方法。
JP2003413199A 2003-12-11 2003-12-11 半導体装置およびその製造方法 Expired - Fee Related JP4659355B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003413199A JP4659355B2 (ja) 2003-12-11 2003-12-11 半導体装置およびその製造方法
US10/835,310 US7288799B2 (en) 2003-12-11 2004-04-30 Semiconductor device and fabrication method thereof
CNB200410042472XA CN1329993C (zh) 2003-12-11 2004-05-21 半导体器件及其制造方法
CN200710000712A CN100585860C (zh) 2003-12-11 2004-05-21 半导体器件及其制造方法
KR1020040037207A KR100732132B1 (ko) 2003-12-11 2004-05-25 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003413199A JP4659355B2 (ja) 2003-12-11 2003-12-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005175204A JP2005175204A (ja) 2005-06-30
JP4659355B2 true JP4659355B2 (ja) 2011-03-30

Family

ID=34650497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003413199A Expired - Fee Related JP4659355B2 (ja) 2003-12-11 2003-12-11 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7288799B2 (ja)
JP (1) JP4659355B2 (ja)
KR (1) KR100732132B1 (ja)
CN (2) CN100585860C (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005019493A2 (en) * 2003-08-11 2005-03-03 Honeywell International Inc. Target/backing plate constructions, and methods of forming them
JP4357289B2 (ja) * 2003-12-26 2009-11-04 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
CN1926686B (zh) 2004-05-28 2010-08-18 富士通微电子株式会社 半导体装置及其制造方法
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
WO2006092846A1 (ja) * 2005-03-01 2006-09-08 Fujitsu Limited 半導体装置及びその製造方法
KR100989083B1 (ko) 2005-07-04 2010-10-25 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4998262B2 (ja) * 2005-07-05 2012-08-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN100413066C (zh) * 2005-11-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 低k介电材料的接合焊盘和用于制造半导体器件的方法
KR100970156B1 (ko) * 2005-12-08 2010-07-14 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
JP4998270B2 (ja) * 2005-12-27 2012-08-15 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR101005028B1 (ko) 2005-12-27 2010-12-30 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
US7456507B2 (en) * 2006-01-12 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Die seal structure for reducing stress induced during die saw process
WO2007083366A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 半導体装置、半導体ウエハ構造、及び半導体ウエハ構造の製造方法
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
WO2007116501A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
JP2008010758A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置及びその製造方法
JP5045028B2 (ja) * 2006-08-16 2012-10-10 富士通セミコンダクター株式会社 表面形状センサとその製造方法
KR100812084B1 (ko) * 2006-12-20 2008-03-07 동부일렉트로닉스 주식회사 반도체 소자의 가드링 및 그 형성방법
JP2008198885A (ja) * 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置およびその製造方法
CN101617399B (zh) * 2007-02-27 2011-05-18 富士通半导体股份有限公司 半导体存储器件及其制造、测试方法、封装树脂形成方法
CN101636834B (zh) * 2007-03-20 2012-02-08 富士通半导体股份有限公司 半导体器件及其制造方法
KR100995558B1 (ko) * 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
FR2916187B1 (fr) * 2007-05-14 2009-07-17 Marguerite Deperrois Bouchon pour recipient formant reservoir d'additif
JP2009071242A (ja) * 2007-09-18 2009-04-02 Seiko Epson Corp 半導体装置及びその製造方法
KR20090072254A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 씨모스 이미지 센서 및 그의 제조방법
JP2009231445A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 半導体記憶装置
JP5324822B2 (ja) 2008-05-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体装置
US8866260B2 (en) * 2009-02-27 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. MIM decoupling capacitors under a contact pad
KR20110089731A (ko) * 2010-02-01 2011-08-09 삼성전자주식회사 배선 랜더를 포함하는 반도체 소자 및 그 제조 방법
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP5423723B2 (ja) * 2011-04-08 2014-02-19 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5849478B2 (ja) * 2011-07-11 2016-01-27 富士通セミコンダクター株式会社 半導体装置および試験方法
US8741712B2 (en) * 2012-09-18 2014-06-03 Intermolecular, Inc. Leakage reduction in DRAM MIM capacitors
US9070698B2 (en) 2012-11-01 2015-06-30 International Business Machines Corporation Through-substrate via shielding
KR20140077502A (ko) * 2012-12-14 2014-06-24 에스케이하이닉스 주식회사 저항성 메모리 장치를 위한 고전압 발생 회로
US9263511B2 (en) * 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9070683B2 (en) * 2013-06-20 2015-06-30 Freescale Semiconductor, Inc. Die fracture detection and humidity protection with double guard ring arrangement
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP6706520B2 (ja) * 2016-03-24 2020-06-10 シナプティクス・ジャパン合同会社 半導体集積回路チップ及び半導体集積回路ウェーハ
US10814629B2 (en) 2016-09-19 2020-10-27 Hewlett-Packard Development Company, L.P. Termination ring with gapped metallic layer
JP6832755B2 (ja) * 2017-03-14 2021-02-24 エイブリック株式会社 半導体装置および半導体装置の製造方法
US10861929B2 (en) * 2018-06-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic device including a capacitor
US11881449B2 (en) * 2019-07-19 2024-01-23 Texas Instruments Incorporated High performance high voltage isolators
JP2021072341A (ja) * 2019-10-30 2021-05-06 キオクシア株式会社 半導体装置
US11094650B1 (en) * 2020-02-11 2021-08-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
CN111430324B (zh) * 2020-04-09 2022-04-22 中国科学院微电子研究所 一种半导体结构及其形成方法、半导体器件、芯片
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
CN113380718A (zh) * 2021-05-21 2021-09-10 苏州裕太微电子有限公司 一种芯片布线结构
JP7802862B2 (ja) * 2023-08-31 2026-01-20 キヤノン株式会社 発光デバイス

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201855A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置
JP3572738B2 (ja) * 1995-08-31 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JP3698885B2 (ja) * 1998-02-18 2005-09-21 富士通株式会社 強誘電体膜を用いた装置の製造方法
JP2000198265A (ja) * 1999-01-07 2000-07-18 Canon Inc インクジェット用画像記録媒体
JP3837258B2 (ja) * 1999-07-13 2006-10-25 三洋電機株式会社 不揮発性半導体記憶装置とその製造方法
JP2000277465A (ja) 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100329781B1 (ko) 1999-06-28 2002-03-25 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2001015696A (ja) 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
US6635528B2 (en) * 1999-12-22 2003-10-21 Texas Instruments Incorporated Method of planarizing a conductive plug situated under a ferroelectric capacitor
KR20010061370A (ko) 1999-12-28 2001-07-07 박종섭 금속배선 상에 스핀 온 글래스막을 구비하는 강유전체메모리 소자 및 그 제조 방법
JP4025829B2 (ja) * 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
JP4118029B2 (ja) 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
JP4050876B2 (ja) * 2001-03-28 2008-02-20 富士通株式会社 半導体集積回路装置とその製造方法
JP2002299444A (ja) 2001-04-04 2002-10-11 Seiko Epson Corp 半導体装置
JP2003068987A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2003197878A (ja) * 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
JP3865636B2 (ja) * 2002-01-09 2007-01-10 松下電器産業株式会社 半導体装置および半導体チップ
JP2003218110A (ja) * 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
JP2003273325A (ja) * 2002-03-15 2003-09-26 Oki Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7288799B2 (en) 2007-10-30
CN1983603A (zh) 2007-06-20
CN1627522A (zh) 2005-06-15
KR20050058182A (ko) 2005-06-16
KR100732132B1 (ko) 2007-06-27
US20050127395A1 (en) 2005-06-16
CN1329993C (zh) 2007-08-01
JP2005175204A (ja) 2005-06-30
CN100585860C (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
JP4659355B2 (ja) 半導体装置およびその製造方法
US8852961B2 (en) Semiconductor device and method for manufacturing the same
US8344434B2 (en) Semiconductor device having ferroelectric capacitor
US20080237866A1 (en) Semiconductor device with strengthened pads
US7803640B2 (en) Semiconductor device and semiconductor product
JP2001015696A (ja) 水素バリヤ層及び半導体装置
US8349679B2 (en) Semiconductor device and method of manufacturing the same
US7910968B2 (en) Semiconductor device and method for manufacturing the same
JP5168273B2 (ja) 半導体装置とその製造方法
JP5251129B2 (ja) 半導体装置及びその製造方法
JP2007165350A (ja) 半導体装置の製造方法
JP4578471B2 (ja) 半導体装置及びその製造方法
JPWO2004095578A1 (ja) 半導体装置及びその製造方法
KR20010051598A (ko) 하나의 전극이 금속 실리사이드막에 접속된 강유전체용량소자를 구비한 강유전체 메모리
JP4409163B2 (ja) 半導体装置の製造方法
KR101044642B1 (ko) 반도체 장치 및 그 제조 방법
JP2009099676A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4659355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees