JP4674868B2

JP4674868B2 - カードデバイス

Info

Publication number: JP4674868B2
Application number: JP2006548632A
Authority: JP
Inventors: 英史大舘; 淳史四方; 千明熊原
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-12-21
Filing date: 2004-12-21
Publication date: 2011-04-20
Anticipated expiration: 2024-12-21
Also published as: JPWO2006067833A1; CN101088099B; TWI402852B; CN101088099A; US20080010478A1; US7286435B2; TW200636739A; WO2006067833A1; US20070108293A1

Description

本発明はメモリカード、ＩＣカード、又はＩＣカード機能とメモリカード機能に代表されるマルチファンクションを有するマルチファンクションカード等のカードデバイスに適用して有効な技術に関する。

特許文献１，２には外部電源としてデュアルボルテージに対応したＩＣカードやメモリカードについて記載がある。これらには、外部から３．３Ｖ又は５Ｖのどちらかの電圧が供給された際に５Ｖであればレギュレータで３．３Ｖに降圧し、３．３Ｖであればそのまま内部回路に供給することが記載される。

特開平６−３３３１０３号公報特開平９−２３１３３９号公報

本発明者はカードデバイスの低消費電力化について検討した。カードデバイスのカードコントローラがホストからのコマンド処理を行っていない時に、カードコントローラのマイクロコンピュータをスリープ状態にすることでスタンバイモード（低消費電力モード）時の低消費電力を図ることができる。しかしながら、カードデバイスのスタンバイモード時にマイクロコンピュータはスリープ状態となるが、カードコントローラ内部のレギュレータは絶えず動作しているためその分電力を消費する。シリーズレギュレータの消費電力はスタンバイ状態における消費電力の多くを占めているために、シリーズレギュレータが絶えず動作していることは低消費電力化の妨げとなることが本発明者によって見出された。

本発明の代表的な一つの目的は、カードデバイスの低消費電力状態における消費電力を小さくすることにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

〔１〕カードデバイスは、レギュレータ、第１の内部回路及び第２の内部回路を有し、
前記レギュレータは前記外部電圧が高電圧であるときこれを降圧して生成した内部電圧を前記第２の内部回路に供給し、前記外部電圧が低電圧であるときは前記外部電圧をそのまま内部電圧として前記第２の内部回路に供給し、第１の内部回路には外部電圧が動作電源として供給され、一定期間コマンド入力がない場合には低消費電力状態に遷移する。カードデバイスは、前記低消費電力状態に遷移するとき、前記レギュレータの動作を停止すると共に、前記第２の内部回路に対する内部電圧の供給を抑止する。

従って、低消費電力状態においてカードデバイスのレギュレータと第２の内部回路における電力消費を抑制することができる。

本発明の代表的な一つの具体的な形態として、低消費電力状態から動作状態に復帰するとき前記第１の内部回路は前記レギュレータの動作を再開させて前記第２の内部回路に対する内部電圧の供給を可能にする。少なくともこの範囲で第１の内部回路は動作すればよいから、これによる電力消費は極めて少ない。また、第１の内部回路は前記高電圧の外部電圧に対しても耐圧を備えることが必要であるから、通常その論理規模は小さくされると予想され、この点においても第１の内部回路の電力消費は少ない。

本発明の代表的な別の一つの具体的な形態として、前記レギュレータは、外部電圧が高電圧であるか否かを判定する電圧検出回路と、前記外部電圧を降圧するとき利用する基準電圧を生成する基準電圧生成回路とを有し、前記低消費電力状態に遷移する際の前記レギュレータの動作停止は、前記電圧検出回路と基準電圧生成回路の動作停止とされる。

本発明の代表的な別の一つの具体的な形態として、前記第２の内部回路はマイクロコンピュータを有し、前記低消費電力状態への遷移は前記マイクロコンピュータのスリープ状態への遷移をトリガとする。

低消費電力状態において前記第１の内部回路はコマンド入力に応答して前記レギュレータを動作させて前記第２の内部回路への内部電圧の供給を再開させる。前記マイクロコンピュータはスリープ状態において動作電源の供給を検出することによりパワーオンリセット処理を行なう。

前記第１の内部回路は退避用記憶領域を有し、前記マイクロコンピュータはスリープ状態に遷移するとき内部状態の復帰に必要な内部情報を前記退避用記憶領域に退避する。前記マイクロコンピュータはパワーオンリセット処理において前記退避用記憶領域が保有する必要な内部情報の復帰を行う。スリープ状態から動作状態への遷移にかかる時間の短縮を図ることができる。

〔２〕別の表現形態によるカードデバイスは、外部から供給される外部電圧が高電圧であるときレギュレータで前記外部電圧を降圧して内部電圧を生成して内部回路に供給し、外部電圧が低電圧であるとき前記外部電圧をそのまま内部電圧として前記内部回路に供給し、一定期間コマンド入力がない場合には低消費電力状態に遷移する。このカードデバイスは、動作状態から低消費電力状態へ遷移する際に、レギュレータの動作を停止すると共に、内部回路の一部への電源供給を停止し、内部回路の他の部分へは外部電圧をそのまま内部電圧として供給する。

本発明の代表的な一つの具体的な形態として、動作状態から低消費電力状態へ遷移する際に電源供給が停止される内部回路の一部にはスリープ状態にされるマイクロコンピュータを含む。前記内部回路の他の部分は退避用記憶領域を有し、前記マイクロコンピュータはスリープ状態に遷移するとき内部状態の復帰に必要な内部情報を前記退避用記憶領域に退避する。前記マイクロコンピュータはパワーオンリセット処理において前記退避用記憶領域が保有する必要な内部情報の復帰を行う。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、カードデバイスの低消費電力状態における消費電力を小さくすることができる。

カードデバイスの一例であるメモリカードのブロック図である。レギュレータの構成を例示する回路図である。メモリカードのアクティブ状態からスタンバイ状態への遷移とスタンバイ状態からアクティブ状態への遷移を示す動作タイミング図である。メモリカードのアクティブ状態からスタンバイ状態への遷移とスタンバイ状態からアクティブ状態への遷移を示すフローチャートである。図４のフローチャートに従ったメモリカードの動作説明図である。

符号の説明

１メモリカード
２ホスト
３フラッシュメモリ
４コントローラ
５レギュレータ
６起動回路
７ロジック部
８マイクロコンピュータ
９退避レジスタ
１０コマンドレジスタ
ＳＴＢＲＥＱスタンバイ要求信号
ＣＳＴＢスタンバイ信号
ＣＬＫクロック
ＣＭＤコマンド
ＤＡＴデータ
２０ＰＮＰトランジスタ
２１オペアンプ
２２基準電圧発生回路
２３セレクタ
２４セレクタ
２５電圧検出回路

図１にはカードデバイスの一例としてメモリカードが示される。同図に示されるメモリカード（ＭＣＲＤ）１は、ホスト（ＨＳＴ）２からのデータを格納する不揮発性メモリ例えばフラッシュメモリ（ＦＬＳＨ）３と、コントローラ（ＣＴＲＬ）４とから構成される。前記フラッシュメモリ３は閾値電圧の相違によって情報記憶を行う多数の不揮発性メモリトランジスタを有し、例えば不揮発性メモリトランジスタの電荷蓄積領域に選択的に電子を注入することによって閾値電圧を高くする書き込みと、電荷蓄積領域から選択的に電子を放出方向に移動させることによって閾値電圧を低くする消去を電気的に行うことが可能にされる。前記コントローラ４はホスト２とのインタフェース制御、フラッシュメモリ３に対するハードディスク互換のファイルメモリ制御、メモリカード１の動作モード制御などを行う。

前記コントローラ４はレギュレータ（ＲＧＬ）５、起動回路（ＳＴＲ）６及びロジック部（ＬＯＧ）７を有する。ここでは起動回路（ＳＴＲ）６が第１の内部回路、ロジック部（ＬＯＧ）７が第２の内部回路とされる。

前記レギュレータ５は、スイッチングレギュレータであってもシリーズレギュレータであっても良い。スイッチングレギュレータは容量成分とリアクタンス成分とを有する必要があることから回路規模が比較的大きくなるが、電圧生成効率が比較的高い。一方シリーズレギュレータは半導体素子のみからなることから回路規模が比較的小さいが、電圧生成効率が比較的低い。特にシリーズレギュレータでは内部でのリーク電流が比較的大きいことから、スタンバイ動作時等の出力電力の消費が小さい状態においては内部のリーク電流がレギュレータで消費する電流について支配的となる。

前記インタフェース制御とモード制御は起動回路６及びロジック部７で行い、フラッシュメモリ２に対するハードディスク互換のファイルメモリ制御はロジック部７で行う。ロジック部７はコントローラ４全体の制御を司るマイクロコンピュータ（ＭＣＵ）８と図示を省略するロジック回路を有する。起動回路６は退避レジスタ（ＲＥＧ）９、コマンドデコーダ（ＣＤＥＣ）１０、及び図示を省略するロジック回路を有する。起動回路６はホスト２からクロックＣＬＫとコマンドＣＭＤを入力し、ホスト２との間でデータＤＡＴの入出力を行う。起動回路６はホスト２から供給されたコマンドの有無をコマンドデコーダ１０で検出する。起動回路６は、メモリカード１の動作モードに応じて所定のタイミングでコマンドをロジック部７に渡し、クロックＣＬＫをロジック部７に出力し、また、ロジック部７との間でデータの受け渡しを行う。

レギュレータ５は前記外部電圧ＶＣＣが高電圧（例えば３．３Ｖ）であるときこれを降圧して生成した１．８Ｖの内部電圧をロジック部７に供給し、前記外部電圧ＶＣＣが低電圧（例えば１．８Ｖ）であるときは前記外部電圧をそのまま内部電圧として前記ロジック部７に供給する。前記起動回路６には外部電圧ＶＣＣが動作電源として供給される。したがって起動回路６は３．３Ｖの耐圧電圧を備えたトランジスタによって構成され、ロジック部７が１．８Ｖの耐圧電圧を有するトランジスタによって構成されるのとは相違する。

前記ロジック部７はホスト２からのコマンドを処理する。コマンドの処理を完了すると、新たなコマンド入力を待つ。コマンドデコーダ１０は一定期間コマンド入力がない場合を検出すると、コマンドによってマイクロコンピュータ８にスリープモードを指示する。これによってマイクロコンピュータ８と共にロジック部７はスリープモードに遷移するための処理を行なう。このスリープモードに遷移するための処理の一つとして、マイクロコンピュータ８の内部状態若しくはロジック部のその他の内部状態をレジスタ９に退避する退避動作を行う。退避された内部状態はスリープ状態から動作状態（アクティブ状態）に復帰するとき利用される。このスリープモードに遷移するための処理を完了すると、ロジック部７は起動回路６に信号ＳＴＢＲＥＱにてスタンバイ要求を出す。これによって起動回路６は、スタンバイ信号ＣＳＴＢをレギュレータ５及びロジック部７にアサートする。これによってレギュレータ５は、動作を停止すると共に、前記ロジック部７に対する内部電圧の供給を抑止し、メモリカード１のスタンバイ状態が達成される。

特に制限されないが、フラッシュメモリ３の動作電源は３．３Vである。外部電圧ＶＣＣが３．３Ｖのときはそのまま、１．８Ｖのときは内蔵チャージポンプ回路で昇圧を行うようになっている。マイクロコンピュータ８が前記スリープ状態に入るときにはフラッシュメモリ３がスタンバイ状態になっていることを確認する。フラッシュメモリ３のスタンバイ状態では内蔵チャージポンプ回路は動作停止、或いはチャージポンプ動作周波数の低下が行われており、いずれにしてもフラッシュメモリ３においても低消費電力が考慮されている。

スタンバイ状態において起動回路６は依然として動作可能にされており、コマンドＣＭＤの供給、又はクロックＣＬＫに同期したコマンドＣＭＤの供給を検出すると、レギュレータ５及びロジック部７へのスタンバイ信号ＣＳＴＢをネゲートする。これによってレギュレータ５が動作され、ロジック部７には内部電圧の供給が再開される。マイクロコンピュータ８は内部電圧の供給を検出してパワーオンリセット処理を開始する。マイクロコンピュータ８のパワーオンリセット処理では前記レジスタ９に有意の退避データが記憶されている場合にはその退避データをマイクロコンピュータ８若しくはロジック部７に内部状態データとして復帰させる。ロジック部７のマイクロコンピュータ８及びその他の回路部分における初期化処理が完了するとメモリカード１はアクティブ状態になる。アクティブ状態になると起動回路６はアクティブ状態への遷移直前に供給されたコマンドをロジック部７に供給し、ロジック部７によるコマンド処理を再開可能にする。

図２にはレギュレータ５の構成の例示としてシリーズレギュレータの構成を示す。レギュレータ５は、ＰＮＰトランジスタ２０、オペアンプ２１、基準電圧発生回路（ＶＲＦＧ）２２、セレクタ（ＳＥＬａ）２３、セレクタ（ＳＥＬｂ）２４及び電圧検出回路（ＶＤＴＣ）２５を有する。

前記電圧検出回路２５は外部電圧ＶＣＣが３．３Ｖのような高電圧か、１．８Ｖのような低電圧化かを判定し、判定信号ＤＣＳを出力する。前記ＰＮＰトランジスタ２０のエミッタには外部電圧ＶＣＣが供給され、コレクタから内部電圧Ｖｏｕｔが出力される。ＰＮＰトランジスタ２０のコレクタはオペアンプ２１の反転入力端子（−）に接続され、その非反転入力端子（＋）には基準電圧Ｖｒｅｆが印加される。基準電圧Ｖｒｅｆは基準電圧発生回路２２で生成される。特に制限されないが、基準電圧発生回路２２は、ｐチャンネル型ＭＯＳトランジスタとｎチャンネル型ＭＯＳトランジスタとの閾値電圧差に基づいて生成される。基準電圧Ｖｒｅｆは例えば１．８Ｖとされる。セレクタ２３は判定信号ＤＣＳに従ってオペアンプ２１の出力又は回路の接地電圧ＧＮＤ（若しくはコモン電位）を選択して出力する。この回路の接地電位ＧＮＤ若しくはコモン電位とは、メモリカードとホストとが接続されるグランド電圧供給端子（Supply voltage ground）に接続される電位である。判定信号ＤＣＳが高電圧入力を意味するときはオペアンプ２１の出力を選択し、低電圧を意味するときは接地電圧ＧＮＤを選択する。オペアンプ２１の出力がセレクタ２４を介してＰＮＰトランジスタ２０のベースに接続されることにより、ＰＮＰトランジスタ２０のコンダクタンスが負帰還制御され、外部電圧ＶＣＣに対する降圧動作が行われ、１．８Ｖに降圧された内部電圧Ｖｏｕｔが形成される。一方、接地電圧ＧＮＤがセレクタ２４を介してＰＮＰトランジスタ２０のベースに接続されることにより、ＰＮＰトランジスタ２０による降圧動作は行われず、１．８Ｖの外部電圧ＶＣＣがそのまま内部電圧Ｖｏｕｔとして出力される。セレクタ２４はスタンバイ信号ＣＳＴＢに従ってセレクタ２３の出力又は外部電圧ＶＣＣを出力する。スタンバイ信号ＣＳＴＢのネゲートによりアクティブモードが指示されるときセレクタ２４は前段セレクタ２３の出力を選択し、前述の如く検出信号ＤＣＳに応じて降圧動作が制御される。一方、スタンバイ信号ＣＳＴＢのアサートによりスタンバイモードが指示されるときセレクタ２４は外部電源ＶＣＣを選択し、これによってＰＮＰトランジスタ２０がカットオフされ、ロジック部７への内部電圧Ｖｏｕｔの供給が抑止される。これによって、ロジック部７は電源供給が遮断され、一切の動作が停止される。更に前記電圧検出回路２５及び基準電圧発生回路２２は、スタンバイ信号ＣＳＴＢのアサートによりスタンバイモードが指示され、その動作を停止する。これによってレギュレータ５の動作も停止され、スタンバイ状態においてレギュレータ５による電力消費もない。

図３にはメモリカードのアクティブ状態からスタンバイ状態への遷移とスタンバイ状態からアクティブ状態への遷移を示す動作タイミングが示される。

前記ロジック部７はホスト２からのコマンドを処理する。コマンドの処理を完了すると（ｔ０）、新たなコマンド入力を待つ。ロジック部７はマイクロコンピュータ８がコマンド処理完了しコマンドデコーダ１０が一定期間コマンド入力がない場合を検出すると、信号ＳＬＰによってマイクロコンピュータ８にスリープモードを指示する（ｔ１）。これによってマイクロコンピュータ８と共にロジック部７はスリープモードに遷移するための処理を行なう。このスリープモードに遷移するための処理の一つとして、マイクロコンピュータ８の内部状態若しくはロジック部のその他の内部状態をレジスタ９に退避する退避動作を行う。このスリープモードに遷移するための処理を完了すると、ロジック部７は起動回路６に信号ＳＴＢＲＥＱにてスタンバイ要求を出す（ｔ２）。これによって起動回路６は、スタンバイ信号ＣＳＴＢをレギュレータ５及びロジック部７にアサートする（ｔ３）。これによってレギュレータ５は、動作を停止すると共に、前記ロジック部７に対する内部電圧の供給を抑止し、メモリカード１のスタンバイ状態が達成される。スタンバイ状態において起動回路６は依然として動作可能にされており、クロックＣＬＫに同期したコマンドＣＭＤの供給を検出すると、レギュレータ５及びロジック部７へのスタンバイ信号ＣＳＴＢをネゲートする（ｔ４）。これによってレギュレータ５が動作され、ロジック部７には内部電圧の供給が再開される。マイクロコンピュータ８は内部電圧の供給を検出してパワーオンリセット処理を開始する。マイクロコンピュータ８のパワーオンリセット処理では前記レジスタ９に有意の退避データが記憶されている場合にはその退避データをマイクロコンピュータ８若しくはロジック部７に内部状態データとして復帰させる。ロジック部７のマイクロコンピュータ８及びその他の回路部分における初期化処理が完了するとメモリカード１はアクティブ状態になり、信号ＳＴＢＲＥＱがネゲートされる（ｔ５）。アクティブ状態になると起動回路６はアクティブ状態への遷移直前に供給されたコマンドをロジック部７に供給し、ロジック部７によるコマンド処理が再開可能になる。

図４にはメモリカードのアクティブ状態からスタンバイ状態への遷移とスタンバイ状態からアクティブ状態への遷移を示すフローチャートが示される。図５には図４のフローチャートに従ったメモリカードの動作が示される。

前記ロジック部７はホスト２からコマンド入力があると（ＣＭＤ−ＩＮ）、そのコマンド処理を開始する（ＣＭＤ−ＰＲＣ）。そのコマンド処理の完了を待って（ＣＭＤ−ＦＮＳ）、コマンドデコーダ１０が一定期間コマンド入力がない場合を検出すると、ロジック部７はマイクロコンピュータ８にスリープモードを指示する。これによってマイクロコンピュータ８と共にロジック部７はスリープモードに遷移するための処理を行なう。このスリープモードに遷移するための処理を完了すると、ロジック部７は起動回路６に信号ＳＴＢＲＥＱにてスタンバイ要求を出す（ＳＴＲ−ＲＥＱ）。これによって起動回路６は、スタンバイ信号ＣＳＴＢをレギュレータ５及びロジック部７にアサートする（ＳＴＢ−ＡＳＴ）。これによってレギュレータ５の動作が停止されると共に（ＲＥＧ−ＳＴＯＰ）、前記ロジック部７に対する内部電圧の供給を抑止されてその動作が停止され（ＬＯＧ−ＳＴＯＰ）、メモリカード１のスタンバイ状態が達成される。スタンバイ状態において起動回路６は依然として動作可能にされており、クロックＣＬＫに同期したコマンドＣＭＤの供給を検出すると（ＣＭＤ−ＤＴＣ）、レギュレータ５及びロジック部７へのスタンバイ信号ＣＳＴＢをネゲートする（ＳＴＢ−ＮＧＴ）。このとき、起動回路６はレギュレータ５とロジック部７との起動完了の前に、コマンドＣＭＤに対するレスポンスをホストに送信しておいても良い。これによってレギュレータ５が動作され（ＲＥＧ−ＳＴＲ）、ロジック部７の動作が起動され（ＬＯＧ−ＳＴＲ）、コマンド処理（ＣＭＤ−ＰＲＣ）が可能にされる。

以上説明したメモリカードによれば以下の作用効果を得る。

〔１〕メモリカード１はスタンバイ状態に遷移するとき、前記レギュレータ５の動作を停止すると共に、前記ロジック部７に対する内部電圧の供給を抑止する。従って、スタンバイ状態においてメモリカード１のレギュレータ５とロジック部７における電力消費を抑制することができる。

〔２〕起動回路６は退避用記憶領域としてのレジスタ９を有し、前記マイクロコンピュータ８はスリープ状態に遷移するとき内部状態の復帰に必要な内部情報を前記レジスタ９に退避するから、スタンバイ状態が解除されるときマイクロコンピュータ８はパワーオンリセット処理において前記レジスタ９が保有する内部情報を用いてスタンバイ直前の内部状態を復帰することができる。したがって、スリープ状態から動作状態への遷移にかかる時間を短縮することができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、レギュレータの構成は図２に限定されず適宜変更可能である。外部電圧は３．３Ｖに限定されず、降圧電圧は１．８Ｖに限定されず、適宜変更可能である。

またメモリカード１は一定時間外部からのコマンド入力がないことを検出してマイクロコンピュータ８にスリープモードを指示したが、外部からのスリープ状態に遷移すべきことを指示するコマンドに応じてロジック部７はマイクロコンピュータ８にスリープモードを指示しまた起動回路６に信号ＳＴＢＲＥＱにてスタンバイ要求を出しても良い。

また本発明はメモリカードのコントローラにのみ適用できるものではなく、フラッシュメモリについても適用可能である。コントローラはホストからのコマンドが一定期間ないことを検出して低消費電力状態へ遷移したが、フラッシュメモリについてはコントローラからのアクセスが一定期間ないことを検出して低消費電力状態へ遷移し、フラッシュメモリ内部のレギュレータやチャージポンプ等の動作を停止すればよい。

本発明は、フラッシュメモリカード等のメモリカードに限定されず、ＩＣカード用マイクロコンピュータが搭載されたＩＣカード、ＩＣカード用マイクロコンピュータとメモリカード用コントローラ及び不揮発性メモリを搭載したマルチファンクションカードなどに広く適用することができる。

Claims

動作状態として通常動作状態と低消費電力状態とを有し、一定期間コマンド入力がない場合には通常動作状態から低消費電力状態に遷移するカードデバイスであって、
レギュレ一夕、第1の内部回路及び第2の内部回路を有し、
前記レギュレータは前記外部電圧が高電圧であるときこれを降圧して生成した内部電圧を前記第2の内部回路に供給し、前記外部電圧が低電圧であるときは前記外部電圧をそのまま内部電圧として前記第2の内部回路に供給し、
前記第1の内部回路には外部電圧が動作電源として供給され、前記低消費電力状態に遷移した後であっても動作電源としての外部電圧の供給は継続され、
前記第2の内部回路はマイクロコンピュータを有し、前記低消費電力状態への遷移は前記マイクロコンピュータのスリープ状態への遷移をトリガとし、
前記第1の内部回路は退避用記憶領域を有し、前記マイクロコンピュータはスリープ状態に遷移するとき内部状態の復帰に必要な内部情報を前記退避用記憶領域に退避し、
カードデバイスの動作状態が前記低消費電力状態に遷移するとき、前記第１の内部回路は、前記レギュレータの動作を停止すると共に、前記第2の内部回路への前記レギュレータが供給する内部電圧の供給を抑止するカードデバイス。
低消費電力状態から動作状態に復帰するとき前記第1の内部回路は前記レギュレータの動作を再開させて前記第2の内部回路に対する内部電圧の供給を可能にする請求項1記載のカードデバイス。
前記レギュレータは、外部電圧が高電圧であるか否かを判定する電圧検出回路と、前記外部電圧を降圧するとき利用する基準電圧を生成する基準電圧生成回路とを有し、
前記低消費電力状態に遷移する際の前記レギュレータの動作停止は、前記電圧検出回路と基準電圧生成回路の動作停止とされる請求項2記載のカードデバイス。
低消費電力状態において前記第1の内部回路はコマンド入力に応答して前記レギュレータを動作させて前記第2の内部回路への内部電圧の供給を再開させる請求項1記載のカードデバイス。
前記マイクロコンピュータはスリープ状態において動作電源の供給を検出することによりパワーオンリセット処理を行なう請求項4記載のカードデバイス。
前記マイクロコンピュータはパワーオンリセット処理において前記退避用記憶領域が保有する必要な内部情報の復帰を行う請求項5記載のカードデバイス。
動作状態として通常動作状態と低消費電力状態とを有し、一定時間コマンド入力がない場合には通常動作状態から低消費電力状態に遷移するカードデバイスであって、
外部から供給される外部電圧が高電圧であるときレギュレータで前記外部電圧を降圧して内部電圧を生成して内部回路に供給し、外部電圧が低電圧であるとき前記外部電圧をそのまま内部電圧として前記内部回路に供給し、
動作状態から低消費電力状態へ遷移する際に、前記内部回路は、前記レギュレータの動作を停止すると共に、前記内部回路の一部への電源供給を停止し、前記内部回路の他の部分へは外部電圧をそのまま内部電圧として供給し、
前記通常動作状態から前記低消費電力状態へ遷移する際に電源供給が停止される前記内部回路の一部にはスリープ状態にされるマイクロコンピュータを含み、
前記内部回路の他の部分は退避用記憶領域を有し、前記マイクロコンピュータはスリープ状態に遷移するとき内部状態の復帰に必要な内部情報を前記退避用記憶領域に退避するカードデバイス。
前記マイクロコンピュータはパワーオンリセット処理において前記退避用記憶領域が保有する必要な内部情報の復帰を行う請求項7記載のカードデバイス。